JP2015103703A - Epitaxial silicon wafer and method for manufacturing epitaxial silicon wafer - Google Patents

Epitaxial silicon wafer and method for manufacturing epitaxial silicon wafer Download PDF

Info

Publication number
JP2015103703A
JP2015103703A JP2013244056A JP2013244056A JP2015103703A JP 2015103703 A JP2015103703 A JP 2015103703A JP 2013244056 A JP2013244056 A JP 2013244056A JP 2013244056 A JP2013244056 A JP 2013244056A JP 2015103703 A JP2015103703 A JP 2015103703A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
epitaxial film
oxygen concentration
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013244056A
Other languages
Japanese (ja)
Other versions
JP6131842B2 (en
Inventor
和尚 鳥越
Kazunao Torigoe
和尚 鳥越
小野　敏昭
Toshiaki Ono
敏昭 小野
中村　浩三
Kozo Nakamura
浩三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2013244056A priority Critical patent/JP6131842B2/en
Priority to CN201480063950.7A priority patent/CN105723497B/en
Priority to PCT/JP2014/074180 priority patent/WO2015079777A1/en
Priority to TW103134821A priority patent/TWI533356B/en
Publication of JP2015103703A publication Critical patent/JP2015103703A/en
Application granted granted Critical
Publication of JP6131842B2 publication Critical patent/JP6131842B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing an epitaxial silicon wafer capable of manufacturing an epitaxial silicon wafer capable of suppressing development of transition without causing an increase in a manufacturing cost.SOLUTION: A method for manufacturing an epitaxial silicon wafer comprises: a step S3 of growing an epitaxial film on a surface of a silicon wafer; and a step S4 of lowering a temperature of the epitaxial silicon wafer from the temperature at which the epitaxial film was grown. The temperature lowering step controls a temperature lowering rate of the epitaxial silicon wafer so that oxygen concentration in the location of the epitaxial film except a surface of the epitaxial film becomes not less than 2.5×10atoms/cm.

Description

本発明は、エピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法に関する。   The present invention relates to an epitaxial silicon wafer and a method for manufacturing the epitaxial silicon wafer.

従来、シリコン単結晶を切り出して得られるシリコンウェーハの表面に、エピタキシャル膜を気相成長させたエピタキシャルウェーハが知られている。
エピタキシャル膜中の酸素濃度が低い場合、例えば、デバイスプロセスなどの熱処理においてエピタキシャル膜中に転位が発生し、この転位が伸展してしまうことがある。そこで、このような転位の伸展を防止するための検討がなされている（例えば、特許文献１参照）。 Conventionally, an epitaxial wafer in which an epitaxial film is vapor-phase grown on the surface of a silicon wafer obtained by cutting a silicon single crystal is known.
When the oxygen concentration in the epitaxial film is low, for example, dislocations may be generated in the epitaxial film during heat treatment such as a device process, and the dislocations may be extended. Thus, studies have been made to prevent such dislocation extension (see, for example, Patent Document 1).

特許文献１には、エピタキシャル膜表面の酸素濃度が転位発生に関係することを見出し、このエピタキシャル膜表面の酸素濃度を、１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）に設定することで、転位の伸展を防止できることが記載されている。そして、このような特性を有するエピタキシャルウェーハの製造方法として、エピタキシャル膜の形成工程後に、非酸化性雰囲気または酸化性雰囲気で処理する酸素濃度設定熱処理工程を行うことが記載されている。
非酸化性雰囲気の酸素濃度設定熱処理工程を行うことにより、シリコンウェーハに固溶している酸素がエピタキシャル膜に拡散し、エピタキシャル膜の酸素濃度が上昇する。
また、酸化性雰囲気の酸素濃度設定熱処理工程を行うことにより、エピタキシャル膜の表面に酸化膜が形成され、この酸化膜の酸素がエピタキシャル膜に内方拡散するとともに、シリコンウェーハの酸素がエピタキシャル膜に拡散し、エピタキシャル膜の酸素濃度が上昇する。 Patent Document 1 finds that the oxygen concentration on the surface of the epitaxial film is related to the occurrence of dislocation, and the oxygen concentration on the surface of the epitaxial film is set to 1.0 × 10 17 to 12 × 10 17 atoms / cm 3 (ASTM F− 121, 1979), it is described that dislocation extension can be prevented. As a method for manufacturing an epitaxial wafer having such characteristics, it is described that an oxygen concentration setting heat treatment step is performed after the epitaxial film forming step, in which treatment is performed in a non-oxidizing atmosphere or an oxidizing atmosphere.
By performing the oxygen concentration setting heat treatment step in the non-oxidizing atmosphere, oxygen dissolved in the silicon wafer diffuses into the epitaxial film, and the oxygen concentration of the epitaxial film increases.
In addition, by performing an oxygen concentration setting heat treatment step in an oxidizing atmosphere, an oxide film is formed on the surface of the epitaxial film, and oxygen in the oxide film diffuses inward into the epitaxial film, and oxygen in the silicon wafer enters the epitaxial film. It diffuses and the oxygen concentration of the epitaxial film rises.

特開２０１０−１４１２７２号公報JP 2010-141272 A

しかしながら、特許文献１に記載のような製造方法では、酸素濃度設定熱処理工程がエピタキシャル膜の形成工程で用いる製造装置とは別の装置、例えば、縦型炉や枚葉炉で行われるため、製造設備が多くなってしまう。また、エピタキシャル膜の形成工程と酸素濃度設定熱処理工程との間に、エピタキシャルシリコンウェーハを設備間で搬送する必要があり、製造効率が低下してしまう。このため、エピタキシャルシリコンウェーハの製造コストが増加してしまうという問題点がある。   However, in the manufacturing method as described in Patent Document 1, the oxygen concentration setting heat treatment process is performed in an apparatus different from the manufacturing apparatus used in the epitaxial film forming process, for example, a vertical furnace or a single wafer furnace. More equipment. Moreover, it is necessary to convey an epitaxial silicon wafer between facilities between the formation process of an epitaxial film, and the oxygen concentration setting heat treatment process, resulting in a reduction in manufacturing efficiency. For this reason, there exists a problem that the manufacturing cost of an epitaxial silicon wafer will increase.

本発明の目的は、製造コストの増加を招くことなく、転位の伸展を抑制可能なエピタキシャルシリコンウェーハ、および、エピタキシャルシリコンウェーハの製造方法を提供することにある。   An object of the present invention is to provide an epitaxial silicon wafer and an epitaxial silicon wafer manufacturing method capable of suppressing dislocation extension without increasing the manufacturing cost.

本発明者は、鋭意研究を重ね、エピタキシャルシリコンウェーハの温度をエピタキシャル膜の成長時の温度から下げる降温工程において、降温レートを制御することによって、シリコンウェーハからエピタキシャル膜への拡散量を制御できる、すなわちエピタキシャル膜の酸素濃度を制御できる可能性があることに着目した。そこで、本発明者は、以下の実験を行った。   The inventor has conducted extensive research and can control the diffusion amount from the silicon wafer to the epitaxial film by controlling the temperature-decreasing rate in the temperature-decreasing process in which the temperature of the epitaxial silicon wafer is lowered from the temperature during the growth of the epitaxial film. That is, attention was paid to the possibility of controlling the oxygen concentration of the epitaxial film. Therefore, the present inventor conducted the following experiment.

＜実験１＞
ＣＺ法（チョクラルスキー法）で酸素濃度が異なる複数の単結晶インゴットを製造し、それぞれの単結晶インゴットからシリコンウェーハを切り出した。シリコンウェーハの酸素濃度（以下、「基板酸素濃度」という場合がある）を表１に示す。
シリコンウェーハの（１００）面を鏡面研磨面とし、この鏡面研磨面に膜厚（以下、「エピタキシャル膜厚」という場合がある）が３μｍのエピタキシャル膜を成長させた。エピタキシャル膜の成長は、トリクロロシランなどのガス雰囲気中で１１５０℃程度の温度で行った。そして、エピタキシャル膜の成長後の降温工程を表１に示すような降温レート（以下、「エピタキシャル処理の降温レート」という場合がある）で行うことで、エピタキシャルシリコンウェーハを室温まで冷却し、エピタキシャル膜の酸素濃度を測定した。酸素濃度の測定は、ＳＩＭＳ（二次イオン質量分析計）で行った。エピタキシャル膜の表面（シリコンウェーハと反対側の面）からの深さ寸法が０．５μｍ〜１．０μｍの範囲における平均酸素濃度（以下、「表層酸素濃度」という場合がある）を表１に示す。 <Experiment 1>
A plurality of single crystal ingots having different oxygen concentrations were produced by the CZ method (Czochralski method), and a silicon wafer was cut out from each single crystal ingot. Table 1 shows the oxygen concentration of the silicon wafer (hereinafter sometimes referred to as “substrate oxygen concentration”).
The (100) surface of the silicon wafer was used as a mirror-polished surface, and an epitaxial film having a thickness of 3 μm was grown on this mirror-polished surface (hereinafter sometimes referred to as “epitaxial film thickness”). The growth of the epitaxial film was performed at a temperature of about 1150 ° C. in a gas atmosphere such as trichlorosilane. Then, the epitaxial silicon wafer is cooled to room temperature by performing the temperature lowering process after the growth of the epitaxial film at a temperature lowering rate as shown in Table 1 (hereinafter sometimes referred to as “temperature lowering rate of the epitaxial process”). The oxygen concentration of was measured. The oxygen concentration was measured by SIMS (secondary ion mass spectrometer). Table 1 shows the average oxygen concentration (hereinafter sometimes referred to as “surface oxygen concentration”) in the range where the depth dimension from the surface of the epitaxial film (the surface opposite to the silicon wafer) is 0.5 μm to 1.0 μm. .

さらに、上記プロセスで作成したエピタキシャルシリコンウェーハに対し、応力負荷試験を行った。
まず、エピタキシャルシリコンウェーハから、長さ３ｃｍ、幅１．５ｃｍの測定用サンプルを切り出した。次に、測定用サンプルの表面（エピタキシャル膜の表面）に、マイクロビッカーズ硬度計で２ｇの荷重を加えて１０秒間保持し、圧痕を導入した。そして、測定用サンプルを、支点間距離２ｃｍ、試験温度８００℃にて３点曲げ試験を実施した。この際、２Ｎの荷重を加え、測定用サンプルの表面側に引張応力を作用させた。
その後、室温まで冷却した測定用サンプルに対し、２μｍのライトエッチングを実施し、エピタキシャル膜に導入した圧痕から発生したエピタキシャル膜表面で観察される転位ピットの有無を光学顕微鏡を用いて測定した。測定結果を表１に示す。 Furthermore, the stress load test was done with respect to the epitaxial silicon wafer produced by the said process.
First, a measurement sample having a length of 3 cm and a width of 1.5 cm was cut out from the epitaxial silicon wafer. Next, a load of 2 g was applied to the surface of the measurement sample (the surface of the epitaxial film) with a micro Vickers hardness meter and held for 10 seconds to introduce indentations. Then, a three-point bending test was performed on the measurement sample at a fulcrum distance of 2 cm and a test temperature of 800 ° C. At this time, a 2N load was applied, and a tensile stress was applied to the surface side of the measurement sample.
Thereafter, 2 μm light etching was performed on the measurement sample cooled to room temperature, and the presence or absence of dislocation pits observed on the surface of the epitaxial film generated from the indentation introduced into the epitaxial film was measured using an optical microscope. The measurement results are shown in Table 1.

Figure 2015103703
Figure 2015103703

表１に示すように、基板酸素濃度が一定であれば、エピタキシャル処理の降温レートが小さいほど、つまり、ゆっくり冷却するほど、エピタキシャルシリコンウェーハの表層酸素濃度が高くなることがわかった。
また、表１に示すように、エピタキシャルシリコンウェーハの表層酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上であれば、転位の伸展が無い（転位ピットが無い）ことがわかった。
さらに、転位の伸展が無い条件で作成したエピタキシャルシリコンウェーハに対し、半導体デバイスの製造プロセスを模擬した熱処理を行った。具体的には、１０００℃で１時間、９００℃で１時間、８００℃で２時間、６５０℃で３時間の４段階熱処理を順次行った。また、各熱処理の雰囲気は、窒素と酸素との混合雰囲気（酸素濃度３％）とした。その後、熱処理を行ったエピタキシャルシリコンウェーハに対し、上記の応力負荷試験を行った。
上記の条件で熱処理を行ったエピタキシャルシリコンウェーハについて、転位の伸展が無いことがわかった。 As shown in Table 1, it has been found that if the substrate oxygen concentration is constant, the surface oxygen concentration of the epitaxial silicon wafer increases as the temperature drop rate of the epitaxial process decreases, that is, as the substrate is slowly cooled.
Further, as shown in Table 1, when the surface oxygen concentration of the epitaxial silicon wafer is 2.5 × 10 16 atoms / cm 3 (ASTM F-121, 1979) or more, there is no dislocation extension (dislocation pits are present). I knew it was n’t there.
Furthermore, a heat treatment simulating a semiconductor device manufacturing process was performed on an epitaxial silicon wafer prepared under conditions where there was no dislocation extension. Specifically, four-step heat treatment was sequentially performed at 1000 ° C. for 1 hour, 900 ° C. for 1 hour, 800 ° C. for 2 hours, and 650 ° C. for 3 hours. The atmosphere of each heat treatment was a mixed atmosphere of nitrogen and oxygen (oxygen concentration 3%). Then, said stress load test was done with respect to the epitaxial silicon wafer which heat-processed.
It was found that there was no dislocation extension in the epitaxial silicon wafer that was heat-treated under the above conditions.

本実験１では、転位の伸展を無くすために、エピタキシャル膜の表面からの深さ寸法が０．５μｍ〜１．０μｍの位置における酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３以上であればよいことがわかった。一方、特許文献１では、転位の伸展を無くすために、エピタキシャル膜の表面からの深さ寸法が８０ｎｍ〜２００ｎｍ（０．０８μｍ〜０．２μｍ）の位置における酸素濃度が、１．０×１０１７ａｔｏｍｓ／ｃｍ３〜１２×１０１７ａｔｏｍｓ／ｃｍ３に設定することが記載されている。ここで、一般的に、エピタキシャル膜の酸素濃度は、シリコンウェーハ側が高く、エピタキシャル膜の表面側が低くなるため、特許文献１の構成では、本実験１と同じ深さ位置における酸素濃度は、１．０×１０１７ａｔｏｍｓ／ｃｍ３〜１２×１０１７ａｔｏｍｓ／ｃｍ３以上であると考えられる。
以上のことから、特許文献１の構成と比べて、エピタキシャル膜の酸素濃度を低くしても、転位の伸展を無くすことができることがわかった。
本発明は、上述のような知見に基づいて完成されたものである。 In this experiment 1, in order to eliminate dislocation extension, the oxygen concentration at a position where the depth dimension from the surface of the epitaxial film is 0.5 μm to 1.0 μm is 2.5 × 10 16 atoms / cm 3 or more. I knew it was good. On the other hand, in Patent Document 1, in order to eliminate dislocation extension, the oxygen concentration at a position where the depth dimension from the surface of the epitaxial film is 80 nm to 200 nm (0.08 μm to 0.2 μm) is 1.0 × 10 17. It is described that it is set to atoms / cm 3 to 12 × 10 17 atoms / cm 3 . Here, since the oxygen concentration of the epitaxial film is generally high on the silicon wafer side and low on the surface side of the epitaxial film, in the configuration of Patent Document 1, the oxygen concentration at the same depth position as in Experiment 1 is 1. It is considered that it is 0 × 10 17 atoms / cm 3 to 12 × 10 17 atoms / cm 3 or more.
From the above, it has been found that dislocation extension can be eliminated even if the oxygen concentration of the epitaxial film is lowered as compared with the configuration of Patent Document 1.
The present invention has been completed based on the above findings.

すなわち、本発明のエピタキシャルシリコンウェーハは、シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、前記エピタキシャル膜における当該エピタキシャル膜の表面を除く位置の酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満であることを特徴とする。 That is, the epitaxial silicon wafer of the present invention is an epitaxial silicon wafer in which an epitaxial film is provided on the surface of the silicon wafer, and the oxygen concentration at a position excluding the surface of the epitaxial film in the epitaxial film is 2.5 × 10. It is characterized by being 16 atoms / cm 3 (ASTM F-121, 1979) or more and less than 1.0 × 10 17 atoms / cm 3 .

また、本発明のエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハの表面に前記エピタキシャル膜を成長させるエピタキシャル膜成長工程と、前記エピタキシャルシリコンウェーハの温度を、前記エピタキシャル膜を成長させたときの温度から下げる降温工程とを備え、前記降温工程は、前記エピタキシャル膜における当該エピタキシャル膜の表面を除く位置の酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上となるように、前記エピタキシャルシリコンウェーハの降温レートを制御することを特徴とする。 The epitaxial silicon wafer manufacturing method of the present invention is an epitaxial silicon wafer manufacturing method in which an epitaxial film is provided on the surface of the silicon wafer, and the epitaxial film growth step of growing the epitaxial film on the surface of the silicon wafer. And a temperature lowering step for lowering the temperature of the epitaxial silicon wafer from the temperature at which the epitaxial film was grown, and the temperature lowering step has an oxygen concentration at a position excluding the surface of the epitaxial film in the epitaxial film, The cooling rate of the epitaxial silicon wafer is controlled so as to be 2.5 × 10 16 atoms / cm 3 (ASTM F-121, 1979) or more.

本発明のエピタキシャルシリコンウェーハの製造方法によれば、降温工程において降温レートを制御することにより、エピタキシャル膜表層部の酸素濃度が十分に高められ、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを製造することができる。また、エピタキシャル膜の形成工程以外の工程を設ける必要がないため、製造効率の低下および製造設備の増加を招くことがない。したがって、製造コストの増加を招くことがない。
また、本発明のエピタキシャルシリコンウェーハによれば、エピタキシャル膜の表面を除く位置の酸素濃度を少なくとも２．５×１０１６ａｔｏｍｓ／ｃｍ３以上確保することにより、デバイスプロセスでの熱処理過程において転位の伸展を十分に抑制することができ、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満であっても転位の伸展を十分に抑制することができる。なお、酸素濃度を高めるほど転位伸展の抑制効果を増大させることができるが、製造コストの上昇を招き実用的ではない。本発明のエピタキシャルウェーハは、上述のように、製造コストの増加を招くことなく、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを提供することができる。
なお、本発明における「エピタキシャルシリコンウェーハの温度」とは、エピタキシャルシリコンウェーハの実際の温度と、エピタキシャル膜を成長させる際にシリコンウェーハが収容される部材（例えばエピタキシャル装置の反応容器）内の温度との両方の意味を含むものである。 According to the epitaxial silicon wafer manufacturing method of the present invention, by controlling the temperature lowering rate in the temperature lowering process, an oxygen concentration in the surface layer of the epitaxial film is sufficiently increased and an epitaxial silicon wafer capable of suppressing dislocation extension is manufactured. be able to. Further, since it is not necessary to provide a process other than the epitaxial film forming process, the manufacturing efficiency is not lowered and the manufacturing equipment is not increased. Therefore, the manufacturing cost is not increased.
In addition, according to the epitaxial silicon wafer of the present invention, dislocation extension in the heat treatment process in the device process is ensured by securing at least 2.5 × 10 16 atoms / cm 3 or more of the oxygen concentration at the position excluding the surface of the epitaxial film. Can be sufficiently suppressed, and even if it is less than 1.0 × 10 17 atoms / cm 3 , extension of dislocations can be sufficiently suppressed. In addition, although the inhibitory effect of dislocation extension can be increased as the oxygen concentration is increased, the production cost is increased, which is not practical. As described above, the epitaxial wafer of the present invention can provide an epitaxial silicon wafer that can suppress dislocation extension without increasing the manufacturing cost.
The “temperature of the epitaxial silicon wafer” in the present invention refers to the actual temperature of the epitaxial silicon wafer and the temperature in the member (for example, the reaction vessel of the epitaxial apparatus) in which the silicon wafer is accommodated when growing the epitaxial film. It includes both meanings.

本発明のエピタキシャルシリコンウェーハでは、前記シリコンウェーハの酸素濃度が、１０×１０１７ａｔｏｍｓ／ｃｍ３以上、１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以下であることが好ましい。 In the epitaxial silicon wafer of the present invention, the oxygen concentration of the silicon wafer is preferably 10 × 10 17 atoms / cm 3 or more and 18 × 10 17 atoms / cm 3 (ASTM F-121, 1979) or less.

ここで、シリコンウェーハからエピタキシャル膜に酸素が拡散しても、拡散前後において、基板酸素濃度（シリコンウェーハの酸素濃度）は、ほとんど変わらないことが確認されている。
本発明のエピタキシャルシリコンウェーハによれば、基板酸素濃度が上記範囲に設定されたシリコンウェーハを用いることにより、エピタキシャル成長処理の降温レートを制御するだけの簡単な方法で、転位の伸展が発生しない量の酸素をエピタキシャル膜に拡散させることができる。 Here, it has been confirmed that even if oxygen diffuses from the silicon wafer into the epitaxial film, the substrate oxygen concentration (oxygen concentration of the silicon wafer) hardly changes before and after the diffusion.
According to the epitaxial silicon wafer of the present invention, by using a silicon wafer in which the substrate oxygen concentration is set in the above range, an amount that does not cause dislocation extension by a simple method of controlling the temperature lowering rate of the epitaxial growth process. Oxygen can be diffused into the epitaxial film.

また、本発明者は、上記実験１の結果を踏まえ、以下の実験２，３を行った。   In addition, the inventor conducted the following Experiments 2 and 3 based on the results of Experiment 1 described above.

＜実験２＞
エピタキシャル膜厚を２μｍ、基板酸素濃度およびエピタキシャル処理の降温レートを以下の表２の条件としたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作成および応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を表２に示す。 <Experiment 2>
Except that the epitaxial film thickness was 2 μm, the substrate oxygen concentration, and the temperature drop rate of the epitaxial treatment were the conditions shown in Table 2 below, the epitaxial silicon wafer surface and the stress load test were performed under the same conditions as in Experiment 1. The dislocation pits observed at 1 were measured. The measurement results are shown in Table 2.

Figure 2015103703
Figure 2015103703

＜実験３＞
エピタキシャル膜厚を４μｍ、基板酸素濃度およびエピタキシャル処理の降温レートを以下の表３の条件としたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作成および応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を表３に示す。 <Experiment 3>
Except that the epitaxial film thickness was 4 μm, the substrate oxygen concentration, and the temperature drop rate of the epitaxial process were the conditions shown in Table 3 below, the epitaxial silicon wafer was prepared and the stress load test was performed under the same conditions as in Experiment 1. The dislocation pits observed at 1 were measured. Table 3 shows the measurement results.

Figure 2015103703
Figure 2015103703

表１〜表３に示すように、エピタキシャル膜厚によらず、基板酸素濃度が一定であれば、エピタキシャル処理の降温レートが小さいほど、つまり、ゆっくり冷却するほど、転位の伸展が無くなることがわかった。
また、表２，３には示していないが、転位の伸展が無いエピタキシャルシリコンウェーハの表層酸素濃度は、２．５×１０１６ａｔｏｍｓ／ｃｍ３以上であった。一方、転位の伸展が有るエピタキシャルシリコンウェーハの表層酸素濃度は、２．５×１０１６ａｔｏｍｓ／ｃｍ３未満であった。
さらに、実験２，３における転位の伸展が無い条件で作成したエピタキシャルシリコンウェーハに対し、実験１と同様に、半導体デバイスの製造プロセスを模擬した熱処理と、応力負荷試験とを行った。その結果、いずれの条件で熱処理を行ったエピタキシャルシリコンウェーハについて、転位の伸展が無いことがわかった。 As shown in Tables 1 to 3, regardless of the epitaxial film thickness, it is understood that if the substrate oxygen concentration is constant, the lower the rate of cooling of the epitaxial process, that is, the slower the cooling, the more dislocations are dislocated. It was.
Although not shown in Tables 2 and 3, the surface layer oxygen concentration of the epitaxial silicon wafer having no dislocation extension was 2.5 × 10 16 atoms / cm 3 or more. On the other hand, the surface layer oxygen concentration of the epitaxial silicon wafer having dislocation extension was less than 2.5 × 10 16 atoms / cm 3 .
Further, as in Experiment 1, a heat treatment and a stress load test simulating the semiconductor device manufacturing process were performed on the epitaxial silicon wafer prepared under the conditions where there was no dislocation extension in Experiments 2 and 3. As a result, it was found that there was no dislocation extension in the epitaxial silicon wafer subjected to the heat treatment under any conditions.

そこで、この結果を踏まえ、エピタキシャル膜厚ごとに適切な降温レートを算出できるか否かを検討した。エピタキシャル膜厚が３μｍ、２μｍ、４μｍの場合における基板酸素濃度と降温レートとの関係を、図１、図２、図３にそれぞれ示す。   Therefore, based on this result, it was examined whether an appropriate temperature drop rate can be calculated for each epitaxial film thickness. The relationship between the substrate oxygen concentration and the temperature drop rate when the epitaxial film thickness is 3 μm, 2 μm, and 4 μm is shown in FIGS. 1, 2, and 3, respectively.

図１〜図３に示すように、転位の伸展が無い条件の近似曲線は、破線で示すような曲線となる。図１〜図３に示す全ての近似曲線は、エピタキシャル膜厚をＸ（μｍ）、基板酸素濃度をＹ（×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９））、降温レートをＺ（℃／ｍｉｎ）、として、以下の式（１）で表すことができる。
Ｚ＝３．５５×Ｘ−６．４７×Ｙ５．１５ … （１） As shown in FIGS. 1 to 3, the approximate curve under the condition where there is no dislocation extension is a curve as indicated by a broken line. All approximate curves shown in FIGS. 1 to 3 show that the epitaxial film thickness is X (μm), the substrate oxygen concentration is Y (× 10 17 atoms / cm 3 (ASTM F-121, 1979)), and the temperature drop rate is Z ( (° C./min), and can be expressed by the following formula (1).
Z = 3.55 × X− 6.47 × Y 5.15 (1)

このことから、降温レートを上記式（１）で得られるＺの値以下とすることにより、転位の伸展が無いエピタキシャルシリコンウェーハを製造できることがわかった。   From this, it was found that an epitaxial silicon wafer having no dislocation extension can be produced by setting the temperature lowering rate to be equal to or lower than the value of Z obtained by the above formula (1).

すなわち、本発明のエピタキシャルシリコンウェーハの製造方法では、前記降温工程は、前記エピタキシャル膜の膜厚をＸ（μｍ）、前記シリコンウェーハの酸素濃度をＹ（×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９））、前記降温レートをＺ（℃／ｍｉｎ）、として、以下の式（２）を満たすように行われることが好ましい。
Ｚ≦３．５５×Ｘ−６．４７×Ｙ５．１５ … （２） That is, in the method for manufacturing an epitaxial silicon wafer of the present invention, in the temperature lowering step, the film thickness of the epitaxial film is X (μm) and the oxygen concentration of the silicon wafer is Y (× 10 17 atoms / cm 3 (ASTM F− 121, 1979)), and the temperature drop rate is preferably set to Z (° C./min) so as to satisfy the following expression (2).
Z ≦ 3.55 × X− 6.47 × Y 5.15 (2)

本発明のエピタキシャルシリコンウェーハの製造方法によれば、上記式（２）に、エピタキシャル膜の膜厚と、シリコンウェーハの酸素濃度とを代入し、降温レートを計算で求めるだけの簡単な方法で、製造コストの増加を招くことなく、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを製造することができる。   According to the method for producing an epitaxial silicon wafer of the present invention, the above formula (2) is substituted with the film thickness of the epitaxial film and the oxygen concentration of the silicon wafer, and is a simple method of simply calculating the temperature-decreasing rate, It is possible to manufacture an epitaxial silicon wafer that can suppress dislocation extension without increasing the manufacturing cost.

本発明における降温レートを規定する式を導出するために実施した実験１の結果であって、エピタキシャル膜厚が３μｍの場合における基板酸素濃度と降温レートとの関係を示すグラフ。The graph which shows the result of the experiment 1 implemented in order to derive | lead-out the formula which prescribes | regulates the temperature-fall rate in this invention, Comprising: When the epitaxial film thickness is 3 micrometers, it shows the relationship between a substrate oxygen concentration and a temperature-fall rate. 前記降温レートを規定する式を導出するために実施した実験２の結果であって、エピタキシャル膜厚が２μｍの場合における基板酸素濃度と降温レートとの関係を示すグラフ。10 is a graph showing the relationship between the substrate oxygen concentration and the temperature lowering rate when the epitaxial film thickness is 2 μm, as a result of Experiment 2 performed to derive the equation for defining the temperature lowering rate. 前記降温レートを規定する式を導出するために実施した実験３の結果であって、エピタキシャル膜厚が４μｍの場合における基板酸素濃度と降温レートとの関係を示すグラフ。10 is a graph showing the relationship between the substrate oxygen concentration and the temperature lowering rate when the epitaxial film thickness is 4 μm, as a result of Experiment 3 performed to derive an equation for defining the temperature lowering rate. 本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を表すフローチャート。The flowchart showing the manufacturing method of the epitaxial silicon wafer which concerns on one Embodiment of this invention. 前記一実施形態に係るエピタキシャルシリコンウェーハを示す断面図。Sectional drawing which shows the epitaxial silicon wafer which concerns on the said one Embodiment.

［実施形態］
以下、本発明の実施形態を図面を参照して説明する。
図４は、エピタキシャルシリコンウェーハの製造方法を表すフローチャートである。図５は、エピタキシャルシリコンウェーハを示す断面図である。 [Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 4 is a flowchart showing a method for manufacturing an epitaxial silicon wafer. FIG. 5 is a cross-sectional view showing an epitaxial silicon wafer.

図４に示すように、図５に示すエピタキシャルシリコンウェーハ１の製造方法では、シリコンウェーハ準備工程を行う（ステップＳ１）。
このシリコンウェーハ準備工程では、ＣＺ法や、ＭＣＺ（磁場印加チョクラルスキー）法などによって、引き上げられた単結晶インゴットを、スライス、面取り、研削、ラッピング、エッチング、研磨、洗浄などを含む必要な各工程によって、表面２１が鏡面研磨されたシリコンウェーハ２を準備する全ての工程を含む。この際、シリコンウェーハ２の酸素濃度は、１０×１０１７ａｔｏｍｓ／ｃｍ３以上、１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以下であることが好ましい。 As shown in FIG. 4, in the manufacturing method of the epitaxial silicon wafer 1 shown in FIG. 5, a silicon wafer preparation process is performed (step S1).
In this silicon wafer preparation process, the necessary single crystal ingot pulled up by the CZ method or MCZ (magnetic field applied Czochralski) method is sliced, chamfered, ground, lapped, etched, polished, washed, etc. The process includes all processes for preparing the silicon wafer 2 whose surface 21 is mirror-polished. At this time, the oxygen concentration of the silicon wafer 2 is preferably 10 × 10 17 atoms / cm 3 or more and 18 × 10 17 atoms / cm 3 (ASTM F-121, 1979) or less.

次に、シリコンウェーハ２にエピタキシャル膜３を形成するエピタキシャル膜形成工程を行う。エピタキシャル膜形成工程は、昇温工程（ステップＳ２）と、エピタキシャル膜成長工程（ステップＳ３）と、降温工程（ステップＳ４）とを備える。   Next, an epitaxial film forming step for forming the epitaxial film 3 on the silicon wafer 2 is performed. The epitaxial film formation process includes a temperature raising process (step S2), an epitaxial film growth process (step S3), and a temperature lowering process (step S4).

昇温工程では、図示しないエピタキシャル装置の反応容器内にシリコンウェーハ２を載置し、反応容器内の温度を室温から目的温度まで昇温させる。目的温度は、１０５０℃〜１２８０℃に設定されている。反応容器内の温度が上記目的温度に到達すると、シリコンウェーハ２の表面２１にエピタキシャル膜３を成長させるエピタキシャル膜成長工程を行う。   In the temperature raising step, the silicon wafer 2 is placed in a reaction vessel of an epitaxial apparatus (not shown), and the temperature in the reaction vessel is raised from room temperature to a target temperature. The target temperature is set to 1050 ° C to 1280 ° C. When the temperature in the reaction vessel reaches the target temperature, an epitaxial film growth step is performed in which the epitaxial film 3 is grown on the surface 21 of the silicon wafer 2.

このエピタキシャル膜成長工程では、トリクロロシランなどの成長ガスを反応容器内に導入し、この成長ガス雰囲気でエピタキシャル膜３の成膜を行う。なお、この成膜において、ボロン、リンなどの必要なドーパントを添加してもよい。
エピタキシャル膜成長工程は、エピタキシャル膜３の膜厚Ｔが０．５μｍ以上８．０μｍ以下となるまで行われる。そして、エピタキシャル膜３が上記膜厚Ｔとなるまで成膜されると、エピタキシャルシリコンウェーハ１の温度を、エピタキシャル膜３を成長させたときの温度（上記目的温度（１０５０℃〜１２８０℃））から室温まで下げる降温工程を行う。 In this epitaxial film growth step, a growth gas such as trichlorosilane is introduced into the reaction vessel, and the epitaxial film 3 is formed in this growth gas atmosphere. In this film formation, necessary dopants such as boron and phosphorus may be added.
The epitaxial film growth step is performed until the film thickness T of the epitaxial film 3 becomes 0.5 μm or more and 8.0 μm or less. When the epitaxial film 3 is formed until the film thickness T is reached, the temperature of the epitaxial silicon wafer 1 is changed from the temperature when the epitaxial film 3 is grown (the target temperature (1050 ° C. to 1280 ° C.)). A temperature lowering process is performed to lower the temperature to room temperature.

この降温工程では、エピタキシャル膜３における当該エピタキシャル膜３の表面３１を除く位置の酸素濃度（表層酸素濃度）が、２．５×１０１６ａｔｏｍｓ／ｃｍ３以上となるように、エピタキシャルシリコンウェーハ１の降温レートを制御する。具体的には、エピタキシャル膜３の膜厚ＴをＸ（μｍ）、シリコンウェーハ２の酸素濃度をＹ（×１０１７ａｔｏｍｓ／ｃｍ３）、降温レートをＺ（℃／ｍｉｎ）、として、上記式（２）を満たすように、降温レートを制御する。なお、エピタキシャル膜３の表層酸素濃度とは、エピタキシャル膜３の表面３１からの深さ寸法Ｄの値が０．５μｍ〜１．０μｍの位置における酸素濃度のことを意味する。
このような降温レートの制御により、シリコンウェーハ２からエピタキシャル膜３への拡散量が制御され、エピタキシャル膜３の表層酸素濃度が２．５×１０１６ａｔｏｍｓ／ｃｍ３以上、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満に調整されたエピタキシャルシリコンウェーハ１を製造することができる。 In this temperature lowering step, the epitaxial silicon wafer 1 is formed so that the oxygen concentration (surface oxygen concentration) in the epitaxial film 3 excluding the surface 31 of the epitaxial film 3 is 2.5 × 10 16 atoms / cm 3 or more. Control the temperature drop rate. Specifically, assuming that the film thickness T of the epitaxial film 3 is X (μm), the oxygen concentration of the silicon wafer 2 is Y (× 10 17 atoms / cm 3 ), and the temperature drop rate is Z (° C./min), The temperature drop rate is controlled to satisfy (2). The surface oxygen concentration of the epitaxial film 3 means the oxygen concentration at a position where the depth dimension D from the surface 31 of the epitaxial film 3 is 0.5 μm to 1.0 μm.
By controlling the temperature lowering rate, the diffusion amount from the silicon wafer 2 to the epitaxial film 3 is controlled, and the surface layer oxygen concentration of the epitaxial film 3 is 2.5 × 10 16 atoms / cm 3 or more and 1.0 × 10 17. The epitaxial silicon wafer 1 adjusted to less than atoms / cm 3 can be manufactured.

そして、上記実験１の半導体デバイスの製造プロセスを模擬した熱処理を行ったエピタキシャルシリコンウェーハ１と、当該熱処理を行っていないエピタキシャルシリコンウェーハ１とについて、上記実験１の応力負荷試験を行ったところ、転位の伸展が無いことが確認できた。   And when the stress load test of the said experiment 1 was done about the epitaxial silicon wafer 1 which performed the heat processing which simulated the manufacturing process of the semiconductor device of the said experiment 1, and the said heat processing, it was dislocation. It was confirmed that there was no extension.

［実施形態の作用効果］
上述したように、上記実施形態では、以下のような作用効果を奏することができる。 [Effects of Embodiment]
As described above, in the above embodiment, the following operational effects can be achieved.

（１）降温工程において降温レートを制御するだけの簡単な方法で、転位の伸展を抑制可能なエピタキシャルシリコンウェーハ１を製造することができる。また、エピタキシャル膜形成工程（昇温工程（ステップＳ２）、エピタキシャル膜成長工程（ステップＳ３）、降温工程（ステップＳ４））以外の工程を設ける必要がないため、製造効率の低下および製造設備の増加を招くことがない。したがって、製造コストの増加を招くことがない。   (1) The epitaxial silicon wafer 1 capable of suppressing dislocation extension can be manufactured by a simple method of simply controlling the temperature lowering rate in the temperature lowering step. Further, since it is not necessary to provide a process other than the epitaxial film forming process (temperature raising process (step S2), epitaxial film growing process (step S3), and temperature lowering process (step S4)), the production efficiency is lowered and the production equipment is increased. Is not invited. Therefore, the manufacturing cost is not increased.

（２）上記式（２）に、エピタキシャル膜３の膜厚Ｔと、シリコンウェーハ２の酸素濃度とを代入し、降温レートを計算で求めるだけの簡単な方法で、製造コストの増加を招くことなく、転位の伸展が抑制されたエピタキシャルシリコンウェーハ１を製造することができる。   (2) The manufacturing cost is increased by a simple method in which the film thickness T of the epitaxial film 3 and the oxygen concentration of the silicon wafer 2 are substituted into the above formula (2) and the temperature drop rate is calculated. Thus, the epitaxial silicon wafer 1 in which the extension of dislocations is suppressed can be manufactured.

［他の実施形態］
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。 [Other Embodiments]
Note that the present invention is not limited to the above embodiment, and various improvements and design changes can be made without departing from the scope of the present invention.

すなわち、降温工程において、上記式（２）に基づき求めた降温レートを用いずに、複数の条件で行った実験に基づいて、エピタキシャル膜３の表層酸素濃度が２．５×１０１６ａｔｏｍｓ／ｃｍ３以上、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満に調整されたエピタキシャルシリコンウェーハ１を製造できるように、降温レートを設定してもよい。
また、降温工程において、上記式（２）に基づいて、または、上記式（２）に基づかないで、降温レートを制御することにより、エピタキシャル膜３の表層酸素濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上に調整されたエピタキシャルシリコンウェーハを製造してもよい。このように製造されたエピタキシャルシリコンウェーハにおいても、転位の伸展を抑制することができる。
さらに、シリコンウェーハ２の酸素濃度は、１０×１０１７ａｔｏｍｓ／ｃｍ３未満であってもよいし、１８×１０１７ａｔｏｍｓ／ｃｍ３を超えていてもよい。 That is, in the temperature lowering step, the surface layer oxygen concentration of the epitaxial film 3 is 2.5 × 10 16 atoms / cm based on an experiment conducted under a plurality of conditions without using the temperature lowering rate obtained based on the above formula (2). The temperature lowering rate may be set so that the epitaxial silicon wafer 1 adjusted to 3 or more and less than 1.0 × 10 17 atoms / cm 3 can be manufactured.
Further, in the temperature lowering step, the surface layer oxygen concentration of the epitaxial film 3 is set to 1.0 × 10 17 atoms by controlling the temperature lowering rate based on the above formula (2) or not based on the above formula (2). An epitaxial silicon wafer adjusted to / cm 3 or more may be manufactured. Even in the epitaxial silicon wafer manufactured in this way, dislocation extension can be suppressed.
Furthermore, the oxygen concentration of the silicon wafer 2 may be less than 10 × 10 17 atoms / cm 3 or may exceed 18 × 10 17 atoms / cm 3 .

１…エピタキシャルシリコンウェーハ
２…シリコンウェーハ
３…エピタキシャル膜
２１…シリコンウェーハの表面
３１…エピタキシャル膜の表面 DESCRIPTION OF SYMBOLS 1 ... Epitaxial silicon wafer 2 ... Silicon wafer 3 ... Epitaxial film 21 ... Surface of silicon wafer 31 ... Surface of epitaxial film

Figure 2015103703
Figure 2015103703

Figure 2015103703
Figure 2015103703

Claims (4)

シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハであって、
前記エピタキシャル膜における当該エピタキシャル膜の表面を除く位置の酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満であることを特徴とするエピタキシャルシリコンウェーハ。 An epitaxial silicon wafer in which an epitaxial film is provided on the surface of the silicon wafer,
The oxygen concentration at a position excluding the surface of the epitaxial film in the epitaxial film is 2.5 × 10 16 atoms / cm 3 (ASTM F-121, 1979) or more and less than 1.0 × 10 17 atoms / cm 3. An epitaxial silicon wafer characterized by that. 請求項１に記載のエピタキシャルシリコンウェーハにおいて、
前記シリコンウェーハの酸素濃度が、１０×１０１７ａｔｏｍｓ／ｃｍ３以上、１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以下であることを特徴とするエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 1,
An epitaxial silicon wafer, wherein the silicon wafer has an oxygen concentration of 10 × 10 17 atoms / cm 3 or more and 18 × 10 17 atoms / cm 3 (ASTM F-121, 1979) or less. シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
前記シリコンウェーハの表面に前記エピタキシャル膜を成長させるエピタキシャル膜成長工程と、
前記エピタキシャルシリコンウェーハの温度を、前記エピタキシャル膜を成長させたときの温度から下げる降温工程とを備え、
前記降温工程は、前記エピタキシャル膜における当該エピタキシャル膜の表面を除く位置の酸素濃度が、２．５×１０１６ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上となるように、前記エピタキシャルシリコンウェーハの降温レートを制御することを特徴とするエピタキシャルシリコンウェーハの製造方法。 An epitaxial silicon wafer manufacturing method in which an epitaxial film is provided on the surface of a silicon wafer,
An epitaxial film growth step of growing the epitaxial film on the surface of the silicon wafer;
A temperature lowering step for lowering the temperature of the epitaxial silicon wafer from the temperature when the epitaxial film is grown, and
In the temperature lowering step, the epitaxial silicon wafer is adjusted such that the oxygen concentration in the epitaxial film excluding the surface of the epitaxial film is 2.5 × 10 16 atoms / cm 3 (ASTM F-121, 1979) or more. A method for producing an epitaxial silicon wafer, characterized by controlling a temperature lowering rate. 請求項３に記載のエピタキシャルシリコンウェーハの製造方法において、
前記降温工程は、
前記エピタキシャル膜の膜厚をＸ（μｍ）、
前記シリコンウェーハの酸素濃度をＹ（×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９））、
前記降温レートをＺ（℃／ｍｉｎ）、
として、以下の式（１）を満たすように行われることを特徴とするエピタキシャルシリコンウェーハの製造方法。
Ｚ≦３．５５×Ｘ−６．４７×Ｙ５．１５ … （１） In the manufacturing method of the epitaxial silicon wafer according to claim 3,
The temperature lowering step is
The film thickness of the epitaxial film is X (μm),
The oxygen concentration of the silicon wafer is Y (× 10 17 atoms / cm 3 (ASTM F-121, 1979)),
The temperature drop rate is Z (° C./min),
The method for producing an epitaxial silicon wafer is performed so as to satisfy the following formula (1).
Z ≦ 3.55 × X− 6.47 × Y 5.15 (1)
JP2013244056A 2013-11-26 2013-11-26 Epitaxial silicon wafer manufacturing method Active JP6131842B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013244056A JP6131842B2 (en) 2013-11-26 2013-11-26 Epitaxial silicon wafer manufacturing method
CN201480063950.7A CN105723497B (en) 2013-11-26 2014-09-12 The manufacturing method of epitaxial silicon chip and epitaxial silicon chip
PCT/JP2014/074180 WO2015079777A1 (en) 2013-11-26 2014-09-12 Epitaxial silicon wafer and epitaxial silicon wafer manufacturing method
TW103134821A TWI533356B (en) 2013-11-26 2014-10-07 Epitaxial silicon wafer and method for manufacturing epitaxial silcon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013244056A JP6131842B2 (en) 2013-11-26 2013-11-26 Epitaxial silicon wafer manufacturing method

Publications (2)

Publication Number Publication Date
JP2015103703A true JP2015103703A (en) 2015-06-04
JP6131842B2 JP6131842B2 (en) 2017-05-24

Family

ID=53198733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013244056A Active JP6131842B2 (en) 2013-11-26 2013-11-26 Epitaxial silicon wafer manufacturing method

Country Status (4)

Country Link
JP (1) JP6131842B2 (en)
CN (1) CN105723497B (en)
TW (1) TWI533356B (en)
WO (1) WO2015079777A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150119A (en) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp Method and device for heat-treating silicon semiconductor substance
JP2002012496A (en) * 1999-10-19 2002-01-15 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and method for producing the same
WO2005038899A1 (en) * 2003-10-21 2005-04-28 Sumco Corporation Process for producing high resistance silicon wafer, and process for producing epitaxial wafer and soi wafer
JP2009231430A (en) * 2008-03-21 2009-10-08 Covalent Materials Corp Silicon wafer
JP2013118388A (en) * 2012-12-19 2013-06-13 Sumco Corp Epitaxial wafer and method of manufacturing the same
WO2013153724A1 (en) * 2012-04-12 2013-10-17 信越半導体株式会社 Epitaxial wafer and method for manufacturing same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JPH11145147A (en) * 1997-11-11 1999-05-28 Nec Corp Semiconductor device and its manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150119A (en) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp Method and device for heat-treating silicon semiconductor substance
JP2002012496A (en) * 1999-10-19 2002-01-15 Shin Etsu Handotai Co Ltd Silicon epitaxial wafer and method for producing the same
WO2005038899A1 (en) * 2003-10-21 2005-04-28 Sumco Corporation Process for producing high resistance silicon wafer, and process for producing epitaxial wafer and soi wafer
JP2009231430A (en) * 2008-03-21 2009-10-08 Covalent Materials Corp Silicon wafer
WO2013153724A1 (en) * 2012-04-12 2013-10-17 信越半導体株式会社 Epitaxial wafer and method for manufacturing same
JP2013118388A (en) * 2012-12-19 2013-06-13 Sumco Corp Epitaxial wafer and method of manufacturing the same

Also Published As

Publication number Publication date
TWI533356B (en) 2016-05-11
CN105723497B (en) 2018-09-14
WO2015079777A1 (en) 2015-06-04
JP6131842B2 (en) 2017-05-24
TW201521090A (en) 2015-06-01
CN105723497A (en) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI539041B (en) Semiconductor wafer composed of monocrystalline silicon and method for producing it
JP6156188B2 (en) Epitaxial silicon wafer manufacturing method
USRE45238E1 (en) Silicon wafer and method of manufacturing the same
JP2004006615A (en) High resistance silicon wafer and its manufacturing method
TWI548785B (en) Silicon wafer and manufacturing method for the same
JPWO2006003812A1 (en) Silicon wafer manufacturing method and silicon wafer manufactured by this method
JPWO2004073057A1 (en) Silicon wafer manufacturing method
JP2012153548A (en) Silicon single-crystal wafer production method and annealed wafer
JP5207706B2 (en) Silicon wafer and manufacturing method thereof
JP5567259B2 (en) Silicon wafer and manufacturing method thereof
WO2016006145A1 (en) Epitaxial silicon wafer and method for manufacturing same
KR20180016580A (en) Epitaxial silicon wafer
JP6131842B2 (en) Epitaxial silicon wafer manufacturing method
JP6299835B1 (en) Epitaxial silicon wafer and method of manufacturing epitaxial silicon wafer
JP6260485B2 (en) Epitaxial silicon wafer manufacturing method
JP2011228459A (en) Silicon wafer and method of manufacturing the same
JP2011243899A (en) Method for manufacturing silicon wafer
JP2009274901A (en) Method for growing silicon single crystal
JP2016124756A (en) Silicon wafer and method for manufacturing the same
JP2020155679A (en) Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6131842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250