JP2002012496A - Silicon epitaxial wafer and method for producing the same - Google Patents
Silicon epitaxial wafer and method for producing the sameInfo
- Publication number
- JP2002012496A JP2002012496A JP2000307423A JP2000307423A JP2002012496A JP 2002012496 A JP2002012496 A JP 2002012496A JP 2000307423 A JP2000307423 A JP 2000307423A JP 2000307423 A JP2000307423 A JP 2000307423A JP 2002012496 A JP2002012496 A JP 2002012496A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- heat treatment
- epitaxial
- oxygen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＣやＬＳＩ等の
半導体装置を作製するのに使用されるシリコンエピタキ
シャルウエーハおよびその製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a silicon epitaxial wafer used for manufacturing a semiconductor device such as an IC or an LSI and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年デバイスの高集積化が進むに連れ
て、シリコンウエーハについても高品質化が求められて
おり、デバイスを作製するウエーハには、品質面で非常
に優れたシリコンエピタキシャルウエーハが主流となっ
ている。図１は、シリコンエピタキシャルウエーハの断
面図であって、基板のシリコンウエーハ1 上にエピタキ
シャル層2 を成長させたエピタキシャルシリコンウエー
ハ3 の一例を表している。そして、半導体集積回路の微
細化、高密度化、高速化や高歩留り化を図る上で、さら
なる高品質のシリコンエピタキシャルウエーハを得るこ
とが重要である。2. Description of the Related Art As the degree of integration of devices has increased in recent years, the quality of silicon wafers has also been required to be improved, and silicon epitaxial wafers, which are extremely excellent in quality, are mainly used for wafers for manufacturing devices. It has become. FIG. 1 is a sectional view of a silicon epitaxial wafer, showing an example of an epitaxial silicon wafer 3 in which an epitaxial layer 2 is grown on a silicon wafer 1 of a substrate. In order to miniaturize, increase the density, increase the speed, and increase the yield of the semiconductor integrated circuit, it is important to obtain a silicon epitaxial wafer of higher quality.
【０００３】例えば、シリコンエピタキシャルウエーハ
はＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ（ＭＯＳ）型半導体装置、いわゆるＭＯＳデバイス等
の作製に用いられる。図３（ａ）（ｂ）は、ＭＯＳデバ
イスの一例の構造を示す図であって、図３（ａ）はＭＯ
Ｓデバイスの平面図であり、図３（ｂ）はＭＯＳデバイ
スの断面図であって、ＬＯＣＯＳパターンを多数配列し
たＭＯＳデバイスの一例を表している。この構造は、ベ
ースとなるシリコンエピタキシャルウエーハ３の上にゲ
ート酸化膜４を形成し、その上に多結晶シリコンのゲー
ト電極５を設けている。ゲート酸化膜４の両端はいわゆ
るＬＯＣＯＳ酸化膜６と呼ばれる酸化膜で、個々のデバ
イスを電気的に絶縁分離する厚い絶縁分離膜である。[0003] For example, a silicon epitaxial wafer is a metal oxide semiconductor.
It is used for manufacturing an r (MOS) type semiconductor device, a so-called MOS device or the like. FIGS. 3A and 3B are diagrams showing the structure of an example of a MOS device. FIG.
FIG. 3B is a plan view of the S device, and FIG. 3B is a cross-sectional view of the MOS device, showing an example of a MOS device in which a large number of LOCOS patterns are arranged. In this structure, a gate oxide film 4 is formed on a silicon epitaxial wafer 3 serving as a base, and a gate electrode 5 of polycrystalline silicon is provided thereon. Both ends of the gate oxide film 4 are so-called LOCOS oxide films 6 and are thick insulating separation films for electrically insulating individual devices.
【０００４】このようなＭＯＳデバイスの作製に用いら
れるシリコンエピタキシャルウエーハの品質評価方法の
一つに、ＭＯＳデバイスにおける酸化膜の電気的特性を
確認する絶縁破壊特性がある。またこれ以外に、Liquid
Crystal Thermal Mapping (G. J. West, "A simple te
chnique for analysis of ESD failure of dynamic RAM
s using liquid crystals", in Proc. IEEE Int. Rel.
Phys. Symp., 185(1982).)や、Visible and Infrared r
adiation emission(K. S. Wills, C. Duvvury,and O. A
dams, "Photoemission testing for ESD failures, adv
antages and limitations", in EOS/ESD Symp. Proc.,
53(1988).) IR microscopy(C. E. Stephens and C. T.
Amos, "A study of EOS in microcircuits using the i
nfra-red microscope", in EOS/ESD Symp. Proc., 219
(1986).) 等の品質評価方法があり、ＭＯＳデバイス中
の一定の不良箇所特定には非常に有効な手段である。One of the methods for evaluating the quality of a silicon epitaxial wafer used for manufacturing such a MOS device is a dielectric breakdown characteristic for confirming the electrical characteristics of an oxide film in a MOS device. In addition, Liquid
Crystal Thermal Mapping (GJ West, "A simple te
chnique for analysis of ESD failure of dynamic RAM
s using liquid crystals ", in Proc. IEEE Int. Rel.
Phys. Symp., 185 (1982)) and Visible and Infrared r
adiation emission (KS Wills, C. Duvvury, and O.A.
dams, "Photoemission testing for ESD failures, adv
antages and limitations ", in EOS / ESD Symp. Proc.,
53 (1988).) IR microscopy (CE Stephens and CT
Amos, "A study of EOS in microcircuits using the i
nfra-red microscope ", in EOS / ESD Symp. Proc., 219
(1986).), Etc., which is a very effective means for identifying a certain defective portion in a MOS device.
【０００５】ところが、ＭＯＳデバイスにはデバイス内
で不良箇所が経時的に変化するような、いわゆる気まぐ
れ現象（Erratic 現象）と呼ばれる不良が生じることが
あった。このような気まぐれ現象を起こすウエーハは、
ＭＯＳデバイス製造の歩留りを低下させることになり問
題であった。しかしながら上記の不良解析法は、不良箇
所特定は可能であったが、このような気まぐれ現象につ
いては、その時々について、不良箇所の情報は得られる
が、不良箇所が経時的に変化するため解析が非常に困難
である。このために従来は、この気まぐれ現象をなくす
ことができるウエーハとそのウエーハ製造条件は見つか
っていなかった。However, a MOS device sometimes has a defect called a so-called wandering phenomenon (Erratic phenomenon) in which a defective portion changes with time in the device. A wafer that causes such a whim is
This is a problem because the yield of MOS device manufacturing is reduced. However, the above-described failure analysis method was able to identify a defective portion, but for such a whim phenomenon, information on the defective portion can be obtained at each time, but the analysis is performed because the defective portion changes over time. Very difficult. For this reason, a wafer which can eliminate the whim phenomenon and a wafer manufacturing condition have not been found.
【０００６】また、従来から一般的に用いられている酸
化膜信頼特性の測定手法として、ＴＺＤＢ（Time Zero
Dielectric Breakdown）法やＴＤＤＢ（Time Dependent
Dielectric Breakdown ）法があるが、これらの手法
は、ＭＯＳ構造を有する半導体基板に対して蓄積方向に
電界を印加して、キャリアをゲート酸化膜直下に集める
ようにして評価を行うものであった。As a method of measuring the reliability characteristics of an oxide film, which has been generally used in the past, TZDB (Time Zero) is used.
Dielectric Breakdown) method and TDDB (Time Dependent
Although there is a Dielectric Breakdown) method, these methods evaluate by applying an electric field to a semiconductor substrate having a MOS structure in a storage direction so that carriers are collected directly below a gate oxide film.
【０００７】しかし、実際のデバイスではゲート酸化膜
直下のシリコンウェーハ表面から数μｍの深さまで拡散
層を形成し、デバイス領域として用いているため、ゲー
ト酸化膜からの情報のみによって電気的欠陥を評価する
これらの手法は、必ずしも実際のデバイスの歩留まりを
反映している訳ではなかった。However, in an actual device, since a diffusion layer is formed to a depth of several μm from the surface of a silicon wafer immediately below a gate oxide film and used as a device region, an electrical defect is evaluated only based on information from the gate oxide film. These approaches do not always reflect actual device yields.
【０００８】この欠点を補う評価手法として、後述する
ＯＢＩＣやＥＢＩＣを用いた評価手法が開発された（特
願平１１−２１６６８３号参照）。この手法は、ＭＯＳ
構造を有する半導体基板に対して、空乏層が形成される
方向に電圧を印加し、その印加電圧を変化させながら空
乏層中にレーザーや電子線を照射することによりＭＯＳ
デバイスに発生するＯＢＩＣまたはＥＢＩＣを測定し、
その値が所定に到達した時の印加電圧値により酸化膜特
性を評価するものである。As an evaluation method for compensating for this drawback, an evaluation method using OBIC or EBIC described later has been developed (see Japanese Patent Application No. 11-216683). This method uses MOS
A voltage is applied to a semiconductor substrate having a structure in a direction in which a depletion layer is formed, and a laser or an electron beam is radiated into the depletion layer while changing the applied voltage.
Measure the OBIC or EBIC generated in the device,
The characteristic of the oxide film is evaluated based on the applied voltage value when the value reaches a predetermined value.
【０００９】この手法によれば、ゲート酸化膜のみなら
ず、ゲート酸化膜直下の基板表層部を含めた評価が可能
となり、従来のＴＺＤＢ法やＴＤＤＢ法では検出できな
かった特性不良を評価することができる。そこで、この
手法を用いてシリコンエピタキシャルウェーハを評価し
てみたところ、従来の手法では良好な評価結果が得られ
たウェーハ間であっても、評価結果に明確な差異が現れ
ること、すなわち、従来に比べて高感度の特性評価が可
能であることがわかった。According to this method, it is possible to evaluate not only the gate oxide film but also the surface layer portion of the substrate immediately below the gate oxide film, and to evaluate characteristic defects that cannot be detected by the conventional TZDB method or TDDB method. Can be. Therefore, when evaluating silicon epitaxial wafers using this method, a clear difference appears in the evaluation results, even between wafers with good evaluation results obtained by the conventional method, It was found that characteristic evaluation with higher sensitivity was possible.
【００１０】[0010]
【発明が解決しようとする課題】本発明はこのような問
題点に鑑みなされたもので、ＭＯＳデバイスにおいて不
良箇所が経時的に変化するような気まぐれ現象が起こら
ないシリコンエピタキシャルウエーハおよびその製造方
法を提供する事を目的とする。また、本発明の他の目的
は、前記のＯＢＩＣまたはＥＢＩＣを用いた高感度の評
価手法を用いてＭＯＳ特性を評価した場合においても、
一定レベル以上の良好な特性が得られるシリコンエピタ
キシャルウェーハおよびその製造方法を提供することで
ある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a silicon epitaxial wafer and a method of manufacturing the same which do not cause a whim phenomenon that a defective portion changes with time in a MOS device. The purpose is to provide. Further, another object of the present invention is to provide a case where MOS characteristics are evaluated using the above-described high-sensitivity evaluation method using OBIC or EBIC.
An object of the present invention is to provide a silicon epitaxial wafer capable of obtaining good characteristics at a certain level or higher and a method for manufacturing the same.
【００１１】[0011]
【課題を解決するための手段】上記課題を解決するため
の本発明は、シリコンウエーハの表面にエピタキシャル
層を形成したシリコンエピタキシャルウエーハであっ
て、該シリコンエピタキシャルウエーハ上に作製された
ＭＯＳデバイスが気まぐれ現象を起こさないことを特徴
とするシリコンエピタキシャルウエーハである（請求項
１）。According to the present invention, there is provided a silicon epitaxial wafer in which an epitaxial layer is formed on a surface of a silicon wafer, wherein a MOS device formed on the silicon epitaxial wafer is capricious. A silicon epitaxial wafer which does not cause a phenomenon (claim 1).
【００１２】このように、本発明によりシリコンエピタ
キシャルウエーハ上に作製されたＭＯＳデバイスが気ま
ぐれ現象（Erratic 現象）を起こさないシリコンエピタ
キシャルウエーハを提供することができ、ＭＯＳデバイ
スの製造歩留りを大きく向上させることができる。As described above, according to the present invention, it is possible to provide a silicon epitaxial wafer in which a MOS device manufactured on the silicon epitaxial wafer does not cause a whim phenomenon (Erratic phenomenon), thereby greatly improving the production yield of the MOS device. Can be.
【００１３】また、本発明は、シリコンウエーハの表面
にエピタキシャル層を形成したシリコンエピタキシャル
ウエーハであって、該シリコンエピタキシャルウエーハ
のエピタキシャル層とシリコンウエーハとの境界におけ
る酸素濃度が１×１０17〜１×１０18atoms ／cm3 であ
ることを特徴とするシリコンエピタキシャルウエーハで
ある（請求項２）。The present invention also relates to a silicon epitaxial wafer having an epitaxial layer formed on the surface of a silicon wafer, wherein the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer is 1 × 10 17 to 1 ×. A silicon epitaxial wafer characterized by 10 18 atoms / cm 3 (claim 2).
【００１４】このように、エピタキシャル層とシリコン
ウエーハとの境界における酸素濃度が１×１０17〜１×
１０18atoms ／cm3 であるシリコンエピタキシャルウエ
ーハは、確実に気まぐれ現象を防止できるシリコンエピ
タキシャルウエーハとすることができる。As described above, the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer is 1 × 10 17 to 1 × 10 17
The silicon epitaxial wafer of 10 18 atoms / cm 3 can be a silicon epitaxial wafer that can surely prevent the whim phenomenon.
【００１５】また、本発明は、シリコンウエーハの表面
にエピタキシャル層を形成したシリコンエピタキシャル
ウエーハであって、該シリコンエピタキシャルウエーハ
上に作製されたＭＯＳキャパシタのＯＢＩＣ像またはＥ
ＢＩＣ像が観察され始める時のＭＯＳキャパシタへの印
加電圧値が２０ＭＶ／ｃｍ以上であることを特徴とする
シリコンエピタキシャルウエーハである（請求項３）。Further, the present invention relates to a silicon epitaxial wafer having an epitaxial layer formed on the surface of a silicon wafer, wherein an OBIC image or an ECO image of a MOS capacitor manufactured on the silicon epitaxial wafer.
A silicon epitaxial wafer characterized in that a voltage value applied to a MOS capacitor when a BIC image starts to be observed is 20 MV / cm or more (Claim 3).
【００１６】このようにＭＯＳキャパシタのＯＢＩＣ像
またはＥＢＩＣ像が観察され始める時のＭＯＳキャパシ
タへの印加電圧が２０ＭＶ／ｃｍ以上、すなわち酸化膜
耐圧が２０ＭＶ／ｃｍ以上であるシリコンエピタキシャ
ルウエーハは、実際のＭＯＳデバイスの動作環境に比べ
て気まぐれ現象のような不良が発生するまでのマージン
が大きくなり、実質的に気まぐれ現象が起こらない良好
な特性が得られる。As described above, a silicon epitaxial wafer having a voltage applied to the MOS capacitor of 20 MV / cm or more when the OBIC image or the EBIC image of the MOS capacitor starts to be observed, that is, an oxide film withstand voltage of 20 MV / cm or more, is actually used. As compared with the operating environment of the MOS device, the margin until the occurrence of a defect such as the whims becomes larger, and good characteristics that do not substantially cause the whims are obtained.
【００１７】また、本発明は、シリコンウエーハの表面
にエピタキシャル層を形成したシリコンエピタキシャル
ウエーハであって、該シリコンエピタキシャルウエーハ
のエピタキシャル層とシリコンウエーハとの境界におけ
る酸素濃度が５×１０16〜５×１０17atoms ／cm3 であ
ることを特徴とするシリコンエピタキシャルウエーハで
ある（請求項４）。The present invention also relates to a silicon epitaxial wafer having an epitaxial layer formed on the surface of a silicon wafer, wherein the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer is 5 × 10 16 to 5 ×. A silicon epitaxial wafer characterized by 10 17 atoms / cm 3 (claim 4).
【００１８】このように、シリコンエピタキシャルウエ
ーハのエピタキシャル層とシリコンウエーハとの境界に
おける酸素濃度が５×１０16〜５×１０17atoms ／cm3
であるシリコンエピタキシャルウエーハは、５×１０17
atoms ／cm3 以下であるので、ＯＢＩＣやＥＢＩＣを用
いた高感度の評価手法を用いてＭＯＳ特性を評価した場
合においても、確実に２０ＭＶ／ｃｍ以上の良好な酸化
膜特性が得られる。また、５×１０16atoms ／cm3 以上
であるので、エピタキシャル成長前の熱処理が短時間で
済む利点がある。さらに酸化膜耐圧が２０ＭＶ／ｃｍ以
上と高いものであるため、実際のＭＯＳデバイスの動作
環境に比べて気まぐれ現象が発生するまでのマージンが
大きくなり、実質的に気まぐれ不良が起こらないものと
なる。As described above, the oxygen concentration at the boundary between the epitaxial layer of the silicon epitaxial wafer and the silicon wafer is 5 × 10 16 to 5 × 10 17 atoms / cm 3.
Is 5 × 10 17
Since it is atoms / cm 3 or less, good oxide film characteristics of 20 MV / cm or more can be reliably obtained even when MOS characteristics are evaluated using a highly sensitive evaluation method using OBIC or EBIC. Further, since it is 5 × 10 16 atoms / cm 3 or more, there is an advantage that heat treatment before epitaxial growth can be completed in a short time. Furthermore, since the withstand voltage of the oxide film is as high as 20 MV / cm or more, the margin until the whim phenomenon occurs is increased as compared with the actual operating environment of the MOS device, and the whim defect does not substantially occur.
【００１９】そして、本発明は、シリコンウエーハに水
素を含む雰囲気で熱処理を施した後、該シリコンウエー
ハ表面にエピタキシャル層を成長するシリコンエピタキ
シャルウエーハの製造方法において、該シリコンエピタ
キシャルウエーハのエピタキシャル層とシリコンウエー
ハとの境界における酸素濃度が１×１０17〜１×１０ 18
atoms ／cm3 となるように、前記シリコンウエーハの初
期酸素濃度と前記熱処理の熱処理温度と熱処理時間を設
定することを特徴とするシリコンエピタキシャルウエー
ハの製造方法である（請求項５）。In the present invention, the silicon wafer is treated with water.
After heat treatment in an atmosphere containing silicon, the silicon wafer
Silicon epitaxy to grow epitaxial layer on c surface
In the method for manufacturing a shallow wafer, the silicon epitaxy
Epitaxial layer of silicon wafer and silicon wafer
The oxygen concentration at the boundary with c is 1 × 1017~ 1 × 10 18
atoms / cmThree The first of the silicon wafers
The initial oxygen concentration, the heat treatment temperature and the heat treatment time for the heat treatment are set.
Silicon epitaxial wafer
A method for producing c (claim 5).
【００２０】このように、シリコンウエーハに水素を含
む雰囲気で熱処理を施した後、該シリコンウエーハ表面
にエピタキシャル層を成長するシリコンエピタキシャル
ウエーハの製造方法において、該シリコンエピタキシャ
ルウエーハのエピタキシャル層とシリコンウエーハとの
境界における酸素濃度が１×１０17〜１×１０18atoms
／cm3 となるように、前記シリコンウエーハの初期酸素
濃度と前記熱処理の熱処理温度と熱処理時間を設定する
ことにより、ウエーハ表面の酸素を外方拡散して、境界
における酸素を前記所望濃度とすることができる。これ
によって、ＭＯＳデバイスを作製しても気まぐれ現象を
生じさせないシリコンエピタキシャルウエーハを確実に
製造することができる。As described above, in the method of manufacturing a silicon epitaxial wafer in which a silicon wafer is subjected to a heat treatment in an atmosphere containing hydrogen and then an epitaxial layer is grown on the surface of the silicon wafer, the epitaxial layer of the silicon epitaxial wafer and the silicon wafer are combined with each other. Oxygen concentration at the boundary of 1 × 10 17 to 1 × 10 18 atoms
/ Cm 3 by setting the initial oxygen concentration of the silicon wafer, the heat treatment temperature and the heat treatment time of the heat treatment, so that oxygen on the wafer surface is outwardly diffused, and the oxygen at the boundary is set to the desired concentration. be able to. This makes it possible to reliably manufacture a silicon epitaxial wafer that does not cause a whim phenomenon even when a MOS device is manufactured.
【００２１】この場合、前記シリコンウエーハの初期酸
素濃度が８．０×１０17〜１．２×１０18atoms ／cm3
（ＡＳＴＭ’７９換算）であり、前記水素を含む雰囲気
での熱処理の熱処理温度が１０００〜１２００℃であ
り、熱処理時間が３０〜５００秒であることが好ましい
（請求項６）。In this case, the initial oxygen concentration of the silicon wafer is from 8.0 × 10 17 to 1.2 × 10 18 atoms / cm 3.
It is preferable that the heat treatment temperature in the atmosphere containing hydrogen is 1000 to 1200 ° C. and the heat treatment time is 30 to 500 seconds (claim 6).
【００２２】これはシリコンエピタキシャルウエーハの
製造方法において、シリコンウエーハの初期酸素濃度が
８．０×１０17〜１．２×１０18atoms ／cm3 であり、
前記水素を含む雰囲気での熱処理の熱処理温度が１００
０〜１２００℃であり、熱処理時間が３０〜５００秒と
することで、シリコンウエーハのバルク部の酸素濃度が
高く十分にゲッタリング効果と機械的強度を有するとと
もに、表面の酸素を外方拡散してシリコンウエーハとエ
ピタキシャル層との境界の酸素濃度を下げて、気まぐれ
現象がないシリコンエピタキシャルウエーハを確実に製
造することができるからである。In the method of manufacturing a silicon epitaxial wafer, the initial oxygen concentration of the silicon wafer is 8.0 × 10 17 to 1.2 × 10 18 atoms / cm 3 ,
The heat treatment temperature of the heat treatment in the atmosphere containing hydrogen is 100
When the heat treatment time is 30 to 500 seconds, the oxygen concentration in the bulk portion of the silicon wafer is high and the gettering effect and the mechanical strength are sufficiently high. By lowering the oxygen concentration at the boundary between the silicon wafer and the epitaxial layer, it is possible to reliably manufacture a silicon epitaxial wafer free from the whim phenomenon.
【００２３】次に本発明は、シリコンウエーハに水素を
含む雰囲気で熱処理を施した後、該シリコンウエーハ表
面にエピタキシャル層を成長するシリコンエピタキシャ
ルウエーハの製造方法において、該シリコンエピタキシ
ャルウエーハのエピタキシャル層とシリコンウエーハと
の境界における酸素濃度が５×１０16〜５×１０17atom
s ／cm3 となるように、前記シリコンウエーハの初期酸
素濃度と前記熱処理の熱処理温度と熱処理時間を設定す
ることを特徴とするシリコンエピタキシャルウエーハの
製造方法である（請求項７）。Next, the present invention provides a method for manufacturing a silicon epitaxial wafer, wherein a silicon wafer is subjected to a heat treatment in an atmosphere containing hydrogen and then an epitaxial layer is grown on the surface of the silicon wafer. The oxygen concentration at the boundary with the wafer is 5 × 10 16 to 5 × 10 17 atom
A method for manufacturing a silicon epitaxial wafer, wherein an initial oxygen concentration of the silicon wafer, a heat treatment temperature and a heat treatment time of the heat treatment are set so as to be s / cm 3 (claim 7).
【００２４】このように、シリコンウエーハに水素を含
む雰囲気で熱処理を施した後、該シリコンウエーハ表面
にエピタキシャル層を成長するシリコンエピタキシャル
ウエーハの製造方法において、該シリコンエピタキシャ
ルウエーハのエピタキシャル層とシリコンウエーハとの
境界における酸素濃度が５×１０16〜５×１０17atoms
／cm3 となるように、前記シリコンウエーハの初期酸素
濃度と前記熱処理の熱処理温度と熱処理時間を設定する
ことにより、ウエーハ表面の酸素を外方拡散して、境界
における酸素を前記所望濃度とすることができる。これ
によって、５×１０17atoms ／cm3 以下であれば、ＯＢ
ＩＣやＥＢＩＣを用いた高感度の評価手法を用いてＭＯ
Ｓ特性を評価した場合においても、確実に２０ＭＶ／ｃ
ｍ以上の良好な酸化膜特性を有するエピタキシャルウエ
ーハを作製することができる。そして、このように酸化
膜耐圧が高いウエーハとすることができるため、気まぐ
れ現象等が発生するまでのマージンが大きくなり、実質
的にそのような不良が起こらないウエーハを作製するこ
とができる。一方、５×１０16atoms ／cm3 未満とする
ためにはエピタキシャル成長前の熱処理を長時間行うこ
とになるため実用的ではないので、５×１０16atoms ／
cm3以上とする。As described above, in the method of manufacturing a silicon epitaxial wafer in which a silicon wafer is subjected to a heat treatment in an atmosphere containing hydrogen and then an epitaxial layer is grown on the surface of the silicon wafer, the epitaxial layer of the silicon epitaxial wafer and the silicon wafer are combined. Oxygen concentration at the boundary of 5 × 10 16 to 5 × 10 17 atoms
/ Cm 3 by setting the initial oxygen concentration of the silicon wafer, the heat treatment temperature and the heat treatment time of the heat treatment, so that oxygen on the wafer surface is outwardly diffused, and the oxygen at the boundary is set to the desired concentration. be able to. With this, if it is 5 × 10 17 atoms / cm 3 or less, OB
MO using a highly sensitive evaluation method using IC and EBIC
Even when the S characteristic is evaluated, it is surely 20 MV / c.
Thus, an epitaxial wafer having good oxide film properties of m or more can be manufactured. Since a wafer having such a high oxide film breakdown voltage can be obtained, a margin before the occurrence of a whim phenomenon or the like becomes large, and a wafer substantially free from such defects can be manufactured. On the other hand, since no practical to become possible to perform long-time heat treatment before epitaxial growth in order to less than 5 × 10 16 atoms / cm 3 , 5 × 10 16 atoms /
cm 3 or more.
【００２５】この場合、前記シリコンウエーハの初期酸
素濃度が８．０×１０17〜１．２×１０18atoms ／cm3
であり、前記水素を含む雰囲気での熱処理の熱処理温度
が１０００〜１２００℃であり、熱処理時間が５０〜１
０００秒であることが好ましい（請求項８）。In this case, the initial oxygen concentration of the silicon wafer is from 8.0 × 10 17 to 1.2 × 10 18 atoms / cm 3.
The heat treatment temperature in the heat treatment in the atmosphere containing hydrogen is 1000 to 1200 ° C., and the heat treatment time is 50 to 1
000 seconds (claim 8).
【００２６】このように、境界における酸素を前記所望
濃度とするには、特に熱処理時間を５０〜１０００秒と
することで、ＯＢＩＣやＥＢＩＣを用いた高感度の評価
手法を用いてＭＯＳ特性を評価した場合においても、確
実に２０ＭＶ／ｃｍ以上の良好な酸化膜特性を有するエ
ピタキシャルウエーハを作製することができる。As described above, in order to obtain the desired concentration of oxygen at the boundary, the MOS characteristics are evaluated by using a highly sensitive evaluation method using OBIC or EBIC, particularly by setting the heat treatment time to 50 to 1000 seconds. Even in this case, an epitaxial wafer having good oxide film characteristics of 20 MV / cm or more can be reliably manufactured.
【００２７】以下、本発明についてさらに詳述するが、
本発明はこれらに限定されるものではない。前述したよ
うに、従来のシリコンエピタキシャルウエーハの品質評
価方法では、気まぐれ現象を解析することは非常に難し
く、この気まぐれ現象をなくしたウエーハおよびそのウ
エーハ製造条件は見つかってはいなかった。Hereinafter, the present invention will be described in more detail.
The present invention is not limited to these. As described above, it is very difficult to analyze the whim phenomenon by the conventional method for evaluating the quality of a silicon epitaxial wafer, and no wafer having eliminated the whim phenomenon and the wafer manufacturing conditions have not been found.
【００２８】そこで本発明者は、先に開発した気まぐれ
現象の解析に非常に適したＯＢＩＣ（Optical Beam Ind
uced Current）法またはＥＢＩＣ（Electron Beam Indu
cedCurrent ）法による気まぐれ現象の測定手法（特願
平１１−６７５３２号）を用いて、エピタキシャルウエ
ーハの製造条件と気まぐれ現象発生の有無を調査した。
その結果、エピタキシャル層とシリコンウエーハとの境
界における酸素濃度が１×１０17〜１×１０18atoms ／
cm3 の範囲にあれば、確実に気まぐれ現象の発生を抑制
できることを見出し、本発明を完成させた。Therefore, the present inventor has proposed an OBIC (Optical Beam Ind.) Which is very suitable for analyzing the whim phenomenon developed earlier.
uced Current) method or EBIC (Electron Beam Indu
The manufacturing conditions of the epitaxial wafer and the presence or absence of the whim phenomenon were investigated by using a method of measuring the whim phenomenon (cedCurrent) method (Japanese Patent Application No. 11-67532).
As a result, the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer is 1 × 10 17 to 1 × 10 18 atoms /
The present inventors have found that the occurrence of the whim phenomenon can be surely suppressed when the diameter is in the range of cm 3 , and completed the present invention.
【００２９】エピタキシャルシリコンウエーハの気まぐ
れ現象発生原因についての理論的詳細は依然として不明
ではあるが、界面での格子間酸素が１×１０17atoms ／
cm3未満ではシリコンウエーハの強度が低下するため、
エピタキシャル成長により界面付近に転位が発生しやす
くなるとともにゲッタリング効果も低下し、逆に１×１
０18atoms ／cm3 を超えると、エピタキシャル層中に酸
素が取込まれる量が増加し、エピタキシャル層の膜質が
低下すること等が気まぐれ現象の原因となることが推測
される。Although the theoretical details of the cause of the whim phenomenon of the epitaxial silicon wafer are still unknown, the interstitial oxygen at the interface is 1 × 10 17 atoms / cm 2.
If it is less than cm 3 , the strength of the silicon wafer will decrease,
Dislocation is likely to occur near the interface due to epitaxial growth, and the gettering effect is also reduced.
If it exceeds 0 18 atoms / cm 3 , it is presumed that the amount of oxygen taken into the epitaxial layer increases, and the film quality of the epitaxial layer deteriorates, etc., which causes the whim phenomenon.
【００３０】そして、本発明のエピタキシャル層とシリ
コンウエーハとの境界における酸素濃度が１×１０17〜
１×１０18atoms ／cm3 の範囲にあるシリコンエピタキ
シャルウエーハを具体的に製造する方法についても、本
発明者らは研究・検討を行なった。単にエピタキシャル
層と基板となるシリコンウエーハとの境界における酸素
濃度を１×１０17〜１×１０18atoms ／cm3 の範囲にす
るだけなら、もともと酸素濃度が１×１０17〜１×１０
18atoms ／cm3 の範囲のシリコンウエーハにエピタキシ
ャル層を堆積すれば良い。ところが、１×１０17〜１×
１０18atoms ／cm3 の範囲のシリコンウエーハは比較的
に低酸素濃度なため、基板自体の機械的な強度とゲッタ
リング効果が十分に得られない場合がある。The oxygen concentration at the boundary between the epitaxial layer of the present invention and the silicon wafer is 1 × 10 17-
The present inventors have also studied and studied a method for specifically manufacturing a silicon epitaxial wafer in the range of 1 × 10 18 atoms / cm 3 . If the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer serving as the substrate is simply set in the range of 1 × 10 17 to 1 × 10 18 atoms / cm 3 , the oxygen concentration is originally 1 × 10 17 to 1 × 10
An epitaxial layer may be deposited on a silicon wafer in the range of 18 atoms / cm 3 . However, 1 × 10 17 -1 ×
Since the silicon wafer in the range of 10 18 atoms / cm 3 has a relatively low oxygen concentration, the mechanical strength of the substrate itself and the gettering effect may not be sufficiently obtained.
【００３１】そこで、本発明の製造方法では、シリコン
ウエーハに水素を含む雰囲気で熱処理を施した後に、該
シリコンウエーハ表面にエピタキシャル層を成長するこ
ととした。このように水素熱処理を施すことにより、基
板の表面近傍の格子間酸素を外方拡散させてからエピタ
キシャル層を成長、堆積させることができるので、エピ
タキシャル層と基板の界面における酸素濃度を１×１０
17〜１×１０18atoms／cm3 に制御することができると
ともに、基板自体の酸素濃度は高いので機械的な強度が
損なわれることはない。また、適切な酸素析出熱処理を
追加すれば、十分なゲッタリング効果が得られる。Therefore, in the manufacturing method of the present invention, after the silicon wafer is subjected to a heat treatment in an atmosphere containing hydrogen, an epitaxial layer is grown on the surface of the silicon wafer. By performing the hydrogen heat treatment in this way, the epitaxial layer can be grown and deposited after interstitial oxygen in the vicinity of the surface of the substrate is diffused outward, so that the oxygen concentration at the interface between the epitaxial layer and the substrate can be reduced to 1 × 10 4
It can be controlled to 17 to 1 × 10 18 atoms / cm 3, and since the oxygen concentration of the substrate itself is high, the mechanical strength is not impaired. Further, if an appropriate oxygen precipitation heat treatment is added, a sufficient gettering effect can be obtained.
【００３２】この境界の酸素濃度を１×１０17〜１×１
０18atoms ／cm3 に制御するには、基板となるシリコン
ウエーハの初期酸素濃度と、水素熱処理における熱処理
温度と熱処理時間を適当に設定すれば良い。本発明者が
研究・調査を行なったところ、シリコンウエーハの初期
酸素濃度が８．０×１０17〜１．２×１０18atoms ／cm
3 （ＡＳＴＭ’７９換算）であり、前記水素を含む雰囲
気での熱処理の熱処理温度が１０００〜１２００℃であ
り、熱処理時間が３０〜５００秒である条件下で、シリ
コンウエーハの熱処理を行なうことにより、基板の表層
近傍の格子間酸素を外方拡散させ、境界の酸素濃度を確
実に１×１０17〜１×１０18atoms ／cm 3 に制御するこ
とができることを発見した。また、これにより基板バル
ク部の酸素濃度も高くすることができ、機械的強度も維
持できる。尚、境界の酸素濃度を５×１０16〜５×１０
17atoms ／cm3 に制御する場合においても同様の手法を
用いることができる。ただし、前記の場合よりも制御範
囲が低酸素濃度側であるので、その分、熱処理時間を長
くする必要がある。The oxygen concentration at this boundary is 1 × 1017~ 1 × 1
018atoms / cmThree To control the substrate silicon
Initial oxygen concentration of wafer and heat treatment in hydrogen heat treatment
The temperature and the heat treatment time may be set appropriately. The inventor
After conducting research and research, we found that the early stages of silicon wafers
Oxygen concentration is 8.0 × 1017~ 1.2 × 1018atoms / cm
Three (Converted to ASTM '79), and the atmosphere containing the hydrogen
The heat treatment temperature of the heat treatment is 1000-1200 ° C.
Under the condition that the heat treatment time is 30 to 500 seconds.
By performing heat treatment on the wafer, the surface layer of the substrate is
The nearby interstitial oxygen is diffused outward to establish the oxygen concentration at the boundary.
Indeed 1 × 1017~ 1 × 1018atoms / cm Three Control
And found that you can. This also allows the board
Can increase the oxygen concentration in the
I can have. In addition, the oxygen concentration at the boundary is 5 × 1016~ 5 × 10
17atoms / cmThree The same method is used for
Can be used. However, the control range is higher than the above case.
Since the box is on the low oxygen concentration side, the heat treatment time
Need to be done.
【００３３】[0033]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付した図面に基づいて具体的に説明するが、本発
明はこれらに限定されるものではない。まず、本発明の
シリコンエピタキシャルウエーハ及びその製造方法を見
出すために採用したＯＢＩＣ法とＥＢＩＣ法を簡単に説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the accompanying drawings, but the present invention is not limited thereto. First, the OBIC method and the EBIC method employed for finding the silicon epitaxial wafer and the method for manufacturing the same of the present invention will be briefly described.
【００３４】ＯＢＩＣ法とは、光によって発生したキャ
リアを検出することである。詳しくは半導体の禁制帯エ
ネルギー幅よりも大きいエネルギーを持つ光を照射した
とき発生するキャリアを電流として取り出すことで半導
体内部の現象を評価する方法である。一方ＥＢＩＣ法
は、ＯＢＩＣ法で用いている光の代わりに、電子ビーム
を用いてキャリアを注入し評価する方法である。The OBIC method is to detect carriers generated by light. Specifically, this is a method for evaluating a phenomenon inside a semiconductor by extracting a carrier generated when light having energy larger than the band gap energy width of the semiconductor is irradiated as a current. On the other hand, the EBIC method is a method in which carriers are injected and evaluated using an electron beam instead of light used in the OBIC method.
【００３５】図4 はＯＢＩＣ法による気まぐれ現象の評
価結果である一例を示している。このときシリコン基板
に空乏層が形成される方向に電圧を印加することで評価
を行うが、印加電圧はゲート酸化膜の厚さに応じて決ま
り、電界強度で２〜４０MV/cm の範囲で電圧を印加し、
ＯＢＩＣを観察する。ＭＯＳデバイスへの印加電圧を、
０からプラス方向へ大きくしていくと、酸化膜にかかる
電界強度換算で、５〜１０ＭＶ／ｃｍあたりから、ＭＯ
Ｓデバイス全面から強いＯＢＩＣが観察され、ＭＯＳデ
バイスのあちらこちらでＯＢＩＣ像が観察できる（図４
（ａ））。この状態にて観察を続けると、先程（図４
（ａ））とは、異なった箇所で、ＯＢＩＣ像が得られる
（図４（ｂ））。このようにしてＯＢＩＣ法によって、
気まぐれ現象を容易に解析することができる。FIG. 4 shows an example of an evaluation result of the whim phenomenon by the OBIC method. At this time, the evaluation is performed by applying a voltage in the direction in which a depletion layer is formed on the silicon substrate. And apply
Observe OBIC. The applied voltage to the MOS device
When increasing from 0 to the plus direction, the MO increases from about 5 to 10 MV / cm in terms of electric field strength applied to the oxide film.
Strong OBIC is observed from the entire surface of the S device, and OBIC images can be observed everywhere in the MOS device (FIG. 4).
(A)). If observation is continued in this state,
An OBIC image is obtained at a different point from (a)) (FIG. 4 (b)). Thus, according to the OBIC method,
Capricious phenomena can be easily analyzed.
【００３６】本発明は、上記ＯＢＩＣ法またはＥＢＩＣ
法により気まぐれ現象を解析した結果に基き、種々の研
究・調査によりウエーハ構造とウエーハの製造方法を見
出したものである。以下、本発明のシリコンエピタキシ
ャルウエーハを製造する方法の一例を示す。The present invention relates to the above OBIC method or EBIC
Based on the results of the analysis of the whim phenomenon by the method, we found the wafer structure and the method of manufacturing the wafer through various research and investigations. Hereinafter, an example of a method for manufacturing the silicon epitaxial wafer of the present invention will be described.
【００３７】図２はシリコンエピタキシャルウエーハ製
造時のシーケンスの一例であって、シリコンウエーハ上
に存在する自然酸化膜を除去するためと表面近傍の格子
間酸素を外方拡散させるために行なう水素を含む雰囲気
での熱処理と、エピタキシャル層成長のシーケンスを示
した図である。本発明の製造方法は、通常のシリコンエ
ピタキシャルウエーハの製造方法において、基板となる
シリコンウエーハにエピタキシャル層を成長する前に所
定の条件で熱処理を施すものであり、極めて簡単な構成
となっている。FIG. 2 shows an example of a sequence at the time of manufacturing a silicon epitaxial wafer. The sequence includes hydrogen for removing a natural oxide film existing on the silicon wafer and for outwardly diffusing interstitial oxygen near the surface. FIG. 4 is a diagram showing a sequence of heat treatment in an atmosphere and epitaxial layer growth. The manufacturing method of the present invention is a method of manufacturing a normal silicon epitaxial wafer in which heat treatment is performed under predetermined conditions before growing an epitaxial layer on a silicon wafer serving as a substrate, and has a very simple configuration.
【００３８】まず、エピタキシャル成長をさせる基板と
なるシリコンウエーハを用意する。このシリコンウエー
ハの初期酸素濃度は赤外吸収分光法による測定値で８．
０×１０17〜１．２×１０18atoms ／cm3 （ＡＳＴＭ’
７９換算）程度のものを用いると、ウエーハの機械的強
度が損なわれる程に低酸素濃度ではなく、表面近傍の格
子間酸素を外方拡散するのに時間がかかり過ぎる程に高
酸素濃度ではないので好ましい。First, a silicon wafer to be a substrate for epitaxial growth is prepared. The initial oxygen concentration of this silicon wafer was measured by infrared absorption spectroscopy.
0 × 10 17 to 1.2 × 10 18 atoms / cm 3 (ASTM '
Using a material of about 79), the oxygen concentration is not so low as to impair the mechanical strength of the wafer, but not so high as to take too much time to outwardly diffuse interstitial oxygen near the surface. It is preferred.
【００３９】そして、水素を含む雰囲気での熱処理を熱
処理温度を１０００〜１２００℃とし、熱処理時間を３
０〜５００秒とすることにより、確実にシリコンウエー
ハの表面近傍の酸素濃度を１×１０17〜１×１０18atom
s ／cm3 とすることができ、同時に基板の機械的強度も
保たれる。また、境界の酸素濃度を５×１０16〜５×１
０17atoms ／cm3 にするためには、前記熱処理時間を５
０〜１０００秒に設定すればよい。なお、この熱処理を
行なうには、清浄度の管理された熱処理炉であれば広く
市販されているどのような形態の熱処理炉であっても利
用可能である。例えば、ヒーター加熱式の横型あるいは
縦型の拡散炉を用いても良いし、ランプ加熱式の枚葉式
ウエーハ加熱装置を用いても良い。The heat treatment in an atmosphere containing hydrogen is performed at a heat treatment temperature of 1000 to 1200 ° C. and a heat treatment time of 3 hours.
By setting the time to 0 to 500 seconds, the oxygen concentration in the vicinity of the surface of the silicon wafer is reliably reduced to 1 × 10 17 to 1 × 10 18 atom.
s / cm 3 , while maintaining the mechanical strength of the substrate. Further, the oxygen concentration at the boundary is 5 × 10 16 to 5 × 1.
In order to obtain 0 17 atoms / cm 3 , the heat treatment time is set to 5 times.
The time may be set to 0 to 1000 seconds. In order to perform this heat treatment, any commercially available heat treatment furnace having a controlled cleanliness can be used. For example, a heater-heated horizontal or vertical diffusion furnace may be used, or a lamp-heated single wafer heating device may be used.
【００４０】次に、このシリコンウエーハの表面にエピ
タキシャル成長を行なう。このエピタキシャル成長は従
来から行われていた方法を用いれば良く、例えば基板と
なるウエーハをエピタキシャル成長炉内に載置し、炉内
を１１００℃〜１２００℃程度に加熱しつつ、炉内にＳ
ｉＨＣｌ3 ＋Ｈ2 を導入することによって、シリコンウ
エーハ上にシリコンをエピタキシャル成長させることが
できる。なお、前述の水素雰囲気下での熱処理は、図２
に示すように、このエピタキシャル成長を行なうエピタ
キシャル成長炉で行い、引き続いてエピタキシャル成長
を行なうようにしても良いし、別の炉を用いて全く別個
に行なうようにしてもよい。Next, epitaxial growth is performed on the surface of the silicon wafer. For this epitaxial growth, a conventional method may be used. For example, a wafer serving as a substrate is placed in an epitaxial growth furnace, and while the furnace is heated to about 1100 ° C. to 1200 ° C., S
By introducing iHCl 3 + H 2 , silicon can be epitaxially grown on a silicon wafer. Note that the above-described heat treatment in a hydrogen atmosphere is performed as shown in FIG.
As shown in (1), the epitaxial growth may be performed in an epitaxial growth furnace followed by epitaxial growth, or may be performed completely separately using another furnace.
【００４１】こうして、本発明のエピタキシャル層とシ
リコンウエーハとの境界における酸素濃度が１×１０17
〜１×１０18atoms ／cm3 あるいは５×１０16〜５×１
０17atoms ／cm3 であるシリコンエピタキシャルウエー
ハを得ることができる。このウエーハは、例えば図３に
示すようなＭＯＳデバイスを作製しても、気まぐれ現象
が極めて生じ難く、ＭＯＳデバイスの製造歩留り向上に
寄与するものである。Thus, the oxygen concentration at the boundary between the epitaxial layer of the present invention and the silicon wafer is 1 × 10 17
１1 × 10 18 atoms / cm 3 or 5 × 10 16 -5 × 1
A silicon epitaxial wafer having 0 17 atoms / cm 3 can be obtained. For example, even if a MOS device as shown in FIG. 3 is manufactured, this wafer is unlikely to cause a whim phenomenon, and contributes to an improvement in the manufacturing yield of the MOS device.
【００４２】[0042]
【実施例】以下に本発明の実施例を挙げて、本発明を詳
細に説明するが、本発明はこれらに限定されるものでは
ない。 （実施例１、比較例１）試料として用いた基板となるシ
リコンウエーハは、直径２００ｍｍ、ボロンを高濃度に
ドープしたＰ+ 基板（抵抗率約０．０１Ωｃｍ）であ
る。初期酸素濃度は９．６×１０17atoms ／cm3 および
１．１×１０18atoms ／cm3 （ＡＳＴＭ’７９換算）の
２種類のウエーハを用意した。EXAMPLES The present invention will be described in detail with reference to examples of the present invention, but the present invention is not limited to these examples. (Example 1, Comparative Example 1) A silicon wafer serving as a substrate used as a sample was a P + substrate (resistivity: about 0.01 Ωcm) with a diameter of 200 mm and a high concentration of boron. Two types of wafers having an initial oxygen concentration of 9.6 × 10 17 atoms / cm 3 and 1.1 × 10 18 atoms / cm 3 (based on ASTM '79) were prepared.
【００４３】これらのシリコンウエーハに水素を含む雰
囲気中で熱処理を１１５０℃で６５秒または６００秒の
２種類行い、その後エピタキシャル成長を１１３０℃に
てエピタキシャル層を６μｍ成長させた。尚、初期酸素
濃度が１．１×１０18atoms／cm3 のウエーハについて
のみ、水素を含む熱処理を１１５０℃で５秒に設定した
条件を追加した。水素雰囲気下の熱処理およびエピタキ
シャル成長に用いた熱処理炉は、枚葉式のエピタキシャ
ル成長装置内にシリコンウエーハを載置するサセプタを
配置したもので、加熱方式はランプ加熱方式のものとし
た。この熱処理炉を用いて、まず水素雰囲気下の熱処理
を施し、水素雰囲気を排気した後、引き続いて炉内にＳ
ｉＨＣｌ3 を導入することによって、シリコンウエーハ
上にエピタキシャル層を成長させた。Two kinds of heat treatment were performed on these silicon wafers in an atmosphere containing hydrogen at 1150 ° C. for 65 seconds or 600 seconds, and thereafter, epitaxial growth was performed at 1130 ° C. to grow an epitaxial layer of 6 μm. It should be noted that a condition in which the heat treatment including hydrogen was set to 1150 ° C. for 5 seconds was added only to the wafer having an initial oxygen concentration of 1.1 × 10 18 atoms / cm 3 . The heat treatment furnace used for the heat treatment in the hydrogen atmosphere and the epitaxial growth was one in which a susceptor for mounting a silicon wafer was placed in a single-wafer type epitaxial growth apparatus, and the heating method was a lamp heating method. First, a heat treatment in a hydrogen atmosphere is performed using this heat treatment furnace, and the hydrogen atmosphere is exhausted.
An epitaxial layer was grown on the silicon wafer by introducing iHCl 3 .
【００４４】このウエーハにＬＯＣＯＳ構造で分離した
ＭＯＳキャパシタを作製した。ＭＯＳキャパシタのゲー
ト酸化膜厚さは約１０ｎｍとした。ＯＢＩＣによる酸化
膜欠陥評価装置は、デジタルＯＢＩＣスキャナーＪＤＬ
Ｍ−６６０２Ｅ（日本電子（株）製商品名）を使用し
た。A MOS capacitor separated by a LOCOS structure was manufactured on this wafer. The thickness of the gate oxide film of the MOS capacitor was about 10 nm. Oxygen film defect evaluation device by OBIC is a digital OBIC scanner JDL
M-6602E (trade name, manufactured by JEOL Ltd.) was used.
【００４５】ＯＢＩＣによる評価後、これらのウエーハ
の表面から約５μｍエッチング除去した後、ＳＩＭＳ
（２次イオン質量分析装置）により表面から深さ方向の
酸素濃度を測定し、エピタキシャル層とシリコンウエー
ハとの境界における酸素濃度を比較した。これらの結果
を表１に示した。また、図５は、シリコンエピタキシャ
ルウエーハの酸素濃度をＳＩＭＳにて表面から深さ方向
に評価した一例（初期酸素濃度が１．１×１０18atoms
／cm3 で、熱処理時間が６５秒と６００秒のウエーハ）
である。After evaluation by OBIC, these wafers were etched and removed from the surface by about 5 μm, and then subjected to SIMS.
(Secondary ion mass spectrometer) was used to measure the oxygen concentration in the depth direction from the surface, and the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer was compared. The results are shown in Table 1. FIG. 5 shows an example in which the oxygen concentration of a silicon epitaxial wafer was evaluated from the surface in the depth direction by SIMS (the initial oxygen concentration was 1.1 × 10 18 atoms).
/ Cm 3 and a heat treatment time of 65 seconds and 600 seconds)
It is.
【００４６】[0046]
【表１】 [Table 1]
【００４７】表１より、エピタキシャル層とシリコンウ
エーハとの境界における酸素濃度が１×１０17〜１×１
０18atoms ／cm3 である本発明のシリコンエピタキシャ
ルウエーハは、気まぐれ現象が発生せず、良好な品質を
有することが判る。それとは反対に、境界の酸素濃度が
本発明の範囲よりやや低いウエーハは、気まぐれ現象が
発生してしまっていることが判る。また、図５よりＳＩ
ＭＳにより基板の酸素濃度を測定すると、気まぐれ現象
の観察されたウエーハ（水素雰囲気下での熱処理時間が
６００秒のウエーハ）では、界面の酸素濃度が１×１０
17atoms/cm3 よりも下回っていることが判る。As shown in Table 1, the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer was 1 × 10 17 to 1 × 1.
It can be seen that the silicon epitaxial wafer of the present invention having 0 18 atoms / cm 3 does not have a whim phenomenon and has good quality. Conversely, it can be seen that a wafer whose boundary oxygen concentration is slightly lower than the range of the present invention has a whim phenomenon. Also, from FIG.
When the oxygen concentration of the substrate was measured by MS, the wafer where the whimsical phenomenon was observed (wafer having a heat treatment time of 600 seconds in a hydrogen atmosphere) had an oxygen concentration of 1 × 10 2 at the interface.
It turns out that it is lower than 17 atoms / cm 3 .
【００４８】（実施例２）初期酸素濃度が１．０×１０
18atoms ／cm3 および１．２×１０18atoms ／cm3（Ａ
ＳＴＭ’７９）であるウェーハを用いた以外は、実施例
１、比較例１と同一条件でＭＯＳキャパシタを作製し、
エピタキシャル層とシリコンウェーハとの境界における
酸素濃度と気まぐれ現象を評価し、評価結果を表２に示
した。また、ＯＢＩＣ像が観察され始めた時のＭＯＳキ
ャパシタへの印加電圧値をその酸化膜耐圧特性とする評
価も同時に実施し、その結果を表２および図６に示し
た。Example 2 Initial oxygen concentration was 1.0 × 10
18 atoms / cm 3 and 1.2 × 10 18 atoms / cm 3 (A
A MOS capacitor was manufactured under the same conditions as in Example 1 and Comparative Example 1 except that a wafer which was STM'79) was used.
The oxygen concentration and the whim phenomenon at the boundary between the epitaxial layer and the silicon wafer were evaluated, and the evaluation results are shown in Table 2. Also, an evaluation was made of the voltage applied to the MOS capacitor when the OBIC image began to be observed as its oxide film breakdown voltage characteristic, and the results are shown in Table 2 and FIG.
【００４９】[0049]
【表２】 [Table 2]
【００５０】表２および図６より、境界面酸素濃度が低
いほど酸化膜耐圧は向上する傾向があり、５．０×１０
17atoms ／cm3 以下であれば確実に２０ＭＶ／ｃｍ以上
の高耐圧が得られることがわかった。また、気まぐれ現
象については実施例１と同様に境界面酸素濃度が１．０
×１０17atoms ／cm3 〜１．０×１０18atoms ／cm3の
範囲で発生しなかった。従って、気まぐれ現象を発生さ
せず、かつ酸化膜特性に優れたエピタキシャルウェーハ
とするためには、境界面酸素濃度を１．０×１０17atom
s ／cm3 〜５．０×１０17atoms ／cm3 の範囲にするこ
とが好適であると言える。From Table 2 and FIG. 6, the oxide film breakdown voltage tends to increase as the interface oxygen concentration is lower.
It has been found that a high breakdown voltage of 20 MV / cm or more can be reliably obtained at 17 atoms / cm 3 or less. As for the whim phenomenon, the interface oxygen concentration was set to 1.0 as in the first embodiment.
It did not occur in the range of × 10 17 atoms / cm 3 to 1.0 × 10 18 atoms / cm 3 . Therefore, in order to produce an epitaxial wafer which does not cause the whim phenomenon and has excellent oxide film characteristics, the interface oxygen concentration is set to 1.0 × 10 17 atom.
It can be said that it is preferable to set the range of s / cm 3 to 5.0 × 10 17 atoms / cm 3 .
【００５１】しかし、表２において境界面酸素濃度が
１．０×１０17atoms ／cm3よりも低く、気まぐれ不良
が観察されたサンプルの酸化膜耐圧は２９ＭＶ／ｃｍと
２４ＭＶ／ｃｍであり、気まぐれ現象が発生しなかった
サンプルよりも高い値となっている。このことはこれら
のサンプルでは少なくとも２９ＭＶ／ｃｍあるいは２４
ＭＶ／ｃｍの電界強度の電圧を印加しない限り気まぐれ
現象が発生しないことを示している。通常ＩＣやＬＳＩ
等の半導体デバイスでは、酸化膜にかかる電界強度は条
件の厳しい加速試験においても数ＭＶ／ｃｍ程度であ
り、これらのサンプルにおいて気まぐれ現象が発生する
ような条件で動作させることはない。従って、これらの
サンプルのような高い酸化膜耐圧特性のエピタキシャル
ウエーハであれば、気まぐれ現象が発生するまでのマー
ジンを大きくとることができ、実質的に半導体デバイス
では気まぐれ現象が発生しないウエーハとなる。However, in Table 2, the interface oxygen concentration is lower than 1.0 × 10 17 atoms / cm 3, and the withstand voltage of the oxide film of the sample in which the whimsical failure was observed is 29 MV / cm and 24 MV / cm. The value is higher than the sample in which the phenomenon did not occur. This is at least 29 MV / cm or 24 for these samples.
This indicates that the capricious phenomenon does not occur unless a voltage having an electric field strength of MV / cm is applied. Normal IC and LSI
In such a semiconductor device, the electric field intensity applied to the oxide film is about several MV / cm even in an accelerated test under severe conditions, and the sample is not operated under such a condition that a whim phenomenon occurs. Therefore, in the case of an epitaxial wafer having a high oxide film breakdown voltage characteristic such as these samples, a margin until the whim phenomenon occurs can be increased, and the wafer does not substantially cause the whim phenomenon in a semiconductor device.
【００５２】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the scope of the claims of the present invention. It is included in the technical scope of the invention.
【００５３】[0053]
【発明の効果】以上説明してきたように本発明によれ
ば、ＭＯＳデバイスにてみられる不良箇所が経時的に変
化する気まぐれ現象（Erratic 現象）を起こさないエピ
タキシャルシリコンウエーハおよび高感度の酸化膜特性
評価手法を用いても優れた耐圧特性を有するエピタキシ
ャルシリコンウエーハの製造が可能であり、ＭＯＳデバ
イスの歩留まり向上に寄与できる。As described above, according to the present invention, an epitaxial silicon wafer and a high-sensitivity oxide film characteristic that do not cause a whim phenomenon (Erratic phenomenon) in which a defective portion observed in a MOS device changes with time. Even if the evaluation method is used, an epitaxial silicon wafer having excellent withstand voltage characteristics can be manufactured, which can contribute to improvement in the yield of MOS devices.
【図１】エピタキシャルウエーハの断面図である。FIG. 1 is a cross-sectional view of an epitaxial wafer.
【図２】本発明の製造方法における製造時のシーケンス
の一例を示した図である。FIG. 2 is a diagram showing an example of a sequence during manufacturing in the manufacturing method of the present invention.
【図３】ＬＯＣＯＳパターンを多数配列したＭＯＳデバ
イスを示す図であって、（ａ）はＭＯＳデバイスの平面
図であり、（ｂ）はＭＯＳデバイスの断面図である。3A and 3B are diagrams illustrating a MOS device in which a large number of LOCOS patterns are arranged, wherein FIG. 3A is a plan view of the MOS device, and FIG. 3B is a cross-sectional view of the MOS device.
【図４】ＯＢＩＣによるきまぐれ現象の評価結果を示す
図であり、（ａ）は１回目の評価結果を示した図であ
り、（ｂ）は２回目の評価結果を示した図である。FIGS. 4A and 4B are diagrams showing evaluation results of the whirl phenomenon by the OBIC; FIG. 4A is a diagram showing a first evaluation result; FIG. 4B is a diagram showing a second evaluation result;
【図５】シリコンエピタキシャルウエーハの酸素濃度を
ＳＩＭＳにより評価した結果を示した図である。FIG. 5 is a view showing the result of evaluating the oxygen concentration of a silicon epitaxial wafer by SIMS.
【図６】境界面酸素濃度とＯＢＩＣによる酸化膜耐圧特
性との関係を示した結果図である。FIG. 6 is a result diagram showing a relationship between an interface oxygen concentration and an oxide film breakdown voltage characteristic by OBIC.
１…シリコンウエーハ、 ２…エピタキシャル層、３…
エピタキシャルシリコンウエーハ、 ４…ゲート酸化
膜、５…多結晶シリコンゲート電極、 ６…ＬＯＣＯＳ
酸化膜、８…水素雰囲気下の熱処理時間６５秒のエピウ
エーハのシリコンウエーハとエピタキシャル層との境界
近傍の酸素濃度プロファイル、９…水素雰囲気下の熱処
理時間６００秒のエピウエーハのシリコンウエーハとエ
ピタキシャル層との境界近傍酸素濃度プロファイル、１
０…エピタキシャル層とシリコンウエーハとの境界面。1. Silicon wafer, 2. Epitaxial layer, 3.
Epitaxial silicon wafer, 4 ... gate oxide film, 5 ... polycrystalline silicon gate electrode, 6 ... LOCOS
Oxide film, 8: oxygen concentration profile near the boundary between the silicon wafer of the epitaxial wafer and the epitaxial layer with a heat treatment time of 65 seconds in a hydrogen atmosphere, and 9: between the silicon wafer and the epitaxial layer of the epitaxial wafer with a heat treatment time of 600 seconds in a hydrogen atmosphere. Near boundary oxygen concentration profile, 1
0: Interface between the epitaxial layer and the silicon wafer.
Claims (8)
ル層を形成したシリコンエピタキシャルウエーハであっ
て、該シリコンエピタキシャルウエーハ上に作製された
ＭＯＳデバイスが気まぐれ現象（Erratic 現象）を起こ
さないことを特徴とするシリコンエピタキシャルウエー
ハ。1. A silicon epitaxial wafer in which an epitaxial layer is formed on a surface of a silicon wafer, wherein a MOS device manufactured on the silicon epitaxial wafer does not cause a whim phenomenon (Erratic phenomenon). Weeha.
ル層を形成したシリコンエピタキシャルウエーハであっ
て、該シリコンエピタキシャルウエーハのエピタキシャ
ル層とシリコンウエーハとの境界における酸素濃度が１
×１０17〜１×１０18atoms ／cm3 であることを特徴と
するシリコンエピタキシャルウエーハ。2. A silicon epitaxial wafer having an epitaxial layer formed on a surface of a silicon wafer, wherein an oxygen concentration at a boundary between the epitaxial layer and the silicon wafer is 1%.
A silicon epitaxial wafer having a density of × 10 17 to 1 × 10 18 atoms / cm 3 .
ル層を形成したシリコンエピタキシャルウエーハであっ
て、該シリコンエピタキシャルウエーハ上に作製された
ＭＯＳキャパシタのＯＢＩＣ像またはＥＢＩＣ像が観察
され始める時のＭＯＳキャパシタへの印加電圧値が２０
ＭＶ／ｃｍ以上であることを特徴とするシリコンエピタ
キシャルウエーハ。3. An application to a silicon epitaxial wafer in which an epitaxial layer is formed on a surface of the silicon wafer, wherein an OBIC image or an EBIC image of the MOS capacitor manufactured on the silicon epitaxial wafer starts to be observed. Voltage value is 20
A silicon epitaxial wafer having a MV / cm or more.
ル層を形成したシリコンエピタキシャルウエーハであっ
て、該シリコンエピタキシャルウエーハのエピタキシャ
ル層とシリコンウエーハとの境界における酸素濃度が５
×１０16〜５×１０17atoms ／cm3 であることを特徴と
するシリコンエピタキシャルウエーハ。4. A silicon epitaxial wafer having an epitaxial layer formed on the surface of a silicon wafer, wherein the oxygen concentration at the boundary between the epitaxial layer and the silicon wafer is 5%.
Silicon epitaxial wafer, which is a × 10 16 ~5 × 10 17 atoms / cm 3.
熱処理を施した後、該シリコンウエーハ表面にエピタキ
シャル層を成長するシリコンエピタキシャルウエーハの
製造方法において、該シリコンエピタキシャルウエーハ
のエピタキシャル層とシリコンウエーハとの境界におけ
る酸素濃度が１×１０17〜１×１０18atoms ／cm3 とな
るように、前記シリコンウエーハの初期酸素濃度と前記
熱処理の熱処理温度と熱処理時間を設定することを特徴
とするシリコンエピタキシャルウエーハの製造方法。5. A method for manufacturing a silicon epitaxial wafer, comprising subjecting a silicon wafer to a heat treatment in an atmosphere containing hydrogen and then growing an epitaxial layer on the surface of the silicon wafer, wherein the boundary between the epitaxial layer of the silicon epitaxial wafer and the silicon wafer is provided. Wherein the initial oxygen concentration of the silicon wafer, the heat treatment temperature and the heat treatment time are set such that the oxygen concentration at 1 × 10 17 to 1 × 10 18 atoms / cm 3 is obtained. Production method.
８．０×１０17〜１．２×１０18atoms ／cm3 であり、
前記水素を含む雰囲気での熱処理の熱処理温度が１００
０〜１２００℃であり、熱処理時間が３０〜５００秒で
あることを特徴とする請求項５に記載のシリコンエピタ
キシャルウエーハの製造方法。6. The silicon wafer has an initial oxygen concentration of 8.0 × 10 17 to 1.2 × 10 18 atoms / cm 3 ,
The heat treatment temperature of the heat treatment in the atmosphere containing hydrogen is 100
The method for producing a silicon epitaxial wafer according to claim 5, wherein the temperature is 0 to 1200 ° C. and the heat treatment time is 30 to 500 seconds.
熱処理を施した後、該シリコンウエーハ表面にエピタキ
シャル層を成長するシリコンエピタキシャルウエーハの
製造方法において、該シリコンエピタキシャルウエーハ
のエピタキシャル層とシリコンウエーハとの境界におけ
る酸素濃度が５×１０16〜５×１０17atoms ／cm3 とな
るように、前記シリコンウエーハの初期酸素濃度と前記
熱処理の熱処理温度と熱処理時間を設定することを特徴
とするシリコンエピタキシャルウエーハの製造方法。7. A method for manufacturing a silicon epitaxial wafer, comprising subjecting a silicon wafer to a heat treatment in an atmosphere containing hydrogen and then growing an epitaxial layer on the surface of the silicon wafer, wherein the boundary between the epitaxial layer of the silicon epitaxial wafer and the silicon wafer is provided. Wherein the initial oxygen concentration of the silicon wafer, the heat treatment temperature and the heat treatment time of the heat treatment are set so that the oxygen concentration of the silicon epitaxial wafer becomes 5 × 10 16 to 5 × 10 17 atoms / cm 3 . Production method.
８．０×１０17〜１．２×１０18atoms ／cm3 であり、
前記水素を含む雰囲気での熱処理の熱処理温度が１００
０〜１２００℃であり、熱処理時間が５０〜１０００秒
であることを特徴とする請求項７に記載のシリコンエピ
タキシャルウエーハの製造方法。8. The silicon wafer has an initial oxygen concentration of 8.0 × 10 17 to 1.2 × 10 18 atoms / cm 3 ,
The heat treatment temperature of the heat treatment in the atmosphere containing hydrogen is 100
The method for producing a silicon epitaxial wafer according to claim 7, wherein the temperature is 0 to 1200C and the heat treatment time is 50 to 1000 seconds.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307423A JP2002012496A (en) | 1999-10-19 | 2000-10-06 | Silicon epitaxial wafer and method for producing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29730999 | 1999-10-19 | ||
| JP11-297309 | 1999-10-19 | ||
| JP2000-124586 | 2000-04-25 | ||
| JP2000124586 | 2000-04-25 | ||
| JP2000307423A JP2002012496A (en) | 1999-10-19 | 2000-10-06 | Silicon epitaxial wafer and method for producing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002012496A true JP2002012496A (en) | 2002-01-15 |
Family
ID=27338136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307423A Pending JP2002012496A (en) | 1999-10-19 | 2000-10-06 | Silicon epitaxial wafer and method for producing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002012496A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008150283A (en) * | 2007-12-14 | 2008-07-03 | Sumco Corp | Method for producing epitaxial wafer |
| WO2013153724A1 (en) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | Epitaxial wafer and method for manufacturing same |
| JP2014099465A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
| WO2015079777A1 (en) * | 2013-11-26 | 2015-06-04 | 株式会社Sumco | Epitaxial silicon wafer and epitaxial silicon wafer manufacturing method |
| JP2015216327A (en) * | 2014-05-13 | 2015-12-03 | 株式会社Sumco | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid-state imaging device |
-
2000
- 2000-10-06 JP JP2000307423A patent/JP2002012496A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008150283A (en) * | 2007-12-14 | 2008-07-03 | Sumco Corp | Method for producing epitaxial wafer |
| WO2013153724A1 (en) * | 2012-04-12 | 2013-10-17 | 信越半導体株式会社 | Epitaxial wafer and method for manufacturing same |
| JP2013219300A (en) * | 2012-04-12 | 2013-10-24 | Shin Etsu Handotai Co Ltd | Epitaxial wafer and manufacturing method of the same |
| JP2014099465A (en) * | 2012-11-13 | 2014-05-29 | Sumco Corp | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor |
| WO2015079777A1 (en) * | 2013-11-26 | 2015-06-04 | 株式会社Sumco | Epitaxial silicon wafer and epitaxial silicon wafer manufacturing method |
| JP2015103703A (en) * | 2013-11-26 | 2015-06-04 | 株式会社Sumco | Epitaxial silicon wafer and method for manufacturing epitaxial silicon wafer |
| CN105723497A (en) * | 2013-11-26 | 2016-06-29 | 胜高股份有限公司 | Epitaxial silicon wafer and epitaxial silicon wafer manufacturing method |
| JP2015216327A (en) * | 2014-05-13 | 2015-12-03 | 株式会社Sumco | Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid-state imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (en) | Fabrication method for silicon wafer | |
| TWI278949B (en) | Test method, method of manufacturing a piece for analysis, analysis method, analysis device, method of manufacturing SOI wafer, and SOI wafer | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| EP0898298B1 (en) | Determination of the thickness of a denuded zone in a silicon wafer | |
| JP2002012496A (en) | Silicon epitaxial wafer and method for producing the same | |
| JP5720560B2 (en) | Semiconductor substrate evaluation method | |
| Pearton et al. | Characterization of GaAs layers grown directly on Si substrates by metalorganic chemical vapor deposition | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| EP0704890A2 (en) | A method of evaluating a mis-type semiconductor device | |
| JP3536618B2 (en) | Method of improving surface roughness of silicon wafer and silicon wafer having improved surface roughness | |
| JP4035886B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
| US6541117B1 (en) | Silicon epitaxial wafer and a method for producing it | |
| JP3439332B2 (en) | How to measure crystal defects | |
| JP2013110276A (en) | Semiconductor substrate evaluation method and semiconductor substrate for evaluation | |
| JPH113923A (en) | Method for detecting metallic contaminant in sub-micron silicon surface layer of semiconductor | |
| JPH11297704A (en) | Evaluation method for oxygen deposit density | |
| JPH11297779A (en) | Detection of fault in semiconductor device and its manufacture | |
| Kolbesen et al. | Impact of defects on the technology of highly integrated circuits | |
| JP2518378B2 (en) | Method for manufacturing semiconductor device | |
| JP7176483B2 (en) | Evaluation method of semiconductor substrate and semiconductor substrate for evaluation | |
| JPH10509276A (en) | Epitaxial semiconductor wafer for CMOS integrated circuit | |
| KR100627514B1 (en) | Method for detecting fine defects of semiconductor devices | |
| Eckstein et al. | Impurity aggregation at individual dislocations in GaAs observed by means of a simultaneous electron beam induced current and cathodoluminescence technique | |
| KR100250639B1 (en) | Method for forming oxidation film on the wafer | |
| KR20220050901A (en) | Evaluation method of semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |