JP2015080070A - 発振回路、発振器、電子機器および移動体 - Google Patents
発振回路、発振器、電子機器および移動体 Download PDFInfo
- Publication number
- JP2015080070A JP2015080070A JP2013215622A JP2013215622A JP2015080070A JP 2015080070 A JP2015080070 A JP 2015080070A JP 2013215622 A JP2013215622 A JP 2013215622A JP 2013215622 A JP2013215622 A JP 2013215622A JP 2015080070 A JP2015080070 A JP 2015080070A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- oscillation
- oscillation circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 284
- 239000000872 buffer Substances 0.000 claims description 36
- 239000013078 crystal Substances 0.000 abstract description 25
- 238000004891 communication Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000008859 change Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000015654 memory Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 101100309481 Homo sapiens SAMD9 gene Proteins 0.000 description 4
- 102100034291 Sterile alpha motif domain-containing protein 9 Human genes 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】発振素子(水晶振動子26)を発振させて発振信号124を生成する発振回路12であって、少なくとも周波数を含む発振信号124の特性を制御する特性制御データが入力されるとともに、発振信号の出力を制御する第1の出力制御信号が入力される第1の端子T7を備えている。
【選択図】図1
Description
本適用例に係る発振回路は、発振素子を発振させて発振信号を生成する発振回路であって、少なくとも周波数を含む前記発振信号の特性を制御する特性制御データが入力されるとともに、前記発振信号の出力を制御する第1の出力制御信号が入力される第1の端子を備えている。
上記適用例に係る発振回路において、前記発振信号の出力を制御する第2の出力制御信号が入力される第2の端子を備えていてもよい。
上記適用例に係る発振回路において、前記特性制御データおよび前記第1の出力制御信号が記憶される記憶部を含んでもよい。
上記適用例に係る発振回路において、前記記憶部に記憶された前記特性制御データおよび前記第1の出力制御信号に基づいて、前記発振信号の特性および前記発振信号の出力が制御されてもよい。
御するプログラムを簡略化することができる。
上記適用例に係る発振回路において、前記発振信号を生成する発振部と、前記発振部から前記発振信号が入力される出力バッファーと、を含み、前記第1の端子に前記発振信号の出力の停止を指示する前記第1の出力制御信号が入力されて、前記出力バッファーからの出力を停止させて、前記発振信号の出力を停止してもよい。
上記適用例に係る発振回路において、前記発振信号を生成する発振部と、前記発振部から前記発振信号が入力される出力バッファーと、を含み、前記第1の端子に前記発振信号の出力の停止を指示する前記第1の出力制御信号が入力されて、前記発振部の動作を停止させて、前記発振信号の出力を停止してもよい。
上記適用例に係る発振回路において、前記発振信号を出力する複数の出力端子を備え、前記第1の出力制御信号は、複数ビットの値のデータであり、前記複数ビットの値のそれぞれの値により、前記複数の出力端子からの前記発振信号の出力を独立に制御してもよい。
本適用例に係る発振器は、前記適用例に係る発振回路と、前記発振素子と、を含む。
本適用例に係る電子機器は、前記適用例に係る発振回路、または前記適用例に係る発振器を含む。
本適用例に係る移動体は、前記適用例に係る発振回路、または前記適用例に係る発振器
を含む。
1.1.第1実施形態
1.1.1.全体構成について
図1は、第1実施形態の発振回路12を含む発振器200のブロック図である。発振回路12は、発振素子を発振させて発振信号124を生成する発振部220と、発振部220から発振信号124が入力されて所定の出力形式に変換して出力する出力制御部221と、外部からシリアルデータが入力される通信部222と、入力されたシリアルデータによって外部からデータ内容が更新可能なレジスターを含む記憶部223と、を含む。なお、記憶部223は外部からデータ内容が更新可能なものであれば、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)やフラッシュメモリーなどの書き換え可能な種々の公知の不揮発性メモリーで構成されていてもよいし、不揮発性メモリーとレジスターとを含んで構成されていてもよい。
ure compensated crystal oscillator:温度補償型発振器)、VCXO(voltage-controlled crystal oscillator:電圧制御型発振器)、OCXO(oven-controlled crystal oscillator:恒温型発振器)といった圧電発振器(水晶発振器等)や、SAW発振器、シリコン発振器、原子発振器等が挙げられる。本実施形態では、発振回路12が、特に温度補償等を行わない水晶発振器であるSPXO(Simple Packaged Crystal Oscillator)の一部を構成するとして説明する。このとき、発振器200と発振回路12の構成要素の違いは水晶振動子26だけであるため、以下では特に断ることなく、発振器200についての説明をもって、発振回路12の説明とすることがある。
発振部220は、水晶振動子26を発振させて基発振信号122(発振信号124の基となる信号)を生成するメイン回路部と、フラクショナルN−PLL(図1のfpll)と、デルタシグマ変調器1220と、フラクショナルN−PLLから受け取った信号を分周して発振信号124として出力する出力分周器ODを含む。
上記のように、発振信号124の周波数FOは、式(2)のパラメーターであるNINT、NFRAC、ODIVによって変化させることができる。このことは、発振回路12で様々な周波数の発振信号124を生成することを可能にし、ユーザーにとって使い勝手のよい発振回路12を提供する。ここで、端子の数を大きく増加させることなく、これらのパラメーターを更新するために、本実施形態の発振回路12ではシリアルインターフェースの方式として2線式のシリアル通信であるI2Cを用いる。
部223には、NINT、NFRAC、ODIVのそれぞれを記憶するレジスターが含まれており、そのレジスターの値を更新することがパラメーターを更新することになる。
出力制御部221は、発振信号124を出力バッファーOBUFによって差動信号に変換して出力する。本実施形態の発振回路12は、端子T3から非反転出力信号OUTPを、端子T4から反転出力信号OUTNを出力する。そして、非反転出力信号OUTPおよび反転出力信号OUTNを出力するか否かは、出力イネーブル信号OEFで制御される。本実施形態の発振回路12では、出力イネーブル信号OEFがハイレベル(“1”)の場合に非反転出力信号OUTPおよび反転出力信号OUTNを出力し、出力イネーブル信号OEFがローレベル(“0”)の場合に非反転出力信号OUTPおよび反転出力信号OUTNを出力しない。例えば、発振信号124の振幅が十分に大きくなっておらず不安定な状態では、出力イネーブル信号OEFを“0”にして、非反転出力信号OUTPおよび反転出力信号OUTNが出力されない、すなわち非反転出力信号OUTPおよび反転出力信号OUTNの出力を停止させるように制御することができる。
の出力制御信号OE2)とNINT、NFRAC、ODIVといったパラメーターとは互いに無関係に設定される。そのため、例えば、NFRACを更新し、更新したNFRACに従う周波数の非反転出力信号OUTPおよび反転出力信号OUTNを出力したい場合、第2の出力制御信号OE2を“0”から“1”へと変化させるタイミングをNFRACの更新に合わせて調整する(遅延させる)必要がある。例えば、NFRACの更新と、第2の出力制御信号OE2の“0”から“1”への変化を同時に行った場合、更新前のNFRACに従った周波数の非反転出力信号OUTPおよび反転出力信号OUTNが出力されてしまう可能性があるからである。しかし、第2の出力制御信号OE2と特性制御データは、入力される端子も異なり、制御プログラム自体が別々であることが予想される。そのため、これらを関連づけてタイミングを合わせることは一般に困難である。また、NINT、NFRAC、ODIVといったパラメーターの更新がない場合には第2の出力制御信号OE2が変化するタイミングを遅延させなくてもよい。そのため、従来例の第2の出力制御信号OE2の制御は、常に特性制御データの更新状況を把握して場合分けを行う必要があり、制御が複雑になるとの問題がある。
発振器1200の内部で出力イネーブル信号OEFとして使用される第2の出力制御信号OE2を、1番の端子から入力する必要がある。なお、発振回路1012の端子T1、T2は水晶振動子26と接続されており、発振器1200の内部に閉じている。
図3は、第2実施形態の発振回路12を含む発振器200のブロック図である。図1と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12は、第1実施形態の発振回路12と異なり、第1の出力制御信号OE1によって、水晶振動子26を発振させて基発振信号122を生成するメイン回路部の動作を制御する。図3では出力イネーブル信号OEF(図1参照)の表記を省略しているが、本実施形態の発振回路12の出力バッファーOBUFはイネーブル状態である。なお、出力バッファーOBUFについて、イネーブル状態とは非反転出力信号OUTPおよび反転出力信号OUTNが出力される状態であり、ディスエーブル状態とは非反転出力信号OUTPおよび反転出力信号OUTNが出力されない状態である。
ので消費電力を低減することが可能である。本実施形態の発振回路12は、基発振信号122とレジスターに記憶された第1の出力制御信号OE1とが入力される2入力のAND回路a1を含む。そして、PFD1211は、基準信号としてAND回路a1の出力を受け取る。AND回路a1を含むことで、第1の出力制御信号OE1を記憶する記憶部223のレジスターの値が“0”の場合でも、PFD1211の入力が不定になることを防止できる。また、本実施形態の発振回路12は、発振信号124とレジスターに記憶された第1の出力制御信号OE1とが入力される2入力のAND回路a2を含む。そして、出力バッファーOBUFはAND回路a2の出力を差動出力に変換する。AND回路a2を含むことで、第1の出力制御信号OE1を記憶する記憶部223のレジスターの値が“0”の場合でも、非反転出力信号OUTPおよび反転出力信号OUTNの値が一意に決まるのでユーザーにとって扱いやすい発振回路12となる。なお、別の実施形態として、第1の出力制御信号OE1を出力イネーブル信号OEFとして併用してもよい。つまり、第1の出力制御信号OE1が“0”の場合に、メイン回路部を停止するとともに、出力バッファーOBUFをディスエーブル状態にしてもよい。
、第1の出力制御信号OE1に基づく非反転出力信号OUTPおよび反転出力信号OUTNの出力のタイミングの前後関係を容易に関連付けることが可能である。また、第2の出力制御信号OE2を用いないため、その端子を省略すれば小型化が可能であり、その端子を他の用途に割り当てれば性能や使い勝手を向上させることができる。
図5は、第3実施形態の発振回路12を含む発振器200のブロック図である。図1、図3と同じ要素については同じ符号を付しており説明を省略する。本実施形態の発振回路12は、第1実施形態の発振回路12と異なり、独立に制御可能な複数の出力バッファーOBUF1、OBUF2を含む。このとき、従来例の発振回路1012(図8参照)のように、第2の出力制御信号OE2によって複数の出力バッファーOBUF1、OBUF2を独立に制御しようとすると、複数の端子が必要になる。しかし、本実施形態の発振回路12は、第1の出力制御信号OE1を用いることで、端子数を増やさずに、複数の出力バッファーOBUF1、OBUF2を独立に制御できる。
ン(図2(B)参照)と合わせて2つの端子を他の用途に割り当てることが可能である。そこで、1番の端子と2番の端子を、2つめの出力バッファーOBUF2からの差動出力信号(反転出力信号OUTN2、非反転出力信号OUTP2)に割り当てて、8ピンのパッケージで2組の差動出力を行う発振器200を実現できる。
第1〜第3実施形態の発振回路12、および発振回路12を含む発振器200では、2線式のシリアルインターフェース(具体的にはI2C)を用いていたが、これを1線式のシリアルインターフェースにすることで、さらに1端子を削減して小型化が可能になる。1線式のシリアルインターフェースとしては、例えば1−WIRE(登録商標)を用いることが可能である。
本実施形態の電子機器300について、図9〜図10を用いて説明する。なお、図1〜図8と同じ要素については同じ番号、符号を付しており説明を省略する。
ジングされた発振器であってもよい。
2を含むことで、スイッチで排他的な切り替え制御をすることをせずに、第1の出力制御信号OE1に基づいて出力イネーブルの制御を実現できる。また、特性制御データによる発振信号124の特性の変更と、第1の出力制御信号OE1に基づく発振信号124の出力のタイミングの前後関係を容易に関連付けることが可能であり、制御プログラムを簡略化することができる。
本実施形態の移動体400について、図11を用いて説明する。図11は、本実施形態の移動体400の一例を示す図(上面図)である。図11に示す移動体400は、発振回路410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420、430、440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体400は、図11の構成要素(各部)の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
本発明は、上記の実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。
的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
発振信号、126 内部信号、127 内部信号、200 発振器、220 発振部、221 出力制御部、222 通信部、223 記憶部、300 電子機器、320 CPU、330 操作部、340 ROM、350 RAM、360 通信部、370 表示部、380 音出力部、400 移動体、410 発振回路、420 コントローラー、430 コントローラー、440 コントローラー、450 バッテリー、460 バックアップ用バッテリー、1012 発振回路、1200 発振器、1211 PFD、1212 CP、1213 LPF、1214 VCO、1215 分周器、1215A
分周器、1220 デルタシグマ変調器、a1 AND回路、a2 AND回路、GND 接地電圧、OBUF 出力バッファー、OBUF1 出力バッファー、OBUF2 出力バッファー、OD 出力分周器、OE1 第1の出力制御信号、OE2 第2の出力制御信号、OEF 出力イネーブル信号、OEF1 出力イネーブル信号、OEF2 出力イネーブル信号、OUT シングルエンド出力、OUTN 反転出力信号、OUTN1
反転出力信号、OUTN2 反転出力信号、OUTP 非反転出力信号、OUTP1 非反転出力信号、OUTP2 非反転出力信号、SCL シリアルクロック、SDA シリアルデータ、T1〜T9 端子、VC 制御電圧、VCC 電源電圧、Vreg レギュレーター電圧
Claims (10)
- 発振素子を発振させて発振信号を生成する発振回路であって、
少なくとも周波数を含む前記発振信号の特性を制御する特性制御データが入力されるとともに、前記発振信号の出力を制御する第1の出力制御信号が入力される第1の端子を備えている発振回路。 - 前記発振信号の出力を制御する第2の出力制御信号が入力される第2の端子を備えている、請求項1に記載の発振回路。
- 前記特性制御データおよび前記第1の出力制御信号が記憶される記憶部を含む、請求項1または2に記載の発振回路。
- 前記記憶部に記憶された前記特性制御データおよび前記第1の出力制御信号に基づいて、前記発振信号の特性および前記発振信号の出力が制御される、請求項3に記載の発振回路。
- 前記発振信号を生成する発振部と、
前記発振部から前記発振信号が入力される出力バッファーと、を含み、
前記第1の端子に前記発振信号の出力の停止を指示する前記第1の出力制御信号が入力されて、前記出力バッファーからの出力を停止させて、前記発振信号の出力を停止する、請求項1から4のいずれか1項に記載の発振回路。 - 前記発振信号を生成する発振部と、
前記発振部から前記発振信号が入力される出力バッファーと、を含み、
前記第1の端子に前記発振信号の出力の停止を指示する前記第1の出力制御信号が入力されて、前記発振部の動作を停止させて、前記発振信号の出力を停止する、請求項1から4のいずれか1項に記載の発振回路。 - 前記発振信号を出力する複数の出力端子を備え、
前記第1の出力制御信号は、複数ビットの値のデータであり、
前記複数ビットの値のそれぞれの値により、前記複数の出力端子からの前記発振信号の出力を独立に制御する、請求項1から6のいずれか1項に記載の発振回路。 - 請求項1から7のいずれか1項に記載の発振回路と、
前記発振素子と、
を含む発振器。 - 請求項1から7のいずれか1項に記載の発振回路、または請求項8に記載の発振器
を含む電子機器。 - 請求項1から7のいずれか1項に記載の発振回路、または請求項8に記載の発振器
を含む移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215622A JP2015080070A (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
US14/514,696 US9473153B2 (en) | 2013-10-16 | 2014-10-15 | Oscillation circuit, oscillator, electronic device, and moving object |
CN201410545133.7A CN104579171B (zh) | 2013-10-16 | 2014-10-15 | 振荡电路、振荡器、电子设备以及移动体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013215622A JP2015080070A (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018127323A Division JP6778715B2 (ja) | 2018-07-04 | 2018-07-04 | 発振回路、発振器、電子機器および移動体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015080070A true JP2015080070A (ja) | 2015-04-23 |
Family
ID=52809168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215622A Pending JP2015080070A (ja) | 2013-10-16 | 2013-10-16 | 発振回路、発振器、電子機器および移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9473153B2 (ja) |
JP (1) | JP2015080070A (ja) |
CN (1) | CN104579171B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015080070A (ja) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
JP2017092698A (ja) * | 2015-11-10 | 2017-05-25 | セイコーエプソン株式会社 | 発振器、電子機器、及び、移動体 |
JP6766427B2 (ja) * | 2016-04-25 | 2020-10-14 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186020A (ja) * | 1997-02-27 | 2001-07-06 | Seiko Epson Corp | 発振装置およびその発振周波数設定方法 |
JP2004048518A (ja) * | 2002-07-15 | 2004-02-12 | Kawasaki Microelectronics Kk | 半導体集積回路とその調整方法および調整装置 |
JP2010016513A (ja) * | 2008-07-02 | 2010-01-21 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2013143601A (ja) * | 2012-01-06 | 2013-07-22 | Nippon Dempa Kogyo Co Ltd | 発振装置 |
JP2013162358A (ja) * | 2012-02-06 | 2013-08-19 | Seiko Epson Corp | 発振器回路、半導体集積回路素子、電子機器、及び半導体集積回路素子の出力制御方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0711024U (ja) | 1993-07-09 | 1995-02-14 | シチズン時計株式会社 | 温度補償型発振器 |
JPH088740A (ja) | 1994-04-19 | 1996-01-12 | Seiko Epson Corp | Pll発振器及び圧電発振器 |
CN1178009A (zh) * | 1996-01-25 | 1998-04-01 | 株式会社爱德万测试 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
JP4092870B2 (ja) | 1997-02-27 | 2008-05-28 | セイコーエプソン株式会社 | 発振装置の発振周波数設定方法 |
JP2001177405A (ja) | 1997-02-27 | 2001-06-29 | Seiko Epson Corp | 発振装置およびその発振周波数設定方法 |
WO1998038744A1 (fr) | 1997-02-27 | 1998-09-03 | Seiko Epson Corporation | Oscillateur et procede pour regler la frequence d'oscillation de cet oscillateur |
JP3991549B2 (ja) | 2000-03-09 | 2007-10-17 | セイコーエプソン株式会社 | 温度補償型発振器、通信装置及び電子機器 |
JP4074166B2 (ja) * | 2001-09-25 | 2008-04-09 | 三星電子株式会社 | Emi低減pll |
JP2003338710A (ja) * | 2001-11-02 | 2003-11-28 | Seiko Epson Corp | 発振器およびこれを用いた電子機器 |
DE102005060470A1 (de) * | 2005-12-17 | 2007-06-21 | Atmel Germany Gmbh | PLL-Frequenzgenerator |
CN101416400A (zh) * | 2006-03-30 | 2009-04-22 | Nxp股份有限公司 | 多模式无线电发射机及其操作方法 |
US20120244824A1 (en) * | 2007-02-12 | 2012-09-27 | Texas Instruments Incorporated | Minimization of rms phase error in a phase locked loop by dithering of a frequency reference |
JP2009021707A (ja) * | 2007-07-10 | 2009-01-29 | Fujitsu Microelectronics Ltd | 発振装置、その調整方法及びメモリ装置 |
JP5300425B2 (ja) | 2008-01-25 | 2013-09-25 | 日本電波工業株式会社 | 表面実装用の水晶発振器 |
US8452241B2 (en) * | 2008-04-04 | 2013-05-28 | Broadcom Corporation | Enhanced granularity operational parameters adjustment of components and modules in a multi-band, multi-standard communication device |
JP2011234094A (ja) | 2010-04-27 | 2011-11-17 | Seiko Epson Corp | 圧電発振器、圧電発振器の製造方法、圧電発振器の温度補償方法 |
CN102959875B (zh) * | 2010-06-22 | 2015-07-29 | 瑞萨电子株式会社 | 半导体器件 |
JP2012191275A (ja) * | 2011-03-09 | 2012-10-04 | Toshiba Corp | Vco回路 |
JP5741479B2 (ja) * | 2011-03-29 | 2015-07-01 | 日立金属株式会社 | 高周波スイッチモジュール |
JP2013009128A (ja) | 2011-06-24 | 2013-01-10 | Nippon Dempa Kogyo Co Ltd | 発振器 |
CN102412811B (zh) * | 2012-01-06 | 2013-11-20 | 桂林电子科技大学 | 一种可调非重叠时钟发生方法及发生器 |
US9143085B2 (en) * | 2012-03-01 | 2015-09-22 | Qualcomm Incorporated | Frequency synthesizer architecture in a time-division duplex mode for a wireless device |
US9094028B2 (en) * | 2012-04-11 | 2015-07-28 | Rambus Inc. | Wide range frequency synthesizer with quadrature generation and spur cancellation |
US20140241335A1 (en) * | 2013-02-28 | 2014-08-28 | Qualcomm Incorporated | Phase-locked loop using dual loop mode to achieve fast resettling |
JP2015080070A (ja) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
-
2013
- 2013-10-16 JP JP2013215622A patent/JP2015080070A/ja active Pending
-
2014
- 2014-10-15 CN CN201410545133.7A patent/CN104579171B/zh active Active
- 2014-10-15 US US14/514,696 patent/US9473153B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186020A (ja) * | 1997-02-27 | 2001-07-06 | Seiko Epson Corp | 発振装置およびその発振周波数設定方法 |
JP2004048518A (ja) * | 2002-07-15 | 2004-02-12 | Kawasaki Microelectronics Kk | 半導体集積回路とその調整方法および調整装置 |
JP2010016513A (ja) * | 2008-07-02 | 2010-01-21 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2013143601A (ja) * | 2012-01-06 | 2013-07-22 | Nippon Dempa Kogyo Co Ltd | 発振装置 |
JP2013162358A (ja) * | 2012-02-06 | 2013-08-19 | Seiko Epson Corp | 発振器回路、半導体集積回路素子、電子機器、及び半導体集積回路素子の出力制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150102843A1 (en) | 2015-04-16 |
CN104579171B (zh) | 2020-09-15 |
US9473153B2 (en) | 2016-10-18 |
CN104579171A (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6439915B2 (ja) | フラクショナルn−pll回路、発振器、電子機器及び移動体 | |
JP6750320B2 (ja) | 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
JP2015128220A (ja) | 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法 | |
US9503108B2 (en) | Oscillation circuit, oscillator, electronic device, and moving object | |
US9628096B2 (en) | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit | |
JP6288411B2 (ja) | 発振回路、発振器、電子機器および移動体 | |
JP2020181229A (ja) | 電子部品、電子機器及び移動体 | |
CN104579171B (zh) | 振荡电路、振荡器、电子设备以及移动体 | |
JP2016134738A (ja) | 発振器、電子機器及び移動体 | |
JP6414382B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
CN105471390B (zh) | 半导体电路、振荡器、电子设备以及移动体 | |
JP6778715B2 (ja) | 発振回路、発振器、電子機器および移動体 | |
JP6217904B2 (ja) | 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法 | |
JP2016134735A (ja) | 発振器、電子機器及び移動体 | |
JP2019220856A (ja) | 分周回路、発振器、電子機器及び移動体 | |
JP7392311B2 (ja) | 回路装置、発振器、電子機器、及び移動体 | |
JP2019220855A (ja) | 分周回路、発振器、電子機器及び移動体 | |
JP5962895B2 (ja) | 発振器及び電子機器 | |
JP2022128670A (ja) | 発振器および通信方法 | |
JP2015070399A (ja) | 発振回路、発振器、電子機器及び移動体 | |
JP2015099967A (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180425 |