CN1178009A - 延迟时间测定方法及延迟时间测定用脉冲发生装置 - Google Patents
延迟时间测定方法及延迟时间测定用脉冲发生装置 Download PDFInfo
- Publication number
- CN1178009A CN1178009A CN 97190033 CN97190033A CN1178009A CN 1178009 A CN1178009 A CN 1178009A CN 97190033 CN97190033 CN 97190033 CN 97190033 A CN97190033 A CN 97190033A CN 1178009 A CN1178009 A CN 1178009A
- Authority
- CN
- China
- Prior art keywords
- signal
- oscillation circuit
- pulse
- signal path
- time delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
一种在与实工作状态相同或相近的状态下准确地测定由CMOS结构的IC构成的信号路径(10)的延迟时间的方法。构成包含由CMOS结构的IC构成的信号路径(10)回路振荡电路,向该回路振荡电路通过开始脉冲(ST)而使其处于回路振荡状态,在通过测量该回路振荡电路的回路振荡信号(PLO)的周期而测定所述信号路径的延迟时间时,向所述回路振荡信号的周期内,***与所述信号路径处于实工作状态时传送的脉冲信号的频率相同或与其相近频率的***脉冲(PI),和回路振荡信号(PLO)一起将该***脉冲(PI)提供给所述信号路径,使所述信号路径处于与实工作状态实质上相同的温度状态。在该状态下提供测量所述回路振荡脉冲信号(PLO)的周期而测定所述信号路径的延迟时间。
Description
本发明涉及一种适用于测定在具有多个信号路径的装置中的各信号路径中传送的信号的延迟时间时的延迟时间测定方法，尤其涉及一种使各信号路径处于与实际工作状态完全相同的状态或与其相近的状态而测定该信号路径的延迟实际的延迟时间测定方法及为实施该方法而使用的延迟时间测定用脉冲发生装置。
在例如对各种半导体集成电路(以下称为IC)进行试验的IC试验装置(称为IC测试器)中，向接受试验的IC(被试验IC)的各输入端子加规定模式的试验信号，并将其响应输出信号同期望值信号比较，每当两信号不一致时产生不良(FAIL)信号，基于产生的不良信号判断被试验IC是否为次品。因此，在IC试验装置上设有至少与被试验IC的输入端子的数目相同的试验信号的供给路径，即信号路径。IC试验装置具有可同时实施对16个、32个、64个等多个被试验IC的试验的结构，可在短时间内对大量的IC进行试验。所以，实际上在IC试验装置中设有数百个通道的信号路径。
但是，提供给被试验IC的各输入端子的规定的模式的试验信号的相位，需要根据试验目的调整为所期望的相位。为此，各试验信号的信号路径中的延迟时间必须以已知值提供。并且，要求最好是所有试验信号的信号路径具有一致的延迟时间(是相同的)。因此，与从前相比，在IC试验装置领域定期地进行着对各试验信号供给路径的延迟时间的测定、并基于测定结果消除延迟时间的误差而成为相同延迟时间的调整作业。
不仅仅限于IC试验装置，在具有通过多个信号路径的每个路径而向后级的电路或元件(部件)通过例如时钟信号等的信号(脉冲)的结构的电子装置或集成电路中，或在对同样具有多个信号路径的IC之外的其它电子部件或元件进行试验的试验装置或各种测定装置中，也需要进行测定在各信号路径中传送的信号的延迟时间、并基于测定结果消除延迟时间的误差而成为相同延迟时间的调整作业，或使信号以规定的相位提供给后级的电路或元件的调整延迟时间的作业。
如此地，消除各信号路径的延迟时间的误差而调整为相同延迟时间的作业或调整延迟时间以便按规定的相位提供信号的作业，一般被称为斜调整。
参照图3说明现有的延迟时间测定方法的一个实施例。图3表示将为实施该延迟时间测定方法而使用的延迟时间测定装置20连接在一个信号路径10上的电路结构。通常，各信号路径10是由串联多个逻辑元件的信号通路11和***于所述信号一路中的可变延迟器12构成。可变延迟器12是为调整信号路径10的延迟时间而设置的。在各种测定装置中，所述信号路径10可看作是例如从时标信号产生部向被测定装置提供时钟信号(时标信号)的多个信号路径中的一个。并且，在IC试验装置中，可看作是从模式发生器向被试验IC提供规定模式的试验信号的多个信号路径中的一个。
为测定信号路径10的延迟时间将延迟时间测定装置20连接到信号路径10的输入端14。信号路径10的输出端13通过连接通路21连接到延迟时间测定装置20上，形成如下的回路：信号路径10→其输出端13→连接通路21→延迟时间测定装置20→信号路径10的输入端14。延迟时间测定装置20由向信号路径10提供回路振荡用开始脉冲ST的开始脉冲发生器22和测量在所述回路中传送的脉冲的周期的计数器23构成。
下面说明延迟时间测定方法。若从开始脉冲发生器22向信号路径10的输入端14输入一个开始脉冲ST，则经过由信号路径10产生的延迟时间τ秒钟后，所述开始脉冲ST被输出给输出端13。若连接通路2 1的延迟时间与信号路径10的延迟时间相比较为充分小而可忽略，则τ秒钟后，在信号路径10传送的脉冲会被反馈给输入端14。被反馈的脉冲又经过τ秒钟后输出至信号路径10的输出端13，再反馈给输入端14。如图4所示，包含信号路径10的回路通过如此的反复，成为周期为信号路径10具有的延迟时间τ的回路振荡状态。计数器23测量回路振荡信号PLO的周期并求出信号路径10的延迟时间τ。
在所述现有的延迟时间测定方法中，若信号路径10的延迟时间τ较短且回路振荡信号PLO的频率近似于信号路径10的实际工作(以下称为实工作)时的频率，则能够测定与实工作时信号路径的延迟时间最相近的延迟时间。但是，由于最近倾向于要求小型化和低消耗功率化，因此在各种测定装置、试验装置等的电路中倾向于使用MOS结构的IC(MOS·IC)、尤其是CMOS(相补型MOS)结构的IC。由于CMOS结构的IC消耗功率很小且可实现高集成度，因此具有可实现小型化的优点。
但是，由于由CMOS结构的IC构成的消耗通路或电路中的信号的传送延迟时间比较长，因此由CMOS结构的IC构成如上所述的信号路径10的时候，如果为测量延迟时间τ而利用所述现有的延迟时间测定方法使包含该信号路径10的回路进行回路振荡，则其回路振荡频率是较低的频率。
举一个例子来说，在IC试验装置中从规定模式的试验信号的波形产生到将其试验信号提供给被试验IC的端子的电路是由CMOS结构的IC构成的时候，其延迟时间约为100ns。若延迟时间为100ns，则回路振荡频率为1/100ns＝10MHz。另一方面，在IC试验装置中将试验信号的频率设定为约100MHz的高频率。因此，在回路振荡的频率与实工作时的频率数之间产生较大差别。
在各种测定装置或电子装置中，在例如使用高频率的时标(时钟)信号时，若由CMOS结构的IC构成被提供所述时标信号的信号路径，则在回路振荡的频率与实工作的频率之间也产生较大差别。
CMOS结构的IC另一个缺点是，由于具有只在有源元件的状态反转时才消耗功率的特性，因此消耗功率随工作速度而变化。例如，在实工作时对以100MHz工作的信号路径10，按其频率的1/10即10MHz进行回路振荡而测定其延迟时间的时候，由于100MHz与10MHz时的消耗功率有差别，所以IC内部的温度是和实工作时不同的温度。由于CMOS结构的IC的延迟时间τ随IC内部的温度而变化，因此，产生不能测定实工作时的准确的延迟时间的缺点。
本发明的第一目的在于提供一种能够测定与处于实工作状态的信号路径的延迟时间实质上相同的延迟时间的延迟时间测定方法。
本发明的第二目的在于提供一种为实施所述本发明的延迟时间测定方法而使用的延迟时间测定用脉冲发生装置。
为实现上述的第一个目的，根据本发明的延迟时间测定方法，构成包含应测定延迟时间的信号路径的回路振荡电路，在所述回路振荡电路的振荡信号的周期内，***与在所述信号路径处于实工作状态下、在所述信号路径中传送的信号的频率相等或与其相近频率的信号，并将所述振荡信号和***于所述振荡信号的周期内的信号在所述信号路径中传送而使所述信号路径处于实质上与实工作状态相同的状态，取出所述回路振荡电路的振荡信号并测量其周期，将测得的所述周期作为所述信号路径的延迟时间。
在最佳实施例中，所述信号路径是由CMOS结构的IC构成的，并在所述回路振荡信号的周期内***与在所述信号路径处于实工作状态下在所述信号路径中传送的信号的频率设置上相等的***脉冲。
并且，将***在所述回路振荡信号的周期内的***脉冲的数量预先设定在存储器中，如果计数器计数比所述设定的数量的***脉冲多一个的***脉冲，则所述计数器产生输出信号，并通过所述计数器的输出信号的周期而测量所述信号路径的延迟时间。
为实现上述的第二目的，根据本发明的为实施所述延迟时间测定方法而使用的延迟时间测定用脉冲发生装置包括：开始脉冲发生器，产生用于使包含应测定延迟时间的信号路径的回路振荡电路进行回路振荡的开始脉冲；同步振荡电路，同步于所述回路振荡电路的回路振荡信号而振荡，且使与在所述信号路径处于实工作状态下、在所述信号路径中传送的脉冲信号的频率相等或与其相近频率的脉冲信号在所述回路振荡信号的周期内振荡；存储器，存储所述同步振荡电路在所述回路振荡信号的周期内振荡的脉冲信号的数量；计数器，对所述同步振荡电路在所述回路振荡信号的周期内振荡的脉冲信号的数量进行计数；门电路，所述计数器对只以存储于所述存储器中的数值在所述回路振荡信号的周期内振荡的脉冲信号的数量进行计数之后，如果再计数一个脉冲信号，则停止所述同步振荡电路的振荡；脉冲取出器，从由在所述信号路径中传送而反馈的所述回路振荡信号和在所述回路振荡信号的周期内振荡的所述脉冲信号所组成的脉冲串中，只取出所述回路振荡信号；控制器，由通过所述脉冲取出器取出的所述回路振荡信号使所述计数器返回到初始状态，并重新开始所述同步振荡电路的振荡。
根据本发明的所述延迟时间测定方法，应测定延迟时间的信号路径处于与实工作状态实质上相同的状态，在与所述实工作状态相同的工作状态下测定信号路径的延迟时间。因此，能够求出信号路径的与实工作状态下的延迟时间实质上相等的准确的延迟时间。
并且，根据本发明的延迟时间测定用脉冲发生装置，可通过较简单的电路而使信号路径处于与实工作状态相同的状态。因此，容易地实现根据本发明的延迟时间测定方法。
附图的简要说明：
图1是表示为实施本发明的延迟时间测定方法而使用的延迟时间测定用脉冲发生装置的电路结构的框图；
图2是用于说明图1所示的延迟时间测定用脉冲发生装置的工作的时序图；
图3是表示为实施现有的延迟时间测定方法而使用的延迟时间测定装置电路结构的框图；
图4是用于说明图3所示的延迟时间测定装置的工作的时序图。
下面，参照图1和图2详细说明本发明的实施例。
图1表示为实施本发明的延迟时间测定方法而使用的延迟时间测定用脉冲发生装置30连接在一个信号路径10上的电路结构。在该实施例中，也和图3所示的信号路径10相同地，各信号路径10由串联多个逻辑元件的信号通路和***在该信号通路中的可变延迟器所构成。而且，在各种测定电路中，各信号路径10可看作是例如从时标信号产生部向被测定装置提供时标信号(时标信号)的多个信号路径中的一个，并且，在IC试验装置中，可看作是从模式发生器向被试验IC提供规定模式的试验信号的多个信号路径中的一个。
为实施根据本发明的延迟时间测定方法，将延迟时间测定用脉冲发生装置30连接到信号路径10的输入端14，并向信号路径10提供与实动作时传送的信号的频率相同或与其相近频率的脉冲。
由于信号路径10的输出端13是通过连接通路21而连接到延迟时间测定用脉冲发生装置30上，因此形成如下的回路：信号路径10→其输出端13→连接通路21→延迟时间测定用脉冲发生装置20→信号路径10的输入端14。
延迟时间测定用脉冲发生装置30包括：开始脉冲发生器35，产生回路振荡用开始脉冲ST；计数器41，向其输入通过连接通路而反馈的回路振荡信号PLO；控制器42，控制所述计数器41；与门电路31，将通过连接通路21反馈的回路振荡信号PLO提供给非反转输入端，将计数器41的输出提供给反转输入端；存储器38，存储可***在回路振荡周期内的***脉冲PI的个数；同步振荡电路36，向其提供与门电路31的输出和开始脉冲发生器35的输出；计数器39，向其提供所述同步振荡电路36的输出；控制器40，用于向所述计数器预置存储于存储器38中的***脉冲PI的数值。
同步振荡电路36包括：或门电路32，向其提供与门电路31的输出、开始脉冲发生器35的输出、以及同步振荡电路36的输出；脉冲整形电路33，对所述或门电路32的输出进行波形整形；与门电路34，向其输入所述脉冲整形电路33的输出和计数器39的输出。与门电路34的输出被提供给信号路径10的输入端14。由此，与门电路31和同步振荡电路36构成反馈回路的一部分，从而，信号路径10、连接通路21、与门电路31和同步振荡电路36(或门电路32、脉冲整形电路33和与门电路34)构成回路振荡电路。
因此，若从开始脉冲发生器35向同步振荡电路36提供开始脉冲ST，则开始进行回路振荡，如图2中的A所示地，成为回路振荡信号PLO以由信号路径10的延迟时间τ决定的周期在所述回路中反复传送的回路振荡状态。
在根据本发明的延迟时间测定方法中，如图2中的B所示，在回路振荡信号PLO的周期τ内(在相邻的两个回路振荡信号PLO之间)******脉冲PI。所述***脉冲PI的频率选定为，与在工作状态的某一信号路径10中传送的信号的频率相等或与其相近的频率。因此，***脉冲PI的频率或许因装置的不同而不同，但它是已知的值。
如果将具有与在实工作状态的信号路径10中传送的信号的频率相等或与其相近的频率的***脉冲PI***到回路振荡信号PLO的周期τ内，则所述***脉冲PI和回路振荡信号PLO一起在信号路径10中传送。因此，信号路径10处于与实工作状态相同或与其相近的状态。其结果，在信号路径10中消耗的功率实质上与实工作时消耗的功率相同，因此信号路径10的温度变化实质上也和实工作时相同。所以，根据本发明的延迟时间测定方法，能够在与实工作状态的信号路径10的温度变动实质上相同的温度变动状态下，测定信号路径10的延迟时间，因此，如果信号路径10即使由CMOS结构的IC构成，也能够测定与实工作时的信号路径10的延迟时间实质上相同的正确的延迟时间。
所述同步振荡电路36表示的是由回路构成同步振荡电路的情况，所述回路由将从与门电路34的输出获得的脉冲直接反馈给或门电路32的反馈通路37、或门电路32、脉冲整形电路33、以及与门电路34。从而，通过包含反馈通路37的短回路，产生与在实工作状态的信号路径10中传送的信号的频率相等或与其相近的频率的***脉冲PI。并且，脉冲整形电路33将被输入的脉冲的波形整形为规定振幅的脉冲，同时进行将该脉冲的峰值放大为规定值的工作。通过该振幅放大工作而维持回路振荡工作。
在所述延迟时间测定用脉冲发生装置30的存储器38中存储***到包含信号路径10的回路振荡电路的振荡周期τ内的***脉冲PI的数量。虽然回路振荡电路的振荡周期τ是由测量而求得，担该测量值也可以是大概值。如果***到振荡周期τ内的***脉冲PI的数量为N，则向存储器38设定数值N。所述数值N在控制器40的控制下由开始脉冲ST最初地预置到计数器39中。计数器39对作为同步振荡电路36的振荡输出的***脉冲PI进行计数，每当输入***脉冲PI，就从预置值中减1(-1)。若计数器39的预置值成为0、并在计数的***脉冲PI的数值同在存储器中设定的数值N一致之后计数后面的一个脉冲，则计数器39的输出下降为L(低电平)逻辑。其结果，与门34成为关(OFF)状态，因此同步振荡电路36的振荡工作暂时停止。
从信号路径10经过连接通路21而反馈的回路振荡信号PLO，经过与门电路31而输入到控制器40，并由所述控制器40的控制存储于存储器38中的数值N再度被预置到计数器39中。通过该数值N的预置，计数器39的输出恢复到H(高电平)逻辑，因此与门电路34成为开(ON)状态(允许状态)，使回路振荡信号PLO通过。由此，重新开始同步振荡电路36的振荡工作。与门电路31同计数器和控制器42合作，进行从经过连接通路21而反馈的脉冲串中只取出回路振荡信号PLO的工作。即，进行从由一个回路振荡信号PLO和接在此后的***脉冲PI串组成的脉冲串中取出第一个脉冲的工作。与计数器39相同地，计数器41在控制器38的控制下，由开始脉冲ST和和振荡信号PLO的数值预置成存储于存储器38中的数值N。如果计数器41被预置成存储器38中的数值，计数器41成为H逻辑，因此作为其反转输出的L逻辑被提供给与门电路31的一个输入端子。由此，与门电路31处于关状态，阻止接在回路振荡信号PLO后面的脉冲串的通过。
每当被输入经过连接通路21而反馈的***脉冲PI的时候，计数器41从预置值N减1(-1)。如果在所述预置值N成为0后计数下一个***脉冲PI，则计数器41的输出下降为L逻辑，因此与门电路31处于开状态。由此，反馈的回路振荡信号PLO经过与门31而输入到控制器40及42，由此计数器39和41被预置。由所述预置与门31返回到开状态，结果与门31只使回路振荡信号PLO通过。所以，通过计测计数器39或41的输出信号的周期τ(图2中的C)，可测定信号路径10的延迟时间。由于在信号路径10中传送着回路振荡信号PLO和***脉冲PI，由此信号路径10成为实质上与实工作时相同的状态，从而图2中的C所示的回路振荡信号PLO的周期τ实质上与实工作时的信号路径10的延迟时间相同。即，能够测定信号路径10的准确的延迟时间。
并且，在所述延迟时间测定用脉冲发生装置中，通过计数器39和控制器40控制与门34，另外设置计数器41和控制器42以控制与门31，但也可不另外设置计数器41和控制器42，而兼用计数器39和控制器40。而且，是将同步振荡电路36作为回路振荡电路，但毋庸置疑，也可使用其它形式或结构的同步振荡器。
如上所述，根据本发明，即使在信号路径的传送延迟时间较长、且包含所述信号路径的回路振荡电路的振荡频率较低的情况下，也能将与其信号路径的实工作时传送的信号的频率相等或与其相近频率的***脉冲，***到回路振荡周期内而测定信号路径的延迟时间，因此信号路径以与实工作时大致相等的消耗功率工作，温度变化实质上也相等。其结果，即使是像由CMOS结构的IC构成信号路径时那样的延迟时间受温度变化的影响较大的信号路径，也可测定与实工作时大致相同的温度状态下的信号路径(IC芯片)的延迟时间，因此，具有可测定无误差的准确的延迟时间的显著优点。
Claims (6)
1.一种延迟时间测定方法，构成包含应测定延迟时间的信号路径的回路振荡电路，并通过测量所述回路振荡电路的振荡信号的周期而测定所述信号路径的延迟时间，其特征在于，所述延迟时间测定方法，在所述回路振荡电路的振荡信号的周期内，***与在所述信号路径处于实工作状态下、在所述信号路径中传送的信号的频率相等或与其相近频率的信号，并将所述振荡信号和***于所述振荡信号的周期内的信号在所述信号路径中传送而使所述信号路径处于实质上与实工作状态相同的状态，取出所述回路振荡电路的振荡信号并测量其周期，将测得的所述周期作为所述信号路径的延迟时间。
2.如权利要求1所述的延迟时间测定方法，其特征在于，所述信号路径是由CMOS结构的IC构成。
3.如权利要求1所述的延迟时间测定方法，其特征在于，***于所述振荡信号的周期内的信号是脉冲信号，将***的所述脉冲信号的数量预先设定在存储器中，当计数到比所述设定的数量的脉冲信号多一个的脉冲信号时，测量从计数器输出的信号的周期作为所述信号路径的延迟时间。
4.如权利要求1所述的延迟时间测定方法，其特征在于，在各种测定装置中，所述信号路径是从时标信号发生部向被测定芯片提供时标信号的多个信号路径中的一个。
5.如权利要求1所述的延迟时间测定方法，其特征在于，在IC试验装置中，所述信号路径是从模式发生器向被试验IC提供模式试验信号的多个信号路径中的一个。
6.一种延迟时间测定用脉冲发生装置，其特征在于，所述延迟时间测定用脉冲发生装置是为实施权利要求1至5的任一项中所述的延迟时间测定方法而使用，包括：开始脉冲发生器，产生用于使包含应测定延迟时间的信号路径的回路振荡电路进行回路振荡的开始脉冲；同步振荡电路，同步于所述回路振荡电路的回路振荡信号而振荡，且使与在所述信号路径处于实工作状态下、在所述信号路径中传送的脉冲信号的频率相等或与其相近频率的脉冲信号在所述回路振荡信号的周期内振荡；存储器，存储所述同步振荡电路在所述回路振荡信号的周期内振荡的脉冲信号的数量；计数器，对所述同步振荡电路在所述回路振荡信号的周期内振荡的脉冲信号的数量进行计数；门电路，所述计数器对只以存储于所述存储器中的数值在所述回路振荡信号的周期内振荡的脉冲信号的数量进行计数之后，如果再计数一个脉冲信号，则停止所述同步振荡电路的振荡；脉冲取出器，从由在所述信号路径中传送而反馈的所述回路振荡信号和在所述回路振荡信号的周期内振荡的所述脉冲信号所组成的脉冲串中，只取出所述回路振荡信号；控制器，由通过所述脉冲取出器取出的所述回路振荡信号使所述计数器返回到初始状态，并重新开始所述同步振荡电路的振荡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 97190033 CN1178009A (zh) | 1996-01-25 | 1997-01-24 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10920/96 | 1996-01-25 | ||
| CN 97190033 CN1178009A (zh) | 1996-01-25 | 1997-01-24 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1178009A true CN1178009A (zh) | 1998-04-01 |
Family
ID=5178593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 97190033 Pending CN1178009A (zh) | 1996-01-25 | 1997-01-24 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1178009A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353172C (zh) * | 2002-09-17 | 2007-12-05 | 联发科技股份有限公司 | 群延迟测试方法及装置 |
| CN100430745C (zh) * | 2005-08-08 | 2008-11-05 | 联华电子股份有限公司 | 延迟时间测量装置与延迟时间测量方法 |
| CN101995530A (zh) * | 2010-11-18 | 2011-03-30 | 四川九洲电器集团有限责任公司 | 一种闭环自适应测距工作方法 |
| CN102257725A (zh) * | 2008-12-18 | 2011-11-23 | 松下电器产业株式会社 | 振荡电路 |
| CN101680920B (zh) * | 2007-06-18 | 2012-02-08 | 艾勒博科技股份有限公司 | 延迟时间测量电路以及方法 |
| CN102654572A (zh) * | 2011-03-03 | 2012-09-05 | 河北省电力研究院 | 智能电能表信号控制端子延迟输出时间测试方法 |
| CN103163449A (zh) * | 2013-04-01 | 2013-06-19 | 河海大学常州校区 | 信号电路时延检测*** |
| CN104579171A (zh) * | 2013-10-16 | 2015-04-29 | 精工爱普生株式会社 | 振荡电路、振荡器、电子设备以及移动体 |
| CN105699734A (zh) * | 2014-11-26 | 2016-06-22 | 环旭电子股份有限公司 | 检测信号延迟时间的装置及方法 |
| CN112816858A (zh) * | 2020-12-31 | 2021-05-18 | 成都华微电子科技有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
| CN114545192A (zh) * | 2020-11-27 | 2022-05-27 | 上海寒武纪信息科技有限公司 | 量化静态延迟时序的测试电路 |
-
1997
- 1997-01-24 CN CN 97190033 patent/CN1178009A/zh active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353172C (zh) * | 2002-09-17 | 2007-12-05 | 联发科技股份有限公司 | 群延迟测试方法及装置 |
| CN100430745C (zh) * | 2005-08-08 | 2008-11-05 | 联华电子股份有限公司 | 延迟时间测量装置与延迟时间测量方法 |
| CN101680920B (zh) * | 2007-06-18 | 2012-02-08 | 艾勒博科技股份有限公司 | 延迟时间测量电路以及方法 |
| CN102257725B (zh) * | 2008-12-18 | 2014-05-21 | 松下电器产业株式会社 | 振荡电路 |
| CN102257725A (zh) * | 2008-12-18 | 2011-11-23 | 松下电器产业株式会社 | 振荡电路 |
| CN101995530B (zh) * | 2010-11-18 | 2013-01-23 | 四川九洲电器集团有限责任公司 | 一种闭环自适应测距工作方法 |
| CN101995530A (zh) * | 2010-11-18 | 2011-03-30 | 四川九洲电器集团有限责任公司 | 一种闭环自适应测距工作方法 |
| CN102654572A (zh) * | 2011-03-03 | 2012-09-05 | 河北省电力研究院 | 智能电能表信号控制端子延迟输出时间测试方法 |
| CN102654572B (zh) * | 2011-03-03 | 2014-08-13 | 河北省电力公司电力科学研究院 | 智能电能表信号控制端子延迟输出时间测试方法 |
| CN103163449B (zh) * | 2013-04-01 | 2016-04-06 | 河海大学常州校区 | 信号电路时延检测*** |
| CN103163449A (zh) * | 2013-04-01 | 2013-06-19 | 河海大学常州校区 | 信号电路时延检测*** |
| CN104579171A (zh) * | 2013-10-16 | 2015-04-29 | 精工爱普生株式会社 | 振荡电路、振荡器、电子设备以及移动体 |
| CN105699734A (zh) * | 2014-11-26 | 2016-06-22 | 环旭电子股份有限公司 | 检测信号延迟时间的装置及方法 |
| CN114545192A (zh) * | 2020-11-27 | 2022-05-27 | 上海寒武纪信息科技有限公司 | 量化静态延迟时序的测试电路 |
| CN114545192B (zh) * | 2020-11-27 | 2024-01-26 | 上海寒武纪信息科技有限公司 | 量化静态延迟时序的测试电路 |
| CN112816858A (zh) * | 2020-12-31 | 2021-05-18 | 成都华微电子科技有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
| CN112816858B (zh) * | 2020-12-31 | 2022-09-16 | 成都华微电子科技股份有限公司 | 数字电路延时测试方法、测试电路和集成电路芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1178009A (zh) | 延迟时间测定方法及延迟时间测定用脉冲发生装置 | |
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| US6076175A (en) | Controlled phase noise generation method for enhanced testability of clock and data generator and recovery circuits | |
| US5942902A (en) | Method of measuring delay time and random pulse train generating circuit used in such method | |
| US7791330B2 (en) | On-chip jitter measurement circuit | |
| US6421801B1 (en) | Testing IO timing in a delay locked system using separate transmit and receive loops | |
| US5003256A (en) | Clock skew measurement technique | |
| US6670800B2 (en) | Timing variation measurements | |
| JPH07191095A (ja) | タイミング・アナライザ | |
| US6144262A (en) | Circuit for measuring signal delays of asynchronous register inputs | |
| JPWO2010010603A1 (ja) | クロック乗せ換え回路およびそれを用いた試験装置 | |
| US6247033B1 (en) | Random signal generator | |
| CN1263382A (zh) | 具有对称上升和下降时钟沿类型时延量的延时锁相环 | |
| US7930608B2 (en) | Circuit for controlling voltage fluctuation in integrated circuit | |
| KR20100078431A (ko) | 표준 셀 라이브러리의 성능 개선을 위한 측정 장치 | |
| CN1100381C (zh) | 具有检测振荡信号的占空因数的机内测试电路的振荡电路 | |
| DE102005001684A1 (de) | Schnellstartschaltung für Quarz-Oszillatoren | |
| EP1152536B1 (en) | System and method for maintaining lock of a phase locked loop feedback during clock halt | |
| US5768570A (en) | Delay time stabilization circuit | |
| GB2427701A (en) | Calibrating delay lines | |
| WO1997027494A1 (fr) | Procede de mesure d'un retard et generateur d'impulsions destine a mesurer le retard selon le procede | |
| KR100318030B1 (ko) | 출력 신호의 타이밍 조정기가 내장된 반도체 집적 회로 | |
| US6381722B1 (en) | Method and apparatus for testing high speed input paths | |
| CN216595393U (zh) | 时间延迟测试装置 | |
| JP3123454B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |