JP2003338710A - 発振器およびこれを用いた電子機器 - Google Patents
発振器およびこれを用いた電子機器Info
- Publication number
- JP2003338710A JP2003338710A JP2002280919A JP2002280919A JP2003338710A JP 2003338710 A JP2003338710 A JP 2003338710A JP 2002280919 A JP2002280919 A JP 2002280919A JP 2002280919 A JP2002280919 A JP 2002280919A JP 2003338710 A JP2003338710 A JP 2003338710A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- waveform
- oscillator
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 68
- 238000003860 storage Methods 0.000 claims description 16
- 239000000284 extract Substances 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 abstract description 20
- 239000013078 crystal Substances 0.000 description 62
- 238000010586 diagram Methods 0.000 description 46
- 238000004519 manufacturing process Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 出力波形の振幅、デューティ比、立ち上がり
/立ち下がりの波形特性を調整し、ユーザの仕様に応じ
たクロック信号を選択し供給できるようにする。さら
に、異なる周波数を出力する複数の端子を有し、それら
の出力波形も調整できるようにする。 【解決手段】 インバータ型発振回路4から得られた発
振信号は出力駆動回路5に入力される。出力駆動回路5
では、制御回路53がメモリ回路54に書き込まれた制
御データに基づいて電圧制御回路52およびバッファ回
路51を制御して、前記制御データに応じた出力波形の
振幅、デューティ比、および立ち上がり/立ち下がり特
性を有するクロック信号を生成する。出力駆動回路5を
複数の電圧制御回路およびバッファ回路で構成すること
によって、複数の出力端子よりそれぞれ異なる波形特性
のクロック信号を得ることができる。
/立ち下がりの波形特性を調整し、ユーザの仕様に応じ
たクロック信号を選択し供給できるようにする。さら
に、異なる周波数を出力する複数の端子を有し、それら
の出力波形も調整できるようにする。 【解決手段】 インバータ型発振回路4から得られた発
振信号は出力駆動回路5に入力される。出力駆動回路5
では、制御回路53がメモリ回路54に書き込まれた制
御データに基づいて電圧制御回路52およびバッファ回
路51を制御して、前記制御データに応じた出力波形の
振幅、デューティ比、および立ち上がり/立ち下がり特
性を有するクロック信号を生成する。出力駆動回路5を
複数の電圧制御回路およびバッファ回路で構成すること
によって、複数の出力端子よりそれぞれ異なる波形特性
のクロック信号を得ることができる。
Description
【0001】
【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に用いられる発振器およびこの発振器を使用した
電子機器に関し、特に、出力波形の波形特性や周波数を
任意に調整することができる発振器およびその発振器を
具備した電子機器に関する。さらに本発明は、複数の周
波数の出力波形をそれぞれ調整できる発振器およびその
発振器を具備した電子機器に関する。
子機器に用いられる発振器およびこの発振器を使用した
電子機器に関し、特に、出力波形の波形特性や周波数を
任意に調整することができる発振器およびその発振器を
具備した電子機器に関する。さらに本発明は、複数の周
波数の出力波形をそれぞれ調整できる発振器およびその
発振器を具備した電子機器に関する。
【0002】
【従来の技術】従来、マイクロコンピュータや携帯電話
機等の電子機器の基準クロック源として、周囲の温度や
電気素子の固有な特性に左右されず、安定した発振回路
として優れた温度補償型水晶発振器(Temperature Comp
ensated Crystal Oscillator:TCXO)などの水晶発
振器が使用されている。この水晶発振器に接続される負
荷回路は、その負荷容量が小容量から大容量までの広範
囲に亘って多くの種類が存在しており、また、これらの
負荷回路は水晶発振器を使用するユーザの用途によって
も異なっている。
機等の電子機器の基準クロック源として、周囲の温度や
電気素子の固有な特性に左右されず、安定した発振回路
として優れた温度補償型水晶発振器(Temperature Comp
ensated Crystal Oscillator:TCXO)などの水晶発
振器が使用されている。この水晶発振器に接続される負
荷回路は、その負荷容量が小容量から大容量までの広範
囲に亘って多くの種類が存在しており、また、これらの
負荷回路は水晶発振器を使用するユーザの用途によって
も異なっている。
【0003】図18は、従来より一般に用いられている
水晶発振器の一例である。この水晶発振器は、水晶振動
子Xを発振源とするインバータ型発振回路4で生成され
た発振信号が出力駆動回路100で波形調整され、出力
端子OUTから所望の出力波形の信号が出力される。図
19は、図18の出力駆動回路の出力端子OUTから出
力される信号の出力波形である。図19(a)は、携帯
電話機に使用されるクリップトサインと呼ばれる擬似正
弦波の信号であり、図19(b)は、一般的なディジタ
ル回路で使用される矩形波の信号である。また、図20
は、発振回路の出力駆動回路100,101,…,10
nを複数段並列接続して構成した出力駆動回路の一例で
ある。
水晶発振器の一例である。この水晶発振器は、水晶振動
子Xを発振源とするインバータ型発振回路4で生成され
た発振信号が出力駆動回路100で波形調整され、出力
端子OUTから所望の出力波形の信号が出力される。図
19は、図18の出力駆動回路の出力端子OUTから出
力される信号の出力波形である。図19(a)は、携帯
電話機に使用されるクリップトサインと呼ばれる擬似正
弦波の信号であり、図19(b)は、一般的なディジタ
ル回路で使用される矩形波の信号である。また、図20
は、発振回路の出力駆動回路100,101,…,10
nを複数段並列接続して構成した出力駆動回路の一例で
ある。
【0004】図20において、ユーザの指定する信号の
出力波形の仕様は、複数の出力駆動回路100,10
1,・・・,10nの何れかまたは組み合わせによって決
定される。つまり、出力波形の仕様として、出力波形の
振幅、立ち上がりおよび立ち下がり特性等の所望の特性
がユーザによって選択され、所望の出力波形の信号が出
力端子OUTより出力される。例えば、図20に示すよ
うに、該当する出力駆動回路100,101,・・・,1
0nの配線パターンの何れかを図の×印のように切断す
ることにより出力波形の波形特性を変化させることがで
き、所望の出力波形の信号が出力端子OUTより出力さ
れる。
出力波形の仕様は、複数の出力駆動回路100,10
1,・・・,10nの何れかまたは組み合わせによって決
定される。つまり、出力波形の仕様として、出力波形の
振幅、立ち上がりおよび立ち下がり特性等の所望の特性
がユーザによって選択され、所望の出力波形の信号が出
力端子OUTより出力される。例えば、図20に示すよ
うに、該当する出力駆動回路100,101,・・・,1
0nの配線パターンの何れかを図の×印のように切断す
ることにより出力波形の波形特性を変化させることがで
き、所望の出力波形の信号が出力端子OUTより出力さ
れる。
【0005】本願発明に関連する先行技術文献として
は、特許文献1、2が挙げられる。
は、特許文献1、2が挙げられる。
【0006】
【特許文献1】実開平3-103614号公報
【特許文献2】特開2001-156547号公報
【0007】
【発明が解決しようとする課題】上記の例では水晶発振
器を用いた場合について述べたが、水晶発振器に限定さ
れることなく、従来の一般的な発振器は、製造時におい
て、ユーザの仕様に応じて該当する出力駆動回路の配線
パターンを切断して所望の出力波形を得ている。したが
って、多くの出力波形を得るには出力駆動回路の種類が
多くなって多大な開発コストが発生したり、多種類の出
力駆動回路の在庫管理をしなければならないなど、生産
コストを増大させる要因となる。また、従来の水晶発振
器は、特に、多くのユーザに対応させるために、出力駆
動回路は最大負荷に対応できるように設計されているた
め、必然的に水晶発振器の消費電流が大きくなってしま
う。一方、消費電流を抑えて回路設計した場合は、あら
かじめ設定した負荷よりも大きな負荷を接続すると、出
力端子OUTの出力信号の振幅が小さくなり、ユーザが
要求する仕様を満足しなくなってしまうという不具合も
発生する。
器を用いた場合について述べたが、水晶発振器に限定さ
れることなく、従来の一般的な発振器は、製造時におい
て、ユーザの仕様に応じて該当する出力駆動回路の配線
パターンを切断して所望の出力波形を得ている。したが
って、多くの出力波形を得るには出力駆動回路の種類が
多くなって多大な開発コストが発生したり、多種類の出
力駆動回路の在庫管理をしなければならないなど、生産
コストを増大させる要因となる。また、従来の水晶発振
器は、特に、多くのユーザに対応させるために、出力駆
動回路は最大負荷に対応できるように設計されているた
め、必然的に水晶発振器の消費電流が大きくなってしま
う。一方、消費電流を抑えて回路設計した場合は、あら
かじめ設定した負荷よりも大きな負荷を接続すると、出
力端子OUTの出力信号の振幅が小さくなり、ユーザが
要求する仕様を満足しなくなってしまうという不具合も
発生する。
【0008】また、出力波形のデューティ比は、通常、
50%のデューティ比となるように設計・製造されてい
るが、出力駆動回路を構成するトランジスタの製造ばら
つきや、発振器に接続される後段の負荷によってはデュ
ーティ比が変動してしまう。従来の発振器は、このよう
なデューティ比の変動分は調整することができないた
め、アンバランスなデューティ比の出力信号を供給する
ことになる。
50%のデューティ比となるように設計・製造されてい
るが、出力駆動回路を構成するトランジスタの製造ばら
つきや、発振器に接続される後段の負荷によってはデュ
ーティ比が変動してしまう。従来の発振器は、このよう
なデューティ比の変動分は調整することができないた
め、アンバランスなデューティ比の出力信号を供給する
ことになる。
【0009】さらに、従来の携帯電話機などは、アナロ
グ部やディジタル部などの機能ブロックごとに個別の周
波数や波形特性を有するクロック信号を供給するため、
複数の発振器を使用している。このため、発振器全体の
構成が大きくなったり、消費電力が増大したりして、時
代のニーズである小型化、省電力化に対応することがで
きない。
グ部やディジタル部などの機能ブロックごとに個別の周
波数や波形特性を有するクロック信号を供給するため、
複数の発振器を使用している。このため、発振器全体の
構成が大きくなったり、消費電力が増大したりして、時
代のニーズである小型化、省電力化に対応することがで
きない。
【0010】本発明は、上記のような課題を解決するた
めになされたものであり、その目的は、駆動能力調整回
路を制御するための記憶回路に記憶された制御データに
基づいて、所望する波形特性、即ち、出力信号の振幅、
立ち上がりおよび立ち下がり特性などを調整し、ユーザ
の仕様に応じた波形特性を容易に選択できる発振器と、
この発振器を用いた電子機器を提供することにある。
めになされたものであり、その目的は、駆動能力調整回
路を制御するための記憶回路に記憶された制御データに
基づいて、所望する波形特性、即ち、出力信号の振幅、
立ち上がりおよび立ち下がり特性などを調整し、ユーザ
の仕様に応じた波形特性を容易に選択できる発振器と、
この発振器を用いた電子機器を提供することにある。
【0011】また、本発明の他の目的は、あらかじめ、
発振器を構成するトランジスタの製造ばらつきや発振器
に接続される後段の負荷の変動を考慮して、デューティ
比を最適な値に調整できるようにした発振器とこれを用
いた電子機器を提供することにある。
発振器を構成するトランジスタの製造ばらつきや発振器
に接続される後段の負荷の変動を考慮して、デューティ
比を最適な値に調整できるようにした発振器とこれを用
いた電子機器を提供することにある。
【0012】さらに、本発明の他の目的は、接続される
ユーザの負荷に対して、出力駆動回路の駆動能力を最適
化させることによって消費電流を抑えることができる発
振器とこれを用いた電子機器を提供することにある。
ユーザの負荷に対して、出力駆動回路の駆動能力を最適
化させることによって消費電流を抑えることができる発
振器とこれを用いた電子機器を提供することにある。
【0013】さらに、本発明の他の目的は、1つの発振
器中に複数の駆動回路を設け、それぞれの駆動回路から
周波数や波形特性の異なるクロック信号を個別の負荷回
路へ供給することができるようにし、発振器を含めた電
子機器の小型化と省電力化を図ることにある。つまり、
多出力機能を備えた発振器とこれを用いた電子機器を提
供することにある。
器中に複数の駆動回路を設け、それぞれの駆動回路から
周波数や波形特性の異なるクロック信号を個別の負荷回
路へ供給することができるようにし、発振器を含めた電
子機器の小型化と省電力化を図ることにある。つまり、
多出力機能を備えた発振器とこれを用いた電子機器を提
供することにある。
【0014】
【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明の発振器は、所定の周波数の発振波形
の信号を出力する発振回路と、発振波形の信号を入力し
て所望の波形特性を有する出力波形のクロック信号を出
力する出力駆動手段とを備えている。そして、出力駆動
手段は、出力波形の波形特性を調整するための制御デー
タを記憶する記憶手段と、記憶手段に格納された制御デ
ータを抽出し、出力波形の波形特性調整用としてこの制
御データを出力する制御手段と、外部から第1の電源電
圧を入力し、制御データに基づいて出力波形の出力振幅
を規定する第2の電源電圧を生成して出力する電圧制御
手段と、発振波形の信号及び第2の電源電圧をそれぞれ
入力し、制御データに基づいて出力波形の波形特性を調
整して外部にクロック信号を出力するバッファ回路とを
備えることを特徴とする。
めに、第1の発明の発振器は、所定の周波数の発振波形
の信号を出力する発振回路と、発振波形の信号を入力し
て所望の波形特性を有する出力波形のクロック信号を出
力する出力駆動手段とを備えている。そして、出力駆動
手段は、出力波形の波形特性を調整するための制御デー
タを記憶する記憶手段と、記憶手段に格納された制御デ
ータを抽出し、出力波形の波形特性調整用としてこの制
御データを出力する制御手段と、外部から第1の電源電
圧を入力し、制御データに基づいて出力波形の出力振幅
を規定する第2の電源電圧を生成して出力する電圧制御
手段と、発振波形の信号及び第2の電源電圧をそれぞれ
入力し、制御データに基づいて出力波形の波形特性を調
整して外部にクロック信号を出力するバッファ回路とを
備えることを特徴とする。
【0015】上記の第1の発明の発振器によれば、ユ−
ザから指定された所定の仕様に応じた出力波形の波形特
性のクロック信号を得るために、あらかじめ、製造工程
において、バッファ回路を制御する制御データを記憶手
段に書き込んでおき、制御手段が、記憶手段に記憶され
た制御データに基づいて出力駆動手段を制御することで
ユーザの所望する波形特性に調整する。これにより、従
来の発振器のように、開発工程においてユーザの仕様に
応じた何種類もの集積回路(IC)を重複して開発・製
造しておく必要がなくなる。したがって、1種類のIC
を開発・製造しておけばよいので、生産管理が極めて簡
素化される。また、バッファ回路から所望のクロック信
号を出力供給するために、ユーザの仕様に応じた水晶振
動子やICを実装して水晶発振器を製造する必要がな
く、1種類の水晶発振器を製造すればよいので在庫管理
コストの低減化が図れる。
ザから指定された所定の仕様に応じた出力波形の波形特
性のクロック信号を得るために、あらかじめ、製造工程
において、バッファ回路を制御する制御データを記憶手
段に書き込んでおき、制御手段が、記憶手段に記憶され
た制御データに基づいて出力駆動手段を制御することで
ユーザの所望する波形特性に調整する。これにより、従
来の発振器のように、開発工程においてユーザの仕様に
応じた何種類もの集積回路(IC)を重複して開発・製
造しておく必要がなくなる。したがって、1種類のIC
を開発・製造しておけばよいので、生産管理が極めて簡
素化される。また、バッファ回路から所望のクロック信
号を出力供給するために、ユーザの仕様に応じた水晶振
動子やICを実装して水晶発振器を製造する必要がな
く、1種類の水晶発振器を製造すればよいので在庫管理
コストの低減化が図れる。
【0016】また、第2の発明の発振器におけるバッフ
ァ回路は、発振波形の信号と第2の電源電圧とをそれぞ
れ入力し、出力波形の出力振幅を調整したクロック信号
を外部に出力する出力手段と、発振波形の信号と第2の
電源電圧とをそれぞれ入力し、制御データに基づいて出
力波形の波形特性を調整してクロック信号を出力させる
複数の駆動能力調整手段と、それぞれの駆動能力調整手
段から出力されるクロック信号を制御データに基づいて
選択するスイッチ手段とを備えている。そして、制御デ
ータに基づいて、選択された少なくとも1つのスイッチ
手段を動作させて出力波形の波形特性を調整することを
特徴とする。
ァ回路は、発振波形の信号と第2の電源電圧とをそれぞ
れ入力し、出力波形の出力振幅を調整したクロック信号
を外部に出力する出力手段と、発振波形の信号と第2の
電源電圧とをそれぞれ入力し、制御データに基づいて出
力波形の波形特性を調整してクロック信号を出力させる
複数の駆動能力調整手段と、それぞれの駆動能力調整手
段から出力されるクロック信号を制御データに基づいて
選択するスイッチ手段とを備えている。そして、制御デ
ータに基づいて、選択された少なくとも1つのスイッチ
手段を動作させて出力波形の波形特性を調整することを
特徴とする。
【0017】上記の第2の発明の発振器によれば、記憶
手段に格納されている出力波形の波形特性を調整するた
めの制御データに基づいて、少なくとも1つのスイッチ
手段を選択的に動作させる。これによって、ユーザの所
望に応じた出力波形の波形特性を有するクロック信号を
出力することができる。
手段に格納されている出力波形の波形特性を調整するた
めの制御データに基づいて、少なくとも1つのスイッチ
手段を選択的に動作させる。これによって、ユーザの所
望に応じた出力波形の波形特性を有するクロック信号を
出力することができる。
【0018】また、第3の発明の発振器におけるバッフ
ァ回路は、制御データに基づいて、選択された少なくと
も1つの駆動能力調整手段とこれに対応するスイッチ手
段とをそれぞれ同時に動作させることを特徴とする。
ァ回路は、制御データに基づいて、選択された少なくと
も1つの駆動能力調整手段とこれに対応するスイッチ手
段とをそれぞれ同時に動作させることを特徴とする。
【0019】上記の第3の発明の発振器によれば、選択
された少なくとも1つの駆動能力調整手段とこれに対応
するスイッチ手段とを同時に動作させることによって消
費電力を節減することができ、さらにユーザが所望する
波形特性のクロック信号を得ることもできる。このよう
な理由から、駆動能力調整手段とこれに対応するスイッ
チ手段とを同時に動作させることが好ましい。
された少なくとも1つの駆動能力調整手段とこれに対応
するスイッチ手段とを同時に動作させることによって消
費電力を節減することができ、さらにユーザが所望する
波形特性のクロック信号を得ることもできる。このよう
な理由から、駆動能力調整手段とこれに対応するスイッ
チ手段とを同時に動作させることが好ましい。
【0020】また、第4の発明の発振器における電圧制
御手段は、制御手段から供給される制御データに基づい
て、電圧制御手段内に備える複数の抵抗を選択すること
によって第2の電源電圧を発生することを特徴とする。
御手段は、制御手段から供給される制御データに基づい
て、電圧制御手段内に備える複数の抵抗を選択すること
によって第2の電源電圧を発生することを特徴とする。
【0021】上記の第4の発明の発振器における電圧制
御手段は、制御データに基づいて、ユーザが定めた電圧
制御手段内に設定された複数の抵抗より所望の抵抗を選
択して動作状態を制御する。これによって、ユーザは発
振器より所望の出力波形の出力振幅を得ることができ
る。
御手段は、制御データに基づいて、ユーザが定めた電圧
制御手段内に設定された複数の抵抗より所望の抵抗を選
択して動作状態を制御する。これによって、ユーザは発
振器より所望の出力波形の出力振幅を得ることができ
る。
【0022】また、第5の発明の発振器における出力駆
動手段は、電圧制御手段とバッファ回路とにより構成さ
れ、負荷回路へ所望の波形特性を有する出力波形のクロ
ック信号を出力する駆動手段を複数個備え、制御手段
は、記憶手段に記憶されている制御データに基づいて、
各駆動手段にそれぞれ所望の波形特性を有する出力波形
のクロック信号を出力させることを特徴とする。
動手段は、電圧制御手段とバッファ回路とにより構成さ
れ、負荷回路へ所望の波形特性を有する出力波形のクロ
ック信号を出力する駆動手段を複数個備え、制御手段
は、記憶手段に記憶されている制御データに基づいて、
各駆動手段にそれぞれ所望の波形特性を有する出力波形
のクロック信号を出力させることを特徴とする。
【0023】上記の第5の発明の発振器は多出力端子を
有し、それぞれの出力端子から、波形のデューティ比や
立ち上がり/立ち下がり特性を表わすスルーレートなど
の波形特性および振幅の異なるクロック信号を出力する
ことができる。したがって、たとえば、携帯電話機のR
F部、CPU、ディジタル回路、および画像表示部など
の機能の異なる機能ブロックに対して、1個の発振器か
らそれぞれ所望のクロック信号を供給することができ
る。しかも、記憶手段へ所望の制御データを書き込むだ
けで、多出力の発振器から各機能ブロックに対して最適
な波形特性や振幅を有するクロック信号を送信すること
ができる。これによって、共通の発振器を用意して制御
データの書き換えを行うのみでカスタマイズされた発振
器を実現することができるので、発振器の在庫管理が極
めて簡素化される。さらに、一つの発振器で多くの機能
ブロックに個別のクロック信号を供給することができる
ので、従来の発振器に比べて一段と実装スペースの小型
化を図ることができる。また、発振器が1個に集約され
たことによって消費電流が低減されるので省電力化を図
ることができる。
有し、それぞれの出力端子から、波形のデューティ比や
立ち上がり/立ち下がり特性を表わすスルーレートなど
の波形特性および振幅の異なるクロック信号を出力する
ことができる。したがって、たとえば、携帯電話機のR
F部、CPU、ディジタル回路、および画像表示部など
の機能の異なる機能ブロックに対して、1個の発振器か
らそれぞれ所望のクロック信号を供給することができ
る。しかも、記憶手段へ所望の制御データを書き込むだ
けで、多出力の発振器から各機能ブロックに対して最適
な波形特性や振幅を有するクロック信号を送信すること
ができる。これによって、共通の発振器を用意して制御
データの書き換えを行うのみでカスタマイズされた発振
器を実現することができるので、発振器の在庫管理が極
めて簡素化される。さらに、一つの発振器で多くの機能
ブロックに個別のクロック信号を供給することができる
ので、従来の発振器に比べて一段と実装スペースの小型
化を図ることができる。また、発振器が1個に集約され
たことによって消費電流が低減されるので省電力化を図
ることができる。
【0024】また、第6の発明の発振器においては、複
数の駆動手段のうち少なくとも1つの駆動手段は、出力
されるクロック信号の周波数を分周する分周回路を備え
ることを特徴とする。
数の駆動手段のうち少なくとも1つの駆動手段は、出力
されるクロック信号の周波数を分周する分周回路を備え
ることを特徴とする。
【0025】上記の第6の発明の発振器によれば、多出
力の出力駆動手段のうち、周波数の調整が必要な負荷系
統に対応する駆動手段に分周回路を備えることにより、
1台の発振器で数種類の発振周波数を供給することがで
きると共に、クロック信号の波形特性や振幅を調整する
ことができる。
力の出力駆動手段のうち、周波数の調整が必要な負荷系
統に対応する駆動手段に分周回路を備えることにより、
1台の発振器で数種類の発振周波数を供給することがで
きると共に、クロック信号の波形特性や振幅を調整する
ことができる。
【0026】また、第7の発明の発振器においては、複
数の前記駆動手段のうち少なくとも1つの駆動手段は、
出力されるクロック信号の周波数を逓倍化するPLL回
路を備えることを特徴とする。
数の前記駆動手段のうち少なくとも1つの駆動手段は、
出力されるクロック信号の周波数を逓倍化するPLL回
路を備えることを特徴とする。
【0027】上記の第7の発明の発振器によれば、複数
の前記駆動手段のうち少なくとも1つの駆動手段がPL
L回路を備えることによって、1台の発振器で数種類の
発振周波数を供給することができる。
の前記駆動手段のうち少なくとも1つの駆動手段がPL
L回路を備えることによって、1台の発振器で数種類の
発振周波数を供給することができる。
【0028】また、第8の発明の発振器においては、待
機モードのときに前記発振回路から供給される発振信号
を遮断するスタンバイ回路を備えることを特徴とする。
機モードのときに前記発振回路から供給される発振信号
を遮断するスタンバイ回路を備えることを特徴とする。
【0029】上記の第8の発明の発振器は発振信号を遮
断するスタンバイ回路を備えているので、たとえば、携
帯電話機の待機時には、スタンバイ回路のゲートをオフ
にし駆動手段の動作を停止させて待機モードにすること
ができる。これによって、携帯電話機の省電力化を図る
ことができるので、電池の消耗の少ない携帯電話機を実
現することができる。
断するスタンバイ回路を備えているので、たとえば、携
帯電話機の待機時には、スタンバイ回路のゲートをオフ
にし駆動手段の動作を停止させて待機モードにすること
ができる。これによって、携帯電話機の省電力化を図る
ことができるので、電池の消耗の少ない携帯電話機を実
現することができる。
【0030】また、第9の発明の発振器においては、出
力駆動手段が備える複数の駆動手段は、前記記憶手段に
記憶されている制御データに基づいて、所望の波形特性
を有する出力波形のクロック信号を出力する第1の駆動
手段と、前記記憶手段に記憶されている制御データに基
づいて、所望の波形特性を有する出力波形のクロック信
号を出力すると共に、前記クロック信号の周波数を逓倍
化するPLL回路とを備える第2の駆動手段と、前記記
憶手段に記憶されている制御データに基づいて、所望の
波形特性を有する出力波形のクロック信号を出力すると
共に、前記クロック信号の周波数を分周する分周回路と
を備える第3の駆動手段と、待機モードの時に前記発振
回路から第1乃至第3の駆動手段に供給される発振信号
をそれぞれ遮断するスタンバイ回路とを備えることを特
徴とする。
力駆動手段が備える複数の駆動手段は、前記記憶手段に
記憶されている制御データに基づいて、所望の波形特性
を有する出力波形のクロック信号を出力する第1の駆動
手段と、前記記憶手段に記憶されている制御データに基
づいて、所望の波形特性を有する出力波形のクロック信
号を出力すると共に、前記クロック信号の周波数を逓倍
化するPLL回路とを備える第2の駆動手段と、前記記
憶手段に記憶されている制御データに基づいて、所望の
波形特性を有する出力波形のクロック信号を出力すると
共に、前記クロック信号の周波数を分周する分周回路と
を備える第3の駆動手段と、待機モードの時に前記発振
回路から第1乃至第3の駆動手段に供給される発振信号
をそれぞれ遮断するスタンバイ回路とを備えることを特
徴とする。
【0031】上記の第9の発明によれば、多出力の発振
器から、それぞれ周波数や波形特性の異なるクロック信
号を、携帯電話機のRF部、CPU、およびディジタル
回路などの機能ブロック毎に供給することができる。し
かも、メモリ回路に所望の制御データを書き込むだけ
で、各機能ブロックに最適な周波数や波形特性を有する
クロック信号を供給することができる。
器から、それぞれ周波数や波形特性の異なるクロック信
号を、携帯電話機のRF部、CPU、およびディジタル
回路などの機能ブロック毎に供給することができる。し
かも、メモリ回路に所望の制御データを書き込むだけ
で、各機能ブロックに最適な周波数や波形特性を有する
クロック信号を供給することができる。
【0032】また、第10の発明は、上記各発明の発振
器を内蔵させ、その発振器の出力クロック信号に基づい
て動作する電子機器にも適用される。
器を内蔵させ、その発振器の出力クロック信号に基づい
て動作する電子機器にも適用される。
【0033】上記の第10の発明によれば、発振器の記
憶手段に出力波形の波形特性を調整するための制御デー
タを記憶させることができるので、複数の異なる仕様の
発振器を搭載する電子機器に対して1種類の発振器で対
応することができる。
憶手段に出力波形の波形特性を調整するための制御デー
タを記憶させることができるので、複数の異なる仕様の
発振器を搭載する電子機器に対して1種類の発振器で対
応することができる。
【0034】
【発明の実施の形態】以下、図面を用いて、本発明にお
ける発振器の実施の形態の幾つかを詳細に説明する。
ける発振器の実施の形態の幾つかを詳細に説明する。
【0035】第1の実施の形態
図1は、本発明における第1の実施の形態の水晶発振器
1の構成を示すブロック図である。図1において、水晶
発振器1は、所定の周波数で発振して発振波形を出力す
るインバータ型発振回路4と、このインバータ型発振回
路4からの発振波形を入力し、水晶発振器1における出
力波形の波形特性を調整して所望の出力波形のクロック
信号を出力する出力駆動回路(出力駆動手段)5とによ
って構成されている。なお、インバータ型発振回路4
は、抵抗R1、CMOSインバータINV1、水晶振動
子X、およびコンデンサC1,C2によって構成されて
いる。
1の構成を示すブロック図である。図1において、水晶
発振器1は、所定の周波数で発振して発振波形を出力す
るインバータ型発振回路4と、このインバータ型発振回
路4からの発振波形を入力し、水晶発振器1における出
力波形の波形特性を調整して所望の出力波形のクロック
信号を出力する出力駆動回路(出力駆動手段)5とによ
って構成されている。なお、インバータ型発振回路4
は、抵抗R1、CMOSインバータINV1、水晶振動
子X、およびコンデンサC1,C2によって構成されて
いる。
【0036】インバータ型発振回路4から発振信号を入
力する出力駆動回路5は、水晶発振器1における出力波
形の波形特性を調整するための制御データを記憶するメ
モリ回路(記憶手段)54と、メモリ回路54に記憶さ
れた制御データを抽出し出力波形の波形特性調整用とし
て出力する制御回路(制御手段)53と、電源電圧供給
端子Vddから供給される電源電圧(第1の電源電圧)
Vdd1を入力し、前述の制御データに基づいて、所定
の電源電圧(第2の電源電圧)Vdd2を生成し出力す
る電圧制御回路(電圧制御手段)52と、前述の発振波
形と電圧制御回路52からの所定の電源電圧Vdd2を
それぞれ入力し、前述の制御データに基づいて、水晶発
振器1における出力波形の波形特性を調整して所望のク
ロック信号を外部に出力するバッファ回路51とによっ
て構成されている。なお、所定の電源電圧Vdd2は、
バッファ回路51に供給される電源電圧であり、出力端
子OUTに接続されるユーザのクロック入力回路の仕様
に基づき決定される。
力する出力駆動回路5は、水晶発振器1における出力波
形の波形特性を調整するための制御データを記憶するメ
モリ回路(記憶手段)54と、メモリ回路54に記憶さ
れた制御データを抽出し出力波形の波形特性調整用とし
て出力する制御回路(制御手段)53と、電源電圧供給
端子Vddから供給される電源電圧(第1の電源電圧)
Vdd1を入力し、前述の制御データに基づいて、所定
の電源電圧(第2の電源電圧)Vdd2を生成し出力す
る電圧制御回路(電圧制御手段)52と、前述の発振波
形と電圧制御回路52からの所定の電源電圧Vdd2を
それぞれ入力し、前述の制御データに基づいて、水晶発
振器1における出力波形の波形特性を調整して所望のク
ロック信号を外部に出力するバッファ回路51とによっ
て構成されている。なお、所定の電源電圧Vdd2は、
バッファ回路51に供給される電源電圧であり、出力端
子OUTに接続されるユーザのクロック入力回路の仕様
に基づき決定される。
【0037】また、電圧制御回路52において、所定の
電源電圧Vdd2を生成するための制御データVdは、
後述する図4の電圧制御回路52が備える複数の抵抗を
選択するための制御データである。制御信号CONT1
〜3からなる制御データVcntは、後述する図3の駆
動能力調整部21〜23とスイッチング素子SW1〜3
とをそれぞれ選択して動作させるための制御データであ
る。また、これらの制御データVcnt,Vdは、出力
端子OUTに接続されるユーザ回路の仕様に基づいて決
定され、製造時においてI/O端子の外部に接続した図
示しない書き込み装置を用いて、制御回路53を経由
し、メモリ54に記録される。
電源電圧Vdd2を生成するための制御データVdは、
後述する図4の電圧制御回路52が備える複数の抵抗を
選択するための制御データである。制御信号CONT1
〜3からなる制御データVcntは、後述する図3の駆
動能力調整部21〜23とスイッチング素子SW1〜3
とをそれぞれ選択して動作させるための制御データであ
る。また、これらの制御データVcnt,Vdは、出力
端子OUTに接続されるユーザ回路の仕様に基づいて決
定され、製造時においてI/O端子の外部に接続した図
示しない書き込み装置を用いて、制御回路53を経由
し、メモリ54に記録される。
【0038】図2(a)は、バッファ回路51aをMO
Sトランジスタによって構成した回路図であり、(b)
は、駆動能力調整部21の動作状態を表わす論理図であ
る。さらに詳しく述べると、図2(a)は、MOSトラ
ンジスタからなる駆動用インバータ回路20と、同じく
MOSトランジスタからなる駆動能力調整部21と、ス
イッチング素子SW1とによって構成されるバッファ回
路51aの回路図である。図2(b)は、制御回路53
からの制御データVcnt(CONT1)に基づいて制
御される駆動能力調整部21の動作状態を示す論理図で
ある。図2(b)に示す論理図は、スイッチング素子S
W1をオンしたとき(つまり、CONT1をハイレベル
(Hレベル)としたとき)は駆動能力が大となり、スイ
ッチング素子SW1をオフしたとき(つまり、CONT
1をローレベル(Lレベル)としたとき)は駆動能力が
小となることを示している。
Sトランジスタによって構成した回路図であり、(b)
は、駆動能力調整部21の動作状態を表わす論理図であ
る。さらに詳しく述べると、図2(a)は、MOSトラ
ンジスタからなる駆動用インバータ回路20と、同じく
MOSトランジスタからなる駆動能力調整部21と、ス
イッチング素子SW1とによって構成されるバッファ回
路51aの回路図である。図2(b)は、制御回路53
からの制御データVcnt(CONT1)に基づいて制
御される駆動能力調整部21の動作状態を示す論理図で
ある。図2(b)に示す論理図は、スイッチング素子S
W1をオンしたとき(つまり、CONT1をハイレベル
(Hレベル)としたとき)は駆動能力が大となり、スイ
ッチング素子SW1をオフしたとき(つまり、CONT
1をローレベル(Lレベル)としたとき)は駆動能力が
小となることを示している。
【0039】ここで、駆動能力とはユーザの負荷回路を
駆動する能力であり、ユーザの負荷回路を接続した場合
の出力信号の振幅、立ち上がり時間および立ち下がり時
間等の水晶発振器1における出力波形の波形特性のこと
である。
駆動する能力であり、ユーザの負荷回路を接続した場合
の出力信号の振幅、立ち上がり時間および立ち下がり時
間等の水晶発振器1における出力波形の波形特性のこと
である。
【0040】図3(a)は、3つの駆動能力調整部21
〜23を並列に設けたときの回路図であり、(b)は、
制御回路53からの制御データVcnt(CONT1〜
CONT3)に基づいて制御される駆動能力調整部21
〜23の動作状態を示す論理図である。図3(a)にお
いて、バッファ回路51bは、インバータ型発振回路4
からの発振波形を入力端子INから入力し、出力波形の
出力振幅を調整して外部に信号を出力する駆動用インバ
ータ回路(出力手段)20と、インバータ型発振回路4
からの発振波形の信号を入力し、図1に示される制御回
路53から制御データVcnt(CONT1〜CONT
3)に基づいて、出力波形の波形特性を調整する複数の
駆動能力調整部(駆動能力調整手段)21〜23と、そ
れぞれの駆動能力調整部21〜23から出力されるクロ
ック信号を、制御回路53から出力された制御データV
cnt(CONT1〜CONT3)に基づいて、オン・
オフ動作させる複数のスイッチング素子(スイッチ手
段)SW1〜SW3とによって構成されている。
〜23を並列に設けたときの回路図であり、(b)は、
制御回路53からの制御データVcnt(CONT1〜
CONT3)に基づいて制御される駆動能力調整部21
〜23の動作状態を示す論理図である。図3(a)にお
いて、バッファ回路51bは、インバータ型発振回路4
からの発振波形を入力端子INから入力し、出力波形の
出力振幅を調整して外部に信号を出力する駆動用インバ
ータ回路(出力手段)20と、インバータ型発振回路4
からの発振波形の信号を入力し、図1に示される制御回
路53から制御データVcnt(CONT1〜CONT
3)に基づいて、出力波形の波形特性を調整する複数の
駆動能力調整部(駆動能力調整手段)21〜23と、そ
れぞれの駆動能力調整部21〜23から出力されるクロ
ック信号を、制御回路53から出力された制御データV
cnt(CONT1〜CONT3)に基づいて、オン・
オフ動作させる複数のスイッチング素子(スイッチ手
段)SW1〜SW3とによって構成されている。
【0041】なお、駆動用インバータ回路20は、pチ
ャネルMOSトランジスタ(以下、p−chMOSトラ
ンジスタと呼ぶ)およびnチャネルMOSトランジスタ
(以下、n−chMOSトランジスタと呼ぶ)から構成
される。また、駆動能力調整部21、22,23は、そ
れぞれ、2つのp−chMOSトランジスタおよび2つ
のn−chMOSトランジスタから構成されている。そ
して、図3(b)に示すように、スイッチング素子SW
1〜SW3のオン・オフ状態によって、水晶発振器1に
おける駆動能力は、「小」、「中」、「大」のいずれか
一つが選択される。
ャネルMOSトランジスタ(以下、p−chMOSトラ
ンジスタと呼ぶ)およびnチャネルMOSトランジスタ
(以下、n−chMOSトランジスタと呼ぶ)から構成
される。また、駆動能力調整部21、22,23は、そ
れぞれ、2つのp−chMOSトランジスタおよび2つ
のn−chMOSトランジスタから構成されている。そ
して、図3(b)に示すように、スイッチング素子SW
1〜SW3のオン・オフ状態によって、水晶発振器1に
おける駆動能力は、「小」、「中」、「大」のいずれか
一つが選択される。
【0042】水晶発振器1に接続される負荷を駆動する
ための能力を大きくするには、駆動能力調整部21〜2
3を構成するCMOSトランジスタに大きな電流を流せ
るように、CMOSトランジスタの図示しないチャネル
幅及びチャネル長を大きくすれば良い。この結果、この
第1の実施の形態においては、複数の駆動能力調整部2
1〜23を多く選択することで駆動能力の大きい水晶発
振器1が得られる。そして、駆動能力が大きくなると立
ち上がり時間、立ち下がり時間の短い出力波形が得られ
る。
ための能力を大きくするには、駆動能力調整部21〜2
3を構成するCMOSトランジスタに大きな電流を流せ
るように、CMOSトランジスタの図示しないチャネル
幅及びチャネル長を大きくすれば良い。この結果、この
第1の実施の形態においては、複数の駆動能力調整部2
1〜23を多く選択することで駆動能力の大きい水晶発
振器1が得られる。そして、駆動能力が大きくなると立
ち上がり時間、立ち下がり時間の短い出力波形が得られ
る。
【0043】図4(a)は、電圧制御回路52の一例を
示す具体的な回路図である。電圧制御回路52は、MO
SトランジスタQ31、オペアンプOP32、基準電圧
Vref、4つの抵抗R33〜R36、および3つのス
イッチング素子SW37〜SW39から構成されてい
る。また、図4(b)は、スイッチング素子SW37〜
SW39の動作状態により得られ、バッファ回路51に
供給する電源電圧Vdd2の具体例を示す論理図であ
る。
示す具体的な回路図である。電圧制御回路52は、MO
SトランジスタQ31、オペアンプOP32、基準電圧
Vref、4つの抵抗R33〜R36、および3つのス
イッチング素子SW37〜SW39から構成されてい
る。また、図4(b)は、スイッチング素子SW37〜
SW39の動作状態により得られ、バッファ回路51に
供給する電源電圧Vdd2の具体例を示す論理図であ
る。
【0044】図4に基づいて、この電圧制御回路52の
動作について具体的に説明する。外部の電源電 圧をV
dd1、オペアンプOP32の基準電圧をVrefとす
ると、得られる電源電圧Vdd2は次の式(1)で与え
られる。 Vdd2={1+R33/(R34+R35+R36)}Vref (1)
動作について具体的に説明する。外部の電源電 圧をV
dd1、オペアンプOP32の基準電圧をVrefとす
ると、得られる電源電圧Vdd2は次の式(1)で与え
られる。 Vdd2={1+R33/(R34+R35+R36)}Vref (1)
【0045】一例として、Vdd1=2V、Vref=
1V、抵抗R33〜R36の各々の抵抗値をRとした場
合、スイッチング素子SW37〜SW39のそれぞれの
動作状態によって、式(1)を用いて電源電圧Vdd2
を求める。すなわち、スイッチング素子SW37〜SW
39の各動作モードにおける電源電圧Vdd2は、図4
(b)の論理図に示すような値になる。したがって、ユ
ーザは、自己の仕様に基づいて抵抗R33〜R36の使
用状態を制御するための制御データVdをメモリ54に
記憶させておくことにより、ユーザが所望する仕様に応
じた電源電圧Vdd2が得られ、水晶発振器1における
出力波形の出力振幅を容易に得ることができる。
1V、抵抗R33〜R36の各々の抵抗値をRとした場
合、スイッチング素子SW37〜SW39のそれぞれの
動作状態によって、式(1)を用いて電源電圧Vdd2
を求める。すなわち、スイッチング素子SW37〜SW
39の各動作モードにおける電源電圧Vdd2は、図4
(b)の論理図に示すような値になる。したがって、ユ
ーザは、自己の仕様に基づいて抵抗R33〜R36の使
用状態を制御するための制御データVdをメモリ54に
記憶させておくことにより、ユーザが所望する仕様に応
じた電源電圧Vdd2が得られ、水晶発振器1における
出力波形の出力振幅を容易に得ることができる。
【0046】図5は、本発明による出力駆動回路5の駆
動能力の差異により出力される種々の出力波形を示す図
である。(a)は、携帯電話装置などにおいて用いら
れ、クリップトサインと呼ばれる波形図であり、(b)
は一般的に用いられるディジタル回路における波形の立
ち上がり/立ち下がり特性が調整されることを示す波形
図であり、(c)は同じく出力振幅特性が調整されるこ
とを示す波形図である。
動能力の差異により出力される種々の出力波形を示す図
である。(a)は、携帯電話装置などにおいて用いら
れ、クリップトサインと呼ばれる波形図であり、(b)
は一般的に用いられるディジタル回路における波形の立
ち上がり/立ち下がり特性が調整されることを示す波形
図であり、(c)は同じく出力振幅特性が調整されるこ
とを示す波形図である。
【0047】次に、図1〜図5に基づいて、第1の実施
の形態における水晶発振器1の動作について説明する。
図3(b)において、バッファ回路51bの出力波形の
出力振幅、並びに、立ち上がり時間及び立ち下がり時間
のそれぞれの特性を「中」とする場合について説明す
る。
の形態における水晶発振器1の動作について説明する。
図3(b)において、バッファ回路51bの出力波形の
出力振幅、並びに、立ち上がり時間及び立ち下がり時間
のそれぞれの特性を「中」とする場合について説明す
る。
【0048】図1において、制御回路53は、図示しな
い外部の制御部からI/O入出力端子を介してメモリ回
路54に制御データVmを格納する。そして、図3にお
ける各段の駆動能力調整部21〜23のいずれかを選択
するための制御データVmをメモリ回路54から抽出す
る。また、制御データVcnt(たとえば、CONT
1:Hレベル、CONT2:Hレベル、およびCONT
3:Lレベル)をそれぞれの駆動能力調整部21〜23
に出力し、同時に、出力端子OUTに接続されるスイッ
チング素子SW1〜SW3にもそれぞれを出力する。
い外部の制御部からI/O入出力端子を介してメモリ回
路54に制御データVmを格納する。そして、図3にお
ける各段の駆動能力調整部21〜23のいずれかを選択
するための制御データVmをメモリ回路54から抽出す
る。また、制御データVcnt(たとえば、CONT
1:Hレベル、CONT2:Hレベル、およびCONT
3:Lレベル)をそれぞれの駆動能力調整部21〜23
に出力し、同時に、出力端子OUTに接続されるスイッ
チング素子SW1〜SW3にもそれぞれを出力する。
【0049】一方、制御回路53は、制御データVmを
メモリ回路54から抽出し、この制御データVmに基づ
いて供給された制御データVdによって、電圧制御回路
52中の複数の直列抵抗R33〜R36に並列に接続さ
れたスイッチング素子SW37〜SW39を制御する。
電圧制御回路52は、出力波形の出力振幅を規定する所
定の電源電圧Vdd2を出力する。
メモリ回路54から抽出し、この制御データVmに基づ
いて供給された制御データVdによって、電圧制御回路
52中の複数の直列抵抗R33〜R36に並列に接続さ
れたスイッチング素子SW37〜SW39を制御する。
電圧制御回路52は、出力波形の出力振幅を規定する所
定の電源電圧Vdd2を出力する。
【0050】上記の制御データVcntが、たとえば、
CONT1:Hレベル、CONT2:Hレベル、および
CONT3:Lレベルである例では、図3(a)の3段
の駆動能力調整部21〜23中、3段目の駆動能力調整
部23以外は前述したように動作状態にあるので、それ
ぞれの駆動能力に応じた出力波形Sout1,Sout2がスイ
ッチング素子SW1,SW2を介して出力され、駆動用
インバータ回路20の出力波形Soutとして出力され
る。これにより、図5に示すようなユーザの仕様に応じ
た出力振幅、並びに、立ち上がり時間及び立ち下がり時
間の調整された出力波形Soutのクロック信号を水晶発
振器1の出力端子OUTから外部へ出力することができ
る。
CONT1:Hレベル、CONT2:Hレベル、および
CONT3:Lレベルである例では、図3(a)の3段
の駆動能力調整部21〜23中、3段目の駆動能力調整
部23以外は前述したように動作状態にあるので、それ
ぞれの駆動能力に応じた出力波形Sout1,Sout2がスイ
ッチング素子SW1,SW2を介して出力され、駆動用
インバータ回路20の出力波形Soutとして出力され
る。これにより、図5に示すようなユーザの仕様に応じ
た出力振幅、並びに、立ち上がり時間及び立ち下がり時
間の調整された出力波形Soutのクロック信号を水晶発
振器1の出力端子OUTから外部へ出力することができ
る。
【0051】以上説明した水晶発振器の動作を図1に基
づいて要約する。メモリ回路54には、あらかじめ、出
力駆動回路5の出力端子OUTから出力されるクロック
信号の制御データが書き込まれている。水晶振動子Xを
発振源とするインバータ型発振回路4からの発振信号は
出力駆動回路5のバッファ回路51へ入力される。この
とき、制御回路53は制御データを電圧制御回路52へ
供給する。したがって、電圧制御回路52は、制御デー
タに応じて、バッファ回路51に入力された発振信号の
波形調整を行う。これにより、バッファ回路51は、制
御データに応じた出力波形の振幅、デューティ比、およ
び立ち上がり/立ち下がり特性を有するクロック信号を
出力端子OUTより図示しないユーザの負荷回路へ供給
する。
づいて要約する。メモリ回路54には、あらかじめ、出
力駆動回路5の出力端子OUTから出力されるクロック
信号の制御データが書き込まれている。水晶振動子Xを
発振源とするインバータ型発振回路4からの発振信号は
出力駆動回路5のバッファ回路51へ入力される。この
とき、制御回路53は制御データを電圧制御回路52へ
供給する。したがって、電圧制御回路52は、制御デー
タに応じて、バッファ回路51に入力された発振信号の
波形調整を行う。これにより、バッファ回路51は、制
御データに応じた出力波形の振幅、デューティ比、およ
び立ち上がり/立ち下がり特性を有するクロック信号を
出力端子OUTより図示しないユーザの負荷回路へ供給
する。
【0052】このような動作を行う第1の実施の形態の
発振器によれば、以下に述べるような幾つかの効果が得
られる。
発振器によれば、以下に述べるような幾つかの効果が得
られる。
【0053】第1の実施の形態の発振器は、ユ−ザから
指定された所定の仕様に応じた出力波形の出力振幅、並
びに、立ち上がり時間及び立ち下がり時間の波形特性を
得るために、あらかじめ、製造工程において、使用する
電圧制御回路52や駆動能力調整部21〜23を選択す
るための制御データVmをメモリ回路54に記憶させて
おく。そして、メモリ回路54に記憶された制御データ
Vmに基づいて、制御回路53による制御により、ユー
ザが所望するそれぞれの出力波形の波形特性に調整す
る。この結果、従来の発振器のように、ユーザの仕様に
応じた何種類ものICを重複して開発し製造しておく必
要がなくなり、1種類のICのみで所望する出力波形の
波形特性に調整することができる。その結果、1種類の
ICを製造すればよいので製品の生産管理が極めて簡素
化される。さらに、ユーザの所望する出力波形の出力振
幅、並びに、立ち上がり時間及び立ち下がり時間の波形
特性を有するバッファ回路51の出力信号を得るのに、
水晶振動子XやICを実装した水晶発振器1をその都度
製造する必要はなく、1種類の水晶発振器1を製造して
おけばよい。
指定された所定の仕様に応じた出力波形の出力振幅、並
びに、立ち上がり時間及び立ち下がり時間の波形特性を
得るために、あらかじめ、製造工程において、使用する
電圧制御回路52や駆動能力調整部21〜23を選択す
るための制御データVmをメモリ回路54に記憶させて
おく。そして、メモリ回路54に記憶された制御データ
Vmに基づいて、制御回路53による制御により、ユー
ザが所望するそれぞれの出力波形の波形特性に調整す
る。この結果、従来の発振器のように、ユーザの仕様に
応じた何種類ものICを重複して開発し製造しておく必
要がなくなり、1種類のICのみで所望する出力波形の
波形特性に調整することができる。その結果、1種類の
ICを製造すればよいので製品の生産管理が極めて簡素
化される。さらに、ユーザの所望する出力波形の出力振
幅、並びに、立ち上がり時間及び立ち下がり時間の波形
特性を有するバッファ回路51の出力信号を得るのに、
水晶振動子XやICを実装した水晶発振器1をその都度
製造する必要はなく、1種類の水晶発振器1を製造して
おけばよい。
【0054】また、第1の実施の形態の発振器では、図
3に示すように、3段で構成される駆動能力調整部21
〜23について説明したが、これに限ることはなく任意
の段数nで駆動能力調整部を構成してもよい。これによ
って、多くの仕様に応じた出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの波
形特性を持つ水晶発振器1を構成することができる。
3に示すように、3段で構成される駆動能力調整部21
〜23について説明したが、これに限ることはなく任意
の段数nで駆動能力調整部を構成してもよい。これによ
って、多くの仕様に応じた出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの波
形特性を持つ水晶発振器1を構成することができる。
【0055】また、選択された少なくとも1つの駆動能
力調整部2nとこれに対応するスイッチング素子SWn
をそれぞれ同時に動作させることが、消費電力を節減さ
れる面から好ましい。即ち、選択されない駆動能力調整
部2nとこれに対応するスイッチング素子SWnは非動
作とすることで消費電力の節減が図られる。
力調整部2nとこれに対応するスイッチング素子SWn
をそれぞれ同時に動作させることが、消費電力を節減さ
れる面から好ましい。即ち、選択されない駆動能力調整
部2nとこれに対応するスイッチング素子SWnは非動
作とすることで消費電力の節減が図られる。
【0056】また、第1の実施の形態の発振器では、バ
ッファ回路51はMOSトランジスタを使用して構成し
た例を示しているが、回路形式の異なるバイポーラトラ
ンジスタによって構成してもよい。
ッファ回路51はMOSトランジスタを使用して構成し
た例を示しているが、回路形式の異なるバイポーラトラ
ンジスタによって構成してもよい。
【0057】さらに、第1の実施の形態の発振器では、
n段の駆動能力調整部21〜2nにおける各の出力波形
の出力振幅、並びに、立ち上がり時間及び立ち下がり時
間のそれぞれの波形特性について述べた。すなわち、駆
動能力調整部21〜2nを構成するn−chMOSトラ
ンジスタ、もしくはp−chMOSトランジスタのチャ
ネル幅やチャネル長によって決定されるMOSトランジ
スタの特性を同等とする場合について説明した。しか
し、MOSトランジスタの特性をそれぞれ異ならせるこ
とによって、出力波形の立ち上がり特性や立ち下がり特
性などの波形特性に差異を持たせるようにしてもよい。
これによって、少ない段数で駆動能力調整部を構成して
波形特性を最適化することができ、かつ消費電流を抑制
することもできる。
n段の駆動能力調整部21〜2nにおける各の出力波形
の出力振幅、並びに、立ち上がり時間及び立ち下がり時
間のそれぞれの波形特性について述べた。すなわち、駆
動能力調整部21〜2nを構成するn−chMOSトラ
ンジスタ、もしくはp−chMOSトランジスタのチャ
ネル幅やチャネル長によって決定されるMOSトランジ
スタの特性を同等とする場合について説明した。しか
し、MOSトランジスタの特性をそれぞれ異ならせるこ
とによって、出力波形の立ち上がり特性や立ち下がり特
性などの波形特性に差異を持たせるようにしてもよい。
これによって、少ない段数で駆動能力調整部を構成して
波形特性を最適化することができ、かつ消費電流を抑制
することもできる。
【0058】また、第1の実施の形態の発振器によれ
ば、制御回路53が、メモリ回路54に記憶された出力
波形の出力振幅、並びに、立ち上がり時間及び立ち下が
り時間のそれぞれの出力波形における波形特性を調整す
るための制御データVmに基づいて駆動能力調整部21
〜2nを調整することができる。これにより、該当する
スイッチング素子SW1〜SWnにより複数の出力信号
から選択された出力信号は、水晶発振器1からの出力信
号として供給されるので、ユーザの所望に応じた出力波
形の波形特性を得ることができる。さらに、書き込み装
置を用いて、外部から駆動能力調整用データをメモリ回
路54にあらかじめ記憶させることができるので、制御
回路53は、水晶発振器1の出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの出
力波形における波形特性を、水晶発振器1の製造時にユ
ーザの仕様に応じて設定することができる。
ば、制御回路53が、メモリ回路54に記憶された出力
波形の出力振幅、並びに、立ち上がり時間及び立ち下が
り時間のそれぞれの出力波形における波形特性を調整す
るための制御データVmに基づいて駆動能力調整部21
〜2nを調整することができる。これにより、該当する
スイッチング素子SW1〜SWnにより複数の出力信号
から選択された出力信号は、水晶発振器1からの出力信
号として供給されるので、ユーザの所望に応じた出力波
形の波形特性を得ることができる。さらに、書き込み装
置を用いて、外部から駆動能力調整用データをメモリ回
路54にあらかじめ記憶させることができるので、制御
回路53は、水晶発振器1の出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの出
力波形における波形特性を、水晶発振器1の製造時にユ
ーザの仕様に応じて設定することができる。
【0059】また、第1の実施の形態の発振器によれ
ば、複数の抵抗R33〜R35に並列接続されたスイッ
チング素子SW37〜SW39を制御する制御データV
dはメモリ回路54に記憶されている。そして、制御回
路53が、この制御データVdに基づいて、電圧制御回
路52に設けた各抵抗R33〜R35の動作状態を設定
している。これによって、ユーザの要求仕様が異なって
も、出力波形の出力振幅を容易に所望の値に設定するこ
とができる。すなわち、バッファ回路51から出力され
る出力波形の出力振幅がユーザに応じて異なる場合であ
っても、MOSトランジスタに供給する電源電圧Vdd
2を調整することにより、出力波形の振幅を容易にユー
ザの所望する値に設定することができる。
ば、複数の抵抗R33〜R35に並列接続されたスイッ
チング素子SW37〜SW39を制御する制御データV
dはメモリ回路54に記憶されている。そして、制御回
路53が、この制御データVdに基づいて、電圧制御回
路52に設けた各抵抗R33〜R35の動作状態を設定
している。これによって、ユーザの要求仕様が異なって
も、出力波形の出力振幅を容易に所望の値に設定するこ
とができる。すなわち、バッファ回路51から出力され
る出力波形の出力振幅がユーザに応じて異なる場合であ
っても、MOSトランジスタに供給する電源電圧Vdd
2を調整することにより、出力波形の振幅を容易にユー
ザの所望する値に設定することができる。
【0060】なお、第1の実施の形態における発振回路
の一例として、CMOSインバータ型の水晶発振回路を
用いた発振器について説明した。しかし、これに限るこ
とはなく、他の実施例として、図6に示すような電圧制
御型水晶発振回路6、あるいは、温度補償型水晶発振回
路7に適用しても上記と同様の効果が得られる。
の一例として、CMOSインバータ型の水晶発振回路を
用いた発振器について説明した。しかし、これに限るこ
とはなく、他の実施例として、図6に示すような電圧制
御型水晶発振回路6、あるいは、温度補償型水晶発振回
路7に適用しても上記と同様の効果が得られる。
【0061】第2の実施の形態
次に、本発明における第2の実施の形態の発振器につい
て説明する。第2の実施の形態は、発振器1からの出力
波形のデューティ比を、ユーザの仕様に基づいて、図1
に示すメモリ回路54に書き込まれた制御データにより
任意に変更できるようにしたものである。なお、第2の
実施の形態に係る発振器の構成は、第1の実施の形態で
説明した図1〜図4と同じであり、かつ、その動作につ
いては、デューティ比が異なる以外は第1の実施の形態
と同様であるので、それらの詳細な説明は省略する。
て説明する。第2の実施の形態は、発振器1からの出力
波形のデューティ比を、ユーザの仕様に基づいて、図1
に示すメモリ回路54に書き込まれた制御データにより
任意に変更できるようにしたものである。なお、第2の
実施の形態に係る発振器の構成は、第1の実施の形態で
説明した図1〜図4と同じであり、かつ、その動作につ
いては、デューティ比が異なる以外は第1の実施の形態
と同様であるので、それらの詳細な説明は省略する。
【0062】図7は、駆動能力調整部21を構成するM
OSトランジスタの入出力電圧特性と入出力波形との関
係を説明する図である。したがって、図7に基づいてデ
ューティ比を可変する方法について説明する。図7の入
出力電圧特性に示すように、n−chMOSトランジス
タもしくはp−chMOSトランジスタのそれぞれのチ
ャネル幅やチャネル長に依存するトランジスタのパラメ
ータであるβn,βpの比β=βn/βp(以下、ベー
タレシオと呼ぶ)を変えると、入出力電圧特性が変化す
る(出典:CMOS超LSIの設計 P16,培風
館)。
OSトランジスタの入出力電圧特性と入出力波形との関
係を説明する図である。したがって、図7に基づいてデ
ューティ比を可変する方法について説明する。図7の入
出力電圧特性に示すように、n−chMOSトランジス
タもしくはp−chMOSトランジスタのそれぞれのチ
ャネル幅やチャネル長に依存するトランジスタのパラメ
ータであるβn,βpの比β=βn/βp(以下、ベー
タレシオと呼ぶ)を変えると、入出力電圧特性が変化す
る(出典:CMOS超LSIの設計 P16,培風
館)。
【0063】図7(a)は、出力波形のデューティ比が
50%となるようにスレショルドレベルVth0を設定
した場合の図である。そして、ベータレシオβを大きく
すると、図7(a)の入出力電圧特性は(b)に示すよ
うにスレショルドレベルVth1はスレショルドレベル
Vth0より低い値となる。その結果、発振波形に対す
る応答レベルが下がり、図7(b)に示すようにデュー
ティ比が50%以下の出力波形が得られる。また、ベー
タレシオβを小さくすると、図示しないが、それとは逆
に、Vthが大きくなるためデューティ比が50%以上
の出力波形が得られる。
50%となるようにスレショルドレベルVth0を設定
した場合の図である。そして、ベータレシオβを大きく
すると、図7(a)の入出力電圧特性は(b)に示すよ
うにスレショルドレベルVth1はスレショルドレベル
Vth0より低い値となる。その結果、発振波形に対す
る応答レベルが下がり、図7(b)に示すようにデュー
ティ比が50%以下の出力波形が得られる。また、ベー
タレシオβを小さくすると、図示しないが、それとは逆
に、Vthが大きくなるためデューティ比が50%以上
の出力波形が得られる。
【0064】以上の説明から、図3(a)に示すよう
に、ベータレシオβが異なる駆動能力調整部2n(n=
1〜3)を複数用意しておき、予めメモリ回路54に格
納された制御データCONT1〜CONTn(n=3)
で制御される少なくとも1つの駆動能力調整部2n(n
=1〜3)を選択することで、所望のデューティ比を有
する出力波形が出力される。例えば、駆動用インバータ
回路20を基準となるデューティ比(例えば、50%)
として駆動能力調整部21〜23のいずれかを選択し、
負荷回路を接続したときの変動分を考慮した所望のデュ
ーティ比を得る。駆動能力調整部21〜2nおよび制御
データCONT1〜CONTnは、第1の実施の形態と
同様に任意の数だけ配置することができる。
に、ベータレシオβが異なる駆動能力調整部2n(n=
1〜3)を複数用意しておき、予めメモリ回路54に格
納された制御データCONT1〜CONTn(n=3)
で制御される少なくとも1つの駆動能力調整部2n(n
=1〜3)を選択することで、所望のデューティ比を有
する出力波形が出力される。例えば、駆動用インバータ
回路20を基準となるデューティ比(例えば、50%)
として駆動能力調整部21〜23のいずれかを選択し、
負荷回路を接続したときの変動分を考慮した所望のデュ
ーティ比を得る。駆動能力調整部21〜2nおよび制御
データCONT1〜CONTnは、第1の実施の形態と
同様に任意の数だけ配置することができる。
【0065】以上説明したように、第2の実施の形態の
発振器によれば、所定の仕様に応じた出力波形のデュー
ティ比を得るために、あらかじめ、製造工程において、
使用する電圧制御回路52や駆動能力調整部21〜23
を選択するための制御データをメモリ回路54に記憶さ
せる。制御回路53は、記憶された制御データに基づい
て、発振回路や出力駆動回路を構成するトランジスタの
製造バラツキや水晶発振器1にユーザの負荷回路を接続
することによる変動を考慮して、出力波形を所望のデュ
ーティ比に調整する。このような調整を行った後、ユー
ザが発振器に負荷回路を接続して使用した場合、所望す
る設計上のデューティ比(50%)を得ることができ
る。なお、その他の効果については、第1の実施の形態
の場合と同じである。
発振器によれば、所定の仕様に応じた出力波形のデュー
ティ比を得るために、あらかじめ、製造工程において、
使用する電圧制御回路52や駆動能力調整部21〜23
を選択するための制御データをメモリ回路54に記憶さ
せる。制御回路53は、記憶された制御データに基づい
て、発振回路や出力駆動回路を構成するトランジスタの
製造バラツキや水晶発振器1にユーザの負荷回路を接続
することによる変動を考慮して、出力波形を所望のデュ
ーティ比に調整する。このような調整を行った後、ユー
ザが発振器に負荷回路を接続して使用した場合、所望す
る設計上のデューティ比(50%)を得ることができ
る。なお、その他の効果については、第1の実施の形態
の場合と同じである。
【0066】また、第1の実施の形態と第2の実施の形
態を組み合わせて、水晶発振器1の出力波形の出力振
幅、デューティ比、および立ち上がり時間及び立ち下が
り時間を調整することも可能である。図8は、水晶発振
器1の出力波形の出力振幅、デューティ比、および立ち
上がり時間及び立ち下がり時間を調整する場合のバッフ
ァ回路51cの構成を示すブロック図である。このバッ
ファ回路51cは、例えば、複数の駆動能力調整部41
〜44を有し、各駆動能力調整部を選択もしくは組み合
わせることによって異なるデューティ比、およびそれぞ
れ異なる立ち上がり時間、立ち下がり時間を調整するこ
とができる例である。
態を組み合わせて、水晶発振器1の出力波形の出力振
幅、デューティ比、および立ち上がり時間及び立ち下が
り時間を調整することも可能である。図8は、水晶発振
器1の出力波形の出力振幅、デューティ比、および立ち
上がり時間及び立ち下がり時間を調整する場合のバッフ
ァ回路51cの構成を示すブロック図である。このバッ
ファ回路51cは、例えば、複数の駆動能力調整部41
〜44を有し、各駆動能力調整部を選択もしくは組み合
わせることによって異なるデューティ比、およびそれぞ
れ異なる立ち上がり時間、立ち下がり時間を調整するこ
とができる例である。
【0067】第3の実施の形態
図9は、本発明の第3の実施の形態に係る発振器の構造
の一例を示す透視斜視図である。第1の実施の形態およ
び第2の実施の形態では、発振器を構成する構成部品の
実装状態については述べなかったが、第3の実施の形態
では、圧電振動子79を除く構成部品をワンチップIC
78として構成し、さらに、ワンチップIC78や圧電
振動子79をモールド封止してプラスチックパッケージ
10として構成している。
の一例を示す透視斜視図である。第1の実施の形態およ
び第2の実施の形態では、発振器を構成する構成部品の
実装状態については述べなかったが、第3の実施の形態
では、圧電振動子79を除く構成部品をワンチップIC
78として構成し、さらに、ワンチップIC78や圧電
振動子79をモールド封止してプラスチックパッケージ
10として構成している。
【0068】第4の実施の形態
次に、本発明における第4の実施の形態の発振器につい
て説明する。第4の実施の形態では、デューティ比や波
形の立ち上がり/立ち下がり特性や振幅の異なる複数の
クロック信号を生成する多出力型の発振器について説明
する。
て説明する。第4の実施の形態では、デューティ比や波
形の立ち上がり/立ち下がり特性や振幅の異なる複数の
クロック信号を生成する多出力型の発振器について説明
する。
【0069】携帯電話機には、RF回路や、CPUなど
のディジタル回路へ基準クロック信号を供給するための
複数の圧電発振器(例えば、水晶発振器)が使われてい
る。さらに、動画再生の機能が付加された、近年の多機
能な携帯電話機のように、それぞれの機能ブロックに対
して、それぞれ異なった周波数、波形特性や振幅を有す
るクロック信号を供給することが必要となってくる。
のディジタル回路へ基準クロック信号を供給するための
複数の圧電発振器(例えば、水晶発振器)が使われてい
る。さらに、動画再生の機能が付加された、近年の多機
能な携帯電話機のように、それぞれの機能ブロックに対
して、それぞれ異なった周波数、波形特性や振幅を有す
るクロック信号を供給することが必要となってくる。
【0070】図10は多機能な携帯電話機の構成を示す
ブロック図である。この携帯電話機は、多出力の発振器
61から、周波数、波形特性、および振幅の異なるクロ
ック信号が、RF部(無線部)62、CPU(Central
Processing Unit)63、USB(Universal Serial Bu
s)64、およびMPEG(Motion Picture ExpertsGro
up:画像圧縮処理部)65とLCD(Liquid Crystal D
isplay:液晶ディスプレイ)66へ個別に供給される。
なお、RF部62はアンテナを介し、外部に設置されて
いる図示しない基地局から受信されるRF信号を周波数
変換する等の処理機能を有するブロックである。このR
F部62から入出力される音声情報、文字情報および動
画情報等の信号はモジュレータ・コーデック67を介し
てバス68に供給される。このバス68には、CPU6
3、USB64、およびMPEG65が直接接続されて
いる。また、バス68にはROM69およびRAM70
が接続されている。なお、音声通話や文字情報や動画情
報などのデータを処理する回路は一般に知られている技
術であり、かつ本発明とは直接的には関係ないのでその
説明は省略する。
ブロック図である。この携帯電話機は、多出力の発振器
61から、周波数、波形特性、および振幅の異なるクロ
ック信号が、RF部(無線部)62、CPU(Central
Processing Unit)63、USB(Universal Serial Bu
s)64、およびMPEG(Motion Picture ExpertsGro
up:画像圧縮処理部)65とLCD(Liquid Crystal D
isplay:液晶ディスプレイ)66へ個別に供給される。
なお、RF部62はアンテナを介し、外部に設置されて
いる図示しない基地局から受信されるRF信号を周波数
変換する等の処理機能を有するブロックである。このR
F部62から入出力される音声情報、文字情報および動
画情報等の信号はモジュレータ・コーデック67を介し
てバス68に供給される。このバス68には、CPU6
3、USB64、およびMPEG65が直接接続されて
いる。また、バス68にはROM69およびRAM70
が接続されている。なお、音声通話や文字情報や動画情
報などのデータを処理する回路は一般に知られている技
術であり、かつ本発明とは直接的には関係ないのでその
説明は省略する。
【0071】図10の携帯電話機90において、発振器
61からRF部62へは、高調波成分の少ない正弦波状
の例えば20MHzのクロック信号が供給される。ま
た、発振器61からCPU63、USB64、およびM
PEG65へは、それぞれのロジック回路を駆動させる
ために、例えば、周波数が10MHz,5MHz,1M
Hzの波形それぞれの立ち上がり/立ち下がり時間が急
峻な矩形波状のクロック信号が供給される。そのため、
従来の携帯電話機90では、RF部62、CPU63、
USB64、およびMPEG65の各ブロックにクロッ
ク信号を供給するために個別の発振器を設けていた。な
お、1つの発振器から周波数の異なる複数の出力信号を
供給することができる多出力型の発振器も知られている
が、各出力からは同じ波形特性のクロック信号を供給し
ているので、図10のような多くの機能を有する多機能
な携帯電話機の発振器としては使えない。
61からRF部62へは、高調波成分の少ない正弦波状
の例えば20MHzのクロック信号が供給される。ま
た、発振器61からCPU63、USB64、およびM
PEG65へは、それぞれのロジック回路を駆動させる
ために、例えば、周波数が10MHz,5MHz,1M
Hzの波形それぞれの立ち上がり/立ち下がり時間が急
峻な矩形波状のクロック信号が供給される。そのため、
従来の携帯電話機90では、RF部62、CPU63、
USB64、およびMPEG65の各ブロックにクロッ
ク信号を供給するために個別の発振器を設けていた。な
お、1つの発振器から周波数の異なる複数の出力信号を
供給することができる多出力型の発振器も知られている
が、各出力からは同じ波形特性のクロック信号を供給し
ているので、図10のような多くの機能を有する多機能
な携帯電話機の発振器としては使えない。
【0072】つまり、従来の携帯電話機では、機能ブロ
ックごとに個別の発振回路を備えた圧電発振器が用意さ
れている。そのため、携帯電話機の消費電力が増大した
り、また、携帯電話機の形状が大型化して、携帯電話機
に要求される省電力化や小型化への対応にそぐわなくな
っている。特に、携帯電話機は電池を電源としているの
で省電力化は必須の課題であるが、従来の携帯電話機の
ように多数の発振器を備えていては、消費電力が大きく
なって電池の消耗を早めてしまう。
ックごとに個別の発振回路を備えた圧電発振器が用意さ
れている。そのため、携帯電話機の消費電力が増大した
り、また、携帯電話機の形状が大型化して、携帯電話機
に要求される省電力化や小型化への対応にそぐわなくな
っている。特に、携帯電話機は電池を電源としているの
で省電力化は必須の課題であるが、従来の携帯電話機の
ように多数の発振器を備えていては、消費電力が大きく
なって電池の消耗を早めてしまう。
【0073】また、最近の携帯電話機においては、通話
の機能だけでなく、動画を再生する機能、コンピュータ
などとの間のインタフェースとなるUSBの機能、Blue
toothなどを使ったデータ転送の機能、およびGPS機
能などの各種の機能が装備されているので、省電力化や
小型化がますます重要な課題になっている。そこで、本
発明では、携帯電話機が備える各種の機能ブロックに対
応したクロック信号を供給するために、RF部において
基準信号となるクロック信号を生成するTCXOやVC
XOなどの発振器に、図1示すような駆動能力、波形特
性調整機能を有する出力駆動回路を備えることによって
多出力の発振器を実現している。さらに、PLL(Phas
e Locked Loop)回路や分周器などを組み込むことによ
って、携帯電話機のRF部に供給する基準クロック信号
と共に、動画再生部やGPS部、またはBluetoothやU
SBなどのインタフェース機能を用いてデータ転送部な
どの機能を実現した機能ブロックに、それぞれ必要な周
波数の基準クロック信号を一つの発振器から供給するこ
とができる。これによって、市場のニーズに沿う省電力
化や小型化を図った携帯電話機を実現することができ
る。なお、以下の説明では、周波数や波形特性の異なる
多出力のクロック信号を供給する発振器を多出力発振器
と呼ぶことにする。
の機能だけでなく、動画を再生する機能、コンピュータ
などとの間のインタフェースとなるUSBの機能、Blue
toothなどを使ったデータ転送の機能、およびGPS機
能などの各種の機能が装備されているので、省電力化や
小型化がますます重要な課題になっている。そこで、本
発明では、携帯電話機が備える各種の機能ブロックに対
応したクロック信号を供給するために、RF部において
基準信号となるクロック信号を生成するTCXOやVC
XOなどの発振器に、図1示すような駆動能力、波形特
性調整機能を有する出力駆動回路を備えることによって
多出力の発振器を実現している。さらに、PLL(Phas
e Locked Loop)回路や分周器などを組み込むことによ
って、携帯電話機のRF部に供給する基準クロック信号
と共に、動画再生部やGPS部、またはBluetoothやU
SBなどのインタフェース機能を用いてデータ転送部な
どの機能を実現した機能ブロックに、それぞれ必要な周
波数の基準クロック信号を一つの発振器から供給するこ
とができる。これによって、市場のニーズに沿う省電力
化や小型化を図った携帯電話機を実現することができ
る。なお、以下の説明では、周波数や波形特性の異なる
多出力のクロック信号を供給する発振器を多出力発振器
と呼ぶことにする。
【0074】本発明の多出力発振器は、各出力信号の負
荷駆動能力(つまり、振幅)や波形特性(つまり、波形
のデューティ比や立ち上がり/立ち下がり特性であるス
ルーレート)を発振器内のメモリ回路に書き込まれた制
御データにしたがって調整することにより、それぞれの
負荷回路に対して負荷駆動能力や波形特性を最適化させ
ることができる。例えば、前述の図1乃至図5で説明し
たように、メモリ回路54に書き込まれている制御デー
タVcntにしたがって、駆動用インバータ回路20、
駆動能力調整部21,22,23においてクロック信号
の負荷駆動能力(振幅)、波形の調整を行って波形特性
(デューティ比やスルーレート)を調整する。この調整
により、図10に示す発振器61の各出力端子より、R
F部62へ図5(a)のような正弦波状のクロック信号
を供給したり、ロジック回路であるCPU63、USB
64、およびMPEG65などへ図5(b)、(c)の
ような矩形波状のクロック信号を供給することができ
る。
荷駆動能力(つまり、振幅)や波形特性(つまり、波形
のデューティ比や立ち上がり/立ち下がり特性であるス
ルーレート)を発振器内のメモリ回路に書き込まれた制
御データにしたがって調整することにより、それぞれの
負荷回路に対して負荷駆動能力や波形特性を最適化させ
ることができる。例えば、前述の図1乃至図5で説明し
たように、メモリ回路54に書き込まれている制御デー
タVcntにしたがって、駆動用インバータ回路20、
駆動能力調整部21,22,23においてクロック信号
の負荷駆動能力(振幅)、波形の調整を行って波形特性
(デューティ比やスルーレート)を調整する。この調整
により、図10に示す発振器61の各出力端子より、R
F部62へ図5(a)のような正弦波状のクロック信号
を供給したり、ロジック回路であるCPU63、USB
64、およびMPEG65などへ図5(b)、(c)の
ような矩形波状のクロック信号を供給することができ
る。
【0075】図11は、図10に示す携帯電話機に用い
られる本発明の多出力発振器の詳細な構成を示すブロッ
ク図である。なお、以下の説明においては本発明の多出
力発振器を単に発振器と呼ぶことにする。発振器61
は、水晶振動子などを基準発振源とする1つの発振回路
71と、複数の駆動回路73a,73b,73c、制御
回路74、およびメモリ回路75を有する出力駆動回路
72とによって構成されている。つまり、図11に示す
発振器61は、図1に説明した発振器(水晶発振器1)
における出力駆動回路5を多出力化したものである。
られる本発明の多出力発振器の詳細な構成を示すブロッ
ク図である。なお、以下の説明においては本発明の多出
力発振器を単に発振器と呼ぶことにする。発振器61
は、水晶振動子などを基準発振源とする1つの発振回路
71と、複数の駆動回路73a,73b,73c、制御
回路74、およびメモリ回路75を有する出力駆動回路
72とによって構成されている。つまり、図11に示す
発振器61は、図1に説明した発振器(水晶発振器1)
における出力駆動回路5を多出力化したものである。
【0076】したがって、図11に示す発振器61を図
1の発振器(水晶発振器1)と対比する場合は、図11
の駆動回路73a、駆動回路73b、駆動回路73cの
それぞれは、図1のバッファ回路51と電圧制御回路5
2とによって構成されていると読み替えればよい。ただ
し、図1に示す発振器(水晶発振器1)では、1つの出
力駆動回路5に1つの制御回路53とメモリ回路54を
備えているが、本発明の多出力発振器では、図11に示
すように、多出力の出力駆動回路72を構成する各駆動
回路73a,73b,73cを制御するための共通の制
御回路74とメモリ回路75を備えている。
1の発振器(水晶発振器1)と対比する場合は、図11
の駆動回路73a、駆動回路73b、駆動回路73cの
それぞれは、図1のバッファ回路51と電圧制御回路5
2とによって構成されていると読み替えればよい。ただ
し、図1に示す発振器(水晶発振器1)では、1つの出
力駆動回路5に1つの制御回路53とメモリ回路54を
備えているが、本発明の多出力発振器では、図11に示
すように、多出力の出力駆動回路72を構成する各駆動
回路73a,73b,73cを制御するための共通の制
御回路74とメモリ回路75を備えている。
【0077】図11に示す発振器61の動作について説
明する。あらかじめ、メモリ回路75には、各出力端子
OUT1,OUT2,OUT3から出力されるクロック
信号の周波数、負荷駆動能力(振幅)、および波形特性
(デューティ比、スルーレート)を設定するための制御
データが書き込まれている。発振回路71から駆動回路
73a、駆動回路73b、および駆動回路73cそれぞ
れにクロック信号が入力されると、制御回路74は、メ
モリ回路75に書き込まれている制御データに基づいて
各駆動回路73a,73b,73cの駆動能力を個別に
制御する。駆動能力の制御方法は前述の図2および図3
で説明しているので、重複する説明は省略する。
明する。あらかじめ、メモリ回路75には、各出力端子
OUT1,OUT2,OUT3から出力されるクロック
信号の周波数、負荷駆動能力(振幅)、および波形特性
(デューティ比、スルーレート)を設定するための制御
データが書き込まれている。発振回路71から駆動回路
73a、駆動回路73b、および駆動回路73cそれぞ
れにクロック信号が入力されると、制御回路74は、メ
モリ回路75に書き込まれている制御データに基づいて
各駆動回路73a,73b,73cの駆動能力を個別に
制御する。駆動能力の制御方法は前述の図2および図3
で説明しているので、重複する説明は省略する。
【0078】このように、各駆動回路73a,73b,
73cごとに駆動能力を制御することによって、例え
ば、駆動回路73aの出力端子OUT1から図10のR
F部62へ図5(a)の破線で示すような正弦波状のク
ロック信号が供給される。同様にして、駆動回路73c
の出力端子OUT2から図10のCPU63へ図5
(b)の実線で示すような急峻な矩形波状のクロック信
号が供給される。又、駆動回路73bの出力端子OUT
3から図10のUSB64へ図5(c)の破線で示すよ
うな振幅の小さい矩形波状のクロック信号が供給され
る。なお、図11では駆動回路が3個の場合について説
明したが、このような駆動回路をn個設ければ、外部に
接続されるn個の負荷回路に応じて個別の負荷駆動能力
や波形特性を有するクロック信号を供給することができ
る。
73cごとに駆動能力を制御することによって、例え
ば、駆動回路73aの出力端子OUT1から図10のR
F部62へ図5(a)の破線で示すような正弦波状のク
ロック信号が供給される。同様にして、駆動回路73c
の出力端子OUT2から図10のCPU63へ図5
(b)の実線で示すような急峻な矩形波状のクロック信
号が供給される。又、駆動回路73bの出力端子OUT
3から図10のUSB64へ図5(c)の破線で示すよ
うな振幅の小さい矩形波状のクロック信号が供給され
る。なお、図11では駆動回路が3個の場合について説
明したが、このような駆動回路をn個設ければ、外部に
接続されるn個の負荷回路に応じて個別の負荷駆動能力
や波形特性を有するクロック信号を供給することができ
る。
【0079】図12は、図11に示す本発明の発振器に
おける1つの駆動回路とその周辺回路の構成を示すブロ
ック図である。なお、図11に示す各駆動回路73a,
73b,73cは互いに異なる構成であると仮定してい
るが、全て同じ構成であってもよい。図12は、図11
の駆動回路73の一例を示している。図12において、
駆動回路73は、制御回路74からの制御データに基づ
いてバッファ回路77の駆動能力を制御する電圧制御回
路76と、電圧制御回路76の制御によって駆動能力に
応じた負荷駆動能力や波形特性を調整バッファ回路77
とによって構成されている。
おける1つの駆動回路とその周辺回路の構成を示すブロ
ック図である。なお、図11に示す各駆動回路73a,
73b,73cは互いに異なる構成であると仮定してい
るが、全て同じ構成であってもよい。図12は、図11
の駆動回路73の一例を示している。図12において、
駆動回路73は、制御回路74からの制御データに基づ
いてバッファ回路77の駆動能力を制御する電圧制御回
路76と、電圧制御回路76の制御によって駆動能力に
応じた負荷駆動能力や波形特性を調整バッファ回路77
とによって構成されている。
【0080】図12において、制御回路74は、メモリ
回路75に書き込まれた制御データVmを読み込み、制
御データVcntにより電圧制御回路76、バッファ回
路77を制御する。これにより出力波形の負荷駆動能力
(振幅)および波形特性(デューティ比、スルーレー
ト)が調整されたクロック信号がバッファ回路77の出
力端子OUTから出力される。このとき、バッファ回路
77に接続される負荷回路に最適な負荷駆動能力(振
幅)、波形特性(デューティ比、スルーレート)が得ら
れるように、あらかじめメモリ回路75に所望の制御デ
ータVmを書き込んでおく必要がある。
回路75に書き込まれた制御データVmを読み込み、制
御データVcntにより電圧制御回路76、バッファ回
路77を制御する。これにより出力波形の負荷駆動能力
(振幅)および波形特性(デューティ比、スルーレー
ト)が調整されたクロック信号がバッファ回路77の出
力端子OUTから出力される。このとき、バッファ回路
77に接続される負荷回路に最適な負荷駆動能力(振
幅)、波形特性(デューティ比、スルーレート)が得ら
れるように、あらかじめメモリ回路75に所望の制御デ
ータVmを書き込んでおく必要がある。
【0081】図12のような駆動回路の回路構成では、
出力波形の負荷駆動能力および波形特性のみを可変させ
ることができるが、さらに、分周器やPLL回路を駆動
回路中に付加し、分周比を設定するための制御データV
mをメモリ回路75に書き込むことによって、負荷駆動
能力および波形特性に加えて周波数も可変させることが
できる。つまり、メモリ回路75に書き込まれた分周比
に相当する制御データVcntによってバッファ回路7
7を制御することにより、出力されるクロック信号の周
波数を変化させることができるので、それぞれの機能ブ
ロックに適合した周波数のクロック信号を供給すること
ができる。
出力波形の負荷駆動能力および波形特性のみを可変させ
ることができるが、さらに、分周器やPLL回路を駆動
回路中に付加し、分周比を設定するための制御データV
mをメモリ回路75に書き込むことによって、負荷駆動
能力および波形特性に加えて周波数も可変させることが
できる。つまり、メモリ回路75に書き込まれた分周比
に相当する制御データVcntによってバッファ回路7
7を制御することにより、出力されるクロック信号の周
波数を変化させることができるので、それぞれの機能ブ
ロックに適合した周波数のクロック信号を供給すること
ができる。
【0082】図13は、本発明の発振器における、バッ
ファ回路の前段に分周回路を備えた駆動回路73bとそ
の周辺回路の構成図である。図13に示すようにバッフ
ァ回路77の前段に設けた分周回路87の分周比をN2
とし、この分周比N2をメモリ回路75に書き込んでお
けば、制御回路はメモリ回路75に書き込まれた分周比
N2にしたがって分周回路87の分周比を制御する。し
たがって、発振回路71から出力されたクロック信号の
周波数は分周回路87によって1/N2に分周されてバ
ッファ回路77に供給される。このようにして1台の発
振器で数種類の発振周波数を用意することができる。な
お、図13の駆動回路の場合においても、周波数だけで
なく、出力波形の負荷駆動能力および波形特性も可変で
きる。
ファ回路の前段に分周回路を備えた駆動回路73bとそ
の周辺回路の構成図である。図13に示すようにバッフ
ァ回路77の前段に設けた分周回路87の分周比をN2
とし、この分周比N2をメモリ回路75に書き込んでお
けば、制御回路はメモリ回路75に書き込まれた分周比
N2にしたがって分周回路87の分周比を制御する。し
たがって、発振回路71から出力されたクロック信号の
周波数は分周回路87によって1/N2に分周されてバ
ッファ回路77に供給される。このようにして1台の発
振器で数種類の発振周波数を用意することができる。な
お、図13の駆動回路の場合においても、周波数だけで
なく、出力波形の負荷駆動能力および波形特性も可変で
きる。
【0083】図14は、本発明の発振器における、周波
数を逓倍化するPLL回路および分周器を備えた駆動回
路73cとその周辺回路の構成を示すブロック図であ
る。図14に示す駆動回路73cは、図12の駆動回路
73aと同様の電圧制御回路76およびバッファ回路7
7の構成に加えて、位相比較器81、LPF(Low Pass
Filter)82、VCO(Voltage Controlled Oscillato
r:電圧制御型発振回路)83、および帰還分周器84
からなるPLL回路85と、分周器86とが付加された
構成となっている。この駆動回路73cは、PLL回路
85における周波数の逓倍機能に加えて、分周器86に
おける周波数の分周機能を含むので、周波数の調整範囲
を広く取ることができる。なお、PLL回路85は周知
の技術であるのでその動作の説明は省略する。
数を逓倍化するPLL回路および分周器を備えた駆動回
路73cとその周辺回路の構成を示すブロック図であ
る。図14に示す駆動回路73cは、図12の駆動回路
73aと同様の電圧制御回路76およびバッファ回路7
7の構成に加えて、位相比較器81、LPF(Low Pass
Filter)82、VCO(Voltage Controlled Oscillato
r:電圧制御型発振回路)83、および帰還分周器84
からなるPLL回路85と、分周器86とが付加された
構成となっている。この駆動回路73cは、PLL回路
85における周波数の逓倍機能に加えて、分周器86に
おける周波数の分周機能を含むので、周波数の調整範囲
を広く取ることができる。なお、PLL回路85は周知
の技術であるのでその動作の説明は省略する。
【0084】図14に示す駆動回路73cのように、バ
ッファ回路77の前段にPLL回路85や分周器86を
配置することにより、駆動回路73cの出力端子OUT
より外部に供給されるクロック信号の周波数を可変する
ことができる。たとえば、PLL回路85の帰還分周器
84の分周比をN1、分周器86の分周比をMとして、
N1,Mの値をメモリ回路75に書き込む。そして、制
御回路74がメモリ回路75に書き込まれたN1,Mの
値にしたがって、それぞれの分周器84,86のその分
周比N1,Mを設定すると、バッファ回路77の出力端
子OUTから所望の周波数のクロック信号を供給するこ
とができる。それぞれの分周器に分周比を設定すること
により、1台の発振器で数種類の発振周波数を用意する
ことができる。もちろん、図14の駆動回路の場合は、
周波数のみでなく、出力波形の負荷駆動能力および波形
特性も可変できる。
ッファ回路77の前段にPLL回路85や分周器86を
配置することにより、駆動回路73cの出力端子OUT
より外部に供給されるクロック信号の周波数を可変する
ことができる。たとえば、PLL回路85の帰還分周器
84の分周比をN1、分周器86の分周比をMとして、
N1,Mの値をメモリ回路75に書き込む。そして、制
御回路74がメモリ回路75に書き込まれたN1,Mの
値にしたがって、それぞれの分周器84,86のその分
周比N1,Mを設定すると、バッファ回路77の出力端
子OUTから所望の周波数のクロック信号を供給するこ
とができる。それぞれの分周器に分周比を設定すること
により、1台の発振器で数種類の発振周波数を用意する
ことができる。もちろん、図14の駆動回路の場合は、
周波数のみでなく、出力波形の負荷駆動能力および波形
特性も可変できる。
【0085】図15は、本発明の発振器における出力駆
動回路にスタンバイ機能を付加した回路の構成図であ
る。スタンバイ機能として駆動回路73の前段にスタン
バイ回路88が付加されたものであり、たとえば、図1
2の駆動回路73aにおけるバッファ回路77の前段に
スタンバイ回路88が付加された構成である。図15に
おいて、発振回路71より、スタンバイ回路88を介し
て駆動回路73へクロック信号が供給されているとき、
外部からI/O端子にスタンバイ信号BSTが入力され
ると、制御回路74はスタンバイ回路88のゲートを遮
断する。これによって、駆動回路73へのクロック信号
は遮断される。たとえば、携帯電話機の待機/使用モー
ドに応じてスタンバイ信号を送信/停止すれば、スタン
バイ回路88をOFF/ONすることができる。これに
よって、携帯電話機の待機時にスタンバイ回路88へス
タンバイ信号を送信して、駆動回路73(73a、73
b,73c,…)の動作を停止させれば待機時における
省電力化を図ることができる。
動回路にスタンバイ機能を付加した回路の構成図であ
る。スタンバイ機能として駆動回路73の前段にスタン
バイ回路88が付加されたものであり、たとえば、図1
2の駆動回路73aにおけるバッファ回路77の前段に
スタンバイ回路88が付加された構成である。図15に
おいて、発振回路71より、スタンバイ回路88を介し
て駆動回路73へクロック信号が供給されているとき、
外部からI/O端子にスタンバイ信号BSTが入力され
ると、制御回路74はスタンバイ回路88のゲートを遮
断する。これによって、駆動回路73へのクロック信号
は遮断される。たとえば、携帯電話機の待機/使用モー
ドに応じてスタンバイ信号を送信/停止すれば、スタン
バイ回路88をOFF/ONすることができる。これに
よって、携帯電話機の待機時にスタンバイ回路88へス
タンバイ信号を送信して、駆動回路73(73a、73
b,73c,…)の動作を停止させれば待機時における
省電力化を図ることができる。
【0086】図16は、図11に示す本発明の多出力発
振器にスタンバイ回路88を設けた場合の構成を示すブ
ロック図である。図16の発振器61の出力駆動回路
(出力駆動手段)72において、複数の駆動回路(駆動
手段)を備え、駆動回路(第1の駆動手段)73a、駆
動回路(第2の駆動手段)73b、および駆動回路(第
3の駆動手段)73cから、それぞれ異なった周波数、
負荷駆動能力、および波形特性のクロック信号が出力さ
れる。そして、スタンバイ信号BSTがI/O端子から
入力されると、制御回路74は、スタンバイ回路88の
ゲートを遮断する。
振器にスタンバイ回路88を設けた場合の構成を示すブ
ロック図である。図16の発振器61の出力駆動回路
(出力駆動手段)72において、複数の駆動回路(駆動
手段)を備え、駆動回路(第1の駆動手段)73a、駆
動回路(第2の駆動手段)73b、および駆動回路(第
3の駆動手段)73cから、それぞれ異なった周波数、
負荷駆動能力、および波形特性のクロック信号が出力さ
れる。そして、スタンバイ信号BSTがI/O端子から
入力されると、制御回路74は、スタンバイ回路88の
ゲートを遮断する。
【0087】図16に示す出力駆動回路72は、図12
に示すような駆動回路73aに、スタンバイ回路88a
を付加した構成となっている。したがって、駆動回路7
3aは、スタンバイ回路88aを介して発振回路71か
らの発振信号を入力し、出力端子OUT1よりRF部6
2へ図5(a)に示すような正弦波状のクロック信号を
供給する。つまり、メモリ回路75に所望の制御データ
を書き込むことによって、駆動回路73aにおいて、所
望の負荷駆動能力(振幅)、波形特性(デューティ比、
スルーレート)が設定される。これにより、駆動回路7
3aの出力端子OUT1よりRF部62へ、最適な負荷
駆動能力(振幅)、波形特性(デューティ比、スルーレ
ート)のクロック信号を供給することができる。また、
携帯電話機の待機時には、図示しないI/O端子からス
タンバイ信号BSTが入力されると、制御回路74は、
遮断信号を駆動回路73aの前段に設けられたスタンバ
イ回路88aに供給し、駆動回路73aは動作を停止す
る。よって、携帯電話機の待機時における省電力化を図
ることができる。
に示すような駆動回路73aに、スタンバイ回路88a
を付加した構成となっている。したがって、駆動回路7
3aは、スタンバイ回路88aを介して発振回路71か
らの発振信号を入力し、出力端子OUT1よりRF部6
2へ図5(a)に示すような正弦波状のクロック信号を
供給する。つまり、メモリ回路75に所望の制御データ
を書き込むことによって、駆動回路73aにおいて、所
望の負荷駆動能力(振幅)、波形特性(デューティ比、
スルーレート)が設定される。これにより、駆動回路7
3aの出力端子OUT1よりRF部62へ、最適な負荷
駆動能力(振幅)、波形特性(デューティ比、スルーレ
ート)のクロック信号を供給することができる。また、
携帯電話機の待機時には、図示しないI/O端子からス
タンバイ信号BSTが入力されると、制御回路74は、
遮断信号を駆動回路73aの前段に設けられたスタンバ
イ回路88aに供給し、駆動回路73aは動作を停止す
る。よって、携帯電話機の待機時における省電力化を図
ることができる。
【0088】また、図16に示す出力駆動回路72は、
図13に示す分周回路87が付加された駆動回路73b
に、さらに、スタンバイ回路88bを付加した構成とな
っている。駆動回路73bは、スタンバイ回路88bを
介して発振回路71からの発振信号を入力し、出力端子
OUT1よりCPU63へ図5(b)に示すような矩形
波状のクロック信号を供給する。つまり、メモリ回路7
5に所望の制御データを書き込むことによって、駆動回
路73bにおいては、所望の負荷駆動能力(振幅)、波
形特性(デューティ比、スルーレート)、および周波数
が設定される。これにより、駆動回路73bの出力端子
OUT2よりCPU63へ、最適な負荷駆動能力(振
幅)、波形特性(デューティ比、スルーレート)、およ
び周波数のクロック信号を供給することができる。ま
た、携帯電話機の待機時には、図示しないI/O端子よ
りスタンバイ信号が入力されると、制御回路74は、ス
タンバイ回路88bに遮断信号を供給し、駆動回路73
bは動作を停止する。よって、携帯電話機の待機時にお
ける省電力化を図ることができる。
図13に示す分周回路87が付加された駆動回路73b
に、さらに、スタンバイ回路88bを付加した構成とな
っている。駆動回路73bは、スタンバイ回路88bを
介して発振回路71からの発振信号を入力し、出力端子
OUT1よりCPU63へ図5(b)に示すような矩形
波状のクロック信号を供給する。つまり、メモリ回路7
5に所望の制御データを書き込むことによって、駆動回
路73bにおいては、所望の負荷駆動能力(振幅)、波
形特性(デューティ比、スルーレート)、および周波数
が設定される。これにより、駆動回路73bの出力端子
OUT2よりCPU63へ、最適な負荷駆動能力(振
幅)、波形特性(デューティ比、スルーレート)、およ
び周波数のクロック信号を供給することができる。ま
た、携帯電話機の待機時には、図示しないI/O端子よ
りスタンバイ信号が入力されると、制御回路74は、ス
タンバイ回路88bに遮断信号を供給し、駆動回路73
bは動作を停止する。よって、携帯電話機の待機時にお
ける省電力化を図ることができる。
【0089】また、図16に示す出力駆動回路72は、
図14に示すPLL回路85および分周回路86を付加
した駆動回路73cに、さらに、スタンバイ回路88c
を付加して構成される。したがって、駆動回路73c
は、スタンバイ回路88cを介して発振回路71からの
発振信号を入力し、出力端子OUT3よりディジタル回
路89へ図5(c)に示すような矩形波状のクロック信
号を供給する。つまり、メモリ回路75に所望の制御デ
ータを書き込み制御回路74の制御によって、駆動回路
73cにおいて、所望の負荷駆動能力(振幅)、波形特
性(デューティ比、スルーレート)、および周波数が設
定される。これにより、駆動回路73cの出力端子OU
T3よりディジタル回路89へ、最適な負荷駆動能力
(振幅)、波形特性(デューティ比、スルーレート)、
および周波数のクロック信号を供給することができる。
また、携帯電話機の待機時には、図示しないI/O端子
からスタンバイ信号が入力されると、制御回路74は、
スタンバイ回路88cに遮断信号を供給し、駆動回路7
3cは動作を停止する。よって、携帯電話機の待機時に
おける省電力化を図ることができる。
図14に示すPLL回路85および分周回路86を付加
した駆動回路73cに、さらに、スタンバイ回路88c
を付加して構成される。したがって、駆動回路73c
は、スタンバイ回路88cを介して発振回路71からの
発振信号を入力し、出力端子OUT3よりディジタル回
路89へ図5(c)に示すような矩形波状のクロック信
号を供給する。つまり、メモリ回路75に所望の制御デ
ータを書き込み制御回路74の制御によって、駆動回路
73cにおいて、所望の負荷駆動能力(振幅)、波形特
性(デューティ比、スルーレート)、および周波数が設
定される。これにより、駆動回路73cの出力端子OU
T3よりディジタル回路89へ、最適な負荷駆動能力
(振幅)、波形特性(デューティ比、スルーレート)、
および周波数のクロック信号を供給することができる。
また、携帯電話機の待機時には、図示しないI/O端子
からスタンバイ信号が入力されると、制御回路74は、
スタンバイ回路88cに遮断信号を供給し、駆動回路7
3cは動作を停止する。よって、携帯電話機の待機時に
おける省電力化を図ることができる。
【0090】従来の携帯電話機では、RF部、CPU、
USBやMPEGなどのディジタル回路、およびLCD
などの画像表示部それぞれの機能ブロックに対して、そ
れぞれ個別の発振器を使用してクロック信号を供給して
いた。しかし、本発明の多出力発振器を用いることによ
って、これまで複数個で構成されていた発振器を一つの
発振器に置き換えて実装スペースを省略することができ
るため、従来の発振器に比べて一段と小型化を図ること
ができる。また、発振器が1個に集約されたことによっ
て消費電流が低減されるので省電力化を図ることができ
る。さらに、携帯電話機の待機モード時には発振器の発
振を停止させることができるので、さらなる省電力化を
図ることができる。この結果、電池の消耗を抑えること
ができるので極めて使い勝手のよい携帯電話機を実現す
ることができる。尚、本実施形態においては、1つの駆
動回路73ごとに1つのスタンバイ回路88を設けた場
合について説明したが、1つのスタンバイ回路88のゲ
ートを遮断して、3つの駆動回路73に供給される信号
を同時に遮断することもできる。これにより、スタンバ
イ回路が一定削減され、回路規模を削減することも可能
である。
USBやMPEGなどのディジタル回路、およびLCD
などの画像表示部それぞれの機能ブロックに対して、そ
れぞれ個別の発振器を使用してクロック信号を供給して
いた。しかし、本発明の多出力発振器を用いることによ
って、これまで複数個で構成されていた発振器を一つの
発振器に置き換えて実装スペースを省略することができ
るため、従来の発振器に比べて一段と小型化を図ること
ができる。また、発振器が1個に集約されたことによっ
て消費電流が低減されるので省電力化を図ることができ
る。さらに、携帯電話機の待機モード時には発振器の発
振を停止させることができるので、さらなる省電力化を
図ることができる。この結果、電池の消耗を抑えること
ができるので極めて使い勝手のよい携帯電話機を実現す
ることができる。尚、本実施形態においては、1つの駆
動回路73ごとに1つのスタンバイ回路88を設けた場
合について説明したが、1つのスタンバイ回路88のゲ
ートを遮断して、3つの駆動回路73に供給される信号
を同時に遮断することもできる。これにより、スタンバ
イ回路が一定削減され、回路規模を削減することも可能
である。
【0091】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、上記の第3の実施の形態において
は、発振器をモールド封止して構成する場合について述
べたが、図17に示すように、ワンチップIC78と圧
電振動子79をリッド80で封止したセラミックパッケ
ージ10’で構成した発振器としてもよい。
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、上記の第3の実施の形態において
は、発振器をモールド封止して構成する場合について述
べたが、図17に示すように、ワンチップIC78と圧
電振動子79をリッド80で封止したセラミックパッケ
ージ10’で構成した発振器としてもよい。
【0092】尚、図17においては、ワンチップIC7
8をワイヤボンディングにより基板に接続しているが、
フリップチップボンディング(FCB)を適用してもよ
い。また、上述した各実施の形態における発振回路とし
て、水晶発振回路、電圧制御型水晶発振回路、温度補償
型水晶発振回路の3種類の発振回路をそれぞれ用いた発
振器について説明したが、本発明の発振器はこれに限定
されるものではなく、例えば、抵抗とコンデンサで構成
されたRC発振回路、インダクタンスとコンデンサで構
成されたLC発振回路であってもよい。
8をワイヤボンディングにより基板に接続しているが、
フリップチップボンディング(FCB)を適用してもよ
い。また、上述した各実施の形態における発振回路とし
て、水晶発振回路、電圧制御型水晶発振回路、温度補償
型水晶発振回路の3種類の発振回路をそれぞれ用いた発
振器について説明したが、本発明の発振器はこれに限定
されるものではなく、例えば、抵抗とコンデンサで構成
されたRC発振回路、インダクタンスとコンデンサで構
成されたLC発振回路であってもよい。
【0093】また、上述した各実施の形態の発振回路お
いて、発振源として水晶振動子を本発明に適用する場合
について説明したが、本発明はこれに限定されるもので
はなく、例えば、圧電セラミック、リチウムタンタレー
ト、またはリチウムニオベイトなどからなる振動子であ
ってもよい。さらには、弾性表面波共振器(SAW:Su
rface Acoustic Wave共振子による共振器)を用いても
同様の効果が得られる。
いて、発振源として水晶振動子を本発明に適用する場合
について説明したが、本発明はこれに限定されるもので
はなく、例えば、圧電セラミック、リチウムタンタレー
ト、またはリチウムニオベイトなどからなる振動子であ
ってもよい。さらには、弾性表面波共振器(SAW:Su
rface Acoustic Wave共振子による共振器)を用いても
同様の効果が得られる。
【0094】
【発明の効果】以上説明したように、本発明の発振器に
よれば、ユ−ザが指定する所定の仕様に応じた出力波形
の波形特性を得るために、予め、電圧制御回路や駆動能
力調整部を制御するための制御データをメモリに記憶
し、記憶された制御データに基づいてユーザが所望する
出力波形の出力振幅、デューティ比、並びに、立ち上が
り時間及び立ち下がり時間のそれぞれの波形特性を調整
する。これにより、従来のように、開発工程においてユ
ーザの仕様に応じた何種類ものICを重複して開発し、
かつ製造しておく必要がなく、1種類のICで構成した
発振器を用意して、ユーザの仕様に応じてメモリへ所望
の制御データを書き込めばよい。また、ユーザの仕様に
応じて複数の発振器を製造する必要がなく、1種類の発
振器を製造すれば、発振器のバッファ回路からユーザの
所望する出力信号を供給することができるので、メーカ
側の生産管理および在庫管理が極めて簡素化される。
よれば、ユ−ザが指定する所定の仕様に応じた出力波形
の波形特性を得るために、予め、電圧制御回路や駆動能
力調整部を制御するための制御データをメモリに記憶
し、記憶された制御データに基づいてユーザが所望する
出力波形の出力振幅、デューティ比、並びに、立ち上が
り時間及び立ち下がり時間のそれぞれの波形特性を調整
する。これにより、従来のように、開発工程においてユ
ーザの仕様に応じた何種類ものICを重複して開発し、
かつ製造しておく必要がなく、1種類のICで構成した
発振器を用意して、ユーザの仕様に応じてメモリへ所望
の制御データを書き込めばよい。また、ユーザの仕様に
応じて複数の発振器を製造する必要がなく、1種類の発
振器を製造すれば、発振器のバッファ回路からユーザの
所望する出力信号を供給することができるので、メーカ
側の生産管理および在庫管理が極めて簡素化される。
【0095】また、発振器を構成するトランジスタの製
造バラツキや、発振器にユーザの負荷回路が接続される
ことによる出力信号の波形変動があっても、あらかじ
め、それらを考慮して出力波形を所望のデューティ比に
調整しておけば、ユーザが所望する設計上のデューティ
比を得ることができる。
造バラツキや、発振器にユーザの負荷回路が接続される
ことによる出力信号の波形変動があっても、あらかじ
め、それらを考慮して出力波形を所望のデューティ比に
調整しておけば、ユーザが所望する設計上のデューティ
比を得ることができる。
【0096】また、本発明の発振器は多出力の発振器に
よって構成され、それぞれの出力端子から、波形のデュ
ーティ比や立ち上がり/立ち下がり特性を表わすスルー
レートなどの波形特性、および振幅の異なるクロック信
号を出力することができる。したがって、たとえば、携
帯電話機のRF部、CPU、ディジタル回路、および画
像表示部などの異なる機能ブロックに対して、1個の発
振器からそれぞれ所望のクロック信号を送信することが
できる。しかも、記憶手段へ所望の制御データを書き込
むというソフト処理だけで、多出力の発振器から各機能
ごとのチップセットに対して、最適な波形特性や振幅や
周波数を有するクロック信号を送信することができる。
これによって、共通の発振器を用意して制御データの書
き換えを行うのみでカスタマイズされた発振器を実現す
ることができるので、発振器の在庫管理が極めて簡素化
される。さらに、一つの発振器で多機能なチップセット
に個別のクロック信号を送信することができるので、従
来の発振器に比べて一段と実装スペースの小型化を図る
ことができる。また、発振器が1個に集約されたことに
よって消費電流が低減されるので省電力化を図ることが
できる。
よって構成され、それぞれの出力端子から、波形のデュ
ーティ比や立ち上がり/立ち下がり特性を表わすスルー
レートなどの波形特性、および振幅の異なるクロック信
号を出力することができる。したがって、たとえば、携
帯電話機のRF部、CPU、ディジタル回路、および画
像表示部などの異なる機能ブロックに対して、1個の発
振器からそれぞれ所望のクロック信号を送信することが
できる。しかも、記憶手段へ所望の制御データを書き込
むというソフト処理だけで、多出力の発振器から各機能
ごとのチップセットに対して、最適な波形特性や振幅や
周波数を有するクロック信号を送信することができる。
これによって、共通の発振器を用意して制御データの書
き換えを行うのみでカスタマイズされた発振器を実現す
ることができるので、発振器の在庫管理が極めて簡素化
される。さらに、一つの発振器で多機能なチップセット
に個別のクロック信号を送信することができるので、従
来の発振器に比べて一段と実装スペースの小型化を図る
ことができる。また、発振器が1個に集約されたことに
よって消費電流が低減されるので省電力化を図ることが
できる。
【図1】 本発明の第1の実施の形態における水晶発振
器の構成を示すブロック図である。
器の構成を示すブロック図である。
【図2】 (a)は1段の駆動能力調整部で構成された
バッファ回路、(b)はそのバッファ回路の駆動能力の
動作状態に対応する論理図である。
バッファ回路、(b)はそのバッファ回路の駆動能力の
動作状態に対応する論理図である。
【図3】 (a)は3段の駆動能力調整部で構成された
バッファ回路、(b)はそのバッファ回路の駆動能力ご
との動作状態に対応する論理図である。
バッファ回路、(b)はそのバッファ回路の駆動能力ご
との動作状態に対応する論理図である。
【図4】 (a)は電圧制御回路の一例を示す具体的な
回路図であり、(b)は電圧制御回路の各動作モードに
対応する論理図である。
回路図であり、(b)は電圧制御回路の各動作モードに
対応する論理図である。
【図5】 (a)は携帯電話装置で用いられる出力波形
図、(b)は一般の電子機器で用いられるディジタル回
路における波形の立ち上がり特性及び立ち下がり特性が
調整される出力波形図、(c)は同じく出力振幅の特性
が調整される出力波形図である。
図、(b)は一般の電子機器で用いられるディジタル回
路における波形の立ち上がり特性及び立ち下がり特性が
調整される出力波形図、(c)は同じく出力振幅の特性
が調整される出力波形図である。
【図6】 本発明の第1の実施の形態における電圧制御
型発振回路又は温度補償型発振回路を用いた場合の発振
器の構成を示すブロック図である。
型発振回路又は温度補償型発振回路を用いた場合の発振
器の構成を示すブロック図である。
【図7】 本発明の第2の実施形態における出力波形の
デューティ比の可変方法を説明する図である。
デューティ比の可変方法を説明する図である。
【図8】 本発明の水晶発振器における出力信号の振
幅、デューティ比、および立ち上がり/立ち下がり時間
を調整する場合のバッファ回路の構成の一例を示すブロ
ック図である。
幅、デューティ比、および立ち上がり/立ち下がり時間
を調整する場合のバッファ回路の構成の一例を示すブロ
ック図である。
【図9】 本発明における発振器をプラスチックパッケ
ージで構成した場合の構造図である。
ージで構成した場合の構造図である。
【図10】 本発明における発振器を用いた多機能な携
帯電話機の構成を示すブロック図である。
帯電話機の構成を示すブロック図である。
【図11】 図10に示す携帯電話機に用いられる本発
明の多出力発振器の構成を示すブロック図である。
明の多出力発振器の構成を示すブロック図である。
【図12】 図11に示す本発明の発振器における1つ
の駆動回路とその周辺回路の構成を示すブロック図であ
る。
の駆動回路とその周辺回路の構成を示すブロック図であ
る。
【図13】 本発明の発振器におけるバッファ回路の前
段に分周回路を備えた駆動回路とその周辺回路の構成図
である。
段に分周回路を備えた駆動回路とその周辺回路の構成図
である。
【図14】 本発明の発振器におけるPLL回路および
分周器を備えた駆動回路とその周辺回路の構成を示すブ
ロック図である。
分周器を備えた駆動回路とその周辺回路の構成を示すブ
ロック図である。
【図15】 本発明の発振器における出力駆動回路にス
タンバイ機能を付加した回路の構成図である。
タンバイ機能を付加した回路の構成図である。
【図16】 図11に示す本発明の多出力発振器にスタ
ンバイ回路を設けた場合の構成を示すブロック図であ
る。
ンバイ回路を設けた場合の構成を示すブロック図であ
る。
【図17】 本発明における発振器をセラミックパッケ
ージで構成した場合の構造図である。
ージで構成した場合の構造図である。
【図18】 従来技術における水晶発振器の具体的な回
路図である。
路図である。
【図19】 図18の水晶発振器から出力される用途に
応じた発振出力の波形図である。
応じた発振出力の波形図である。
【図20】 従来技術における水晶発振器の駆動回路を
複数段並列に接続して出力駆動回路を構成した場合の回
路図である。
複数段並列に接続して出力駆動回路を構成した場合の回
路図である。
1…水晶発振器、2…電圧制御型水晶発振器(VCX
O)、3…温度補償型水晶発振器(TCXO)、4…イ
ンバータ型発振回路、5,100,101,…,10n
…出力駆動回路、6…電圧制御型発振回路、7…温度補
償型発振回路、10…プラスチックパケージ、10’…
セラミックパケージ、20…駆動用インバータ回路、2
1〜23,41〜44…駆動能力調整部、51,51
a,51b,51c…バッファ回路、52…電圧制御回
路、53…制御回路、54…メモリ回路、61…発振
器、62…RF部、63…CPU、64…USB、65
…MPEG、66…LCD、67…モジュレータ・コー
デック、68…バス、69…ROM、70…RAM、7
1…発振回路、72…出力駆動回路、73,73a、7
3b、73c…駆動回路、74…制御回路、75…メモ
リ回路、76…電圧制御回路、77…バッファ回路、7
8…ワンチップIC、79…圧電振動子、80…リッ
ド、81…位相比較器、82…LPF、83…VCO、
84…帰還分周器、85…PLL回路、86…分周器、
87…分周回路、88,88a,88b,88c…スタ
ンバイ回路、89…ディジタル回路、90…携帯電話
機、INV1…CMOSインバータ回路、X…水晶振動
子、R1,R33〜R36…抵抗、C1,C2…コンデ
ンサ、OUT…出力端子、I/O…入出力端子、Vdd
…電源電圧供給端子、Vd,Vcnt,Vm…制御デー
タ、Vdd1…電源電圧,Vdd2…出力電圧。
O)、3…温度補償型水晶発振器(TCXO)、4…イ
ンバータ型発振回路、5,100,101,…,10n
…出力駆動回路、6…電圧制御型発振回路、7…温度補
償型発振回路、10…プラスチックパケージ、10’…
セラミックパケージ、20…駆動用インバータ回路、2
1〜23,41〜44…駆動能力調整部、51,51
a,51b,51c…バッファ回路、52…電圧制御回
路、53…制御回路、54…メモリ回路、61…発振
器、62…RF部、63…CPU、64…USB、65
…MPEG、66…LCD、67…モジュレータ・コー
デック、68…バス、69…ROM、70…RAM、7
1…発振回路、72…出力駆動回路、73,73a、7
3b、73c…駆動回路、74…制御回路、75…メモ
リ回路、76…電圧制御回路、77…バッファ回路、7
8…ワンチップIC、79…圧電振動子、80…リッ
ド、81…位相比較器、82…LPF、83…VCO、
84…帰還分周器、85…PLL回路、86…分周器、
87…分周回路、88,88a,88b,88c…スタ
ンバイ回路、89…ディジタル回路、90…携帯電話
機、INV1…CMOSインバータ回路、X…水晶振動
子、R1,R33〜R36…抵抗、C1,C2…コンデ
ンサ、OUT…出力端子、I/O…入出力端子、Vdd
…電源電圧供給端子、Vd,Vcnt,Vm…制御デー
タ、Vdd1…電源電圧,Vdd2…出力電圧。
フロントページの続き
Fターム(参考) 5J079 AA04 BA32 BA37 EA01 FA04
FB03 FB11 FB35 FB39 FB46
FB48 GA09
5J106 AA04 CC01 CC21 CC41 CC52
DD01 DD33 FF03 FF07 GG19
KK19
Claims (10)
- 【請求項1】 所定の周波数の発振波形の信号を出力す
る発振回路と、前記発振波形の信号を入力して所望の波
形特性を有する出力波形のクロック信号を出力する出力
駆動手段とを備え、 前記出力駆動手段は、 前記出力波形の波形特性を調整するための制御データを
記憶する記憶手段と、 前記記憶手段に格納された前記制御データを抽出し、前
記出力波形の波形特性調整用として前記制御データを出
力する制御手段と、 外部から第1の電源電圧を入力し、前記制御データに基
づいて前記出力波形の出力振幅を規定する第2の電源電
圧を生成して出力する電圧制御手段と、 前記発振波形の信号及び前記第2の電源電圧をそれぞれ
入力し、前記制御データに基づいて前記出力波形の波形
特性を調整して外部にクロック信号を出力するバッファ
回路とを備えることを特徴とする発振器。 - 【請求項2】 前記バッファ回路は、 前記発振波形の信号と前記第2の電源電圧とをそれぞれ
入力し、前記出力波形の出力振幅を調整したクロック信
号を外部に出力する出力手段と、 前記発振波形の信号と前記第2の電源電圧とをそれぞれ
入力し、前記制御データに基づいて前記出力波形の波形
特性を調整して外部にクロック信号を出力させる複数の
駆動能力調整手段と、 それぞれの駆動能力調整手段から外部に出力されるクロ
ック信号を前記制御データに基づいて選択するスイッチ
手段とを備え前記制御データに基づいて、選択された少
なくとも1つの前記スイッチ手段を動作させて前記出力
波形の波形特性を調整することを特徴とする請求項1に
記載の発振器。 - 【請求項3】 前記バッファ回路は、 前記制御データに基づいて、選択された少なくとも1つ
の前記駆動能力調整手段とこれに対応する前記スイッチ
手段とをそれぞれ同時に動作させることを特徴とする請
求項2に記載の発振器。 - 【請求項4】 前記電圧制御手段は、前記制御手段から
供給される制御データに基づいて、前記電圧制御手段内
に備える複数の抵抗を選択することによって前記第2の
電源電圧を発生することを特徴とする請求項1に記載の
発振器。 - 【請求項5】 前記出力駆動手段は、 前記電圧制御手段と前記バッファ回路とにより構成さ
れ、所望の波形特性を有する出力波形のクロック信号を
出力する駆動手段を複数備え、 前記制御手段は、前記記憶手段に記憶されている制御デ
ータに基づいて、前記各駆動手段にそれぞれ所望の波形
特性を有する出力波形のクロック信号を出力させること
を特徴とする請求項1乃至請求項4の何れかに記載の発
振器。 - 【請求項6】 複数の前記駆動手段のうち少なくとも1
つの駆動手段は、出力されるクロック信号の周波数を分
周する分周回路を備えることを特徴とする請求項5に記
載の発振器。 - 【請求項7】 複数の前記駆動手段のうち少なくとも1
つの駆動手段は、出力されるクロック信号の周波数を逓
倍化するPLL回路を備えることを特徴とする請求項5
または請求項6に記載の発振器。 - 【請求項8】 前記出力駆動手段は、待機モードのとき
に前記発振回路から供給される発振信号を遮断するスタ
ンバイ回路をさらに備えることを特徴とする請求項5乃
至請求項7の何れかに記載の発振器。 - 【請求項9】 前記出力駆動手段が備える複数の駆動手
段は、 前記記憶手段に記憶されている制御データに基づいて、
所望の波形特性を有する出力波形のクロック信号を出力
する第1の駆動手段と、 前記記憶手段に記憶されている制御データに基づいて、
所望の波形特性を有する出力波形のクロック信号を出力
すると共に、前記クロック信号の周波数を逓倍化するP
LL回路とを備える第2の駆動手段と、 前記記憶手段に記憶されている制御データに基づいて、
所望の波形特性を有する出力波形のクロック信号を出力
すると共に、前記クロック信号の周波数を分周する分周
回路とを備える第3の駆動手段と、 待機モードの時に前記発振回路から第1乃至第3の駆動
手段に供給される発振信号をそれぞれ遮断するスタンバ
イ回路とを備えることを特徴とする請求項5に記載の発
振器。 - 【請求項10】 請求項1乃至請求項9のいずれか1項
に記載の発振器を内蔵し、前記発振器の出力クロック信
号に基づいて動作することを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002280919A JP2003338710A (ja) | 2001-11-02 | 2002-09-26 | 発振器およびこれを用いた電子機器 |
US10/281,889 US6927641B2 (en) | 2001-11-02 | 2002-10-28 | Oscillator and electronic device using the same |
CN02149908.XA CN1228916C (zh) | 2001-11-02 | 2002-11-01 | 振荡器及使用该振荡器的电子仪器 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-338044 | 2001-11-02 | ||
JP2001338044 | 2001-11-02 | ||
JP2002-66132 | 2002-03-11 | ||
JP2002066132 | 2002-03-11 | ||
JP2002280919A JP2003338710A (ja) | 2001-11-02 | 2002-09-26 | 発振器およびこれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003338710A true JP2003338710A (ja) | 2003-11-28 |
Family
ID=27347779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002280919A Withdrawn JP2003338710A (ja) | 2001-11-02 | 2002-09-26 | 発振器およびこれを用いた電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6927641B2 (ja) |
JP (1) | JP2003338710A (ja) |
CN (1) | CN1228916C (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319628A (ja) * | 2005-05-12 | 2006-11-24 | Nec Electronics Corp | 発振回路および発振回路を備える半導体装置 |
JP2007184809A (ja) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | 発振装置 |
JP2007259052A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 水晶発振器 |
JP2008515294A (ja) * | 2004-09-24 | 2008-05-08 | サイプレス セミコンダクター コーポレーション | 不揮発性プログラマブル水晶発振回路 |
JP2010016513A (ja) * | 2008-07-02 | 2010-01-21 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2011109227A (ja) * | 2009-11-13 | 2011-06-02 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
JP2012074797A (ja) * | 2010-09-28 | 2012-04-12 | Nippon Dempa Kogyo Co Ltd | 多出力水晶発振器 |
JP2012199631A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 回路装置及び電子機器 |
JP2012235208A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Crystal Device Corp | 水晶発振器 |
JP2013031083A (ja) * | 2011-07-29 | 2013-02-07 | Kyocera Crystal Device Corp | 発振器、半導体部品及び電子機器 |
JP2015207856A (ja) * | 2014-04-18 | 2015-11-19 | セイコーエプソン株式会社 | 半導体集積回路、発振器、電子機器及び移動体 |
US10476493B2 (en) | 2015-10-30 | 2019-11-12 | Seiko Epson Corporation | Buffer circuit, semiconductor integrated circuit device, oscillator, electronic apparatus, and base station |
US11990869B2 (en) | 2020-12-28 | 2024-05-21 | Seiko Epson Corporation | Circuit device and oscillator |
US12034405B2 (en) | 2020-12-28 | 2024-07-09 | Seiko Epson Corporation | Circuit device and oscillator |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7845063B2 (en) | 2002-03-06 | 2010-12-07 | Piedek Technical Laboratory | Quartz crystal unit and method for manufacturing a quartz crystal unit and electronic apparatus |
US10284143B2 (en) | 2002-03-06 | 2019-05-07 | Piedek Technical Laboratory | Quartz crystal unit, quartz crystal oscillator and electronic apparatus |
US7528682B2 (en) * | 2002-03-06 | 2009-05-05 | Piedek Technical Laboratory | Electronic apparatus having display portion and oscillator and manufacturing method of the same |
TWI222797B (en) * | 2003-07-01 | 2004-10-21 | Benq Corp | Compensation method and device of the voltage-controlled crystal oscillator in mobile unit |
JP3872779B2 (ja) * | 2003-08-04 | 2007-01-24 | Necエレクトロニクス株式会社 | 発振回路および半導体集積回路装置 |
JP2005064879A (ja) * | 2003-08-13 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 発振回路および発振安定化方法 |
CN100458906C (zh) * | 2004-02-20 | 2009-02-04 | 三星电子株式会社 | 脉冲补偿器、显示装置及驱动该显示装置的方法 |
KR101056374B1 (ko) * | 2004-02-20 | 2011-08-11 | 삼성전자주식회사 | 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의구동방법 |
JP4259485B2 (ja) * | 2005-04-28 | 2009-04-30 | エプソントヨコム株式会社 | 圧電発振回路 |
JP2007043339A (ja) * | 2005-08-01 | 2007-02-15 | Epson Toyocom Corp | 水晶発振器 |
US7558086B2 (en) * | 2006-06-28 | 2009-07-07 | Zippy Technology Corp. | Inverter control circuit with a resonant frequency modulation function |
DE102007024532B4 (de) * | 2006-06-29 | 2015-10-15 | Mediatek Inc. | Kommunikationssystem und Verfahren zur Bereitstellung eines Oszillationssignals |
US7902926B2 (en) * | 2006-06-29 | 2011-03-08 | Mediatek Inc. | Communication system and oscillation signal provision method |
US7656235B2 (en) * | 2006-06-29 | 2010-02-02 | Mediatek Inc. | Communication system and oscillation signal provision method |
US7925463B2 (en) * | 2008-02-01 | 2011-04-12 | Broadcom Corporation | Method and system for compensating temperature readings from a temperature sensing crystal integrated circuit |
JP4524326B2 (ja) * | 2008-05-13 | 2010-08-18 | 日本電波工業株式会社 | 水晶発振器 |
TW201225540A (en) * | 2010-12-14 | 2012-06-16 | Askey Computer Corp | Multiple-output clock source signal generator |
JP2012257183A (ja) * | 2011-06-10 | 2012-12-27 | Mitsumi Electric Co Ltd | 発振回路 |
CN102332864B (zh) * | 2011-09-29 | 2013-09-25 | 北京经纬恒润科技有限公司 | 一种正弦波振荡电路 |
CN103166674A (zh) * | 2011-12-14 | 2013-06-19 | 无锡国科微纳传感网科技有限公司 | 一种信号频率的校正方法和装置 |
US8797110B2 (en) * | 2012-07-26 | 2014-08-05 | Qualcomm Incorporated | Buffer input impedance compensation in a reference clock signal buffer |
JP2015080070A (ja) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
CN104660226B (zh) * | 2013-11-22 | 2019-04-12 | 苏州普源精电科技有限公司 | 一种具有门控猝发功能的信号发生器 |
US9634676B2 (en) * | 2015-07-01 | 2017-04-25 | Qualcomm Incorporated | Circuits and methods providing clock frequency adjustment in response to supply voltage changes |
CN105515532B (zh) * | 2015-11-30 | 2018-04-13 | 北京机械设备研究所 | 一种低畸变正弦波发生电路 |
JP2017194789A (ja) * | 2016-04-19 | 2017-10-26 | ローム株式会社 | クロック発生装置、電子回路、集積回路、及び電気機器 |
US10171033B2 (en) * | 2016-11-03 | 2019-01-01 | Intel Corporation | Crystal oscillator interconnect architecture with noise immunity |
JP7404632B2 (ja) * | 2019-03-28 | 2023-12-26 | セイコーエプソン株式会社 | 出力回路、回路装置、発振器、電子機器及び移動体 |
JP7238553B2 (ja) * | 2019-04-02 | 2023-03-14 | セイコーエプソン株式会社 | Lvdsドライバー回路、集積回路装置、発振器、電子機器及び移動体 |
CN114594817B (zh) * | 2020-12-07 | 2023-10-27 | 中移物联网有限公司 | 一种输入输出芯片驱动能力的调节电路及方法 |
CN116996045A (zh) * | 2022-04-26 | 2023-11-03 | 长鑫存储技术有限公司 | 信号产生器和存储器 |
US11703905B1 (en) | 2022-04-26 | 2023-07-18 | Changxin Memory Technologies, Inc. | Clock generation circuit, equidistant four-phase signal generation method, and memory |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03103614A (ja) | 1989-09-16 | 1991-04-30 | Canon Inc | すべり軸受 |
JPH03262322A (ja) | 1990-03-13 | 1991-11-22 | Seiko Epson Corp | 半導体素子 |
JPH04167615A (ja) | 1990-10-26 | 1992-06-15 | Seiko Epson Corp | 半導体装置 |
JPH07154146A (ja) | 1993-11-30 | 1995-06-16 | Nippon Precision Circuits Kk | 発振用集積回路および発振回路 |
US6166609A (en) * | 1997-04-14 | 2000-12-26 | Seiko Epson Corporation | Oscillator circuit supplied with optimal power voltage according to oscillator output |
JP3721901B2 (ja) | 1999-11-26 | 2005-11-30 | 松下電器産業株式会社 | 多出力発振装置 |
-
2002
- 2002-09-26 JP JP2002280919A patent/JP2003338710A/ja not_active Withdrawn
- 2002-10-28 US US10/281,889 patent/US6927641B2/en not_active Expired - Lifetime
- 2002-11-01 CN CN02149908.XA patent/CN1228916C/zh not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008515294A (ja) * | 2004-09-24 | 2008-05-08 | サイプレス セミコンダクター コーポレーション | 不揮発性プログラマブル水晶発振回路 |
JP2006319628A (ja) * | 2005-05-12 | 2006-11-24 | Nec Electronics Corp | 発振回路および発振回路を備える半導体装置 |
JP2007184809A (ja) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | 発振装置 |
JP2007259052A (ja) * | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | 水晶発振器 |
JP2010016513A (ja) * | 2008-07-02 | 2010-01-21 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2011109227A (ja) * | 2009-11-13 | 2011-06-02 | Nippon Dempa Kogyo Co Ltd | 水晶発振器 |
JP2012074797A (ja) * | 2010-09-28 | 2012-04-12 | Nippon Dempa Kogyo Co Ltd | 多出力水晶発振器 |
JP2012199631A (ja) * | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 回路装置及び電子機器 |
JP2012235208A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Crystal Device Corp | 水晶発振器 |
JP2013031083A (ja) * | 2011-07-29 | 2013-02-07 | Kyocera Crystal Device Corp | 発振器、半導体部品及び電子機器 |
JP2015207856A (ja) * | 2014-04-18 | 2015-11-19 | セイコーエプソン株式会社 | 半導体集積回路、発振器、電子機器及び移動体 |
US10476493B2 (en) | 2015-10-30 | 2019-11-12 | Seiko Epson Corporation | Buffer circuit, semiconductor integrated circuit device, oscillator, electronic apparatus, and base station |
US11990869B2 (en) | 2020-12-28 | 2024-05-21 | Seiko Epson Corporation | Circuit device and oscillator |
US12034405B2 (en) | 2020-12-28 | 2024-07-09 | Seiko Epson Corporation | Circuit device and oscillator |
Also Published As
Publication number | Publication date |
---|---|
CN1228916C (zh) | 2005-11-23 |
US6927641B2 (en) | 2005-08-09 |
US20030098749A1 (en) | 2003-05-29 |
CN1416215A (zh) | 2003-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003338710A (ja) | 発振器およびこれを用いた電子機器 | |
US6084483A (en) | Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit | |
US8201995B2 (en) | Method and system for a temperature sensing crystal integrated circuit with digital temperature output | |
JP3358619B2 (ja) | 温度補償型発振器、温度補償型発振器の制御方法及び無線通信装置 | |
JP3385811B2 (ja) | 半導体装置、マイクロコンピュータおよび電子機器 | |
CN1909362A (zh) | 石英振荡器 | |
JP2013207363A (ja) | 回路装置、発振装置及び電子機器 | |
JP5384959B2 (ja) | 電子回路 | |
CN107222209A (zh) | 数模混合锁相环 | |
JPWO2003021765A1 (ja) | 発振器及び通信機器 | |
US7579917B2 (en) | Output circuit for oscillator | |
US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
JP2003249844A (ja) | 可変遅延器,電圧制御発振器,pll回路 | |
US9634608B2 (en) | Crystal oscillation circuit and electronic timepiece | |
US20090058546A1 (en) | Oscillator circuit and electronic device having oscillator circuit | |
JP2002076771A (ja) | 電圧制御発振器、電圧制御発振器用icチップ、抵抗調整装置及び抵抗調整方法 | |
JP2001257534A (ja) | 水晶発振器 | |
US7375601B2 (en) | Dual-band oscillator | |
JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
JPWO2007097063A1 (ja) | 発振回路 | |
JP2006287765A (ja) | 水晶発振回路 | |
KR100881180B1 (ko) | 다양한 주파수에서 동작가능한 오실레이터 | |
JP2003224421A (ja) | 発振器とこれを用いた電子機器 | |
JP2008060840A (ja) | 2波切替型圧電発振器 | |
JP2590617B2 (ja) | 電圧制御圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |