JP2003338710A - 発振器およびこれを用いた電子機器 - Google Patents

発振器およびこれを用いた電子機器

Info

Publication number
JP2003338710A
JP2003338710A JP2002280919A JP2002280919A JP2003338710A JP 2003338710 A JP2003338710 A JP 2003338710A JP 2002280919 A JP2002280919 A JP 2002280919A JP 2002280919 A JP2002280919 A JP 2002280919A JP 2003338710 A JP2003338710 A JP 2003338710A
Authority
JP
Japan
Prior art keywords
output
circuit
waveform
oscillator
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002280919A
Other languages
English (en)
Inventor
Katsuyoshi Terasawa
克義 寺澤
Manabu Oka
学 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002280919A priority Critical patent/JP2003338710A/ja
Priority to US10/281,889 priority patent/US6927641B2/en
Priority to CN02149908.XA priority patent/CN1228916C/zh
Publication of JP2003338710A publication Critical patent/JP2003338710A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 出力波形の振幅、デューティ比、立ち上がり
／立ち下がりの波形特性を調整し、ユーザの仕様に応じ
たクロック信号を選択し供給できるようにする。さら
に、異なる周波数を出力する複数の端子を有し、それら
の出力波形も調整できるようにする。 【解決手段】 インバータ型発振回路４から得られた発
振信号は出力駆動回路５に入力される。出力駆動回路５
では、制御回路５３がメモリ回路５４に書き込まれた制
御データに基づいて電圧制御回路５２およびバッファ回
路５１を制御して、前記制御データに応じた出力波形の
振幅、デューティ比、および立ち上がり／立ち下がり特
性を有するクロック信号を生成する。出力駆動回路５を
複数の電圧制御回路およびバッファ回路で構成すること
によって、複数の出力端子よりそれぞれ異なる波形特性
のクロック信号を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、携帯電話機等の電
子機器に用いられる発振器およびこの発振器を使用した
電子機器に関し、特に、出力波形の波形特性や周波数を
任意に調整することができる発振器およびその発振器を
具備した電子機器に関する。さらに本発明は、複数の周
波数の出力波形をそれぞれ調整できる発振器およびその
発振器を具備した電子機器に関する。
【０００２】
【従来の技術】従来、マイクロコンピュータや携帯電話
機等の電子機器の基準クロック源として、周囲の温度や
電気素子の固有な特性に左右されず、安定した発振回路
として優れた温度補償型水晶発振器（Temperature Comp
ensated Crystal Oscillator：ＴＣＸＯ）などの水晶発
振器が使用されている。この水晶発振器に接続される負
荷回路は、その負荷容量が小容量から大容量までの広範
囲に亘って多くの種類が存在しており、また、これらの
負荷回路は水晶発振器を使用するユーザの用途によって
も異なっている。
【０００３】図１８は、従来より一般に用いられている
水晶発振器の一例である。この水晶発振器は、水晶振動
子Ｘを発振源とするインバータ型発振回路４で生成され
た発振信号が出力駆動回路１００で波形調整され、出力
端子ＯＵＴから所望の出力波形の信号が出力される。図
１９は、図１８の出力駆動回路の出力端子ＯＵＴから出
力される信号の出力波形である。図１９（ａ）は、携帯
電話機に使用されるクリップトサインと呼ばれる擬似正
弦波の信号であり、図１９（ｂ）は、一般的なディジタ
ル回路で使用される矩形波の信号である。また、図２０
は、発振回路の出力駆動回路１００，１０１，…，１０
ｎを複数段並列接続して構成した出力駆動回路の一例で
ある。
【０００４】図２０において、ユーザの指定する信号の
出力波形の仕様は、複数の出力駆動回路１００，１０
１，・・・，１０ｎの何れかまたは組み合わせによって決
定される。つまり、出力波形の仕様として、出力波形の
振幅、立ち上がりおよび立ち下がり特性等の所望の特性
がユーザによって選択され、所望の出力波形の信号が出
力端子ＯＵＴより出力される。例えば、図２０に示すよ
うに、該当する出力駆動回路１００，１０１，・・・，１
０ｎの配線パターンの何れかを図の×印のように切断す
ることにより出力波形の波形特性を変化させることがで
き、所望の出力波形の信号が出力端子ＯＵＴより出力さ
れる。
【０００５】本願発明に関連する先行技術文献として
は、特許文献１、２が挙げられる。
【０００６】
【特許文献１】実開平３-１０３６１４号公報
【特許文献２】特開２００１-１５６５４７号公報
【０００７】
【発明が解決しようとする課題】上記の例では水晶発振
器を用いた場合について述べたが、水晶発振器に限定さ
れることなく、従来の一般的な発振器は、製造時におい
て、ユーザの仕様に応じて該当する出力駆動回路の配線
パターンを切断して所望の出力波形を得ている。したが
って、多くの出力波形を得るには出力駆動回路の種類が
多くなって多大な開発コストが発生したり、多種類の出
力駆動回路の在庫管理をしなければならないなど、生産
コストを増大させる要因となる。また、従来の水晶発振
器は、特に、多くのユーザに対応させるために、出力駆
動回路は最大負荷に対応できるように設計されているた
め、必然的に水晶発振器の消費電流が大きくなってしま
う。一方、消費電流を抑えて回路設計した場合は、あら
かじめ設定した負荷よりも大きな負荷を接続すると、出
力端子ＯＵＴの出力信号の振幅が小さくなり、ユーザが
要求する仕様を満足しなくなってしまうという不具合も
発生する。
【０００８】また、出力波形のデューティ比は、通常、
５０％のデューティ比となるように設計・製造されてい
るが、出力駆動回路を構成するトランジスタの製造ばら
つきや、発振器に接続される後段の負荷によってはデュ
ーティ比が変動してしまう。従来の発振器は、このよう
なデューティ比の変動分は調整することができないた
め、アンバランスなデューティ比の出力信号を供給する
ことになる。
【０００９】さらに、従来の携帯電話機などは、アナロ
グ部やディジタル部などの機能ブロックごとに個別の周
波数や波形特性を有するクロック信号を供給するため、
複数の発振器を使用している。このため、発振器全体の
構成が大きくなったり、消費電力が増大したりして、時
代のニーズである小型化、省電力化に対応することがで
きない。
【００１０】本発明は、上記のような課題を解決するた
めになされたものであり、その目的は、駆動能力調整回
路を制御するための記憶回路に記憶された制御データに
基づいて、所望する波形特性、即ち、出力信号の振幅、
立ち上がりおよび立ち下がり特性などを調整し、ユーザ
の仕様に応じた波形特性を容易に選択できる発振器と、
この発振器を用いた電子機器を提供することにある。
【００１１】また、本発明の他の目的は、あらかじめ、
発振器を構成するトランジスタの製造ばらつきや発振器
に接続される後段の負荷の変動を考慮して、デューティ
比を最適な値に調整できるようにした発振器とこれを用
いた電子機器を提供することにある。
【００１２】さらに、本発明の他の目的は、接続される
ユーザの負荷に対して、出力駆動回路の駆動能力を最適
化させることによって消費電流を抑えることができる発
振器とこれを用いた電子機器を提供することにある。
【００１３】さらに、本発明の他の目的は、１つの発振
器中に複数の駆動回路を設け、それぞれの駆動回路から
周波数や波形特性の異なるクロック信号を個別の負荷回
路へ供給することができるようにし、発振器を含めた電
子機器の小型化と省電力化を図ることにある。つまり、
多出力機能を備えた発振器とこれを用いた電子機器を提
供することにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明の発振器は、所定の周波数の発振波形
の信号を出力する発振回路と、発振波形の信号を入力し
て所望の波形特性を有する出力波形のクロック信号を出
力する出力駆動手段とを備えている。そして、出力駆動
手段は、出力波形の波形特性を調整するための制御デー
タを記憶する記憶手段と、記憶手段に格納された制御デ
ータを抽出し、出力波形の波形特性調整用としてこの制
御データを出力する制御手段と、外部から第１の電源電
圧を入力し、制御データに基づいて出力波形の出力振幅
を規定する第２の電源電圧を生成して出力する電圧制御
手段と、発振波形の信号及び第２の電源電圧をそれぞれ
入力し、制御データに基づいて出力波形の波形特性を調
整して外部にクロック信号を出力するバッファ回路とを
備えることを特徴とする。
【００１５】上記の第１の発明の発振器によれば、ユ−
ザから指定された所定の仕様に応じた出力波形の波形特
性のクロック信号を得るために、あらかじめ、製造工程
において、バッファ回路を制御する制御データを記憶手
段に書き込んでおき、制御手段が、記憶手段に記憶され
た制御データに基づいて出力駆動手段を制御することで
ユーザの所望する波形特性に調整する。これにより、従
来の発振器のように、開発工程においてユーザの仕様に
応じた何種類もの集積回路（ＩＣ）を重複して開発・製
造しておく必要がなくなる。したがって、１種類のＩＣ
を開発・製造しておけばよいので、生産管理が極めて簡
素化される。また、バッファ回路から所望のクロック信
号を出力供給するために、ユーザの仕様に応じた水晶振
動子やＩＣを実装して水晶発振器を製造する必要がな
く、１種類の水晶発振器を製造すればよいので在庫管理
コストの低減化が図れる。
【００１６】また、第２の発明の発振器におけるバッフ
ァ回路は、発振波形の信号と第２の電源電圧とをそれぞ
れ入力し、出力波形の出力振幅を調整したクロック信号
を外部に出力する出力手段と、発振波形の信号と第２の
電源電圧とをそれぞれ入力し、制御データに基づいて出
力波形の波形特性を調整してクロック信号を出力させる
複数の駆動能力調整手段と、それぞれの駆動能力調整手
段から出力されるクロック信号を制御データに基づいて
選択するスイッチ手段とを備えている。そして、制御デ
ータに基づいて、選択された少なくとも１つのスイッチ
手段を動作させて出力波形の波形特性を調整することを
特徴とする。
【００１７】上記の第２の発明の発振器によれば、記憶
手段に格納されている出力波形の波形特性を調整するた
めの制御データに基づいて、少なくとも１つのスイッチ
手段を選択的に動作させる。これによって、ユーザの所
望に応じた出力波形の波形特性を有するクロック信号を
出力することができる。
【００１８】また、第３の発明の発振器におけるバッフ
ァ回路は、制御データに基づいて、選択された少なくと
も１つの駆動能力調整手段とこれに対応するスイッチ手
段とをそれぞれ同時に動作させることを特徴とする。
【００１９】上記の第３の発明の発振器によれば、選択
された少なくとも１つの駆動能力調整手段とこれに対応
するスイッチ手段とを同時に動作させることによって消
費電力を節減することができ、さらにユーザが所望する
波形特性のクロック信号を得ることもできる。このよう
な理由から、駆動能力調整手段とこれに対応するスイッ
チ手段とを同時に動作させることが好ましい。
【００２０】また、第４の発明の発振器における電圧制
御手段は、制御手段から供給される制御データに基づい
て、電圧制御手段内に備える複数の抵抗を選択すること
によって第２の電源電圧を発生することを特徴とする。
【００２１】上記の第４の発明の発振器における電圧制
御手段は、制御データに基づいて、ユーザが定めた電圧
制御手段内に設定された複数の抵抗より所望の抵抗を選
択して動作状態を制御する。これによって、ユーザは発
振器より所望の出力波形の出力振幅を得ることができ
る。
【００２２】また、第５の発明の発振器における出力駆
動手段は、電圧制御手段とバッファ回路とにより構成さ
れ、負荷回路へ所望の波形特性を有する出力波形のクロ
ック信号を出力する駆動手段を複数個備え、制御手段
は、記憶手段に記憶されている制御データに基づいて、
各駆動手段にそれぞれ所望の波形特性を有する出力波形
のクロック信号を出力させることを特徴とする。
【００２３】上記の第５の発明の発振器は多出力端子を
有し、それぞれの出力端子から、波形のデューティ比や
立ち上がり／立ち下がり特性を表わすスルーレートなど
の波形特性および振幅の異なるクロック信号を出力する
ことができる。したがって、たとえば、携帯電話機のＲ
Ｆ部、ＣＰＵ、ディジタル回路、および画像表示部など
の機能の異なる機能ブロックに対して、１個の発振器か
らそれぞれ所望のクロック信号を供給することができ
る。しかも、記憶手段へ所望の制御データを書き込むだ
けで、多出力の発振器から各機能ブロックに対して最適
な波形特性や振幅を有するクロック信号を送信すること
ができる。これによって、共通の発振器を用意して制御
データの書き換えを行うのみでカスタマイズされた発振
器を実現することができるので、発振器の在庫管理が極
めて簡素化される。さらに、一つの発振器で多くの機能
ブロックに個別のクロック信号を供給することができる
ので、従来の発振器に比べて一段と実装スペースの小型
化を図ることができる。また、発振器が１個に集約され
たことによって消費電流が低減されるので省電力化を図
ることができる。
【００２４】また、第６の発明の発振器においては、複
数の駆動手段のうち少なくとも１つの駆動手段は、出力
されるクロック信号の周波数を分周する分周回路を備え
ることを特徴とする。
【００２５】上記の第６の発明の発振器によれば、多出
力の出力駆動手段のうち、周波数の調整が必要な負荷系
統に対応する駆動手段に分周回路を備えることにより、
1台の発振器で数種類の発振周波数を供給することがで
きると共に、クロック信号の波形特性や振幅を調整する
ことができる。
【００２６】また、第７の発明の発振器においては、複
数の前記駆動手段のうち少なくとも１つの駆動手段は、
出力されるクロック信号の周波数を逓倍化するＰＬＬ回
路を備えることを特徴とする。
【００２７】上記の第７の発明の発振器によれば、複数
の前記駆動手段のうち少なくとも１つの駆動手段がＰＬ
Ｌ回路を備えることによって、1台の発振器で数種類の
発振周波数を供給することができる。
【００２８】また、第８の発明の発振器においては、待
機モードのときに前記発振回路から供給される発振信号
を遮断するスタンバイ回路を備えることを特徴とする。
【００２９】上記の第８の発明の発振器は発振信号を遮
断するスタンバイ回路を備えているので、たとえば、携
帯電話機の待機時には、スタンバイ回路のゲートをオフ
にし駆動手段の動作を停止させて待機モードにすること
ができる。これによって、携帯電話機の省電力化を図る
ことができるので、電池の消耗の少ない携帯電話機を実
現することができる。
【００３０】また、第９の発明の発振器においては、出
力駆動手段が備える複数の駆動手段は、前記記憶手段に
記憶されている制御データに基づいて、所望の波形特性
を有する出力波形のクロック信号を出力する第１の駆動
手段と、前記記憶手段に記憶されている制御データに基
づいて、所望の波形特性を有する出力波形のクロック信
号を出力すると共に、前記クロック信号の周波数を逓倍
化するＰＬＬ回路とを備える第２の駆動手段と、前記記
憶手段に記憶されている制御データに基づいて、所望の
波形特性を有する出力波形のクロック信号を出力すると
共に、前記クロック信号の周波数を分周する分周回路と
を備える第３の駆動手段と、待機モードの時に前記発振
回路から第１乃至第３の駆動手段に供給される発振信号
をそれぞれ遮断するスタンバイ回路とを備えることを特
徴とする。
【００３１】上記の第９の発明によれば、多出力の発振
器から、それぞれ周波数や波形特性の異なるクロック信
号を、携帯電話機のＲＦ部、ＣＰＵ、およびディジタル
回路などの機能ブロック毎に供給することができる。し
かも、メモリ回路に所望の制御データを書き込むだけ
で、各機能ブロックに最適な周波数や波形特性を有する
クロック信号を供給することができる。
【００３２】また、第１０の発明は、上記各発明の発振
器を内蔵させ、その発振器の出力クロック信号に基づい
て動作する電子機器にも適用される。
【００３３】上記の第１０の発明によれば、発振器の記
憶手段に出力波形の波形特性を調整するための制御デー
タを記憶させることができるので、複数の異なる仕様の
発振器を搭載する電子機器に対して１種類の発振器で対
応することができる。
【００３４】
【発明の実施の形態】以下、図面を用いて、本発明にお
ける発振器の実施の形態の幾つかを詳細に説明する。
【００３５】第１の実施の形態 図１は、本発明における第１の実施の形態の水晶発振器
１の構成を示すブロック図である。図１において、水晶
発振器１は、所定の周波数で発振して発振波形を出力す
るインバータ型発振回路４と、このインバータ型発振回
路４からの発振波形を入力し、水晶発振器１における出
力波形の波形特性を調整して所望の出力波形のクロック
信号を出力する出力駆動回路（出力駆動手段）５とによ
って構成されている。なお、インバータ型発振回路４
は、抵抗Ｒ１、ＣＭＯＳインバータＩＮＶ１、水晶振動
子Ｘ、およびコンデンサＣ１，Ｃ２によって構成されて
いる。
【００３６】インバータ型発振回路４から発振信号を入
力する出力駆動回路５は、水晶発振器１における出力波
形の波形特性を調整するための制御データを記憶するメ
モリ回路（記憶手段）５４と、メモリ回路５４に記憶さ
れた制御データを抽出し出力波形の波形特性調整用とし
て出力する制御回路（制御手段）５３と、電源電圧供給
端子Ｖｄｄから供給される電源電圧（第１の電源電圧）
Ｖｄｄ１を入力し、前述の制御データに基づいて、所定
の電源電圧（第２の電源電圧）Ｖｄｄ２を生成し出力す
る電圧制御回路（電圧制御手段）５２と、前述の発振波
形と電圧制御回路５２からの所定の電源電圧Ｖｄｄ２を
それぞれ入力し、前述の制御データに基づいて、水晶発
振器１における出力波形の波形特性を調整して所望のク
ロック信号を外部に出力するバッファ回路５１とによっ
て構成されている。なお、所定の電源電圧Ｖｄｄ２は、
バッファ回路５１に供給される電源電圧であり、出力端
子ＯＵＴに接続されるユーザのクロック入力回路の仕様
に基づき決定される。
【００３７】また、電圧制御回路５２において、所定の
電源電圧Ｖｄｄ２を生成するための制御データＶｄは、
後述する図４の電圧制御回路５２が備える複数の抵抗を
選択するための制御データである。制御信号ＣＯＮＴ１
〜３からなる制御データＶｃｎｔは、後述する図３の駆
動能力調整部２１〜２３とスイッチング素子ＳＷ１〜３
とをそれぞれ選択して動作させるための制御データであ
る。また、これらの制御データＶｃｎｔ，Ｖｄは、出力
端子ＯＵＴに接続されるユーザ回路の仕様に基づいて決
定され、製造時においてＩ／Ｏ端子の外部に接続した図
示しない書き込み装置を用いて、制御回路５３を経由
し、メモリ５４に記録される。
【００３８】図２（ａ）は、バッファ回路５１ａをＭＯ
Ｓトランジスタによって構成した回路図であり、（ｂ）
は、駆動能力調整部２１の動作状態を表わす論理図であ
る。さらに詳しく述べると、図２（ａ）は、ＭＯＳトラ
ンジスタからなる駆動用インバータ回路２０と、同じく
ＭＯＳトランジスタからなる駆動能力調整部２１と、ス
イッチング素子ＳＷ１とによって構成されるバッファ回
路５１ａの回路図である。図２（ｂ）は、制御回路５３
からの制御データＶｃｎｔ（ＣＯＮＴ１）に基づいて制
御される駆動能力調整部２１の動作状態を示す論理図で
ある。図２（ｂ）に示す論理図は、スイッチング素子Ｓ
Ｗ１をオンしたとき（つまり、ＣＯＮＴ１をハイレベル
（Ｈレベル）としたとき）は駆動能力が大となり、スイ
ッチング素子ＳＷ１をオフしたとき（つまり、ＣＯＮＴ
１をローレベル（Ｌレベル）としたとき）は駆動能力が
小となることを示している。
【００３９】ここで、駆動能力とはユーザの負荷回路を
駆動する能力であり、ユーザの負荷回路を接続した場合
の出力信号の振幅、立ち上がり時間および立ち下がり時
間等の水晶発振器１における出力波形の波形特性のこと
である。
【００４０】図３（ａ）は、３つの駆動能力調整部２１
〜２３を並列に設けたときの回路図であり、（ｂ）は、
制御回路５３からの制御データＶｃｎｔ（ＣＯＮＴ１〜
ＣＯＮＴ３）に基づいて制御される駆動能力調整部２１
〜２３の動作状態を示す論理図である。図３（ａ）にお
いて、バッファ回路５１ｂは、インバータ型発振回路４
からの発振波形を入力端子ＩＮから入力し、出力波形の
出力振幅を調整して外部に信号を出力する駆動用インバ
ータ回路（出力手段）２０と、インバータ型発振回路４
からの発振波形の信号を入力し、図１に示される制御回
路５３から制御データＶｃｎｔ（ＣＯＮＴ１〜ＣＯＮＴ
３）に基づいて、出力波形の波形特性を調整する複数の
駆動能力調整部（駆動能力調整手段）２１〜２３と、そ
れぞれの駆動能力調整部２１〜２３から出力されるクロ
ック信号を、制御回路５３から出力された制御データＶ
ｃｎｔ（ＣＯＮＴ１〜ＣＯＮＴ３）に基づいて、オン・
オフ動作させる複数のスイッチング素子（スイッチ手
段）ＳＷ１〜ＳＷ３とによって構成されている。
【００４１】なお、駆動用インバータ回路２０は、ｐチ
ャネルＭＯＳトランジスタ（以下、ｐ−ｃｈＭＯＳトラ
ンジスタと呼ぶ）およびｎチャネルＭＯＳトランジスタ
（以下、ｎ−ｃｈＭＯＳトランジスタと呼ぶ）から構成
される。また、駆動能力調整部２１、２２，２３は、そ
れぞれ、２つのｐ−ｃｈＭＯＳトランジスタおよび２つ
のｎ−ｃｈＭＯＳトランジスタから構成されている。そ
して、図３（ｂ）に示すように、スイッチング素子ＳＷ
１〜ＳＷ３のオン・オフ状態によって、水晶発振器１に
おける駆動能力は、「小」、「中」、「大」のいずれか
一つが選択される。
【００４２】水晶発振器１に接続される負荷を駆動する
ための能力を大きくするには、駆動能力調整部２１〜２
３を構成するＣＭＯＳトランジスタに大きな電流を流せ
るように、ＣＭＯＳトランジスタの図示しないチャネル
幅及びチャネル長を大きくすれば良い。この結果、この
第１の実施の形態においては、複数の駆動能力調整部２
１〜２３を多く選択することで駆動能力の大きい水晶発
振器１が得られる。そして、駆動能力が大きくなると立
ち上がり時間、立ち下がり時間の短い出力波形が得られ
る。
【００４３】図４（ａ）は、電圧制御回路５２の一例を
示す具体的な回路図である。電圧制御回路５２は、ＭＯ
ＳトランジスタＱ３１、オペアンプＯＰ３２、基準電圧
Ｖｒｅｆ、４つの抵抗Ｒ３３〜Ｒ３６、および３つのス
イッチング素子ＳＷ３７〜ＳＷ３９から構成されてい
る。また、図４（ｂ）は、スイッチング素子ＳＷ３７〜
ＳＷ３９の動作状態により得られ、バッファ回路５１に
供給する電源電圧Ｖｄｄ２の具体例を示す論理図であ
る。
【００４４】図４に基づいて、この電圧制御回路５２の
動作について具体的に説明する。外部の電源電 圧をＶ
ｄｄ１、オペアンプＯＰ３２の基準電圧をＶｒｅｆとす
ると、得られる電源電圧Ｖｄｄ２は次の式（１）で与え
られる。 Ｖｄｄ２＝｛１＋Ｒ３３／（Ｒ３４＋Ｒ３５＋Ｒ３６）｝Ｖｒｅｆ （１）
【００４５】一例として、Ｖｄｄ１＝２Ｖ、Ｖｒｅｆ＝
１Ｖ、抵抗Ｒ３３〜Ｒ３６の各々の抵抗値をＲとした場
合、スイッチング素子ＳＷ３７〜ＳＷ３９のそれぞれの
動作状態によって、式（１）を用いて電源電圧Ｖｄｄ２
を求める。すなわち、スイッチング素子ＳＷ３７〜ＳＷ
３９の各動作モードにおける電源電圧Ｖｄｄ２は、図４
（ｂ）の論理図に示すような値になる。したがって、ユ
ーザは、自己の仕様に基づいて抵抗Ｒ３３〜Ｒ３６の使
用状態を制御するための制御データＶｄをメモリ５４に
記憶させておくことにより、ユーザが所望する仕様に応
じた電源電圧Ｖｄｄ２が得られ、水晶発振器１における
出力波形の出力振幅を容易に得ることができる。
【００４６】図５は、本発明による出力駆動回路５の駆
動能力の差異により出力される種々の出力波形を示す図
である。（ａ）は、携帯電話装置などにおいて用いら
れ、クリップトサインと呼ばれる波形図であり、（ｂ）
は一般的に用いられるディジタル回路における波形の立
ち上がり／立ち下がり特性が調整されることを示す波形
図であり、（ｃ）は同じく出力振幅特性が調整されるこ
とを示す波形図である。
【００４７】次に、図１〜図５に基づいて、第１の実施
の形態における水晶発振器１の動作について説明する。
図３（ｂ）において、バッファ回路５１ｂの出力波形の
出力振幅、並びに、立ち上がり時間及び立ち下がり時間
のそれぞれの特性を「中」とする場合について説明す
る。
【００４８】図１において、制御回路５３は、図示しな
い外部の制御部からＩ／Ｏ入出力端子を介してメモリ回
路５４に制御データＶｍを格納する。そして、図３にお
ける各段の駆動能力調整部２１〜２３のいずれかを選択
するための制御データＶｍをメモリ回路５４から抽出す
る。また、制御データＶｃｎｔ（たとえば、ＣＯＮＴ
1：Ｈレベル、ＣＯＮＴ２：Ｈレベル、およびＣＯＮＴ
３：Ｌレベル）をそれぞれの駆動能力調整部２１〜２３
に出力し、同時に、出力端子ＯＵＴに接続されるスイッ
チング素子ＳＷ１〜ＳＷ３にもそれぞれを出力する。
【００４９】一方、制御回路５３は、制御データＶｍを
メモリ回路５４から抽出し、この制御データＶｍに基づ
いて供給された制御データＶｄによって、電圧制御回路
５２中の複数の直列抵抗Ｒ３３〜Ｒ３６に並列に接続さ
れたスイッチング素子ＳＷ３７〜ＳＷ３９を制御する。
電圧制御回路５２は、出力波形の出力振幅を規定する所
定の電源電圧Ｖｄｄ２を出力する。
【００５０】上記の制御データＶｃｎｔが、たとえば、
ＣＯＮＴ1：Ｈレベル、ＣＯＮＴ２：Ｈレベル、および
ＣＯＮＴ３：Ｌレベルである例では、図３（ａ）の３段
の駆動能力調整部２１〜２３中、３段目の駆動能力調整
部２３以外は前述したように動作状態にあるので、それ
ぞれの駆動能力に応じた出力波形Ｓout1，Ｓout2がスイ
ッチング素子ＳＷ１，ＳＷ２を介して出力され、駆動用
インバータ回路２０の出力波形Ｓoutとして出力され
る。これにより、図５に示すようなユーザの仕様に応じ
た出力振幅、並びに、立ち上がり時間及び立ち下がり時
間の調整された出力波形Ｓoutのクロック信号を水晶発
振器１の出力端子ＯＵＴから外部へ出力することができ
る。
【００５１】以上説明した水晶発振器の動作を図１に基
づいて要約する。メモリ回路５４には、あらかじめ、出
力駆動回路５の出力端子ＯＵＴから出力されるクロック
信号の制御データが書き込まれている。水晶振動子Ｘを
発振源とするインバータ型発振回路４からの発振信号は
出力駆動回路５のバッファ回路５１へ入力される。この
とき、制御回路５３は制御データを電圧制御回路５２へ
供給する。したがって、電圧制御回路５２は、制御デー
タに応じて、バッファ回路５１に入力された発振信号の
波形調整を行う。これにより、バッファ回路５１は、制
御データに応じた出力波形の振幅、デューティ比、およ
び立ち上がり／立ち下がり特性を有するクロック信号を
出力端子ＯＵＴより図示しないユーザの負荷回路へ供給
する。
【００５２】このような動作を行う第１の実施の形態の
発振器によれば、以下に述べるような幾つかの効果が得
られる。
【００５３】第１の実施の形態の発振器は、ユ−ザから
指定された所定の仕様に応じた出力波形の出力振幅、並
びに、立ち上がり時間及び立ち下がり時間の波形特性を
得るために、あらかじめ、製造工程において、使用する
電圧制御回路５２や駆動能力調整部２１〜２３を選択す
るための制御データＶｍをメモリ回路５４に記憶させて
おく。そして、メモリ回路５４に記憶された制御データ
Ｖｍに基づいて、制御回路５３による制御により、ユー
ザが所望するそれぞれの出力波形の波形特性に調整す
る。この結果、従来の発振器のように、ユーザの仕様に
応じた何種類ものＩＣを重複して開発し製造しておく必
要がなくなり、１種類のＩＣのみで所望する出力波形の
波形特性に調整することができる。その結果、１種類の
ＩＣを製造すればよいので製品の生産管理が極めて簡素
化される。さらに、ユーザの所望する出力波形の出力振
幅、並びに、立ち上がり時間及び立ち下がり時間の波形
特性を有するバッファ回路５１の出力信号を得るのに、
水晶振動子ＸやＩＣを実装した水晶発振器１をその都度
製造する必要はなく、１種類の水晶発振器１を製造して
おけばよい。
【００５４】また、第１の実施の形態の発振器では、図
３に示すように、３段で構成される駆動能力調整部２１
〜２３について説明したが、これに限ることはなく任意
の段数ｎで駆動能力調整部を構成してもよい。これによ
って、多くの仕様に応じた出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの波
形特性を持つ水晶発振器１を構成することができる。
【００５５】また、選択された少なくとも１つの駆動能
力調整部２ｎとこれに対応するスイッチング素子ＳＷｎ
をそれぞれ同時に動作させることが、消費電力を節減さ
れる面から好ましい。即ち、選択されない駆動能力調整
部２ｎとこれに対応するスイッチング素子ＳＷｎは非動
作とすることで消費電力の節減が図られる。
【００５６】また、第１の実施の形態の発振器では、バ
ッファ回路５１はＭＯＳトランジスタを使用して構成し
た例を示しているが、回路形式の異なるバイポーラトラ
ンジスタによって構成してもよい。
【００５７】さらに、第１の実施の形態の発振器では、
ｎ段の駆動能力調整部２１〜２ｎにおける各の出力波形
の出力振幅、並びに、立ち上がり時間及び立ち下がり時
間のそれぞれの波形特性について述べた。すなわち、駆
動能力調整部２１〜２ｎを構成するｎ−ｃｈＭＯＳトラ
ンジスタ、もしくはｐ−ｃｈＭＯＳトランジスタのチャ
ネル幅やチャネル長によって決定されるＭＯＳトランジ
スタの特性を同等とする場合について説明した。しか
し、ＭＯＳトランジスタの特性をそれぞれ異ならせるこ
とによって、出力波形の立ち上がり特性や立ち下がり特
性などの波形特性に差異を持たせるようにしてもよい。
これによって、少ない段数で駆動能力調整部を構成して
波形特性を最適化することができ、かつ消費電流を抑制
することもできる。
【００５８】また、第１の実施の形態の発振器によれ
ば、制御回路５３が、メモリ回路５４に記憶された出力
波形の出力振幅、並びに、立ち上がり時間及び立ち下が
り時間のそれぞれの出力波形における波形特性を調整す
るための制御データＶｍに基づいて駆動能力調整部２１
〜２ｎを調整することができる。これにより、該当する
スイッチング素子ＳＷ１〜ＳＷｎにより複数の出力信号
から選択された出力信号は、水晶発振器１からの出力信
号として供給されるので、ユーザの所望に応じた出力波
形の波形特性を得ることができる。さらに、書き込み装
置を用いて、外部から駆動能力調整用データをメモリ回
路５４にあらかじめ記憶させることができるので、制御
回路５３は、水晶発振器１の出力波形の出力振幅、並び
に、立ち上がり時間及び立ち下がり時間のそれぞれの出
力波形における波形特性を、水晶発振器１の製造時にユ
ーザの仕様に応じて設定することができる。
【００５９】また、第１の実施の形態の発振器によれ
ば、複数の抵抗Ｒ３３〜Ｒ３５に並列接続されたスイッ
チング素子ＳＷ３７〜ＳＷ３９を制御する制御データＶ
ｄはメモリ回路５４に記憶されている。そして、制御回
路５３が、この制御データＶｄに基づいて、電圧制御回
路５２に設けた各抵抗Ｒ３３〜Ｒ３５の動作状態を設定
している。これによって、ユーザの要求仕様が異なって
も、出力波形の出力振幅を容易に所望の値に設定するこ
とができる。すなわち、バッファ回路５１から出力され
る出力波形の出力振幅がユーザに応じて異なる場合であ
っても、ＭＯＳトランジスタに供給する電源電圧Ｖｄｄ
２を調整することにより、出力波形の振幅を容易にユー
ザの所望する値に設定することができる。
【００６０】なお、第１の実施の形態における発振回路
の一例として、ＣＭＯＳインバータ型の水晶発振回路を
用いた発振器について説明した。しかし、これに限るこ
とはなく、他の実施例として、図６に示すような電圧制
御型水晶発振回路６、あるいは、温度補償型水晶発振回
路７に適用しても上記と同様の効果が得られる。
【００６１】第２の実施の形態 次に、本発明における第２の実施の形態の発振器につい
て説明する。第２の実施の形態は、発振器１からの出力
波形のデューティ比を、ユーザの仕様に基づいて、図１
に示すメモリ回路５４に書き込まれた制御データにより
任意に変更できるようにしたものである。なお、第２の
実施の形態に係る発振器の構成は、第１の実施の形態で
説明した図１〜図４と同じであり、かつ、その動作につ
いては、デューティ比が異なる以外は第１の実施の形態
と同様であるので、それらの詳細な説明は省略する。
【００６２】図７は、駆動能力調整部２１を構成するＭ
ＯＳトランジスタの入出力電圧特性と入出力波形との関
係を説明する図である。したがって、図７に基づいてデ
ューティ比を可変する方法について説明する。図７の入
出力電圧特性に示すように、ｎ−ｃｈＭＯＳトランジス
タもしくはｐ−ｃｈＭＯＳトランジスタのそれぞれのチ
ャネル幅やチャネル長に依存するトランジスタのパラメ
ータであるβｎ，βｐの比β＝βｎ／βｐ（以下、ベー
タレシオと呼ぶ）を変えると、入出力電圧特性が変化す
る（出典：ＣＭＯＳ超ＬＳＩの設計 Ｐ１６，培風
館）。
【００６３】図７（ａ）は、出力波形のデューティ比が
５０％となるようにスレショルドレベルＶｔｈ０を設定
した場合の図である。そして、ベータレシオβを大きく
すると、図７（ａ）の入出力電圧特性は（ｂ）に示すよ
うにスレショルドレベルＶｔｈ１はスレショルドレベル
Ｖｔｈ０より低い値となる。その結果、発振波形に対す
る応答レベルが下がり、図７（ｂ）に示すようにデュー
ティ比が５０％以下の出力波形が得られる。また、ベー
タレシオβを小さくすると、図示しないが、それとは逆
に、Ｖｔｈが大きくなるためデューティ比が５０％以上
の出力波形が得られる。
【００６４】以上の説明から、図３（ａ）に示すよう
に、ベータレシオβが異なる駆動能力調整部２ｎ（ｎ＝
１〜３）を複数用意しておき、予めメモリ回路５４に格
納された制御データＣＯＮＴ１〜ＣＯＮＴｎ（ｎ＝３）
で制御される少なくとも１つの駆動能力調整部２ｎ（ｎ
＝１〜３）を選択することで、所望のデューティ比を有
する出力波形が出力される。例えば、駆動用インバータ
回路２０を基準となるデューティ比（例えば、５０％）
として駆動能力調整部２１〜２３のいずれかを選択し、
負荷回路を接続したときの変動分を考慮した所望のデュ
ーティ比を得る。駆動能力調整部２１〜２ｎおよび制御
データＣＯＮＴ１〜ＣＯＮＴｎは、第１の実施の形態と
同様に任意の数だけ配置することができる。
【００６５】以上説明したように、第２の実施の形態の
発振器によれば、所定の仕様に応じた出力波形のデュー
ティ比を得るために、あらかじめ、製造工程において、
使用する電圧制御回路５２や駆動能力調整部２１〜２３
を選択するための制御データをメモリ回路５４に記憶さ
せる。制御回路５３は、記憶された制御データに基づい
て、発振回路や出力駆動回路を構成するトランジスタの
製造バラツキや水晶発振器１にユーザの負荷回路を接続
することによる変動を考慮して、出力波形を所望のデュ
ーティ比に調整する。このような調整を行った後、ユー
ザが発振器に負荷回路を接続して使用した場合、所望す
る設計上のデューティ比（５０％）を得ることができ
る。なお、その他の効果については、第１の実施の形態
の場合と同じである。
【００６６】また、第１の実施の形態と第２の実施の形
態を組み合わせて、水晶発振器１の出力波形の出力振
幅、デューティ比、および立ち上がり時間及び立ち下が
り時間を調整することも可能である。図８は、水晶発振
器１の出力波形の出力振幅、デューティ比、および立ち
上がり時間及び立ち下がり時間を調整する場合のバッフ
ァ回路５１ｃの構成を示すブロック図である。このバッ
ファ回路５１ｃは、例えば、複数の駆動能力調整部４１
〜４４を有し、各駆動能力調整部を選択もしくは組み合
わせることによって異なるデューティ比、およびそれぞ
れ異なる立ち上がり時間、立ち下がり時間を調整するこ
とができる例である。
【００６７】第３の実施の形態 図９は、本発明の第３の実施の形態に係る発振器の構造
の一例を示す透視斜視図である。第１の実施の形態およ
び第２の実施の形態では、発振器を構成する構成部品の
実装状態については述べなかったが、第３の実施の形態
では、圧電振動子７９を除く構成部品をワンチップＩＣ
７８として構成し、さらに、ワンチップＩＣ７８や圧電
振動子７９をモールド封止してプラスチックパッケージ
１０として構成している。
【００６８】第４の実施の形態 次に、本発明における第４の実施の形態の発振器につい
て説明する。第４の実施の形態では、デューティ比や波
形の立ち上がり／立ち下がり特性や振幅の異なる複数の
クロック信号を生成する多出力型の発振器について説明
する。
【００６９】携帯電話機には、ＲＦ回路や、ＣＰＵなど
のディジタル回路へ基準クロック信号を供給するための
複数の圧電発振器（例えば、水晶発振器）が使われてい
る。さらに、動画再生の機能が付加された、近年の多機
能な携帯電話機のように、それぞれの機能ブロックに対
して、それぞれ異なった周波数、波形特性や振幅を有す
るクロック信号を供給することが必要となってくる。
【００７０】図１０は多機能な携帯電話機の構成を示す
ブロック図である。この携帯電話機は、多出力の発振器
６１から、周波数、波形特性、および振幅の異なるクロ
ック信号が、ＲＦ部（無線部）６２、ＣＰＵ（Central
Processing Unit）６３、ＵＳＢ（Universal Serial Bu
s）６４、およびＭＰＥＧ（Motion Picture ExpertsGro
up：画像圧縮処理部）６５とＬＣＤ（Liquid Crystal D
isplay：液晶ディスプレイ）６６へ個別に供給される。
なお、ＲＦ部６２はアンテナを介し、外部に設置されて
いる図示しない基地局から受信されるＲＦ信号を周波数
変換する等の処理機能を有するブロックである。このＲ
Ｆ部６２から入出力される音声情報、文字情報および動
画情報等の信号はモジュレータ・コーデック６７を介し
てバス６８に供給される。このバス６８には、ＣＰＵ６
３、ＵＳＢ６４、およびＭＰＥＧ６５が直接接続されて
いる。また、バス６８にはＲＯＭ６９およびＲＡＭ７０
が接続されている。なお、音声通話や文字情報や動画情
報などのデータを処理する回路は一般に知られている技
術であり、かつ本発明とは直接的には関係ないのでその
説明は省略する。
【００７１】図１０の携帯電話機９０において、発振器
６１からＲＦ部６２へは、高調波成分の少ない正弦波状
の例えば２０ＭＨｚのクロック信号が供給される。ま
た、発振器６１からＣＰＵ６３、ＵＳＢ６４、およびＭ
ＰＥＧ６５へは、それぞれのロジック回路を駆動させる
ために、例えば、周波数が１０ＭＨｚ，５ＭＨｚ，１Ｍ
Ｈｚの波形それぞれの立ち上がり／立ち下がり時間が急
峻な矩形波状のクロック信号が供給される。そのため、
従来の携帯電話機９０では、ＲＦ部６２、ＣＰＵ６３、
ＵＳＢ６４、およびＭＰＥＧ６５の各ブロックにクロッ
ク信号を供給するために個別の発振器を設けていた。な
お、１つの発振器から周波数の異なる複数の出力信号を
供給することができる多出力型の発振器も知られている
が、各出力からは同じ波形特性のクロック信号を供給し
ているので、図１０のような多くの機能を有する多機能
な携帯電話機の発振器としては使えない。
【００７２】つまり、従来の携帯電話機では、機能ブロ
ックごとに個別の発振回路を備えた圧電発振器が用意さ
れている。そのため、携帯電話機の消費電力が増大した
り、また、携帯電話機の形状が大型化して、携帯電話機
に要求される省電力化や小型化への対応にそぐわなくな
っている。特に、携帯電話機は電池を電源としているの
で省電力化は必須の課題であるが、従来の携帯電話機の
ように多数の発振器を備えていては、消費電力が大きく
なって電池の消耗を早めてしまう。
【００７３】また、最近の携帯電話機においては、通話
の機能だけでなく、動画を再生する機能、コンピュータ
などとの間のインタフェースとなるＵＳＢの機能、Blue
toothなどを使ったデータ転送の機能、およびＧＰＳ機
能などの各種の機能が装備されているので、省電力化や
小型化がますます重要な課題になっている。そこで、本
発明では、携帯電話機が備える各種の機能ブロックに対
応したクロック信号を供給するために、ＲＦ部において
基準信号となるクロック信号を生成するＴＣＸＯやＶＣ
ＸＯなどの発振器に、図１示すような駆動能力、波形特
性調整機能を有する出力駆動回路を備えることによって
多出力の発振器を実現している。さらに、ＰＬＬ（Phas
e Locked Loop）回路や分周器などを組み込むことによ
って、携帯電話機のＲＦ部に供給する基準クロック信号
と共に、動画再生部やＧＰＳ部、またはBluetoothやＵ
ＳＢなどのインタフェース機能を用いてデータ転送部な
どの機能を実現した機能ブロックに、それぞれ必要な周
波数の基準クロック信号を一つの発振器から供給するこ
とができる。これによって、市場のニーズに沿う省電力
化や小型化を図った携帯電話機を実現することができ
る。なお、以下の説明では、周波数や波形特性の異なる
多出力のクロック信号を供給する発振器を多出力発振器
と呼ぶことにする。
【００７４】本発明の多出力発振器は、各出力信号の負
荷駆動能力（つまり、振幅）や波形特性（つまり、波形
のデューティ比や立ち上がり／立ち下がり特性であるス
ルーレート）を発振器内のメモリ回路に書き込まれた制
御データにしたがって調整することにより、それぞれの
負荷回路に対して負荷駆動能力や波形特性を最適化させ
ることができる。例えば、前述の図１乃至図５で説明し
たように、メモリ回路５４に書き込まれている制御デー
タＶｃｎｔにしたがって、駆動用インバータ回路２０、
駆動能力調整部２１，２２，２３においてクロック信号
の負荷駆動能力（振幅）、波形の調整を行って波形特性
（デューティ比やスルーレート）を調整する。この調整
により、図１０に示す発振器６１の各出力端子より、Ｒ
Ｆ部６２へ図５（ａ）のような正弦波状のクロック信号
を供給したり、ロジック回路であるＣＰＵ６３、ＵＳＢ
６４、およびＭＰＥＧ６５などへ図５（ｂ）、（ｃ）の
ような矩形波状のクロック信号を供給することができ
る。
【００７５】図１１は、図１０に示す携帯電話機に用い
られる本発明の多出力発振器の詳細な構成を示すブロッ
ク図である。なお、以下の説明においては本発明の多出
力発振器を単に発振器と呼ぶことにする。発振器６1
は、水晶振動子などを基準発振源とする１つの発振回路
７1と、複数の駆動回路７３ａ，７３ｂ，７３ｃ、制御
回路７４、およびメモリ回路７５を有する出力駆動回路
７２とによって構成されている。つまり、図１１に示す
発振器６１は、図１に説明した発振器（水晶発振器１）
における出力駆動回路５を多出力化したものである。
【００７６】したがって、図１１に示す発振器６１を図
１の発振器（水晶発振器１）と対比する場合は、図１１
の駆動回路７３ａ、駆動回路７３ｂ、駆動回路７３ｃの
それぞれは、図１のバッファ回路５１と電圧制御回路５
２とによって構成されていると読み替えればよい。ただ
し、図１に示す発振器（水晶発振器１）では、１つの出
力駆動回路５に１つの制御回路５３とメモリ回路５４を
備えているが、本発明の多出力発振器では、図１１に示
すように、多出力の出力駆動回路７２を構成する各駆動
回路７３ａ，７３ｂ，７３ｃを制御するための共通の制
御回路７４とメモリ回路７５を備えている。
【００７７】図１１に示す発振器６１の動作について説
明する。あらかじめ、メモリ回路７５には、各出力端子
ＯＵＴ１，ＯＵＴ２，ＯＵＴ３から出力されるクロック
信号の周波数、負荷駆動能力（振幅）、および波形特性
（デューティ比、スルーレート）を設定するための制御
データが書き込まれている。発振回路７１から駆動回路
７３ａ、駆動回路７３ｂ、および駆動回路７３ｃそれぞ
れにクロック信号が入力されると、制御回路７４は、メ
モリ回路７５に書き込まれている制御データに基づいて
各駆動回路７３ａ，７３ｂ，７３ｃの駆動能力を個別に
制御する。駆動能力の制御方法は前述の図２および図３
で説明しているので、重複する説明は省略する。
【００７８】このように、各駆動回路７３ａ，７３ｂ，
７３ｃごとに駆動能力を制御することによって、例え
ば、駆動回路７３ａの出力端子ＯＵＴ１から図１０のＲ
Ｆ部６２へ図５（ａ）の破線で示すような正弦波状のク
ロック信号が供給される。同様にして、駆動回路７３ｃ
の出力端子ＯＵＴ２から図１０のＣＰＵ６３へ図５
（ｂ）の実線で示すような急峻な矩形波状のクロック信
号が供給される。又、駆動回路７３ｂの出力端子ＯＵＴ
３から図１０のＵＳＢ６４へ図５（ｃ）の破線で示すよ
うな振幅の小さい矩形波状のクロック信号が供給され
る。なお、図１１では駆動回路が３個の場合について説
明したが、このような駆動回路をｎ個設ければ、外部に
接続されるｎ個の負荷回路に応じて個別の負荷駆動能力
や波形特性を有するクロック信号を供給することができ
る。
【００７９】図１２は、図１１に示す本発明の発振器に
おける１つの駆動回路とその周辺回路の構成を示すブロ
ック図である。なお、図１１に示す各駆動回路７３ａ，
７３ｂ，７３ｃは互いに異なる構成であると仮定してい
るが、全て同じ構成であってもよい。図１２は、図１１
の駆動回路７３の一例を示している。図１２において、
駆動回路７３は、制御回路７４からの制御データに基づ
いてバッファ回路７７の駆動能力を制御する電圧制御回
路７６と、電圧制御回路７６の制御によって駆動能力に
応じた負荷駆動能力や波形特性を調整バッファ回路７７
とによって構成されている。
【００８０】図１２において、制御回路７４は、メモリ
回路７５に書き込まれた制御データＶｍを読み込み、制
御データＶｃｎｔにより電圧制御回路７６、バッファ回
路７７を制御する。これにより出力波形の負荷駆動能力
（振幅）および波形特性（デューティ比、スルーレー
ト）が調整されたクロック信号がバッファ回路７７の出
力端子ＯＵＴから出力される。このとき、バッファ回路
７７に接続される負荷回路に最適な負荷駆動能力（振
幅）、波形特性（デューティ比、スルーレート）が得ら
れるように、あらかじめメモリ回路７５に所望の制御デ
ータＶｍを書き込んでおく必要がある。
【００８１】図１２のような駆動回路の回路構成では、
出力波形の負荷駆動能力および波形特性のみを可変させ
ることができるが、さらに、分周器やＰＬＬ回路を駆動
回路中に付加し、分周比を設定するための制御データＶ
ｍをメモリ回路７５に書き込むことによって、負荷駆動
能力および波形特性に加えて周波数も可変させることが
できる。つまり、メモリ回路７５に書き込まれた分周比
に相当する制御データＶｃｎｔによってバッファ回路７
７を制御することにより、出力されるクロック信号の周
波数を変化させることができるので、それぞれの機能ブ
ロックに適合した周波数のクロック信号を供給すること
ができる。
【００８２】図１３は、本発明の発振器における、バッ
ファ回路の前段に分周回路を備えた駆動回路７３ｂとそ
の周辺回路の構成図である。図１３に示すようにバッフ
ァ回路７７の前段に設けた分周回路８７の分周比をＮ２
とし、この分周比Ｎ２をメモリ回路７５に書き込んでお
けば、制御回路はメモリ回路７５に書き込まれた分周比
Ｎ２にしたがって分周回路８７の分周比を制御する。し
たがって、発振回路７１から出力されたクロック信号の
周波数は分周回路８７によって１／Ｎ２に分周されてバ
ッファ回路７７に供給される。このようにして1台の発
振器で数種類の発振周波数を用意することができる。な
お、図１３の駆動回路の場合においても、周波数だけで
なく、出力波形の負荷駆動能力および波形特性も可変で
きる。
【００８３】図１４は、本発明の発振器における、周波
数を逓倍化するＰＬＬ回路および分周器を備えた駆動回
路７３ｃとその周辺回路の構成を示すブロック図であ
る。図１４に示す駆動回路７３ｃは、図１２の駆動回路
７３ａと同様の電圧制御回路７６およびバッファ回路７
７の構成に加えて、位相比較器８１、ＬＰＦ（Low Pass
Filter）８２、ＶＣＯ（Voltage Controlled Oscillato
r：電圧制御型発振回路）８３、および帰還分周器８４
からなるＰＬＬ回路８５と、分周器８６とが付加された
構成となっている。この駆動回路７３ｃは、ＰＬＬ回路
８５における周波数の逓倍機能に加えて、分周器８６に
おける周波数の分周機能を含むので、周波数の調整範囲
を広く取ることができる。なお、ＰＬＬ回路８５は周知
の技術であるのでその動作の説明は省略する。
【００８４】図１４に示す駆動回路７３ｃのように、バ
ッファ回路７７の前段にＰＬＬ回路８５や分周器８６を
配置することにより、駆動回路７３ｃの出力端子ＯＵＴ
より外部に供給されるクロック信号の周波数を可変する
ことができる。たとえば、ＰＬＬ回路８５の帰還分周器
８４の分周比をＮ１、分周器８６の分周比をＭとして、
Ｎ１，Ｍの値をメモリ回路７５に書き込む。そして、制
御回路７４がメモリ回路７５に書き込まれたＮ１，Ｍの
値にしたがって、それぞれの分周器８４，８６のその分
周比Ｎ１，Ｍを設定すると、バッファ回路７７の出力端
子ＯＵＴから所望の周波数のクロック信号を供給するこ
とができる。それぞれの分周器に分周比を設定すること
により、1台の発振器で数種類の発振周波数を用意する
ことができる。もちろん、図１４の駆動回路の場合は、
周波数のみでなく、出力波形の負荷駆動能力および波形
特性も可変できる。
【００８５】図１５は、本発明の発振器における出力駆
動回路にスタンバイ機能を付加した回路の構成図であ
る。スタンバイ機能として駆動回路７３の前段にスタン
バイ回路８８が付加されたものであり、たとえば、図１
２の駆動回路７３ａにおけるバッファ回路７７の前段に
スタンバイ回路８８が付加された構成である。図１５に
おいて、発振回路７１より、スタンバイ回路８８を介し
て駆動回路７３へクロック信号が供給されているとき、
外部からＩ／Ｏ端子にスタンバイ信号ＢＳＴが入力され
ると、制御回路７４はスタンバイ回路８８のゲートを遮
断する。これによって、駆動回路７３へのクロック信号
は遮断される。たとえば、携帯電話機の待機／使用モー
ドに応じてスタンバイ信号を送信／停止すれば、スタン
バイ回路８８をＯＦＦ／ＯＮすることができる。これに
よって、携帯電話機の待機時にスタンバイ回路８８へス
タンバイ信号を送信して、駆動回路７３（７３ａ、７３
ｂ，７３ｃ，…）の動作を停止させれば待機時における
省電力化を図ることができる。
【００８６】図１６は、図１１に示す本発明の多出力発
振器にスタンバイ回路８８を設けた場合の構成を示すブ
ロック図である。図１６の発振器６１の出力駆動回路
（出力駆動手段）７２において、複数の駆動回路（駆動
手段）を備え、駆動回路（第１の駆動手段）７３ａ、駆
動回路（第２の駆動手段）７３ｂ、および駆動回路（第
３の駆動手段）７３ｃから、それぞれ異なった周波数、
負荷駆動能力、および波形特性のクロック信号が出力さ
れる。そして、スタンバイ信号ＢＳＴがＩ／Ｏ端子から
入力されると、制御回路７４は、スタンバイ回路８８の
ゲートを遮断する。
【００８７】図１６に示す出力駆動回路７２は、図１２
に示すような駆動回路７３ａに、スタンバイ回路８８ａ
を付加した構成となっている。したがって、駆動回路７
３ａは、スタンバイ回路８８ａを介して発振回路７1か
らの発振信号を入力し、出力端子ＯＵＴ１よりＲＦ部６
２へ図５（ａ）に示すような正弦波状のクロック信号を
供給する。つまり、メモリ回路７５に所望の制御データ
を書き込むことによって、駆動回路７３ａにおいて、所
望の負荷駆動能力（振幅）、波形特性（デューティ比、
スルーレート）が設定される。これにより、駆動回路７
３ａの出力端子ＯＵＴ１よりＲＦ部６２へ、最適な負荷
駆動能力（振幅）、波形特性（デューティ比、スルーレ
ート）のクロック信号を供給することができる。また、
携帯電話機の待機時には、図示しないＩ／Ｏ端子からス
タンバイ信号ＢＳＴが入力されると、制御回路７４は、
遮断信号を駆動回路７３ａの前段に設けられたスタンバ
イ回路８８ａに供給し、駆動回路７３ａは動作を停止す
る。よって、携帯電話機の待機時における省電力化を図
ることができる。
【００８８】また、図１６に示す出力駆動回路７２は、
図１３に示す分周回路８７が付加された駆動回路７３ｂ
に、さらに、スタンバイ回路８８ｂを付加した構成とな
っている。駆動回路７３ｂは、スタンバイ回路８８ｂを
介して発振回路７1からの発振信号を入力し、出力端子
ＯＵＴ１よりＣＰＵ６３へ図５（ｂ）に示すような矩形
波状のクロック信号を供給する。つまり、メモリ回路７
５に所望の制御データを書き込むことによって、駆動回
路７３ｂにおいては、所望の負荷駆動能力（振幅）、波
形特性（デューティ比、スルーレート）、および周波数
が設定される。これにより、駆動回路７３ｂの出力端子
ＯＵＴ２よりＣＰＵ６３へ、最適な負荷駆動能力（振
幅）、波形特性（デューティ比、スルーレート）、およ
び周波数のクロック信号を供給することができる。ま
た、携帯電話機の待機時には、図示しないＩ／Ｏ端子よ
りスタンバイ信号が入力されると、制御回路７４は、ス
タンバイ回路８８ｂに遮断信号を供給し、駆動回路７３
ｂは動作を停止する。よって、携帯電話機の待機時にお
ける省電力化を図ることができる。
【００８９】また、図１６に示す出力駆動回路７２は、
図１４に示すＰＬＬ回路８５および分周回路８６を付加
した駆動回路７３ｃに、さらに、スタンバイ回路８８ｃ
を付加して構成される。したがって、駆動回路７３ｃ
は、スタンバイ回路８８ｃを介して発振回路７1からの
発振信号を入力し、出力端子ＯＵＴ３よりディジタル回
路８９へ図５（ｃ）に示すような矩形波状のクロック信
号を供給する。つまり、メモリ回路７５に所望の制御デ
ータを書き込み制御回路７４の制御によって、駆動回路
７３ｃにおいて、所望の負荷駆動能力（振幅）、波形特
性（デューティ比、スルーレート）、および周波数が設
定される。これにより、駆動回路７３ｃの出力端子ＯＵ
Ｔ３よりディジタル回路８９へ、最適な負荷駆動能力
（振幅）、波形特性（デューティ比、スルーレート）、
および周波数のクロック信号を供給することができる。
また、携帯電話機の待機時には、図示しないＩ／Ｏ端子
からスタンバイ信号が入力されると、制御回路７４は、
スタンバイ回路８８ｃに遮断信号を供給し、駆動回路７
３ｃは動作を停止する。よって、携帯電話機の待機時に
おける省電力化を図ることができる。
【００９０】従来の携帯電話機では、ＲＦ部、ＣＰＵ、
ＵＳＢやＭＰＥＧなどのディジタル回路、およびＬＣＤ
などの画像表示部それぞれの機能ブロックに対して、そ
れぞれ個別の発振器を使用してクロック信号を供給して
いた。しかし、本発明の多出力発振器を用いることによ
って、これまで複数個で構成されていた発振器を一つの
発振器に置き換えて実装スペースを省略することができ
るため、従来の発振器に比べて一段と小型化を図ること
ができる。また、発振器が１個に集約されたことによっ
て消費電流が低減されるので省電力化を図ることができ
る。さらに、携帯電話機の待機モード時には発振器の発
振を停止させることができるので、さらなる省電力化を
図ることができる。この結果、電池の消耗を抑えること
ができるので極めて使い勝手のよい携帯電話機を実現す
ることができる。尚、本実施形態においては、１つの駆
動回路７３ごとに１つのスタンバイ回路８８を設けた場
合について説明したが、１つのスタンバイ回路８８のゲ
ートを遮断して、３つの駆動回路７３に供給される信号
を同時に遮断することもできる。これにより、スタンバ
イ回路が一定削減され、回路規模を削減することも可能
である。
【００９１】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、上記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。例えば、上記の第３の実施の形態において
は、発振器をモールド封止して構成する場合について述
べたが、図１７に示すように、ワンチップＩＣ７８と圧
電振動子７９をリッド８０で封止したセラミックパッケ
ージ１０’で構成した発振器としてもよい。
【００９２】尚、図１７においては、ワンチップＩＣ７
８をワイヤボンディングにより基板に接続しているが、
フリップチップボンディング（ＦＣＢ）を適用してもよ
い。また、上述した各実施の形態における発振回路とし
て、水晶発振回路、電圧制御型水晶発振回路、温度補償
型水晶発振回路の３種類の発振回路をそれぞれ用いた発
振器について説明したが、本発明の発振器はこれに限定
されるものではなく、例えば、抵抗とコンデンサで構成
されたＲＣ発振回路、インダクタンスとコンデンサで構
成されたＬＣ発振回路であってもよい。
【００９３】また、上述した各実施の形態の発振回路お
いて、発振源として水晶振動子を本発明に適用する場合
について説明したが、本発明はこれに限定されるもので
はなく、例えば、圧電セラミック、リチウムタンタレー
ト、またはリチウムニオベイトなどからなる振動子であ
ってもよい。さらには、弾性表面波共振器（ＳＡＷ：Su
rface Acoustic Wave共振子による共振器）を用いても
同様の効果が得られる。
【００９４】
【発明の効果】以上説明したように、本発明の発振器に
よれば、ユ−ザが指定する所定の仕様に応じた出力波形
の波形特性を得るために、予め、電圧制御回路や駆動能
力調整部を制御するための制御データをメモリに記憶
し、記憶された制御データに基づいてユーザが所望する
出力波形の出力振幅、デューティ比、並びに、立ち上が
り時間及び立ち下がり時間のそれぞれの波形特性を調整
する。これにより、従来のように、開発工程においてユ
ーザの仕様に応じた何種類ものＩＣを重複して開発し、
かつ製造しておく必要がなく、１種類のＩＣで構成した
発振器を用意して、ユーザの仕様に応じてメモリへ所望
の制御データを書き込めばよい。また、ユーザの仕様に
応じて複数の発振器を製造する必要がなく、１種類の発
振器を製造すれば、発振器のバッファ回路からユーザの
所望する出力信号を供給することができるので、メーカ
側の生産管理および在庫管理が極めて簡素化される。
【００９５】また、発振器を構成するトランジスタの製
造バラツキや、発振器にユーザの負荷回路が接続される
ことによる出力信号の波形変動があっても、あらかじ
め、それらを考慮して出力波形を所望のデューティ比に
調整しておけば、ユーザが所望する設計上のデューティ
比を得ることができる。
【００９６】また、本発明の発振器は多出力の発振器に
よって構成され、それぞれの出力端子から、波形のデュ
ーティ比や立ち上がり／立ち下がり特性を表わすスルー
レートなどの波形特性、および振幅の異なるクロック信
号を出力することができる。したがって、たとえば、携
帯電話機のＲＦ部、ＣＰＵ、ディジタル回路、および画
像表示部などの異なる機能ブロックに対して、１個の発
振器からそれぞれ所望のクロック信号を送信することが
できる。しかも、記憶手段へ所望の制御データを書き込
むというソフト処理だけで、多出力の発振器から各機能
ごとのチップセットに対して、最適な波形特性や振幅や
周波数を有するクロック信号を送信することができる。
これによって、共通の発振器を用意して制御データの書
き換えを行うのみでカスタマイズされた発振器を実現す
ることができるので、発振器の在庫管理が極めて簡素化
される。さらに、一つの発振器で多機能なチップセット
に個別のクロック信号を送信することができるので、従
来の発振器に比べて一段と実装スペースの小型化を図る
ことができる。また、発振器が１個に集約されたことに
よって消費電流が低減されるので省電力化を図ることが
できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における水晶発振
器の構成を示すブロック図である。
【図２】 （ａ）は１段の駆動能力調整部で構成された
バッファ回路、（ｂ）はそのバッファ回路の駆動能力の
動作状態に対応する論理図である。
【図３】 （ａ）は３段の駆動能力調整部で構成された
バッファ回路、（ｂ）はそのバッファ回路の駆動能力ご
との動作状態に対応する論理図である。
【図４】 （ａ）は電圧制御回路の一例を示す具体的な
回路図であり、（ｂ）は電圧制御回路の各動作モードに
対応する論理図である。
【図５】 （ａ）は携帯電話装置で用いられる出力波形
図、（ｂ）は一般の電子機器で用いられるディジタル回
路における波形の立ち上がり特性及び立ち下がり特性が
調整される出力波形図、（ｃ）は同じく出力振幅の特性
が調整される出力波形図である。
【図６】 本発明の第１の実施の形態における電圧制御
型発振回路又は温度補償型発振回路を用いた場合の発振
器の構成を示すブロック図である。
【図７】 本発明の第２の実施形態における出力波形の
デューティ比の可変方法を説明する図である。
【図８】 本発明の水晶発振器における出力信号の振
幅、デューティ比、および立ち上がり／立ち下がり時間
を調整する場合のバッファ回路の構成の一例を示すブロ
ック図である。
【図９】 本発明における発振器をプラスチックパッケ
ージで構成した場合の構造図である。
【図１０】 本発明における発振器を用いた多機能な携
帯電話機の構成を示すブロック図である。
【図１１】 図１０に示す携帯電話機に用いられる本発
明の多出力発振器の構成を示すブロック図である。
【図１２】 図１１に示す本発明の発振器における１つ
の駆動回路とその周辺回路の構成を示すブロック図であ
る。
【図１３】 本発明の発振器におけるバッファ回路の前
段に分周回路を備えた駆動回路とその周辺回路の構成図
である。
【図１４】 本発明の発振器におけるＰＬＬ回路および
分周器を備えた駆動回路とその周辺回路の構成を示すブ
ロック図である。
【図１５】 本発明の発振器における出力駆動回路にス
タンバイ機能を付加した回路の構成図である。
【図１６】 図１１に示す本発明の多出力発振器にスタ
ンバイ回路を設けた場合の構成を示すブロック図であ
る。
【図１７】 本発明における発振器をセラミックパッケ
ージで構成した場合の構造図である。
【図１８】 従来技術における水晶発振器の具体的な回
路図である。
【図１９】 図１８の水晶発振器から出力される用途に
応じた発振出力の波形図である。
【図２０】 従来技術における水晶発振器の駆動回路を
複数段並列に接続して出力駆動回路を構成した場合の回
路図である。
【符号の説明】
１…水晶発振器、２…電圧制御型水晶発振器（ＶＣＸ
Ｏ）、３…温度補償型水晶発振器（ＴＣＸＯ）、４…イ
ンバータ型発振回路、５，１００，１０１，…，１０ｎ
…出力駆動回路、６…電圧制御型発振回路、７…温度補
償型発振回路、１０…プラスチックパケージ、１０’…
セラミックパケージ、２０…駆動用インバータ回路、２
１〜２３，４１〜４４…駆動能力調整部、５１，５１
ａ，５１ｂ，５１ｃ…バッファ回路、５２…電圧制御回
路、５３…制御回路、５４…メモリ回路、６１…発振
器、６２…ＲＦ部、６３…ＣＰＵ、６４…ＵＳＢ、６５
…ＭＰＥＧ、６６…ＬＣＤ、６７…モジュレータ・コー
デック、６８…バス、６９…ＲＯＭ、７０…ＲＡＭ、７
１…発振回路、７２…出力駆動回路、７３，７３ａ、７
３ｂ、７３ｃ…駆動回路、７４…制御回路、７５…メモ
リ回路、７６…電圧制御回路、７７…バッファ回路、７
８…ワンチップＩＣ、７９…圧電振動子、８０…リッ
ド、８１…位相比較器、８２…ＬＰＦ、８３…ＶＣＯ、
８４…帰還分周器、８５…ＰＬＬ回路、８６…分周器、
８７…分周回路、８８，８８ａ，８８ｂ，８８ｃ…スタ
ンバイ回路、８９…ディジタル回路、９０…携帯電話
機、ＩＮＶ１…ＣＭＯＳインバータ回路、Ｘ…水晶振動
子、Ｒ１，Ｒ３３〜Ｒ３６…抵抗、Ｃ１，Ｃ２…コンデ
ンサ、ＯＵＴ…出力端子、Ｉ／Ｏ…入出力端子、Ｖｄｄ
…電源電圧供給端子、Ｖｄ，Ｖｃｎｔ，Ｖｍ…制御デー
タ、Ｖｄｄ１…電源電圧，Ｖｄｄ２…出力電圧。
フロントページの続き Ｆターム(参考） 5J079 AA04 BA32 BA37 EA01 FA04 FB03 FB11 FB35 FB39 FB46 FB48 GA09 5J106 AA04 CC01 CC21 CC41 CC52 DD01 DD33 FF03 FF07 GG19 KK19

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 所定の周波数の発振波形の信号を出力す
    る発振回路と、前記発振波形の信号を入力して所望の波
    形特性を有する出力波形のクロック信号を出力する出力
    駆動手段とを備え、 前記出力駆動手段は、 前記出力波形の波形特性を調整するための制御データを
    記憶する記憶手段と、 前記記憶手段に格納された前記制御データを抽出し、前
    記出力波形の波形特性調整用として前記制御データを出
    力する制御手段と、 外部から第１の電源電圧を入力し、前記制御データに基
    づいて前記出力波形の出力振幅を規定する第２の電源電
    圧を生成して出力する電圧制御手段と、 前記発振波形の信号及び前記第２の電源電圧をそれぞれ
    入力し、前記制御データに基づいて前記出力波形の波形
    特性を調整して外部にクロック信号を出力するバッファ
    回路とを備えることを特徴とする発振器。
  2. 【請求項２】 前記バッファ回路は、 前記発振波形の信号と前記第２の電源電圧とをそれぞれ
    入力し、前記出力波形の出力振幅を調整したクロック信
    号を外部に出力する出力手段と、 前記発振波形の信号と前記第２の電源電圧とをそれぞれ
    入力し、前記制御データに基づいて前記出力波形の波形
    特性を調整して外部にクロック信号を出力させる複数の
    駆動能力調整手段と、 それぞれの駆動能力調整手段から外部に出力されるクロ
    ック信号を前記制御データに基づいて選択するスイッチ
    手段とを備え前記制御データに基づいて、選択された少
    なくとも１つの前記スイッチ手段を動作させて前記出力
    波形の波形特性を調整することを特徴とする請求項１に
    記載の発振器。
  3. 【請求項３】 前記バッファ回路は、 前記制御データに基づいて、選択された少なくとも１つ
    の前記駆動能力調整手段とこれに対応する前記スイッチ
    手段とをそれぞれ同時に動作させることを特徴とする請
    求項２に記載の発振器。
  4. 【請求項４】 前記電圧制御手段は、前記制御手段から
    供給される制御データに基づいて、前記電圧制御手段内
    に備える複数の抵抗を選択することによって前記第２の
    電源電圧を発生することを特徴とする請求項１に記載の
    発振器。
  5. 【請求項５】 前記出力駆動手段は、 前記電圧制御手段と前記バッファ回路とにより構成さ
    れ、所望の波形特性を有する出力波形のクロック信号を
    出力する駆動手段を複数備え、 前記制御手段は、前記記憶手段に記憶されている制御デ
    ータに基づいて、前記各駆動手段にそれぞれ所望の波形
    特性を有する出力波形のクロック信号を出力させること
    を特徴とする請求項1乃至請求項４の何れかに記載の発
    振器。
  6. 【請求項６】 複数の前記駆動手段のうち少なくとも１
    つの駆動手段は、出力されるクロック信号の周波数を分
    周する分周回路を備えることを特徴とする請求項５に記
    載の発振器。
  7. 【請求項７】 複数の前記駆動手段のうち少なくとも１
    つの駆動手段は、出力されるクロック信号の周波数を逓
    倍化するＰＬＬ回路を備えることを特徴とする請求項５
    または請求項６に記載の発振器。
  8. 【請求項８】 前記出力駆動手段は、待機モードのとき
    に前記発振回路から供給される発振信号を遮断するスタ
    ンバイ回路をさらに備えることを特徴とする請求項５乃
    至請求項７の何れかに記載の発振器。
  9. 【請求項９】 前記出力駆動手段が備える複数の駆動手
    段は、 前記記憶手段に記憶されている制御データに基づいて、
    所望の波形特性を有する出力波形のクロック信号を出力
    する第１の駆動手段と、 前記記憶手段に記憶されている制御データに基づいて、
    所望の波形特性を有する出力波形のクロック信号を出力
    すると共に、前記クロック信号の周波数を逓倍化するＰ
    ＬＬ回路とを備える第２の駆動手段と、 前記記憶手段に記憶されている制御データに基づいて、
    所望の波形特性を有する出力波形のクロック信号を出力
    すると共に、前記クロック信号の周波数を分周する分周
    回路とを備える第３の駆動手段と、 待機モードの時に前記発振回路から第１乃至第３の駆動
    手段に供給される発振信号をそれぞれ遮断するスタンバ
    イ回路とを備えることを特徴とする請求項５に記載の発
    振器。
  10. 【請求項１０】 請求項１乃至請求項９のいずれか１項
    に記載の発振器を内蔵し、前記発振器の出力クロック信
    号に基づいて動作することを特徴とする電子機器。
JP2002280919A 2001-11-02 2002-09-26 発振器およびこれを用いた電子機器 Withdrawn JP2003338710A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002280919A JP2003338710A (ja) 2001-11-02 2002-09-26 発振器およびこれを用いた電子機器
US10/281,889 US6927641B2 (en) 2001-11-02 2002-10-28 Oscillator and electronic device using the same
CN02149908.XA CN1228916C (zh) 2001-11-02 2002-11-01 振荡器及使用该振荡器的电子仪器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001-338044 2001-11-02
JP2001338044 2001-11-02
JP2002-66132 2002-03-11
JP2002066132 2002-03-11
JP2002280919A JP2003338710A (ja) 2001-11-02 2002-09-26 発振器およびこれを用いた電子機器

Publications (1)

Publication Number Publication Date
JP2003338710A true JP2003338710A (ja) 2003-11-28

Family

ID=27347779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002280919A Withdrawn JP2003338710A (ja) 2001-11-02 2002-09-26 発振器およびこれを用いた電子機器

Country Status (3)

Country Link
US (1) US6927641B2 (ja)
JP (1) JP2003338710A (ja)
CN (1) CN1228916C (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319628A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 発振回路および発振回路を備える半導体装置
JP2007184809A (ja) * 2006-01-10 2007-07-19 Epson Toyocom Corp 発振装置
JP2007259052A (ja) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 水晶発振器
JP2008515294A (ja) * 2004-09-24 2008-05-08 サイプレス セミコンダクター コーポレーション 不揮発性プログラマブル水晶発振回路
JP2010016513A (ja) * 2008-07-02 2010-01-21 Nippon Dempa Kogyo Co Ltd 発振器
JP2011109227A (ja) * 2009-11-13 2011-06-02 Nippon Dempa Kogyo Co Ltd 水晶発振器
JP2012074797A (ja) * 2010-09-28 2012-04-12 Nippon Dempa Kogyo Co Ltd 多出力水晶発振器
JP2012199631A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 回路装置及び電子機器
JP2012235208A (ja) * 2011-04-28 2012-11-29 Kyocera Crystal Device Corp 水晶発振器
JP2013031083A (ja) * 2011-07-29 2013-02-07 Kyocera Crystal Device Corp 発振器、半導体部品及び電子機器
JP2015207856A (ja) * 2014-04-18 2015-11-19 セイコーエプソン株式会社 半導体集積回路、発振器、電子機器及び移動体
US10476493B2 (en) 2015-10-30 2019-11-12 Seiko Epson Corporation Buffer circuit, semiconductor integrated circuit device, oscillator, electronic apparatus, and base station
US11990869B2 (en) 2020-12-28 2024-05-21 Seiko Epson Corporation Circuit device and oscillator
US12034405B2 (en) 2020-12-28 2024-07-09 Seiko Epson Corporation Circuit device and oscillator

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7845063B2 (en) 2002-03-06 2010-12-07 Piedek Technical Laboratory Quartz crystal unit and method for manufacturing a quartz crystal unit and electronic apparatus
US10284143B2 (en) 2002-03-06 2019-05-07 Piedek Technical Laboratory Quartz crystal unit, quartz crystal oscillator and electronic apparatus
US7528682B2 (en) * 2002-03-06 2009-05-05 Piedek Technical Laboratory Electronic apparatus having display portion and oscillator and manufacturing method of the same
TWI222797B (en) * 2003-07-01 2004-10-21 Benq Corp Compensation method and device of the voltage-controlled crystal oscillator in mobile unit
JP3872779B2 (ja) * 2003-08-04 2007-01-24 Ｎｅｃエレクトロニクス株式会社 発振回路および半導体集積回路装置
JP2005064879A (ja) * 2003-08-13 2005-03-10 Matsushita Electric Ind Co Ltd 発振回路および発振安定化方法
CN100458906C (zh) * 2004-02-20 2009-02-04 三星电子株式会社 脉冲补偿器、显示装置及驱动该显示装置的方法
KR101056374B1 (ko) * 2004-02-20 2011-08-11 삼성전자주식회사 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의구동방법
JP4259485B2 (ja) * 2005-04-28 2009-04-30 エプソントヨコム株式会社 圧電発振回路
JP2007043339A (ja) * 2005-08-01 2007-02-15 Epson Toyocom Corp 水晶発振器
US7558086B2 (en) * 2006-06-28 2009-07-07 Zippy Technology Corp. Inverter control circuit with a resonant frequency modulation function
DE102007024532B4 (de) * 2006-06-29 2015-10-15 Mediatek Inc. Kommunikationssystem und Verfahren zur Bereitstellung eines Oszillationssignals
US7902926B2 (en) * 2006-06-29 2011-03-08 Mediatek Inc. Communication system and oscillation signal provision method
US7656235B2 (en) * 2006-06-29 2010-02-02 Mediatek Inc. Communication system and oscillation signal provision method
US7925463B2 (en) * 2008-02-01 2011-04-12 Broadcom Corporation Method and system for compensating temperature readings from a temperature sensing crystal integrated circuit
JP4524326B2 (ja) * 2008-05-13 2010-08-18 日本電波工業株式会社 水晶発振器
TW201225540A (en) * 2010-12-14 2012-06-16 Askey Computer Corp Multiple-output clock source signal generator
JP2012257183A (ja) * 2011-06-10 2012-12-27 Mitsumi Electric Co Ltd 発振回路
CN102332864B (zh) * 2011-09-29 2013-09-25 北京经纬恒润科技有限公司 一种正弦波振荡电路
CN103166674A (zh) * 2011-12-14 2013-06-19 无锡国科微纳传感网科技有限公司 一种信号频率的校正方法和装置
US8797110B2 (en) * 2012-07-26 2014-08-05 Qualcomm Incorporated Buffer input impedance compensation in a reference clock signal buffer
JP2015080070A (ja) * 2013-10-16 2015-04-23 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
CN104660226B (zh) * 2013-11-22 2019-04-12 苏州普源精电科技有限公司 一种具有门控猝发功能的信号发生器
US9634676B2 (en) * 2015-07-01 2017-04-25 Qualcomm Incorporated Circuits and methods providing clock frequency adjustment in response to supply voltage changes
CN105515532B (zh) * 2015-11-30 2018-04-13 北京机械设备研究所 一种低畸变正弦波发生电路
JP2017194789A (ja) * 2016-04-19 2017-10-26 ローム株式会社 クロック発生装置、電子回路、集積回路、及び電気機器
US10171033B2 (en) * 2016-11-03 2019-01-01 Intel Corporation Crystal oscillator interconnect architecture with noise immunity
JP7404632B2 (ja) * 2019-03-28 2023-12-26 セイコーエプソン株式会社 出力回路、回路装置、発振器、電子機器及び移動体
JP7238553B2 (ja) * 2019-04-02 2023-03-14 セイコーエプソン株式会社 Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
CN114594817B (zh) * 2020-12-07 2023-10-27 中移物联网有限公司 一种输入输出芯片驱动能力的调节电路及方法
CN116996045A (zh) * 2022-04-26 2023-11-03 长鑫存储技术有限公司 信号产生器和存储器
US11703905B1 (en) 2022-04-26 2023-07-18 Changxin Memory Technologies, Inc. Clock generation circuit, equidistant four-phase signal generation method, and memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03103614A (ja) 1989-09-16 1991-04-30 Canon Inc すべり軸受
JPH03262322A (ja) 1990-03-13 1991-11-22 Seiko Epson Corp 半導体素子
JPH04167615A (ja) 1990-10-26 1992-06-15 Seiko Epson Corp 半導体装置
JPH07154146A (ja) 1993-11-30 1995-06-16 Nippon Precision Circuits Kk 発振用集積回路および発振回路
US6166609A (en) * 1997-04-14 2000-12-26 Seiko Epson Corporation Oscillator circuit supplied with optimal power voltage according to oscillator output
JP3721901B2 (ja) 1999-11-26 2005-11-30 松下電器産業株式会社 多出力発振装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515294A (ja) * 2004-09-24 2008-05-08 サイプレス セミコンダクター コーポレーション 不揮発性プログラマブル水晶発振回路
JP2006319628A (ja) * 2005-05-12 2006-11-24 Nec Electronics Corp 発振回路および発振回路を備える半導体装置
JP2007184809A (ja) * 2006-01-10 2007-07-19 Epson Toyocom Corp 発振装置
JP2007259052A (ja) * 2006-03-23 2007-10-04 Matsushita Electric Ind Co Ltd 水晶発振器
JP2010016513A (ja) * 2008-07-02 2010-01-21 Nippon Dempa Kogyo Co Ltd 発振器
JP2011109227A (ja) * 2009-11-13 2011-06-02 Nippon Dempa Kogyo Co Ltd 水晶発振器
JP2012074797A (ja) * 2010-09-28 2012-04-12 Nippon Dempa Kogyo Co Ltd 多出力水晶発振器
JP2012199631A (ja) * 2011-03-18 2012-10-18 Seiko Epson Corp 回路装置及び電子機器
JP2012235208A (ja) * 2011-04-28 2012-11-29 Kyocera Crystal Device Corp 水晶発振器
JP2013031083A (ja) * 2011-07-29 2013-02-07 Kyocera Crystal Device Corp 発振器、半導体部品及び電子機器
JP2015207856A (ja) * 2014-04-18 2015-11-19 セイコーエプソン株式会社 半導体集積回路、発振器、電子機器及び移動体
US10476493B2 (en) 2015-10-30 2019-11-12 Seiko Epson Corporation Buffer circuit, semiconductor integrated circuit device, oscillator, electronic apparatus, and base station
US11990869B2 (en) 2020-12-28 2024-05-21 Seiko Epson Corporation Circuit device and oscillator
US12034405B2 (en) 2020-12-28 2024-07-09 Seiko Epson Corporation Circuit device and oscillator

Also Published As

Publication number Publication date
CN1228916C (zh) 2005-11-23
US6927641B2 (en) 2005-08-09
US20030098749A1 (en) 2003-05-29
CN1416215A (zh) 2003-05-07

Similar Documents

Publication Publication Date Title
JP2003338710A (ja) 発振器およびこれを用いた電子機器
US6084483A (en) Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit
US8201995B2 (en) Method and system for a temperature sensing crystal integrated circuit with digital temperature output
JP3358619B2 (ja) 温度補償型発振器、温度補償型発振器の制御方法及び無線通信装置
JP3385811B2 (ja) 半導体装置、マイクロコンピュータおよび電子機器
CN1909362A (zh) 石英振荡器
JP2013207363A (ja) 回路装置、発振装置及び電子機器
JP5384959B2 (ja) 電子回路
CN107222209A (zh) 数模混合锁相环
JPWO2003021765A1 (ja) 発振器及び通信機器
US7579917B2 (en) Output circuit for oscillator
US7286023B2 (en) Crystal oscillation circuit with frequency regulation
JP2003249844A (ja) 可変遅延器，電圧制御発振器，ｐｌｌ回路
US9634608B2 (en) Crystal oscillation circuit and electronic timepiece
US20090058546A1 (en) Oscillator circuit and electronic device having oscillator circuit
JP2002076771A (ja) 電圧制御発振器、電圧制御発振器用ｉｃチップ、抵抗調整装置及び抵抗調整方法
JP2001257534A (ja) 水晶発振器
US7375601B2 (en) Dual-band oscillator
JP2004304253A (ja) 発振器とこれを用いた電子機器
JPWO2007097063A1 (ja) 発振回路
JP2006287765A (ja) 水晶発振回路
KR100881180B1 (ko) 다양한 주파수에서 동작가능한 오실레이터
JP2003224421A (ja) 発振器とこれを用いた電子機器
JP2008060840A (ja) ２波切替型圧電発振器
JP2590617B2 (ja) 電圧制御圧電発振器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110