JP6439915B2 - フラクショナルn−pll回路、発振器、電子機器及び移動体 - Google Patents
フラクショナルn−pll回路、発振器、電子機器及び移動体 Download PDFInfo
- Publication number
- JP6439915B2 JP6439915B2 JP2014186606A JP2014186606A JP6439915B2 JP 6439915 B2 JP6439915 B2 JP 6439915B2 JP 2014186606 A JP2014186606 A JP 2014186606A JP 2014186606 A JP2014186606 A JP 2014186606A JP 6439915 B2 JP6439915 B2 JP 6439915B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- output
- clock signal
- fractional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 149
- 238000000034 method Methods 0.000 description 26
- 238000005259 measurement Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 241000251468 Actinopterygii Species 0.000 description 1
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001839 endoscopy Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
Description
本適用例に係るフラクショナルN−PLL回路は、制御電圧範囲に対して複数の出力周波数範囲を設定可能な電圧制御発振回路と、前記電圧制御発振回路の前記複数の出力周波数範囲を探索し、1つの前記出力周波数範囲を選択する周波数選択回路と、前記電圧制御発振回路の出力から前記電圧制御発振回路の入力に至る信号経路上に設けられた分周回路と、デルタシグマ変調を行い、前記分周回路の分周比を設定する分周設定回路と、を含み、前記分周設定回路は、前記周波数選択回路が前記複数の出力周波数範囲の探索中は、前記周波数選択回路が探索を終了した後よりも低い周波数で前記デルタシグマ変調を行う。
上記適用例に係るフラクショナルN−PLL回路において、前記分周設定回路は、前記周波数選択回路が前記複数の出力周波数範囲の探索中は前記分周回路の出力周波数の1/N1(N1は2以上の整数)の周波数で前記デルタシグマ変調を行ってもよい。
上記適用例に係るフラクショナルN−PLL回路において、前記分周設定回路は、前記周波数選択回路が前記複数の出力周波数範囲の探索を終了した後は、前記分周回路の出力周波数の1/N2(N2はN1よりも小さい1以上の整数)の周波数で前記デルタシグマ変調を行ってもよい。
上記適用例に係るフラクショナルN−PLL回路は、前記分周回路の出力信号を用いて、前記周波数選択回路が前記複数の出力周波数範囲の探索中は、前記周波数選択回路が探索を終了した後よりも低い周波数のクロック信号を生成するクロック生成回路を含み、前記分周設定回路は、前記クロック信号に同期して前記デルタシグマ変調を行ってもよい。
上記適用例に係るフラクショナルN−PLL回路において、前記周波数選択回路は、前記クロック信号を用いて前記複数の出力周波数範囲を探索してもよい。
上記適用例に係るフラクショナルN−PLL回路において、前記分周設定回路は、第1のデルタシグマ変調回路と、第2のデルタシグマ変調回路と、前記周波数選択回路が前記複数の出力周波数範囲の探索中は前記第1のデルタシグマ変調回路の出力信号を選択し、前記周波数選択回路が探索を終了した後は前記第2のデルタシグマ変調回路の出力信号を選択する切り換え回路と、を含み、前記第1のデルタシグマ変調回路は、前記第2のデルタシグマ変調回路よりも低い周波数で動作してもよい。
上記適用例に係るフラクショナルN−PLL回路は、前記分周回路の出力信号を用いて、第1のクロック信号と第2のクロック信号とを生成するクロック生成回路を含み、前記第1のクロック信号の周波数は、前記第2のクロック信号の周波数よりも低く、前記周波数選択回路は、前記第1のデルタシグマ変調回路は、前記第1のクロック信号に同期して動作し、前記第2のデルタシグマ変調回路は、前記第2のクロック信号に同期して動作してもよい。
本適用例に係る発振器は、上記のいずれかのフラクショナルN−PLL回路を含む。
本適用例に係る電子機器は、上記のいずれかのフラクショナルN−PLL回路を含む。
本適用例に係る移動体は、上記のいずれかのフラクショナルN−PLL回路を含む。
1−1.第1実施形態
[発振器の構成]
図1は本実施形態の発振器の構成図である。図1に示すように、本実施形態の発振器1は、発振回路2と振動子3とを含む発振器であり、発振回路2と振動子3は不図示のパッケージに収容されている。
端子、GND端子、OUT_P端子、OUT_N端子、SDA端子及びSCL端子は、発振器1の外部端子(不図示)にも接続されている。
T_Pから外部に出力され、反転信号CKNは出力端子OUT_Nから外部に出力される。出力回路40は、例えば、LVDS(Low Voltage Differential Signaling)回路、PECL(Positive Emitter Coupled Logic)回路、LVPECL(Low Voltage PECL)回路等の差動出力回路であってもよい。ただし、出力回路40は、シングルエンドの出力回路であってもよい。
よい。制御回路70は、発振器1の起動時(電源投入時)などに、不揮発メモリー90に記憶されているデータを読み出して制御レジスターに設定し、各種の制御を行う。
図2は、第1実施形態におけるフラクショナルN−PLL回路20の構成例を示す図である。図2に示すように、フラクショナルN−PLL回路20は、位相比較器(PFD:Phase Frequency Detector)21、チャージポンプ(CP:Charge Pump)22、ローパスフィルター(LPF:Low Pass Filter)23、電圧制御発振回路(VCO)24、分周回路25、周波数選択回路26、分周設定回路27及びクロック生成回路28を含んで構成されている。
70から入力される整数分周比Nと分数分周比F/Mとの和(N+F/M)と一致する。そして、クロック信号REFCLKの位相とクロック信号FBCLKの位相が同期した定常状態では、式(1)で計算されるクロック信号PLLCLKの周波数がクロック信号REFCLKの周波数と一致し、これによりクロック信号CLKOは式(3)で表される所望の周波数(目標周波数)となる。
せようとすると、デルタシグマ変調回路120は、最大(128.8/M)MHzの動作に追従する必要がある。この周波数は、定常状態におけるデルタシグマ変調回路120の最高動作周波数(120/M)MHzよりも高い。2分探索法を含めた高速探索アルゴリズム全般を考えた場合、クロック信号FBCLKのMクロックごとに分周比を変化させようとすると、デルタシグマ変調回路120は、クロック信号PLLCLKの最高周波数3640MHzを、最低周波数3000MHzを目標周波数とした場合の最小分周比24(=30×0.8)で分周した最大151.667MHz(=3640MHz/24)の周波数で動作する必要がある。
FBCLKのN2分周クロック信号)の最高周波数(前述の例では、120MHz)以下であれば、デルタシグマ変調回路120の動作速度の問題自体は解決する。しかしながら、デルタシグマ変調の制御が正常動作しなくなる可能性があるため、N1は整数が好適と言える。
振器1の出力信号の位相ノイズや位相ジッターを低減することができる。
図7は、第1実施形態におけるフラクショナルN−PLL回路20の動作手順の一例を示すフローチャート図である。
索を行った後、定常発振状態に移行する。
以上に説明したように、第1実施形態の発振器1によれば、フラクショナルN−PLL回路20において、デルタシグマ変調回路120が、周波数選択回路26による電圧制御発振回路24の動作レンジの探索中は、探索を終了した後よりも低い周波数で動作するので、探索中に電圧制御発振回路24の出力周波数が定常状態(通常動作時)ではあり得ない高い周波数になったとしても、分周回路25の分周比を正常に設定することができる。また、第1実施形態の発振器1によれば、フラクショナルN−PLL回路20は、電圧制御発振回路24の動作レンジの探索中において、クロック信号FBCLKと同期して分周回路25の分周比を更新するので、クロック信号FBCLKの周波数の精度を確保することができる。従って、第1実施形態の発振器1によれば、フラクショナルN−PLL回路20は、デルタシグマ変調回路120の最高動作周波数を過剰に高くすることなく、電圧制御発振回路24の動作レンジを適切に設定することができる。
以下に第2実施形態の発振器について説明するが、第1実施形態と同様の機能を有する構成には同じ符号を付し、重複する説明は省略又は簡略する。第2実施形態の発振器1は、第1実施形態と同様に、発振回路2と振動子3とを含む発振器であり、発振回路2と振動子3はパッケージに収容されている。第2実施形態の発振器1の全体構成は、図1と同様であるため、その図示及び説明を省略する。
Kとクロック信号DSMCLKが入力される。そして、周波数比較回路100は、周波数選択開始信号STARTを受け取ると、クロック信号REFCLKの周波数とクロック信号DSMCLKの周波数のN1倍の周波数とを比較し、比較結果信号RESULTを出力する。
、周波数比較精度が低下するため、クロック信号PLLCLKの目標周波数を電圧制御発振回路24の動作レンジの境界付近の周波数に設定した場合、本来選択されるべき動作レンジよりも1つ高いレンジあるいは1つ低いレンジが選択される確率が増える。例えば、電圧制御発振回路24の動作レンジが図3ように構成されている場合に、クロック信号PLLCLKの目標周波数が3031MHzあるいは3039MHzだとすると、本来はレンジ4が選択されるべきだが、レンジ3あるいはレンジ5が選択される可能性が上昇する。しかしながら、実際には、図4に示したように、電圧制御発振回路24の電圧制御周波数特性は、各動作レンジの出力周波数範囲は隣の動作レンジの出力周波数範囲と重複するように設計されることが多いので、仮に、本来よりも1つだけ高いあるいは低いレンジが選択されたとしても、フラクショナルN−PLL回路20は定常発振を継続することができる。
以下に第3実施形態の発振器について説明するが、第1実施形態と同様の機能を有する構成には同じ符号を付し、重複する説明は省略又は簡略する。第3実施形態の発振器1は、第1実施形態と同様に、発振回路2と振動子3とを含む発振器であり、発振回路2と振動子3はパッケージに収容されている。第3実施形態の発振器1の全体構成は、図1と同様であるため、その図示及び説明を省略する。
回路24の複数の動作レンジ(出力周波数範囲)の探索中(ロック信号LOCKがローレベルの時)はデルタシグマ変調回路122の出力信号を選択し、周波数選択回路26(レンジ探索回路110)が探索を終了した後(ロック信号LOCKがハイレベルの時)はデルタシグマ変調回路124の出力信号を選択して出力する。この切り換え回路140の出力信号は、分周設定回路27の出力信号として分周回路25に入力される。
S10のY)、クロック信号DSMCLK1で動作するデルタシグマ変調回路122の出力信号を選択し、分周回路25に入力する(S22)。本実施形態では、電源投入後のロック信号LOCKの初期値はローレベルであるため、切り換え回路140がデルタシグマ変調回路122の出力信号を選択するように初期設定される。
図12は、本実施形態の電子機器の機能ブロック図である。また、図13は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
図14は、本実施形態の移動体の一例を示す図(上面図)である。図14に示す移動体400は、発振器410、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー420,430,440、バッテリー450、バックアップ用バッテリー460を含んで構成されている。なお、本実施形態の移動体は、図14の構成要素(各部)の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
計測カウンター、106 判定回路、110 レンジ探索回路、120 デルタシグマ変調回路、122 デルタシグマ変調回路、124 デルタシグマ変調回路、130 加減算回路、132 加減算回路、134 加減算回路、140 切り換え回路、300 電子機器、310 発振器、312 振動子、314 発振回路、316 フラクショナルN−PLL回路、320 CPU、330 操作部、340 ROM、350 RAM、360 通信部、370 表示部、400 移動体、410 発振器、420,430,440 コントローラー、450 バッテリー、460 バックアップ用バッテリー
Claims (10)
- 制御電圧範囲に対して複数の出力周波数範囲を設定可能な電圧制御発振回路と、
前記電圧制御発振回路の前記複数の出力周波数範囲を探索し、1つの前記出力周波数範囲を選択する周波数選択回路と、
前記電圧制御発振回路の出力から前記電圧制御発振回路の入力に至る信号経路上に設けられた分周回路と、
デルタシグマ変調を行い、前記分周回路の分周比を設定する分周設定回路と、を含み、
前記分周設定回路は、
前記周波数選択回路が前記複数の出力周波数範囲の探索中は、前記周波数選択回路が前記複数の出力周波数範囲の探索を終了して前記選択する1つの前記出力周波数範囲を固定した後よりも低い周波数で前記デルタシグマ変調を行う、フラクショナルN−PLL回路。 - 前記分周設定回路は、
前記周波数選択回路が前記複数の出力周波数範囲の探索中は前記分周回路の出力周波数の1/N1(N1は2以上の整数)の周波数で前記デルタシグマ変調を行う、請求項1に記載のフラクショナルN−PLL回路。 - 前記分周設定回路は、
前記周波数選択回路が前記複数の出力周波数範囲の探索を終了して前記選択する1つの前記出力周波数範囲を固定した後は、前記分周回路の出力周波数の1/N2(N2はN1よりも小さい1以上の整数)の周波数で前記デルタシグマ変調を行う、請求項2に記載のフラクショナルN−PLL回路。 - 前記分周回路の出力信号を用いて、前記周波数選択回路が前記複数の出力周波数範囲の探索中は、前記周波数選択回路が探索を終了して前記選択する1つの前記出力周波数範囲を固定した後よりも低い周波数のクロック信号を生成するクロック生成回路を含み、
前記分周設定回路は、
前記クロック信号に同期して前記デルタシグマ変調を行う、請求項1乃至3のいずれか
一項に記載のフラクショナルN−PLL回路。 - 前記周波数選択回路は、
前記クロック信号を用いて前記複数の出力周波数範囲を探索する、請求項4に記載のフラクショナルN−PLL回路。 - 前記分周設定回路は、
第1のデルタシグマ変調回路と、
第2のデルタシグマ変調回路と、
前記周波数選択回路が前記複数の出力周波数範囲の探索中は前記第1のデルタシグマ変調回路の出力信号を選択し、前記周波数選択回路が探索を終了して前記選択する1つの前記出力周波数範囲を固定した後は前記第2のデルタシグマ変調回路の出力信号を選択する切り換え回路と、を含み、
前記第1のデルタシグマ変調回路は、前記第2のデルタシグマ変調回路よりも低い周波数で動作する、請求項1乃至3のいずれか一項に記載のフラクショナルN−PLL回路。 - 前記分周回路の出力信号を用いて、第1のクロック信号と第2のクロック信号とを生成するクロック生成回路を含み、
前記第1のクロック信号の周波数は、前記第2のクロック信号の周波数よりも低く、
前記周波数選択回路は、
前記第1のデルタシグマ変調回路は、
前記第1のクロック信号に同期して動作し、
前記第2のデルタシグマ変調回路は、
前記第2のクロック信号に同期して動作する、請求項6に記載のフラクショナルN−PLL回路。 - 請求項1乃至7のいずれか一項に記載のフラクショナルN−PLL回路を含む、発振器。
- 請求項1乃至7のいずれか一項に記載のフラクショナルN−PLL回路を含む、電子機器。
- 請求項1乃至7のいずれか一項に記載のフラクショナルN−PLL回路を含む、移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186606A JP6439915B2 (ja) | 2014-09-12 | 2014-09-12 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
CN201510542726.2A CN105429639B (zh) | 2014-09-12 | 2015-08-28 | 分数n分频pll电路、振荡器、电子设备以及移动体 |
US14/848,902 US9490820B2 (en) | 2014-09-12 | 2015-09-09 | Fractional N-PLL circuit, oscillator, electronic device, and moving object |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186606A JP6439915B2 (ja) | 2014-09-12 | 2014-09-12 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016059020A JP2016059020A (ja) | 2016-04-21 |
JP6439915B2 true JP6439915B2 (ja) | 2018-12-19 |
Family
ID=55455841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014186606A Active JP6439915B2 (ja) | 2014-09-12 | 2014-09-12 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9490820B2 (ja) |
JP (1) | JP6439915B2 (ja) |
CN (1) | CN105429639B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6439915B2 (ja) * | 2014-09-12 | 2018-12-19 | セイコーエプソン株式会社 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
US9634677B2 (en) * | 2015-07-23 | 2017-04-25 | Mediatek Inc. | Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method |
JP6720672B2 (ja) * | 2016-04-25 | 2020-07-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JP6750320B2 (ja) * | 2016-06-07 | 2020-09-02 | セイコーエプソン株式会社 | 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法 |
EP3624344B1 (en) * | 2017-07-04 | 2021-08-25 | Mitsubishi Electric Corporation | Pll circuit |
US10110240B1 (en) * | 2017-10-17 | 2018-10-23 | Micron Technology, Inc. | DLL circuit having variable clock divider |
KR102502236B1 (ko) * | 2017-11-20 | 2023-02-21 | 삼성전자주식회사 | 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법 |
US10516402B2 (en) | 2018-03-09 | 2019-12-24 | Texas Instruments Incorporated | Corrupted clock detection circuit for a phase-locked loop |
US10498344B2 (en) | 2018-03-09 | 2019-12-03 | Texas Instruments Incorporated | Phase cancellation in a phase-locked loop |
US10686456B2 (en) | 2018-03-09 | 2020-06-16 | Texas Instruments Incorporated | Cycle slip detection and correction in phase-locked loop |
US10516401B2 (en) | 2018-03-09 | 2019-12-24 | Texas Instruments Incorporated | Wobble reduction in an integer mode digital phase locked loop |
US10505555B2 (en) * | 2018-03-13 | 2019-12-10 | Texas Instruments Incorporated | Crystal oscillator offset trim in a phase-locked loop |
US10491222B2 (en) | 2018-03-13 | 2019-11-26 | Texas Instruments Incorporated | Switch between input reference clocks of different frequencies in a phase locked loop (PLL) without phase impact |
US10496041B2 (en) | 2018-05-04 | 2019-12-03 | Texas Instruments Incorporated | Time-to-digital converter circuit |
US10505554B2 (en) | 2018-05-14 | 2019-12-10 | Texas Instruments Incorporated | Digital phase-locked loop |
US10431281B1 (en) * | 2018-08-17 | 2019-10-01 | Micron Technology, Inc. | Access schemes for section-based data protection in a memory device |
US10991411B2 (en) | 2018-08-17 | 2021-04-27 | Micron Technology, Inc. | Method and apparatuses for performing a voltage adjustment operation on a section of memory cells based on a quantity of access operations |
JP2020088706A (ja) * | 2018-11-29 | 2020-06-04 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
JP2020098988A (ja) * | 2018-12-18 | 2020-06-25 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303747A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 複数周波数帯域pll周波数シンセサイザ |
GB9918732D0 (en) * | 1999-08-10 | 1999-10-13 | Koninkl Philips Electronics Nv | Fractional - N frequency synthesiser |
JP3935308B2 (ja) | 2000-05-17 | 2007-06-20 | 株式会社リコー | 画像処理装置 |
JP3415574B2 (ja) * | 2000-08-10 | 2003-06-09 | Necエレクトロニクス株式会社 | Pll回路 |
US6600378B1 (en) * | 2002-01-18 | 2003-07-29 | Nokia Corporation | Fractional-N frequency synthesizer with sine wave generator |
US6710664B2 (en) * | 2002-04-22 | 2004-03-23 | Rf Micro Devices, Inc. | Coarse tuning for fractional-N synthesizers |
CN100353673C (zh) * | 2002-08-14 | 2007-12-05 | 联发科技股份有限公司 | 锁相环频率合成器 |
US7071787B2 (en) * | 2002-11-22 | 2006-07-04 | Tektronix, Inc. | Method and apparatus for the reduction of phase noise |
US7015738B1 (en) * | 2003-06-18 | 2006-03-21 | Weixun Cao | Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control |
JP2005191684A (ja) | 2003-12-24 | 2005-07-14 | Sony Corp | クロック生成装置 |
JP2006041580A (ja) * | 2004-07-22 | 2006-02-09 | Renesas Technology Corp | 通信用半導体集積回路 |
US7405629B2 (en) * | 2005-06-30 | 2008-07-29 | Cypress Semiconductor Corp. | Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis |
KR100712527B1 (ko) * | 2005-08-18 | 2007-04-27 | 삼성전자주식회사 | 지터를 감소시킨 분산 스펙트럼 클럭 발생기 |
KR100736407B1 (ko) | 2006-01-17 | 2007-07-09 | 삼성전자주식회사 | 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-n 위상동기루프 |
EP1914893A1 (fr) | 2006-10-16 | 2008-04-23 | The Swatch Group Research and Development Ltd. | Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences |
US7548123B2 (en) * | 2007-07-13 | 2009-06-16 | Silicon Laboratories Inc. | Dividerless PLL architecture |
US7911247B2 (en) * | 2008-02-26 | 2011-03-22 | Qualcomm Incorporated | Delta-sigma modulator clock dithering in a fractional-N phase-locked loop |
US7928779B2 (en) | 2009-06-17 | 2011-04-19 | Integrated Device Technology, Inc. | Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop |
CN101997540B (zh) * | 2009-08-11 | 2012-11-07 | 深圳市英威腾电气股份有限公司 | 一种基于fpga实现的分数分频方法以及分数分频器 |
JP5457813B2 (ja) * | 2009-12-16 | 2014-04-02 | ルネサスエレクトロニクス株式会社 | Adpll回路、半導体装置及び携帯情報機器 |
JP5473669B2 (ja) * | 2010-02-23 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | クロック生成回路と半導体装置 |
US8130047B2 (en) * | 2010-04-30 | 2012-03-06 | Texas Instruments Incorporated | Open loop coarse tuning for a PLL |
JP5557634B2 (ja) | 2010-07-20 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 高周波信号処理装置 |
JP2012147080A (ja) | 2011-01-07 | 2012-08-02 | Panasonic Corp | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 |
US8508268B2 (en) * | 2011-03-07 | 2013-08-13 | Panasonic Corporation | PLL circuit, calibration method and wireless communication terminal |
JP2013125992A (ja) * | 2011-12-13 | 2013-06-24 | Seiko Epson Corp | 発振器 |
US8779812B1 (en) * | 2013-02-28 | 2014-07-15 | Texas Instruments Incorporated | Hybrid PLL/FLL circuit to provide a clock |
US8866519B1 (en) * | 2013-02-28 | 2014-10-21 | Pmc-Sierra Us, Inc. | System and method for reducing spectral pollution in a signal |
EP2804324B1 (en) * | 2013-05-15 | 2015-04-15 | Asahi Kasei Microdevices Corporation | Digital phase-locked loop device with automatic frequency range selection |
US9041444B1 (en) * | 2013-11-27 | 2015-05-26 | Broadcom Corporation | Time-to-digital convertor-assisted phase-locked loop spur mitigation |
US9246499B2 (en) * | 2014-05-21 | 2016-01-26 | Robert Bosch Gmbh | Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise |
JP6439915B2 (ja) * | 2014-09-12 | 2018-12-19 | セイコーエプソン株式会社 | フラクショナルn−pll回路、発振器、電子機器及び移動体 |
-
2014
- 2014-09-12 JP JP2014186606A patent/JP6439915B2/ja active Active
-
2015
- 2015-08-28 CN CN201510542726.2A patent/CN105429639B/zh active Active
- 2015-09-09 US US14/848,902 patent/US9490820B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016059020A (ja) | 2016-04-21 |
CN105429639B (zh) | 2020-12-18 |
CN105429639A (zh) | 2016-03-23 |
US20160079988A1 (en) | 2016-03-17 |
US9490820B2 (en) | 2016-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6439915B2 (ja) | フラクショナルn−pll回路、発振器、電子機器及び移動体 | |
JP6750320B2 (ja) | 温度補償型発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
US9325328B2 (en) | Oscillation circuit, oscillator, electronic apparatus, moving object, and frequency adjustment method of oscillator | |
CN107870557B (zh) | 电路装置、物理量测定装置、电子设备和移动体 | |
CN108803775B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
US9628096B2 (en) | Oscillation circuit, oscillator, fractional N-PLL circuit, electronic apparatus, moving object, and determination method of reference frequency of fractional N-PLL circuit | |
US10976409B2 (en) | Frequency-modulated continuous wave generator and frequency-modulated continuous wave radar system including the same | |
JP7147260B2 (ja) | 回路装置、発振器、電子機器及び移動体 | |
US9712111B2 (en) | Oscillator, electronic apparatus, and moving object | |
US9503108B2 (en) | Oscillation circuit, oscillator, electronic device, and moving object | |
CN104579171B (zh) | 振荡电路、振荡器、电子设备以及移动体 | |
JP2018063568A (ja) | 回路装置、発振器、電子機器及び移動体 | |
US10187072B1 (en) | Signal processing system and method thereof | |
JP7392311B2 (ja) | 回路装置、発振器、電子機器、及び移動体 | |
JP6778715B2 (ja) | 発振回路、発振器、電子機器および移動体 | |
JP2019220856A (ja) | 分周回路、発振器、電子機器及び移動体 | |
JP5962895B2 (ja) | 発振器及び電子機器 | |
JP2019220855A (ja) | 分周回路、発振器、電子機器及び移動体 | |
JP2015099967A (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6439915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |