JP2015079293A - メモリ制御装置、メモリ制御方法、及び、情報処理装置 - Google Patents
メモリ制御装置、メモリ制御方法、及び、情報処理装置 Download PDFInfo
- Publication number
- JP2015079293A JP2015079293A JP2013214591A JP2013214591A JP2015079293A JP 2015079293 A JP2015079293 A JP 2015079293A JP 2013214591 A JP2013214591 A JP 2013214591A JP 2013214591 A JP2013214591 A JP 2013214591A JP 2015079293 A JP2015079293 A JP 2015079293A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- request
- processing
- buffer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】
メモリ制御装置101は、処理を要求するリクエスト105に応じて、冗長性を有する複数のメモリのうち、リフレッシュを実行中でなく、かつ、ライトバックを実行中でない第1状態にある第1メモリにおいて、該処理を実行するリクエスト制御部102を有する。
【選択図】 図1
Description
処理を要求するリクエストに応じて、冗長性を有する複数のメモリのうち、リフレッシュを実行中でなく、かつ、ライトバックを実行中でない第1状態にある第1メモリにおいて、前記処理を実行するリクエスト制御部
を備えることを特徴とする。
情報処理装置を用いて、処理を要求するリクエストに応じて、冗長性を有する複数のメモリのうち、リフレッシュを実行中でなく、かつ、ライトバックを実行中でない第1状態にある第1メモリにおいて、前記処理を実行する
ことを特徴とする。
本発明の第1の実施形態に係るメモリ制御装置101が有する構成と、メモリ制御装置が行う処理とについて、図1と図2とを参照しながら詳細に説明する。図1は、本発明の第1の実施形態に係るメモリ制御装置101が有する構成を示すブロック図である。図2は、第1の実施形態に係るメモリ制御装置101における処理の流れを示すフローチャートである。
次に、上述した第1の実施形態を基本とする本発明の第2の実施形態について説明する。
次に、上述した第1の実施形態を基本とする本発明の第3の実施形態について説明する。
ケース2:メモリ103においてリフレッシュ(または、ライトバック)を実行中である。メモリ104は、第1状態である、
ケース3:メモリ103においてリフレッシュを実行中である。メモリ104においてライトバックを実行中である。
発行部603は、メモリ103及びメモリ104において、リクエストに応じた処理を実行する。リクエストがライトリクエスト(ライトリクエスト3)である場合、発行部603は、メモリ103及びメモリ104に情報を格納する(ステップS807、及び、ステップS813)。リクエストがリードリクエストである場合、発行部603は、メモリ103及びメモリ104の少なくとも一方から情報を読み取る。このため、メモリ103及びメモリ104は冗長性を有する。
メモリ104が第1状態であるため、発行部603は、メモリ104において、リクエストに応じた処理を実行するとともに、バッファ605にリクエストを格納する。リクエストがライトリクエスト(ライトリクエスト1)である場合、発行部603は、メモリ104に情報を格納する(ステップS809)とともに、バッファ605にライトリクエストを格納する(ステップS801)。
メモリ103及びメモリ104における情報にアクセスできないため、発行部603は、複数のメモリのうち特定のメモリが第1状態になるまで、リクエストに応じた処理を延期する(図8においては不図示)。
102 リクエスト制御部
103 メモリ
104 メモリ
105 リクエスト
301 チャネル制御部
302 チャネル制御部
303 情報処理装置
304 メモリ制御装置
401 メモリ制御装置
402 リクエスト制御部
601 リクエスト制御部
602 監視部
603 発行部
604 リプライ部
605 バッファ
606 メモリ制御装置
Claims (10)
- 処理を要求するリクエストに応じて、冗長性を有する複数のメモリのうち、リフレッシュを実行中でなく、かつ、ライトバックを実行中でない第1状態にある第1メモリにおいて、前記処理を実行するリクエスト制御部
を備えるメモリ制御装置。 - 前記リクエスト制御部は、前記複数のメモリのうち、前記第1メモリ以外のメモリである第2メモリが前記第1状態になるのに応じて、前記第2メモリにおいて、前記処理を実行する
請求項1に記載のメモリ制御装置。 - 前記リクエスト制御部は、
前記リクエストを記憶可能なバッファと、
前記複数のメモリにおけるメモリの状態を監視する監視部と、
前記リクエストに応じて、前記状態に基づき、前記第1メモリを選び、前記第1メモリに前記処理を実行するとともに、前記リクエストを前記バッファに格納し、前記第2メモリが前記第1状態になるのに応じて、前記バッファから前記リクエストを読み取り、読み取った前記リクエストに応じた前記処理を、前記第2メモリおいて実行する発行部と
を含む請求項1または請求項2に記載のメモリ制御装置。 - 前記バッファは、
前記複数のメモリに対して、読み取る処理を要求するリードリクエストを記憶可能なリードバッファと、
前記複数のメモリに対して、格納する処理を要求するライトリクエストを記憶可能なライトバッファと
を含み、
前記発行部は、
前記リクエストが前記リードリクエストである場合に、前記リードリクエストを前記リードバッファに格納し、
前記リクエストが前記ライトリクエストである場合に、前記ライトリクエストを前記ライトバッファに格納し、
前記リードバッファから読み取る場合には、読み取る処理に応じた前記処理を実行し、
前記ライトバッファから読み取る場合には、格納する処理に応じた前記処理を実行する
請求項3に記載のメモリ制御装置。 - 前記発行部は、前記複数のメモリにおいて、前記第1メモリがない場合に、前記第1状態となるのに応じて、前記処理を行う
請求項3または請求項4に記載のメモリ制御装置。 - 請求項1乃至請求項5のいずれかに記載のメモリ制御装置を有する情報処理装置。
- 情報処理装置を用いて、処理を要求するリクエストに応じて、冗長性を有する複数のメモリのうち、リフレッシュを実行中でなく、かつ、ライトバックを実行中でない第1状態にある第1メモリにおいて、前記処理を実行するメモリ制御方法。
- 前記複数のメモリのうち、前記第1メモリ以外のメモリである第2メモリが前記第1状態になるのに応じて、前記第2メモリにおいて、前記処理を実行する
請求項7に記載のメモリ制御方法。 - 前記情報処理装置は、前記リクエストを記憶可能なバッファを備え、
前記複数のメモリにおけるメモリの状態を監視し、前記リクエストに応じて、前記状態に基づき、前記第1メモリを選び、前記第1メモリに前記処理を実行するとともに、前記リクエストを前記バッファに格納し、前記第2メモリが前記第1状態になるのに応じて、前記バッファから前記リクエストを読み取り、読み取った前記リクエストに応じた前記処理を、前記第2メモリおいて実行する
請求項7または請求項8に記載のメモリ制御方法。 - 前記バッファは、
前記複数のメモリに対して、読み取る処理を要求するリードリクエストを記憶可能なリードバッファと、
前記複数のメモリに対して、格納する処理を要求するライトリクエストを記憶可能なライトバッファと
を含み、
前記リクエストが前記リードリクエストである場合に、前記リードリクエストを前記リードバッファに格納し、前記リクエストが前記ライトリクエストである場合に、前記ライトリクエストを前記ライトバッファに格納するとともに、前記リードバッファから読み取る場合には、読み取る処理に応じた前記処理を実行し、前記ライトバッファから読み取る場合には、格納する処理に応じた前記処理を実行する
請求項9に記載のメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013214591A JP6290579B2 (ja) | 2013-10-15 | 2013-10-15 | メモリ制御装置、メモリ制御方法、及び、情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013214591A JP6290579B2 (ja) | 2013-10-15 | 2013-10-15 | メモリ制御装置、メモリ制御方法、及び、情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015079293A true JP2015079293A (ja) | 2015-04-23 |
JP6290579B2 JP6290579B2 (ja) | 2018-03-07 |
Family
ID=53010686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013214591A Active JP6290579B2 (ja) | 2013-10-15 | 2013-10-15 | メモリ制御装置、メモリ制御方法、及び、情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6290579B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257194A (ja) * | 1985-09-05 | 1987-03-12 | Mitsubishi Electric Corp | 二重化メモリ装置 |
JP2001344967A (ja) * | 2000-05-26 | 2001-12-14 | Hitachi Ltd | 半導体装置及びその動作方法 |
JP2003297082A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 半導体記憶装置及びその制御方法 |
JP2007018727A (ja) * | 2006-09-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置 |
JP2008257742A (ja) * | 2008-05-29 | 2008-10-23 | Renesas Technology Corp | 半導体記憶装置 |
JP2012022754A (ja) * | 2010-07-15 | 2012-02-02 | Nec Embedded Products Ltd | フラッシュromエミュレータおよびデータ制御方法 |
-
2013
- 2013-10-15 JP JP2013214591A patent/JP6290579B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6257194A (ja) * | 1985-09-05 | 1987-03-12 | Mitsubishi Electric Corp | 二重化メモリ装置 |
JP2001344967A (ja) * | 2000-05-26 | 2001-12-14 | Hitachi Ltd | 半導体装置及びその動作方法 |
JP2003297082A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 半導体記憶装置及びその制御方法 |
JP2007018727A (ja) * | 2006-09-11 | 2007-01-25 | Renesas Technology Corp | 半導体装置 |
JP2008257742A (ja) * | 2008-05-29 | 2008-10-23 | Renesas Technology Corp | 半導体記憶装置 |
JP2012022754A (ja) * | 2010-07-15 | 2012-02-02 | Nec Embedded Products Ltd | フラッシュromエミュレータおよびデータ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6290579B2 (ja) | 2018-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5229326B2 (ja) | マルチコアcpuにおける消費電力制御方法,消費電力制御プログラム及び情報処理システム | |
US9418721B2 (en) | Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM) | |
KR100700156B1 (ko) | 다이나믹 메모리의 리프레쉬 컨트롤러, 이를 포함하는반도체 시스템 및 다이나믹 메모리의 리프레쉬 제어 방법. | |
US20160041596A1 (en) | Power efficient method and system for executing host data processing tasks during data retention operations in a storage device | |
US9741425B2 (en) | Memory device and memory system including the memory device | |
US8397100B2 (en) | Managing memory refreshes | |
KR101881366B1 (ko) | 반도체 장치 및 그 동작 방법 | |
KR20170054182A (ko) | 반도체 장치 | |
KR20130136343A (ko) | 반도체 장치 및 그 동작 방법 | |
WO2016206529A1 (zh) | 一种存储器的控制方法、装置及计算机存储介质 | |
US10725698B2 (en) | Memory controller and control method thereof | |
US20170060450A1 (en) | Programmable memory command sequencer | |
KR20200067292A (ko) | 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템 | |
EP3979249A1 (en) | Memory device for processing a row-hammer refresh operation and a method of operating thereof | |
JP5978860B2 (ja) | 情報処理装置、メモリ制御ユニット、メモリ制御方法および制御プログラム | |
US20100058094A1 (en) | Data processing apparatus | |
JP5751354B1 (ja) | メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム | |
KR20130024212A (ko) | 메모리 시스템 및 그 관리 방법 | |
US20170185478A1 (en) | Memory controller, storage apparatus, information processing system, and memory controller control method | |
JP2009187314A (ja) | 二重化コントローラ・システム、cpuモジュール、そのプログラム | |
JP6290579B2 (ja) | メモリ制御装置、メモリ制御方法、及び、情報処理装置 | |
EP3271821B1 (en) | Memory store error check | |
US20120233394A1 (en) | Memory controller and a controlling method adaptable to dram | |
US9569329B2 (en) | Cache control device, control method therefor, storage apparatus, and storage medium | |
US11694735B2 (en) | Memory controller and method of controlling the memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6290579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |