JP2015072942A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015072942A
JP2015072942A JP2013206560A JP2013206560A JP2015072942A JP 2015072942 A JP2015072942 A JP 2015072942A JP 2013206560 A JP2013206560 A JP 2013206560A JP 2013206560 A JP2013206560 A JP 2013206560A JP 2015072942 A JP2015072942 A JP 2015072942A
Authority
JP
Japan
Prior art keywords
semiconductor device
rewiring
wiring
post
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013206560A
Other languages
English (en)
Other versions
JP6238121B2 (ja
Inventor
守 山上
Mamoru Yamagami
守 山上
賢治 藤井
Kenji Fujii
賢治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013206560A priority Critical patent/JP6238121B2/ja
Priority to US14/503,148 priority patent/US9831212B2/en
Publication of JP2015072942A publication Critical patent/JP2015072942A/ja
Priority to US15/792,398 priority patent/US10109611B2/en
Application granted granted Critical
Publication of JP6238121B2 publication Critical patent/JP6238121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40477—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/40479—Connecting portions connected to auxiliary connecting means on the bonding areas being a pre-ball (i.e. a ball formed by capillary bonding) on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H01L2224/40991—Auxiliary members for strap connectors, e.g. flow-barriers, spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/40993—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】樹脂パッケージに封止された集積回路を備える半導体チップにおいて、半導体チップの抵抗値の増加を抑制しながら、半導体チップ−樹脂パッケージ間の抵抗値を低減できる半導体装置を提供すること。【解決手段】集積回路が形成された半導体チップ４と、半導体チップ４上に形成され、それぞれが集積回路に接続された複数の第１電極パッド１７と、当該複数の第１電極パッド１７に一括して電気的に接続され、各第１電極パッド１７よりも広い面積で半導体チップ４の最表面に露出する再配線２０と、半導体チップ４を封止する樹脂パッケージ２とを含む、半導体装置１を形成する。【選択図】図３Ａ

Description

集積回路を備える半導体装置に関する。
特許文献１は、複数の半導体素子が表面に形成された半導体基板と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成された複数の電極パッドと、層間絶縁膜上に形成され、各電極パッドを露出させるパッド開口を有する表面保護膜とを含む半導体チップを開示している。各電極パッドは、樹脂パッケージ内において、ボンディングワイヤに接続されている。
特開２０１３−１１５０５４号公報
近年、半導体装置の集積化が進むに伴って、半導体基板上に形成される電極パッドの数が増加する傾向にある。電極パッド数の増加に伴って、特許文献１のような配線構造の下では、限られたスペース内に多数の電極パッドを形成しなければならないため、電極パッドの１つ１つを小さく形成する必要がある。この場合、使用できるボンディングワイヤは、比較的に細いものに限られて、半導体チップ−樹脂パッケージ間の抵抗値が増加する。
半導体チップ−樹脂パッケージ間の抵抗値を低減するために、ボンディングワイヤ等の接合部材を大型化することが考えられる。しかしながら、この場合、ボンディングワイヤ等の接合部材を接続するための電極パッドも大型化しなければならない。
集積回路が形成された半導体基板の場合では、ディスクリート等と異なり、複数の電極パッドが形成されているため、配線のデザインルールに制限がある。つまり、ある一つの電極パッドを大型化した場合、他の電極パッドは、当該一つの電極パッドを迂回するように形成する必要が生じ、それに伴って、各電極パッドに接続される引き回し配線およびボンディングワイヤの長さも調整しなければならなくなる。そのため、配線経路が長距離化し、それに応じて半導体チップの抵抗値が増加してしまう。
そこで、本発明の目的は、樹脂パッケージに封止された集積回路を備える半導体チップにおいて、半導体チップの抵抗値の増加を抑制しながら、半導体チップ−樹脂パッケージ間の抵抗値を低減できる半導体装置を提供することである。
上記目的を達成するための請求項１に記載の発明は、集積回路が形成された半導体チップと、前記半導体チップ上に形成され、それぞれが前記集積回路に接続された複数の電極パッドと、前記複数の電極パッドに一括して電気的に接続され、各前記電極パッドよりも広い面積で前記半導体チップの最表面に露出する再配線と、前記半導体チップを封止する樹脂パッケージとを含む、半導体装置である。
この構成によれば、電極パッドよりも広い面積を有する再配線が一括して複数の電極パッドに接続されているので、電極パッドに電力を供給するための接合部材として、電極パッドの面積よりも大きいものを使用できる。これにより、半導体チップ−樹脂パッケージ間の抵抗値を低減できる。
一方、電極パッドは、ボンディングワイヤ等の接合部材の太さとは切り離して設計できる。つまり、電極パッドを配線のデザインルールに従って適切なパターンで形成できる。その結果、配線経路の長距離化等を防止できるので、半導体チップにおける抵抗値の増加を抑制できる。
前記再配線は、請求項２に記載の発明のように、前記複数の電極パッドを覆うように形成されていることが好ましい。
また、請求項３に記載の発明は、前記再配線は、前記半導体チップの表面に沿う方向において、互いに間隔を空けて前記半導体チップ上に複数形成されている、請求項１または２に記載の半導体装置である。
集積回路が形成された半導体チップには、互いに異なる電圧が印加される電極パッドが複数形成されていることがある。そこで、請求項３に記載の発明のように、複数の再配線を形成することにより、互いに異なる電圧が印加される電極パッドごとに再配線を形成できる。
また、請求項４に記載の発明は、前記樹脂パッケージに選択的に封止されたリードと、前記樹脂パッケージに封止され、前記再配線と前記リードとを電気的に接続するための接合部材とを含む、請求項１〜３のいずれか一項に記載の半導体装置である。
また、請求項５に記載の発明は、前記接合部材は、板状導電体を含む、請求項４に記載の半導体装置である。
この構成によれば、板状導電体により再配線とリードとを電気的に接続できるので、半導体チップ−樹脂パッケージ間の抵抗値を効果的に低減できる。
また、請求項６に記載の発明のように、前記半導体チップは、前記再配線が形成された面を上方に向く姿勢で、前記接合部材に接続されていてもよい。
また、請求項７に記載の発明は、前記再配線は、半田を介して、前記接合部材に接続されている、請求項６に記載の半導体装置である。
この構成によれば、半田を用いて再配線と接合部材とを容易に接続できる。
また、請求項８に記載の発明は、前記再配線の表面から突出するように形成された柱状のポストをさらに含む、請求項６または７に記載の半導体装置である。
この構成によれば、再配線に接合部材を接続する際に、接合部材の傾きのばらつきを効果的に抑制できる。また、半田によって接続される場合には、半田が溶融した際に生じる熱応力をポストで吸収できるので、当該熱応力が再配線や接合部材等に及ぶことを効果的に抑制できる。これにより、半導体チップと接合部材との接続強度をより一層高めることができる。
また、請求項９に記載の発明は、前記半導体チップは、前記再配線が形成された面を下方に向く姿勢で、前記接合部材に接続されている、請求項４または５に記載の半導体装置である。
また、請求項１０に記載の発明は、前記再配線の表面から突出するように形成された柱状のポストをさらに含む、請求項９に記載の半導体装置である。
この構成によれば、再配線に接合部材が接続された際に、アライメントずれが生じること、および半導体チップが傾いた状態で接続されることを効果的に抑制できる。つまり、この構成によれば、セルフアライメントおよびレベリングに強い半導体装置を提供することができる。
また、請求項１１に記載の発明は、前記ポストは、前記接合部材に直接接続されている、請求項１０に記載の半導体装置である。
また、請求項１２に記載の発明は、前記再配線は、半田を介して、前記接合部材に接続されている、請求項９〜１１のいずれか一項に記載の半導体装置である。
この構成によれば、半田を用いて再配線と接合部材とを容易に接続できる。また、再配線にポストが形成されている場合には、半田が溶融した際に生じる熱応力をポストで吸収できるので、当該熱応力が再配線や接合部材等に及ぶことを効果的に抑制できる。これにより、半導体チップと接合部材との接続強度をより一層高めることができる。
また、前記ポストは、請求項１３に記載の発明のように、アレイ状に複数形成されていることが好ましい。
また、前記ポストは、請求項１４に記載の発明のように、前記ポストは、前記電極パッドが形成された領域を回避するように形成されていることが好ましい。
この場合、ポストと接合部材とを接続する際の圧力が電極パッドに直接伝わらないため、電極パッドと集積回路との接続を良好に保つことができる。
また、前記ポストは、請求項１５に記載の発明のように、前記ポストは、Ｃｕを含む金属材料からなることが好ましい。また、この場合、前記ポストは、請求項１６に記載の発明のように、Ｎｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきにより選択的に覆われていることが好ましい。
この構成によれば、ポストがＮｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきに覆われているので、ポストに対する半田の濡れ性を向上させることができる。また、ポストと接合部材とを半田によって接続する際に、当該ポストに半田が浸食することを効果的に抑制できる。これにより、ポストと接合部材との接続強度を高めることができる。
また、請求項１７に記載の発明は、前記再配線を覆うように形成され、前記再配線の一部を配線パッドとして選択的に露出させる配線パッド開口が形成された表面保護膜を含み、前記ポストは、前記配線パッド開口を介して前記再配線に接続されている、請求項８，１０，１１および１３〜１６のいずれか一項に記載の半導体装置である。
この構成によれば、配線パッド開口内に半田を収めるためのスペースを確保できる。そのため、半導体装置の製造工程において、半田が溶融した際に、隣接する配線パッドに半田流れ込むことを効果的に抑制できる。
また、請求項１８に記載の発明のように、前記再配線を覆うように形成された表面保護膜を含み、前記ポストは、前記表面保護膜を貫通して前記再配線に電気的に接続されるように形成されていてもよい。
また、請求項１９に記載の発明のように、前記再配線は、ＣｕまたはＡｌを含む金属材料からなることが好ましい。
また、前記再配線は、請求項２０に記載の発明のように、Ｎｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきに選択的に覆われていることが好ましい。
この構成によれば、再配線がＮｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきに覆われているので、再配線に対する半田の濡れ性を向上させることができる。また、Ｃｕからなる再配線が形成された場合、再配線と接合部材とを半田によって接続する際に、当該再配線に半田が浸食することを効果的に抑制できる。これにより、再配線と接合部材との接続強度を高めることができる。
また、請求項２１に記載の発明のように、前記再配線は、アンダーバンプメタル層を介して前記電極パッドと接続されていてもよい。
また、請求項２２に記載の発明のように、前記電極パッドは、Ａｌを含む金属材料からなることが好ましい。
図１は、本発明の第１実施形態に係る半導体装置の内部を示す模式的な平面図である。 図２は、図１に示す半導体装置の模式的な断面図である。 図３Ａは、図１に示す配線領域の模式的な拡大断面図である。 図３Ｂは、図１に示す信号領域の模式的な拡大断面図である。 図４Ａは、図１に示す半導体装置の製造工程の一例を説明するための断面図である。 図４Ｂは、図４Ａの次の製造工程を説明するための断面図である。 図４Ｃは、図４Ｂの次の製造工程を説明するための断面図である。 図４Ｄは、図４Ｃの次の製造工程を説明するための断面図である。 図４Ｅは、図４Ｄの次の製造工程を説明するための断面図である。 図４Ｆは、図４Ｅの次の製造工程を説明するための断面図である。 図５は、本発明の第２実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図６は、本発明の第３実施形態に係る半導体装置の内部を示す模式的な平面図である。 図７は、図６に示す半導体装置の配線領域を示す模式的な拡大断面図である。 図８Ａは、図６に示す半導体装置の製造工程の一例を説明するための断面図である。 図８Ｂは、図８Ａの次の製造工程を説明するための断面図である。 図８Ｃは、図８Ｂの次の製造工程を説明するための断面図である。 図８Ｄは、図８Ｃの次の製造工程を説明するための断面図である。 図９は、本発明の第４実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図１０は、本発明の第５実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図１１は、本発明の第６実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図１２は、本発明の第７実施形態に係る半導体装置の内部を示す模式的な平面図である。 図１３は、図１２に示す半導体装置の模式的な断面図である。 図１４Ａは、図１２に示す配線領域の模式的な拡大断面図である。 図１４Ｂは、図１２に示す信号領域の模式的な拡大断面図である。 図１５は、本発明の第８実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図１６は、本発明の第９実施形態に係る半導体装置の内部を示す模式的な平面図である。 図１７は、図１６に示す半導体装置の配線領域を示す模式的な拡大断面図である。 図１８は、本発明の第１０実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図１９は、本発明の第１１実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２０は、本発明の第１２実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２１は、本発明の第１３実施形態に係る半導体装置の模式的な断面図である。 図２２は、図２１に示す配線領域の模式的な拡大断面図である。 図２３は、本発明の第１４実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２４は、本発明の第１５実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２５は、本発明の第１６実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２６は、本発明の第１７実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２７は、本発明の第１８実施形態に係る半導体装置の配線領域を示す模式的な拡大断面図である。 図２８は、本発明の変形例に係る半導体装置の内部を示す模式的な平面図である。 図２９は、図２８に示す半導体装置の模式的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置１の内部を示す模式的な平面図である。図２は、図１に示す半導体装置１の模式的な断面図である。
図１および図２に示すように半導体装置１は、本発明の半導体チップの一例としての集積回路が形成された半導体チップ４と、半導体チップ４をマウントするためのアイランド５と、複数のリード３と、これらを封止する樹脂パッケージ２とを含む。樹脂パッケージ２は、たとえばエポキシ樹脂からなる。
半導体チップ４は、図１の平面視において長方形状に形成されている。半導体チップ４の表面には、集積回路に電力を供給するための接合部材が接続される配線領域１５（図１の破線で囲まれた領域）と、信号用素子（たとえば信号用ＩＣ）に電力を供給するため接合部材が接続される信号領域１６（図１の破線で囲まれた領域）とが区画されている。半導体チップ４は、配線領域１５および信号領域１６が区画された面を上方に向く姿勢で、アイランド５上にマウントされている。アイランド５は、樹脂パッケージ２の下面から露出するように、樹脂パッケージ２の中央部に封止されている。アイランド５は、たとえばＣｕ（銅）や４２Ａｌｌｏｙ（４２アロイ）等の金属フレームからなり、半導体チップ４の熱を外部に放出するためのヒートシンクとして機能する。
半導体チップ４の配線領域１５には、それぞれが集積回路に電気的に接続される複数の第１電極パッド１７と、複数の再配線２０とが形成されている。複数の第１電極パッド１７は、図１の平面視において略四角形状に形成されている。
複数の再配線２０は、この実施形態では、互いに面積が異なる３つの再配線２０を含む。各再配線２０は、複数の第１電極パッド１７を覆うように配置され、その下方に配置された複数の第１電極パッド１７に一括して電気的に接続されている。各再配線２０は、この実施形態では、平面視略四角形状に形成されていて、第１電極パッド１７よりも広い面積で半導体チップ４の最表面に露出している。各再配線２０は、配線領域１５において互いに間隔を空けて形成されており、電気的に分離されている。これにより各再配線２０には、他の再配線２０の電圧から独立した値の電圧を印加することができる。
なお、再配線２０の数は、集積回路の用途や、当該集積回路に印加される電圧等に応じて適宜変更可能である。したがって、配線領域１５に、１つの再配線２０が形成されている構成であってもよいし、配線領域１５に、３つ以上（複数）の再配線２０が形成されている構成であってもよい。また、この場合において、複数の第１電極パッド１７のうち幾つかの第１電極パッド１７が再配線２０外に形成されていてもよい。
一方、半導体チップ４の信号領域１６には、それぞれが信号用素子に電気的に接続される複数の第２電極パッド１８が形成されている。複数の第２電極パッド１８は、図１の平面視において略四角形状に形成され、それぞれが半導体チップ４の最表面に露出している。この実施形態では、集積回路用の第１電極パッド１７以外の第２電極パッド１８が、平面視で再配線２０に隣り合うように配置されている。
複数のリード３は、半導体チップ４の一対の対辺ぞれぞれから間隔を空けた位置において、半導体チップ４の辺に沿って互いに間隔を空けて配列されている。各リード３は、樹脂パッケージ２の内外に跨って形成されている。各リード３は、樹脂パッケージ２に封止されたインナーリード６と、インナーリード６と一体的に連なるように形成され、樹脂パッケージ２の外部に延びるアウターリード７とを含む。
インナーリード６は、本発明の接合部材（板状導電体）の一例としてのクリップ９およびボンディングワイヤ８を介して配線領域１５および信号領域１６に選択的に接続されている。一方、アウターリード７は、たとえばプリント基板に接続される。なお、この実施形態では、計８本のリード３が形成されている例について説明するが、リードの本数は半導体チップ４の構成に応じて適宜変更可能である。
ボンディングワイヤ８は、インナーリード６および第２電極パッド１８に電気的に接続されている。これにより、インナーリード６からの電力が、ボンディングワイヤ８を介して第２電極パッド１８（信号用素子）に供給される。ボンディングワイヤ８は、たとえばその直径が数μｍ〜数十μｍであり、Ａｌ（アルミニウム），Ｃｕ，Ａｕ（金）等を含む金属材料からなる。
一方、クリップ９は、図２に示すように、半田２１を介してインナーリード６および再配線２０に電気的に接続されている。これにより、インナーリード６からの電力が、クリップ９を介して再配線２０（第１電極パッド１７）に供給される。クリップ９は、図１の平面視において、略長方形状に形成されていて、第１電極パッド１７の面積よりも広い面積を有している。また、クリップ９は、ボンディングワイヤ８よりも広い面積を有していて、その面積は、たとえば０．２５ｍｍ２（正方形に換算すると０．５ｍｍ×０．５ｍｍ）以上であることが好ましい。
なお、この実施形態では、平面視長方形状のクリップ９が各再配線２０に接続されている例について説明するが、二つの長方形状のクリップ９が一体的に連なって形成されたＬ字状のクリップが形成されていてもよい。また、クリップ９に代えて、ボンディングワイヤ８よりも太い（たとえばその直径が５０μｍ以上、より具体的には５０μｍ〜１００μｍ）のワイヤを使用してもよい。
次に、図３Ａおよび図３Ｂを参照して、半導体チップ４の具体的に構成について説明する。図３Ａは、図１に示す配線領域１５の模式的な拡大断面図である。図３Ｂは、図１に示す信号領域１６の模式的な拡大断面図である。
半導体チップ４は、集積回路が形成されたシリコン基板と、シリコン基板上に形成された多層配線構造とを含む。この多層配線構造を覆うように、図３Ａおよび図３Ｂに示すパッシベーション膜２４および保護膜２５がこの順に堆積されている。パッシベーション膜２４および保護膜２５には、第１パッド開口２６および第２パッド開口３４が形成されており、第１パッド開口２６および第２パッド開口３４から多層配線構造の最上層配線の一部が第１電極パッド１７および第２電極パッド１８として露出している。
半導体チップ４に形成された集積回路としては、各種の半導体素子および受動素子（たとえばトランジスタ、ダイオード、抵抗、キャパシタ等）を選択的に含むＳＳＩ（Small Scale Integration），ＬＳＩ（Large Scale Integration），ＭＳＩ（Medium Scale Integration），ＶＬＳＩ（Very Large Scale Integration），ＵＬＳＩ（Ultra-Very Large Scale Integration）等を例示することができる。
第１パッド開口２６は、この実施形態では、平面視略四角形状に形成されていて、これにより、第１電極パッド１７も平面視略四角形状に形成されている。第１電極パッド１７は、たとえばＡｌを含む金属材料からなる。第１電極パッド１７は、ＵＢＭ（アンダーバンプメタル）膜２７を介して再配線２０に電気的に接続されている。
ＵＢＭ膜２７は、図３Ａに示すように、保護膜２５の表面、第１パッド開口２６の内面、および第１電極パッド１７の表面に沿って形成されている。換言すると、ＵＢＭ膜２７は、保護膜２５の表面から、第１パッド開口２６内に入り込むように形成されていて、当該第１パッド開口２６内において第１電極パッド１７と電気的に接続されている。また、ＵＢＭ膜２７は、図１の平面視において各再配線２０と同一面積で形成されていて、その側面が再配線２０の側面と面一になるように形成されている。つまり、ＵＢＭ膜２７は、複数の第１電極パッド１７を一括して覆うように保護膜２５上に形成されている。また、ＵＢＭ膜２７は、異なる金属材料からなる２層構造を有していて、この順により形成されたＣｕを含有するＣｕ膜２８と、Ｔｉ（チタン）を含有するＴｉ膜２９とを含む。
各再配線２０は、ＵＢＭ膜２７の表面に沿って形成されている。より具体的には、各再配線２０は、ＵＢＭ膜２７が第１パッド開口２６内に入り込んで形成された凹状の空間にさらに入り込むように、ＵＢＭ膜２７の表面に沿って形成されている。これにより、各再配線２０は、ＵＢＭ膜２７を介して第１電極パッド１７と電気的に接続されている。各再配線２０の膜厚は、たとえば３μｍ以上である。再配線２０は、ＣｕまたはＡｌを含む金属材料からなることが好ましい。
保護膜２５上には、各再配線２０の表面を配線パッド３１として選択的に露出させる配線パッド開口３２を有する再配線用保護膜３３が形成されている。この再配線用保護膜３３により、配線領域１５（各再配線２０）および信号領域１６が区画され、かつ互いに電気的に分離されている。再配線用保護膜３３は、たとえばポリイミドからなる。配線パッド開口３２内には、半田２１が配置されている。
各配線パッド３１（各再配線２０）は、半田２１を介してクリップ９に接続されている。クリップ９の厚さＴ１は、たとえば５０μｍ〜４００μｍである。クリップ９は、たとえばＣｕ等を含む導電材料からなる。
一方、第２パッド開口３４は、この実施形態では、平面視略四角形状に形成されていて、これにより、第２電極パッド１８も平面視略四角形状に形成されている。第２電極パッド１８は、たとえばＡｌを含む金属材料からなる。ボンディングワイヤ８は、第２パッド開口３４に入り込み、半導体チップ４の最表面に露出する第２電極パッド１８に接続されている。
図４Ａ〜図４Ｆは、図１に示す半導体装置１の製造工程の一例を説明するための断面図である。なお、図４Ａ〜図４Ｆは、いずれも図３Ａの断面図に対応している。
まず、半導体装置１を形成するためには、図４Ａに示すように、集積回路が形成されたシリコン基板上に多層配線構造が形成される。次に、パッシベーション膜２４および保護膜２５が多層配線構造を覆うようにこの順に形成される。次に、パッシベーション膜２４および保護膜２５が選択的にエッチングされて、多層配線構造の最上層配線の一部を露出させる複数の第１パッド開口２６および第２パッド開口３４が形成される。これにより、パッシベーション膜２４および保護膜２５から多層配線構造の最上層配線の一部が第１電極パッド１７および第２電極パッド１８として露出する。
次に、図４Ｂに示すように、半導体チップ４の表面を覆うように、Ｃｕ膜２８と、Ｔｉ膜２９とがこの順にめっき成膜される。これにより、第１電極パッド１７、第２電極パッド１８および保護膜２５を覆うようにＵＢＭ膜２７が形成される。
次に、図４Ｃに示すように、再配線２０を形成すべき領域に選択的に開口を有するレジストマスク３５がＵＢＭ膜２７上にパターニングされる。次に、レジストマスク３５を介して、ＡｌまたはＣｕがＵＢＭ膜２７上にめっき成膜される。これにより再配線２０がＵＢＭ膜２７上に形成される。再配線２０が形成された後、レジストマスク３５は除去される。
次に、図４Ｄに示すように、再配線２０をエッチングマスクとして、ＵＢＭ膜２７の不要な部分がエッチングにより除去される。これにより、再配線２０と同面積を有し、再配線２０の側面と面一の側面を有するＵＢＭ膜２７が形成される。
次に、図４Ｅに示すように、再配線２０および保護膜２５上にポリイミドが堆積される。次に、各再配線２０の表面を配線パッド３１として選択的に露出させるようにポリイミドがパターニングされる。これにより、配線パッド開口３２を有する再配線用保護膜３３が形成される。
次に、図４Ｆに示すように、配線パッド開口３２内に、たとえば半田２１としての半田ボールが形成される。次に、配線領域１５および信号領域１６が区画された面を上方に向く姿勢で、半導体チップ４がアイランド５上にマウントされる（図２参照）。次に、配線パッド３１および第２電極パッド１８が、クリップ９およびボンディングワイヤ８を介して、インナーリード６とそれぞれ接続される。この際、半田２１を使用するので、再配線２０とクリップ９とを容易に接続できる。
その後、半導体チップ４、アイランド５、インナーリード６、クリップ９およびボンディングワイヤ８等がエポキシ樹脂によって封止されて、図１および図２に示す半導体装置１が形成される。
以上のように、半導体装置１の構成によれば、第１電極パッド１７よりも広い面積を有する再配線２０が一括して複数の第１電極パッド１７に接続されているので、第１電極パッド１７に電力を供給するための接合部材として、第１電極パッド１７の面積よりも大きいクリップ９を使用することができる。これにより、第１電極パッド１７のそれぞれにボンディングワイヤ８を接続する場合に比べて半導体チップ４−樹脂パッケージ２間の抵抗値を低減できる。
一方、第１電極パッド１７は、クリップ９と直接接続されないので、クリップ９の大きさとは切り離して設計できる。つまり、第１電極パッド１７を配線のデザインルールに従った適切なパターンで形成できる。その結果、配線経路（たとえば、シリコン基板上に形成された多層配線構造の配線経路）の長距離化等を防止できるので、半導体チップ４における抵抗値の増加を抑制できる。
また、半導体装置１によれば、配線パッド開口３２内に半田２１を収めるためのスペースを確保できる。これにより、図４Ｆの工程において、半田２１が溶融した際に、隣接する配線領域１５または信号領域１６に半田２１が流れ込むことを効果的に抑制できる。
図５は、本発明の第２実施形態に係る半導体装置４１の配線領域１５を示す模式的な拡大断面図である。
第２実施形態に係る半導体装置４１が、前述の第１実施形態に係る半導体装置１と異なる点は、配線パッド３１上に金属めっき膜４２が形成されている点である。その他の構成は、前述の第１実施形態に係る半導体装置１の構成と同等である。図５において、前述の図１〜図４Ｆに示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
金属めっき膜４２は、配線パッド開口３２内において、配線パッド３１の表面を覆うように形成されている。金属めっき膜４２は、異なる金属材料からなる２層構造を有しており、この順により形成されたＰｄ（パラジウム）を含有するＰｄめっき膜４３と、Ｎｉ（ニッケル）を含有するＮｉめっき膜４４とを含む。Ｐｄめっき膜４３の膜厚は、たとえば０．２５μｍであり、Ｎｉめっき膜４４の膜厚は、たとえば３．０μｍである。なお、この実施形態では、２層構造を有する金属めっき膜４２の例について説明するが、Ｎｉめっき膜４４のみを含む１層構造の金属めっき膜が採用されてもよい。
このような半導体装置４１は、図４Ｅの工程後、図４Ｆの工程に先立って、配線パッド３１の表面を覆うようにＰｄめっき膜４３およびＮｉめっき膜４４をこの順にめっき成膜する工程を追加することにより得ることができる。
以上のように、半導体装置４１の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置４１の構成によれば、配線パッド３１の表面に金属めっき膜４２が形成されているので、配線パッド３１に対する半田２１の濡れ性を向上させることができる。また、特に、図４Ｃの工程において、Ｃｕからなる再配線２０を形成した場合には、図４Ｆの工程において、再配線２０とクリップ９とを接続する際に、再配線２０に半田２１が浸食することを効果的に抑制できる。これにより、半導体チップ４（配線パッド３１）とクリップ９との接続強度を高めることができる。
図６は、本発明の第３実施形態に係る半導体装置４７の内部を示す模式的な平面図である。図７は、図６に示す半導体装置４７の配線領域１５を示す模式的な拡大断面図である。
第３実施形態に係る半導体装置４７が、前述の第１実施形態に係る半導体装置１と異なる点は、クリップ９が金属フレーム４９を介してインナーリード６に接続されている点、および配線パッド３１上に複数のポスト５０が形成されている点である。その他の構成は、第１実施形態に係る半導体装置１の構成と同等である。図６および図７において、前述の図１〜図５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図６に示すように、この実施形態では、前述のクリップ９と同材料からなる金属フレーム４９がインナーリード６に選択的に接続されている。金属フレーム４９は、複数のリード３のうちの幾つかのリード３からそれぞれ半導体チップ４の辺に沿って突出するように形成されている。つまり、金属フレーム４９は、リード３の延長部としてリード３から半導体チップ４の辺に沿うように形成されている。これにより、金属フレーム４９を、実質的にリードとして半導体チップ４の辺に近づけることができるので、各クリップ９を、半導体チップ４の辺に沿うように、または各半導体チップ４の辺を直角に横切るように再配線２０に接続できる。金属フレーム４９により、既存のリードの配置を有効活用でき、各クリップ９のデザインルールの制限を緩和できる。
なお、この実施形態では、金属フレーム４９とクリップ９とが別個に形成されている例を示しているが、金属フレーム４９は、クリップ９と一体的に連なるように形成されていてもよいし、インナーリード６と一体的に連なるように形成されていてもよい。
図６および図７に示すように、各配線パッド３１上には、各配線パッド３１の表面から再配線用保護膜３３の表面よりも上方に向けて突出するように柱状のポスト５０が形成されている。
ポスト５０は、図６に示すように、各配線パッド３１上に、アレイ状に形成されている。より具体的に、ポスト５０は、各配線パッド３１上において、互いに直交する方向にそれぞれ等間隔を隔てた行列状に配列されている。このとき、第１電極パッド１７が形成された領域を回避するように各ポスト５０が形成されていることが好ましい。
各ポスト５０は、この実施形態では円柱状に形成されていて、その直径φは、たとえば２５μｍ〜２００μｍである。また、各ポスト５０は、一定の高さで形成されており、その高さｈは、たとえば１０μｍ〜５０μｍである。各ポスト５０は、半田２１よりも比較的に硬い金属材料により形成されていることが好ましく、たとえば、Ｃｕを含む金属材料からなる。
なお、この実施形態では、図６の平面視において、行方向に２つのポスト５０が各配線パッド３１上に形成されている例を示しているが、各ポスト５０の直径に合わせて行方向に２つ以上のポスト５０が各配線パッド３１上に形成されていてもよい。また、この場合、同様の間隔で、列方向に複数のポスト５０が形成されていてもよい。また、円柱状のポスト５０に代えて、四角形等の多角柱状のポスト５０が形成されていてもよい。また、互いに隣接する４つのポスト５０を頂点とする領域内にさらに別のポスト５０が形成されていてもよい。
また、この実施形態では、クリップ９と配線パッド３１とを接続する半田２１は、各ポスト５０の周囲を１つずつ別々に取り囲むように設けられているが、半田２１は、複数のポスト５０を一括して取り囲むように設けられていてもよい。
図８Ａ〜図８Ｆは、図６に示す半導体装置４７の製造工程の一例を説明するための断面図である。
半導体装置４７の製造工程が前述の第１実施形態に係る半導体装置１の製造工程と異なる点は、図４Ｅの工程の後に図８Ａ〜図８Ｆの工程が実施される点である。その他の工程は、前述の第１実施形態に係る半導体装置１の工程と同様であるので、説明を省略する。
第３実施形態に係る半導体装置４７の製造工程では、図４Ｅの工程後、図８Ａに示すように、前述のＵＢＭ膜２７を形成する工程（図４Ｂ参照）と同様の工程で、Ｃｕ膜６４とＴｉ膜６５とがこの順にめっき成膜される。これにより、ＵＢＭ膜５２が配線パッド３１を覆うように再配線用保護膜３３上に形成される。
次に、図８Ｂに示すように、ポスト５０を形成すべき領域に選択的に開口を有するドライフィルム５３がＵＢＭ膜５２上に形成される。
次に、図８Ｃに示すように、ドライフィルム５３の開口を埋め戻すように、ＣｕまたはＡｌがめっき成膜される。これにより、ポスト５０が形成される。ポスト５０が形成された後、ドライフィルム５３およびＵＢＭ膜５２が除去される。
次に、図８Ｄに示すように、配線パッド開口３２内に、たとえば半田２１としての半田ボールが形成される。次に、配線領域１５および信号領域１６が区画された面を上方に向く姿勢で、半導体チップ４がアイランド５上にマウントされる。次に、配線パッド３１および第２電極パッド１８が、金属フレーム４９に接続されたクリップ９、およびボンディングワイヤ８を介して、インナーリード６とそれぞれ接続される。この際、半田２１を使用するので、再配線２０とクリップ９とを容易に接続できる。
その後、半導体チップ４、アイランド５、インナーリード６、クリップ９、ボンディングワイヤ８等がエポキシ樹脂によって封止されて、図１および図２に示す半導体装置１が形成される。
以上のように、半導体装置４７の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置４７の構成によれば、クリップ９は、一定の高さｈを有するポスト５０および半田２１により、配線パッド３１と接続されている。これにより、クリップ９が傾いた状態で配線パッド３１に接続されることを効果的に抑制できる。また、半田２１が溶融した際に生じる熱応力をポスト５０で吸収できるので、当該熱応力が再配線２０やクリップ９等に及ぶことを効果的に抑制できる。これにより、半導体チップ４（配線パッド３１）とクリップ９との接続強度をより一層高めることができる。
図９は、本発明の第４実施形態に係る半導体装置５５の配線領域１５を示す模式的な拡大断面図である。
第４実施形態に係る半導体装置５５が、前述の第３実施形態に係る半導体装置４７と異なる点は、各配線パッド３１および各ポスト５０を覆うように金属めっき膜５６が形成されている点である。その他の構成は、第３実施形態に係る半導体装置４７の構成と同等である。図９において、前述の図１〜図８Ｄに示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５５に係る金属めっき膜５６は、前述の第２実施形態に係る金属めっき膜４２と同様の構成である。このような金属めっき膜５６は、次のような工程で形成できる。すなわち、前述の図８Ｃの工程の後、図８Ｄの工程に先立って、前述の第２実施形態に係る金属めっき膜４２と同様、Ｐｄめっき膜４３およびＮｉめっき膜４４を配線パッド３１およびポスト５０を選択的に覆うようにめっき成膜する工程を追加することにより得ることができる。
以上のように、半導体装置５５の構成によっても、前述の第１〜第３実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置５５によれば、ポスト５０が金属めっき膜５６に覆われているので、ポスト５０に対する半田２１の濡れ性を向上させることができる。また、ポスト５０とクリップ９とを接続する際に、ポスト５０に半田２１が浸食することを効果的に抑制できる。これにより、ポスト５０とクリップ９との接続強度をより一層高めることができる。
図１０は、本発明の第５実施形態に係る半導体装置５８の配線領域１５を示す模式的な拡大断面図である。
第５実施形態に係る半導体装置５８が、前述の第３実施形態に係る半導体装置４７と異なる点は、再配線用保護膜３３に代えて、再配線２０を覆う再配線用保護膜５９が形成されている点、および当該再配線用保護膜５９を貫通して再配線２０と接続されるようにポスト６０が形成されている点である。その他の構成は、第３実施形態に係る半導体装置４７の構成と同等である。図１０において、前述の図１〜図９に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５８に係るポスト６０は、前述の第３実施形態に係るポスト５０と同様の、配列および構成で形成されている。このようなポスト６０は、次のような工程で形成できる。すなわち、前述の図４Ｅの工程において、再配線２０の全体を覆うように再配線用保護膜５９を形成した後、当該再配線用保護膜５９を覆うように、図８Ｂと同様、ポスト６０を形成すべき領域に選択的に開口を有するドライフィルムが形成される。このとき、再配線用保護膜５９を貫通して再配線２０に至るように開口が形成される。そして、図８Ｃの工程と同様の工程を経て、当該開口内にＣｕがめっき成膜される。これにより、再配線用保護膜５９を貫通して再配線２０と接続されるようにポスト６０が形成される。
以上のように、半導体装置５８の構成によっても、前述の第３実施形態において述べた効果と同様の効果を奏することができる。
図１１は、本発明の第６実施形態に係る半導体装置６２の配線領域１５を示す模式的な拡大断面図である。
第６実施形態に係る半導体装置６２が、前述の第５実施形態に係る半導体装置５８と異なる点は、ポスト６０の再配線用保護膜５９から突出する部分を覆うように金属めっき膜６３が形成されている点である。その他の構成は、第５実施形態に係る半導体装置５８の構成と同等である。図１１において、前述の図１〜図１０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置６２に係る金属めっき膜６３は、前述の第２実施形態に係る金属めっき膜４２と同様の構成である。このような金属めっき膜６３は、次のような工程で形成できる。すなわち、前述の第５実施形態において、ポスト６０が形成された後、ポスト６０の再配線用保護膜５９から突出する部分を覆うようにＰｄめっき膜４３およびＮｉめっき膜４４を成膜する工程を追加することにより得ることができる。
以上のように、半導体装置６２の構成によっても、前述の第３実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置６２の構成によれば、ポスト６０の再配線用保護膜５９から突出する部分が金属めっき膜６３に覆われているので、当該部分に対する半田２１の濡れ性を向上させることができる。また、ポスト６０とクリップ９とを接続する際に、ポスト６０に半田２１が浸食することを効果的に抑制できる。これにより、ポスト６０とクリップ９との接続強度を高めることができる。
図１２は、本発明の第７実施形態に係る半導体装置６６の内部を示す模式的な平面図である。図１３は、図１２に示す半導体装置６６の模式的な断面図である。
第７実施形態に係る半導体装置６６が、前述の第１実施形態に係る半導体装置１と異なる点は、本発明の接合部材（板状導電体）の一例としての配線プレート６９がインナーリード６に接続されている点、信号領域１６に信号領域用再配線６７が形成されている点、再配線用保護膜３３に代えて、配線領域１５および信号領域１６を選択的に覆うように再配線用保護膜７２が形成されている点、および半導体チップ４が、配線プレート６９にフリップチップ接続されている点である。その他の構成は、第１実施形態に係る半導体装置１の構成と同等である。図１２〜図１４Ｂにおいて、前述の図１〜図１１に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１２および図１３に示すように、半導体チップ４は、この実施形態では、配線領域１５および信号領域１６が区画された面を下方に向く姿勢で配線プレート６９上にフリップチップ接続されている。半導体チップ４の信号領域１６には、複数の信号領域用再配線６７が形成されている。
複数の信号領域用再配線６７は、この実施形態では、互いに面積が異なる４つの信号領域用再配線６７を含む。各信号領域用再配線６７は、複数の第２電極パッド１８を覆うように配置され、その下方に配置された複数の第２電極パッド１８に一括して電気的に接続されている。各信号領域用再配線６７は、平面視四角形状に形成されていて、各第２電極パッド１８よりも広い面積で半導体チップ４の最表面に露出している。各信号領域用再配線６７は、信号領域１６において互いに間隔を空けて形成されており、電気的に分離されている。これにより各信号領域用再配線６７には、他の信号領域用再配線６７の電圧から独立した値の電圧を印加することができる。
なお、信号領域用再配線６７の数は、信号用素子の用途や、信号用素子に印加する電圧等に応じて適宜変更可能である。したがって、信号領域１６に、１つの信号領域用再配線６７が形成されている構成であってもよいし、信号領域１６に、４つ以上の信号領域用再配線６７が形成されている構成であってもよい。
配線プレート６９は、半田２１を介して、インナーリード６、各再配線２０および各信号領域用再配線６７にそれぞれ接続されている。配線プレート６９は、たとえば四角形状の金属プレートを複数組み合わせた多角形状に形成されている。図１２の平面視における配線プレート６９の表面積は、たとえば前述の第１実施形態のクリップ９と同様、０．２５ｍｍ２（正方形に換算すると０．５ｍｍ×０．５ｍｍ）以上であることが好ましい。
次に、図１４Ａおよび図１４Ｂを参照して、半導体チップ４の具体的に構成について説明する。図１４Ａは、図１２に示す配線領域１５の模式的な断面図である。図１４Ｂは、図１２に示す信号領域１６の模式的な断面図である。
第７実施形態に係る配線領域１５の構成は、図１４Ａに示すように、再配線用保護膜３３に代えて、各再配線２０の表面を配線パッド３１として選択的に露出させる配線パッド開口３２を有する再配線用保護膜７２が形成されている点、および配線パッド３１が半田２１を介して配線プレート６９にフリップチップ接続されている点を除き、前述の第１実施形態に係る配線領域１５と同様の構成である。
一方、信号領域１６では、図１４Ｂに示すように、各信号領域用再配線６７の表面を信号領域用配線パッド７０として選択的に露出させる信号領域用配線パッド開口７１を有するように再配線用保護膜７２が形成されている。そして、信号領域用配線パッド７０は、半田２１を介して配線プレート６９にフリップチップ接続されている。
信号領域１６における第２電極パッド１８は、信号領域用ＵＢＭ膜７３を介して信号領域用再配線６７に電気的に接続されている。
信号領域用ＵＢＭ膜７３は、図１４Ｂに示すように、保護膜２５の表面、第２パッド開口３４の内面、および第２電極パッド１８の表面に沿って形成されている。換言すると、信号領域用ＵＢＭ膜７３は、保護膜２５の表面から、第２パッド開口３４内に入り込むように形成されていて、当該第２パッド開口３４内において第２電極パッド１８と電気的に接続されている。また、信号領域用ＵＢＭ膜７３は、図１２の平面視において各信号領域用再配線６７と同一面積で形成されていて、その側面が各信号領域用再配線６７の側面と面一になるように形成されている。つまり、信号領域用ＵＢＭ膜７３は、複数の第２電極パッド１８を一括して覆うように保護膜２５上に形成されている。また、信号領域用ＵＢＭ膜７３は、前述の第１実施形態のＵＢＭ膜２７と同様に、異なる金属材料からなる２層構造を有していて、この順により形成されたＣｕを含有するＣｕ膜７９と、Ｔｉを含有するＴｉ膜８０とを含む。
各信号領域用再配線６７は、信号領域用ＵＢＭ膜７３の表面に沿って形成されている。より具体的には、信号領域用ＵＢＭ膜７３が第２パッド開口３４内に入り込んで形成された凹状の空間にさらに入り込むように、信号領域用ＵＢＭ膜７３の表面に沿って形成されている。これにより、各信号領域用再配線６７は、信号領域用ＵＢＭ膜７３を介して第２電極パッド１８と電気的に接続されている。各信号領域用再配線６７の膜厚は、たとえば３μｍ以上である。各信号領域用再配線６７は、ＣｕまたはＡｌを含む金属材料からなることが好ましい。
再配線用保護膜７２により、各再配線２０および各信号領域用再配線６７が区画され、かつ互いに電気的に分離されている。再配線用保護膜７２は、たとえばポリイミドからなる。信号領域用配線パッド開口７１内には、半田２１が配置されている。
各配線パッド３１（各再配線２０）および信号領域用配線パッド７０（各信号領域用再配線６７）は、半田２１を介して配線プレート６９に接続されている。配線プレート６９の厚さＴ２は、たとえば５０μｍ〜４００μｍである。配線プレート６９は、たとえばＣｕ等を含む導電材料からなる。
第７実施形態に係る半導体装置６６は、第１実施形態に係る半導体装置１の製造工程（図４Ａ〜図４Ｆの工程）において、レジストマスク３５等のレイアウト等を変更するだけで形成できる。
以上のように、半導体装置６６の構成によれば、第１電極パッド１７および第２電極パッド１８よりも広い面積を有する再配線２０および信号領域用再配線６７が一括して各電極パッド１７，１８に接続されているので、各電極パッド１７，１８に電力を供給するための接合部材として、各電極パッド１７，１８の面積よりも大きい配線プレート６９を使用できる。これにより、各電極パッド１７，１８のそれぞれにボンディングワイヤ８を接続する場合に比べて半導体チップ４−樹脂パッケージ２間の抵抗値を低減できる。
一方、各電極パッド１７，１８は、配線プレート６９と直接接続されないので、配線プレート６９の大きさとは切り離して設計することができる。つまり、各電極パッド１７，１８を配線のデザインルールに従って適切なパターンで形成できる。その結果、配線経路（たとえば、シリコン基板上に形成された多層配線構造の配線経路）の長距離化等を防止できるので、半導体チップ４における抵抗値の増加を抑制できる。
さらに、半導体装置６６の構成によれば、配線パッド開口３２内および信号領域用配線パッド開口７１内に半田２１を収めるためのスペースを確保できる。そのため、半導体チップ４と配線プレート６９との接続時において、半田２１が溶融した際に、隣接する配線領域１５（再配線２０）または信号領域１６（信号領域用再配線６７）に半田２１が流れ込むことを効果的に抑制できる。
図１５は、本発明の第８実施形態に係る半導体装置７４の配線領域１５を示す模式的な拡大断面図である。
第８実施形態に係る半導体装置７４が、前述の第７実施形態に係る半導体装置６６と異なる点は、配線パッド３１上および信号領域用配線パッド７０上に金属めっき膜７５が形成されている点である。その他の構成は、第７実施形態に係る半導体装置６６の構成と同等である。図１５において、前述の図１〜図１４Ｂに示された各部と対応する部分には同一の参照符号を付して、説明を省略する。なお、信号領域１６の構成は、配線領域１５の構成と同様の構成であるので、図面を省略している。
金属めっき膜７５は、たとえば前述の第２実施形態に係る金属めっき膜４２と同様の構成で形成されている。
以上のように、半導体装置７４の構成によっても、前述の第７実施形態において述べた効果と同様の効果を奏することができる。
また、Ｃｕからなる再配線２０および信号領域用再配線６７を形成した場合、再配線２０および信号領域用再配線６７と、配線プレート６９とを接続する際に、再配線２０および信号領域用再配線６７に半田２１が浸食することを効果的に抑制できる。これにより、半導体チップ４と配線プレート６９との接続強度を高めることができる。
図１６は、本発明の第９実施形態に係る半導体装置７７の内部を示す模式的な平面図である。図１７は、図１６に示す半導体装置７７の配線領域１５を示す模式的な拡大断面図である。
第９実施形態に係る半導体装置７７が、前述の第７実施形態に係る半導体装置６６と異なる点は、配線パッド３１上および信号領域用配線パッド７０上に複数のポスト７８が形成されている点である。その他の構成は、第７実施形態に係る半導体装置６６の構成と同等である。図１６および図１７において、前述の図１〜図１５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１６および図１７に示すように、第９実施形態に係る各配線パッド３１上および各信号領域用配線パッド７０上には、各配線パッド３１の表面および各信号領域用配線パッド７０の表面から再配線用保護膜７２の表面よりも上方に向けて突出するように複数のポスト７８が形成されている。各ポスト７８の配列および構成は、前述の第３実施形態において述べたポスト５０の配列および構成と同様である。なお、この実施形態では、各信号領域用配線パッド７０に１つずつポスト７８が形成されている例を示しているが、ポスト７８の直径に合わせて２つ以上のポスト７８が各信号領域用配線パッド７０に形成されていてもよい。
以上のように、半導体装置７７の構成によっても、前述の第７実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置７７の構成によれば、半導体チップ４は、一定の高さｈを有するポスト７８および半田２１により、配線プレート６９と接続されている。これにより、配線プレート６９に配線パッド３１および信号領域用配線パッド７０が接続された際に、アライメントずれが生じること、および半導体チップ４が傾いた状態で接続されることを効果的に抑制できる。つまり、この半導体装置７７の構成によれば、セルフアライメントおよびレベリングに強い半導体装置を提供することができる。
また、半田２１が溶融した際に生じる熱応力をポスト７８で吸収できるので、当該熱応力が再配線２０や配線プレート６９等に及ぶことを効果的に抑制できる。これにより、半導体チップ４（配線パッド３１および信号領域用配線パッド７０）と配線プレート６９との接続強度をより一層高めることができる。
図１８は、本発明の第１０実施形態に係る半導体装置８１の配線領域１５を示す模式的な拡大断面図である。
第１０実施形態に係る半導体装置８１が、前述の第９実施形態に係る半導体装置７７と異なる点は、各配線パッド３１および各信号領域用配線パッド７０、ならびに各ポスト７８を選択的に覆うように金属めっき膜８２が形成されている点である。その他の構成は、第９実施形態に係る半導体装置７７の構成と同等である。図１８において、前述の図１〜図１７に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置８１に係る金属めっき膜８２は、前述の第２実施形態に係る金属めっき膜４２と同様の構成である。
以上のように、半導体装置８１の構成によっても、前述の第７〜第９実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置８１の構成によれば、各配線パッド３１、各信号領域用配線パッド７０、およびポスト７８が金属めっき膜８２に覆われているので、各配線パッド３１、各信号領域用配線パッド７０、およびポスト７８に対する半田２１の濡れ性を向上させることができる。また、ポスト７８と配線プレート６９とを接続する際に、各配線パッド３１、各信号領域用配線パッド７０、およびポスト７８に半田２１が浸食することを効果的に抑制できる。これにより、半導体チップ４と配線プレート６９との接続強度を高めることができる。
図１９は、本発明の第１１実施形態に係る半導体装置８４の配線領域１５を示す模式的な拡大断面図である。
第１１実施形態に係る半導体装置８４が、前述の第９実施形態に係る半導体装置７７と異なる点は、再配線用保護膜７２に代えて、再配線２０および信号領域用再配線６７を覆う再配線用保護膜８５が形成されている点、および、配線領域１５および信号領域１６において、当該再配線用保護膜８５を貫通して配線パッド３１および信号領域用配線パッド７０と接続されるようにポスト８６が形成されている点である。その他の構成は、第９実施形態に係る半導体装置７７の構成と同等である。図１１において、前述の図１〜図１８に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置８４の構成によっても、前述の第９実施形態において述べた効果と同様の効果を奏することができる。
図２０は、本発明の第１２実施形態に係る半導体装置８８の配線領域１５を示す模式的な拡大断面図である。
第１２実施形態に係る半導体装置８８が、前述の第１１実施形態に係る半導体装置８４と異なる点は、ポスト８６の再配線用保護膜８５から突出する部分を覆うように金属めっき膜８９が形成されている点である。その他の構成は、第１１実施形態に係る半導体装置８４の構成と同等である。図２０において、前述の図１〜図１９に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置８８に係る金属めっき膜８９は、前述の第２実施形態に係る金属めっき膜４２と同様の構成である。
以上のように、半導体装置８８の構成によっても、前述の第９実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置８８の構成によれば、ポスト８６の再配線用保護膜８５から突出する部分が金属めっき膜８９に覆われているので、当該部分に対する半田２１の濡れ性を向上させることができる。また、ポスト８６と配線プレート６９とを接続する際に、ポスト８６に半田２１が浸食することを効果的に抑制できる。これにより、半導体チップ４と配線プレート６９との接続強度を高めることができる。
図２１は、本発明の第１３実施形態に係る半導体装置１０１の模式的な断面図である。図２２は、図２１に示す配線領域１５の模式的な拡大断面図である。
第１３実施形態に係る半導体装置１０１が、前述の第７実施形態に係る半導体装置６６と異なる点は、再配線用保護膜７２が形成されていない点、および半導体チップ４が、半田２１を介さずに配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、第７実施形態に係る半導体装置６６の構成と同等である。図２１において、前述の図１〜図２０に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１０１の構成によれば、第１電極パッド１７および第２電極パッド１８よりも広い面積を有する再配線２０および信号領域用再配線６７が一括して各電極パッド１７，１８に接続されているので、各電極パッド１７，１８に電力を供給するための接合部材として、各電極パッド１７，１８の面積よりも大きい配線プレート６９を使用できる。これにより、各電極パッド１７，１８のそれぞれにボンディングワイヤ８を接続する場合に比べて半導体チップ４−樹脂パッケージ２間の抵抗値を低減できる。
一方、各電極パッド１７，１８は、配線プレート６９と直接接続されないので、配線プレート６９の大きさとは切り離して設計することができる。つまり、各電極パッド１７，１８を配線のデザインルールに従って適切なパターンで形成できる。その結果、配線経路（たとえば、シリコン基板上に形成された多層配線構造の配線経路）の長距離化等を防止できるので、半導体チップ４における抵抗値の増加を抑制できる。
さらに、半導体装置１０１の構成によれば、半田２１を介さずに半導体チップ４と配線プレート６９とを直接フリップチップ接続できるので、製造工程を簡略化できる。
図２３は、本発明の第１４実施形態に係る半導体装置１０４の配線領域１５を示す模式的な拡大断面図である。
第１４実施形態に係る半導体装置１０４が、前述の第８実施形態に係る半導体装置７４と異なる点は、再配線用保護膜７２が形成されていない点、および半導体チップ４が、金属めっき膜７５を介して配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、前述の第８実施形態に係る半導体装置７４の構成と同等である。図２３において、前述の図１〜図２２に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１０４の構成によっても、前述の第１３実施形態において述べた効果と同様の効果を奏することができる。
図２４は、本発明の第１５実施形態に係る半導体装置１０８の配線領域１５を示す模式的な拡大断面図である。
第１５実施形態に係る半導体装置１０８が、前述の第９実施形態に係る半導体装置７７と異なる点は、再配線用保護膜７２が形成されていない点、および半導体チップ４がポスト７８を介して配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、前述の第９実施形態に係る半導体装置７７の構成と同等である。図２４において、前述の図１〜図２３に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１０８の構成によっても、前述の第１３実施形態において述べた効果と同様の効果を奏することができる。
また、半導体装置１０８の構成によれば、半導体チップ４は、一定の高さｈを有するポスト７８により、配線プレート６９と接続されている。これにより、配線プレート６９に配線パッド３１および信号領域用配線パッド７０が接続された際に、アライメントずれが生じること、および半導体チップ４が傾いた状態で接続されることを効果的に抑制できる。つまり、この半導体装置１０８の構成によれば、セルフアライメントおよびレベリングに強い半導体装置を提供することができる。
図２５は、本発明の第１６実施形態に係る半導体装置１１１の配線領域１５を示す模式的な拡大断面図である。
第１６実施形態に係る半導体装置１１１が、前述の第１０実施形態に係る半導体装置８１と異なる点は、半導体チップ４が、ポスト７８および金属めっき膜８２を介して配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、前述の第１０実施形態に係る半導体装置８１の構成と同等である。図２５において、前述の図１〜図２４に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１１１の構成によっても、前述の第１５実施形態において述べた効果と同様の効果を奏することができる。なお、図２５では、再配線用保護膜７２が形成されている例を示しているが、再配線用保護膜７２が形成されていない構成を採用してもよい。
図２６は、本発明の第１７実施形態に係る半導体装置１１２の配線領域１５を示す模式的な拡大断面図である。
第１７実施形態に係る半導体装置１１２が、前述の第１１実施形態に係る半導体装置８４と異なる点は、半導体チップ４が、ポスト８６を介して配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、第１１実施形態に係る半導体装置８８の構成と同等である。図２６において、前述の図１〜図２５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１１２の構成によっても、前述の第１５実施形態において述べた効果と同様の効果を奏することができる。
図２７は、本発明の第１８実施形態に係る半導体装置１１３の配線領域１５を示す模式的な拡大断面図である。
第１８実施形態に係る半導体装置１１３が、前述の第１２実施形態に係る半導体装置８８と異なる点は、半導体チップ４が、ポスト７８および金属めっき膜８９を介して配線プレート６９に直接フリップチップ接続されている点である。その他の構成は、第１２実施形態に係る半導体装置８８の構成と同等である。図２７において、前述の図１〜図２６に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
以上のように、半導体装置１１３の構成によっても、前述の第１５実施形態において述べた効果と同様の効果を奏することができる。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、リード３が、インナーリード６とアウターリード７とを含む例について説明したが、樹脂パッケージ２内にリードの全体が封止された裏面実装タイプの半導体装置が採用されてもよい。この場合、図２８および図２９に示す構成を採用してもよい。
図２８、本発明の変形例に係る半導体装置１１６の内部を示す模式的な平面図である。図２９は、図２８に示す半導体装置１１６の模式的な断面図である。
変形例に係る半導体装置１１６が、前述の第１実施形態に係る半導体装置１と異なる点は、リード３に代えて、樹脂パッケージ１１７内にリード１１８が封止された裏面実装タイプの半導体装置の構成が採用されている点である。その他の構成は、第１実施形態に係る半導体装置１の構成と同等である。図２８において、前述の図１〜図２７に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。なお、図２８および図２９では、説明の便宜上、半導体装置１１６を第１実施形態に係る半導体装置１の変形例として説明するが、むろん、当該半導体装置１１６の構成を前述の各実施形態の構成に組み合わせてもよい。
図２８に示すように、半導体装置１１６に係る樹脂パッケージ１１７には、複数のリード１１８が封止されている。各リード１１８は、半導体チップ４の両辺に互いに間隔を空けて配置されている。各リード１１８は、樹脂パッケージ１１７の側面および裏面（アイランド５が露出する面）に露出しており、その他の部分は、樹脂パッケージ１１７内に封止されている。各リード１１８は、樹脂パッケージ１１７内において、本発明の板状導電体の一例としてのアーチ状のクリップ１２０を介して各再配線２０に選択的に接続されている。一方、各リード１１８は、樹脂パッケージ１１７の裏面側に露出する部分において、たとえばプリント基板に接続されている。
以上のように、半導体装置１１６の構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。
また、前述の第１〜第６実施形態では、半田２１を介してクリップ９と配線パッド３１とを接続する構成について説明したが、前述の第１３〜第１８実施形態の構成のようにクリップ９を直接再配線２０に電気的に接続する構成を採用してもよい。
また、前述の第１〜第６実施形態では、信号領域１６における第２電極パッド１８がボンディングワイヤ８を介してインナーリード６に接続される例について説明したが、前述の第７〜第１７実施形態のようにクリップ９を介してリード３に接続される信号領域用再配線６７が形成されていてもよい。また、この場合において、信号領域用配線パッド７０に前述の第９および第１７実施形態のようなポスト７８，８６が形成されていてもよい。
また、前述の第１〜第１２実施形態では、ボール状の半田２１を用いて半導体チップ４と接合部材（クリップ９、配線プレート６９）とを接続する例について説明したが、半田２１は、たとえばＡｇからなる半田ペーストであってもよい。
また、前述の第７〜第１３実施形態では、半導体チップ４が配線プレート６９にフリップチップ接続される例について説明したが、半導体チップ４がインナーリード６にフリップチップ接続される構成を採用してもよい。
また、前述の第１３〜第１８実施形態では、半導体チップ４が配線プレート６９に直接フリップチップ接続される例について説明したが、半導体チップ４がインナーリード６に直接フリップチップ接続される構成を採用してもよい。
また、前述の各実施形態では、ＵＢＭ膜２７，７３を介して第１および第２電極パッド１７，１８と各再配線２０，６７とを電気的に接続する例について説明したが、第１および第２電極パッド１７，１８と各再配線２０，６７とを直接電気的に接続する構成を採用してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ 樹脂パッケージ
３ リード
４ 半導体チップ
５ アイランド
９ クリップ
１７ 第１電極パッド
２０ 再配線
２７ ＵＢＭ膜
３１ 配線パッド
３３ 再配線用保護膜
４１ 半導体装置
４２ 金属めっき膜
４７ 半導体装置
５０ ポスト
５２ ＵＢＭ膜
５５ 半導体装置
５６ 金属めっき膜
５８ 半導体装置
５９ 再配線用保護膜
６０ ポスト
６２ 半導体装置
６３ 金属めっき膜
６６ 半導体装置
６７ 信号領域用再配線
６９ 配線プレート
７０ 信号領域用配線パッド
７１ 信号領域用配線パッド開口
７２ 再配線用保護膜
７３ 信号領域用ＵＢＭ膜
７４ 半導体装置
７５ 金属めっき膜
７７ 半導体装置
７８ ポスト
８１ 半導体装置
８２ 金属めっき膜
８４ 半導体装置
８５ 再配線用保護膜
８６ ポスト
８８ 半導体装置
８９ 金属めっき膜
１０１ 半導体装置
１０４ 半導体装置
１０８ 半導体装置
１１１ 半導体装置
１１２ 半導体装置
１１３ 半導体装置
１１６ 半導体装置
１１７ 樹脂パッケージ
１１８ リード
１２０ クリップ

Claims (22)

  1. 集積回路が形成された半導体チップと、
    前記半導体チップ上に形成され、それぞれが前記集積回路に接続された複数の電極パッドと、
    前記複数の電極パッドに一括して電気的に接続され、各前記電極パッドよりも広い面積で前記半導体チップの最表面に露出する再配線と、
    前記半導体チップを封止する樹脂パッケージとを含む、半導体装置。
  2. 前記再配線は、前記複数の電極パッドを覆うように形成されている、請求項１に記載の半導体装置。
  3. 前記再配線は、前記半導体チップの表面に沿う方向において、互いに間隔を空けて前記半導体チップ上に複数形成されている、請求項１または２に記載の半導体装置。
  4. 前記樹脂パッケージに選択的に封止されたリードと、
    前記樹脂パッケージに封止され、前記再配線と前記リードとを電気的に接続するための接合部材とを含む、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記接合部材は、板状導電体を含む、請求項４に記載の半導体装置。
  6. 前記半導体チップは、前記再配線が形成された面を上方に向く姿勢で、前記接合部材に接続されている、請求項４または５に記載の半導体装置。
  7. 前記再配線は、半田を介して、前記接合部材に接続されている、請求項６に記載の半導体装置。
  8. 前記再配線の表面から突出するように形成された柱状のポストをさらに含む、請求項６または７に記載の半導体装置。
  9. 前記半導体チップは、前記再配線が形成された面を下方に向く姿勢で、前記接合部材に接続されている、請求項４または５に記載の半導体装置。
  10. 前記再配線の表面から突出するように形成された柱状のポストをさらに含む、請求項９に記載の半導体装置。
  11. 前記ポストは、前記接合部材に直接接続されている、請求項１０に記載の半導体装置。
  12. 前記再配線は、半田を介して、前記接合部材に接続されている、請求項９〜１１のいずれか一項に記載の半導体装置。
  13. 前記ポストは、アレイ状に複数形成されている、請求項８，１０および１１のいずれか一項に記載の半導体装置。
  14. 前記ポストは、前記電極パッドが形成された領域を回避するように形成されている、請求項８，１０，１１および１３のいずれか一項に記載の半導体装置。
  15. 前記ポストは、Ｃｕを含む金属材料からなる、請求項８，１０，１１，１３および１４のいずれか一項記載の半導体装置。
  16. 前記ポストは、Ｎｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきにより選択的に覆われている、請求項１５に記載の半導体装置。
  17. 前記再配線を覆うように形成され、前記再配線の一部を配線パッドとして選択的に露出させる配線パッド開口が形成された表面保護膜を含み、前記ポストは、前記配線パッド開口を介して前記再配線に接続されている、請求項８，１０，１１および１３〜１６のいずれか一項に記載の半導体装置。
  18. 前記再配線を覆うように形成された表面保護膜を含み、
    前記ポストは、前記表面保護膜を貫通して前記再配線に電気的に接続されるように形成されている、請求項８，１０，１１および１３〜１６のいずれか一項に記載の半導体装置。
  19. 前記再配線は、ＣｕまたはＡｌを含む金属材料からなる、請求項１〜１８のいずれか一項に記載の半導体装置。
  20. 前記再配線は、Ｎｉめっき、またはＮｉ／Ｐｄ（ニッケル／パラジウム）めっきに選択的に覆われている、請求項１９に記載の半導体装置。
  21. 前記再配線は、アンダーバンプメタル層を介して前記電極パッドと接続されている、請求項１〜２０のいずれか一項に記載の半導体装置。
  22. 前記電極パッドは、Ａｌを含む金属材料からなる、請求項１〜２１のいずれか一項に記載の半導体装置。
JP2013206560A 2013-10-01 2013-10-01 半導体装置 Active JP6238121B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013206560A JP6238121B2 (ja) 2013-10-01 2013-10-01 半導体装置
US14/503,148 US9831212B2 (en) 2013-10-01 2014-09-30 Semiconductor device
US15/792,398 US10109611B2 (en) 2013-10-01 2017-10-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013206560A JP6238121B2 (ja) 2013-10-01 2013-10-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2015072942A true JP2015072942A (ja) 2015-04-16
JP6238121B2 JP6238121B2 (ja) 2017-11-29

Family

ID=52739307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013206560A Active JP6238121B2 (ja) 2013-10-01 2013-10-01 半導体装置

Country Status (2)

Country Link
US (2) US9831212B2 (ja)
JP (1) JP6238121B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018127845A1 (en) * 2017-01-09 2018-07-12 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
KR101922875B1 (ko) 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
US20220115307A1 (en) * 2019-07-10 2022-04-14 Denso Corporation Semiconductor device
WO2022255053A1 (ja) * 2021-06-04 2022-12-08 株式会社デンソー 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023748A (ja) * 2005-12-07 2011-02-03 Mitsubishi Electric Corp 電子機器装置
JP2011055006A (ja) * 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
JP2011071147A (ja) * 2009-09-23 2011-04-07 Denso Corp 半導体装置及びその製造方法
JP2011159818A (ja) * 2010-02-01 2011-08-18 Toyota Motor Corp 半導体装置
JP2012109581A (ja) * 2011-12-19 2012-06-07 Mitsubishi Electric Corp 半導体製造方法および半導体装置
WO2012137714A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
KR930010072B1 (ko) * 1990-10-13 1993-10-14 금성일렉트론 주식회사 Ccd패키지 및 그 제조방법
SE470501B (sv) * 1992-10-07 1994-06-06 Ericsson Telefon Ab L M Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
KR100278479B1 (ko) * 1998-10-07 2001-02-01 구본준, 론 위라하디락사 엑스레이 디텍터 및 그 제조방법_
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20020016076A (ko) * 2000-08-24 2002-03-04 윤종용 적층 칩 패키지
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
US6967395B1 (en) * 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
TW200539246A (en) * 2004-05-26 2005-12-01 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
US7342312B2 (en) * 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof
CN101073152B (zh) * 2004-12-20 2010-04-28 半导体元件工业有限责任公司 具有下置引脚的电子封装和方法
JP4860939B2 (ja) * 2005-04-08 2012-01-25 ローム株式会社 半導体装置
JP2006319288A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
TW200717743A (en) * 2005-10-03 2007-05-01 Rohm Co Ltd Semiconductor device
WO2007096946A1 (ja) * 2006-02-21 2007-08-30 Matsushita Electric Industrial Co., Ltd. 実装体及びその製造方法
KR100714186B1 (ko) * 2006-03-20 2007-05-02 삼성전자주식회사 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
JP4413240B2 (ja) * 2007-03-05 2010-02-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR20090047862A (ko) * 2007-11-08 2009-05-13 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
CN101969053B (zh) * 2008-05-16 2012-12-26 精材科技股份有限公司 半导体装置及其制造方法
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9082438B2 (en) * 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JP2010171271A (ja) * 2009-01-23 2010-08-05 Renesas Technology Corp 半導体装置およびその製造方法
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
US20110068457A1 (en) * 2009-09-21 2011-03-24 Xiaotian Zhang Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
KR101204187B1 (ko) * 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
JP2012191123A (ja) * 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US20120313234A1 (en) * 2011-06-10 2012-12-13 Geng-Shin Shen Qfn package and manufacturing process thereof
JP5868043B2 (ja) * 2011-07-04 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
JP5966330B2 (ja) 2011-11-24 2016-08-10 ローム株式会社 半導体チップおよび半導体パッケージ
US10015888B2 (en) * 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5477669B2 (ja) * 2012-02-28 2014-04-23 株式会社デンソー 半導体モジュール
CN104067387B (zh) * 2012-03-22 2016-12-14 三菱电机株式会社 半导体装置及其制造方法
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
JP6100480B2 (ja) * 2012-07-17 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
KR101429347B1 (ko) * 2012-08-30 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JP2015005623A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体装置
US9006901B2 (en) * 2013-07-19 2015-04-14 Alpha & Omega Semiconductor, Inc. Thin power device and preparation method thereof
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023748A (ja) * 2005-12-07 2011-02-03 Mitsubishi Electric Corp 電子機器装置
JP2011071147A (ja) * 2009-09-23 2011-04-07 Denso Corp 半導体装置及びその製造方法
JP2011159818A (ja) * 2010-02-01 2011-08-18 Toyota Motor Corp 半導体装置
JP2011055006A (ja) * 2010-12-13 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
WO2012137714A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
JP2012109581A (ja) * 2011-12-19 2012-06-07 Mitsubishi Electric Corp 半導体製造方法および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922875B1 (ko) 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
WO2018127845A1 (en) * 2017-01-09 2018-07-12 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US10128170B2 (en) 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US10490489B2 (en) 2017-01-09 2019-11-26 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US20220115307A1 (en) * 2019-07-10 2022-04-14 Denso Corporation Semiconductor device
US11990393B2 (en) * 2019-07-10 2024-05-21 Denso Corporation Semiconductor device including resin with a filler for encapsulating bridge member connected to a substrate
WO2022255053A1 (ja) * 2021-06-04 2022-12-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20150091164A1 (en) 2015-04-02
JP6238121B2 (ja) 2017-11-29
US20180047698A1 (en) 2018-02-15
US10109611B2 (en) 2018-10-23
US9831212B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
JP6238121B2 (ja) 半導体装置
US7667315B2 (en) Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
US8293574B2 (en) Semiconductor device having a plurality of semiconductor constructs
JP5514560B2 (ja) 半導体装置
TWI435425B (zh) 半導體裝置及具有該半導體裝置之半導體封裝結構
JP3918842B2 (ja) 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
JP4137929B2 (ja) 半導体装置
JP6836418B2 (ja) 半導体装置
US10068823B2 (en) Semiconductor device
JP4165460B2 (ja) 半導体装置
JP2011222901A (ja) 半導体装置
JP2009188107A (ja) 半導体装置
JP2005150578A (ja) 半導体装置及びその製造方法
JP2010093106A (ja) 半導体装置およびその製造方法
JP3869220B2 (ja) 半導体装置
TWI767770B (zh) 電子封裝件及其製法
JP2005311007A (ja) 半導体装置
JP2010192938A (ja) 半導体装置
JP6105773B2 (ja) 半導体装置
JP2007081431A (ja) 半導体素子とその製造方法及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP2014123783A (ja) 半導体装置
CN117096124A (zh) 电子封装件及其电子结构
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6238121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250