JP4240226B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP4240226B2
JP4240226B2 JP2005042340A JP2005042340A JP4240226B2 JP 4240226 B2 JP4240226 B2 JP 4240226B2 JP 2005042340 A JP2005042340 A JP 2005042340A JP 2005042340 A JP2005042340 A JP 2005042340A JP 4240226 B2 JP4240226 B2 JP 4240226B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin portion
resin
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005042340A
Other languages
English (en)
Other versions
JP2005136444A (ja
Inventor
輝直 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005042340A priority Critical patent/JP4240226B2/ja
Publication of JP2005136444A publication Critical patent/JP2005136444A/ja
Application granted granted Critical
Publication of JP4240226B2 publication Critical patent/JP4240226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置のパッケージとして、CSP(チップスケール/サイズパッケージ)の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術(ウエハレベルパッケージ)が開発されている。この方法で製造されたパッケージ(例えばウエハレベルCSP)は、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
国際公開00/55898号パンフレット 特開2003−23009号公報
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
(1)本発明に係る半導体装置は、内部に電気的に接続された電極を有する、集積回路が形成された半導体基板と、
前記半導体基板の前記電極が形成された面の中央部に形成された第1の樹脂部と、
前記半導体基板の前記電極が形成された面の前記第1の樹脂部よりも端部に近い領域に形成された複数の第2の樹脂部と、
前記電極上から前記第1の樹脂部上に形成された配線と、
前記配線を覆うように、前記第1の樹脂部上から前記第2の樹脂部の外側に至るように形成された樹脂層と、
を有し、
前記樹脂層は、前記第2の樹脂部の少なくとも上端部が露出するように形成されてなる。本発明によれば、半導体装置は、第1の樹脂部よりも半導体基板の端部に近い領域に形成された第2の樹脂部を有する。そして、樹脂層は、第2の樹脂部の外側に至るように形成されてなる。これによると、樹脂層が収縮することにより発生する力は、第2の樹脂部に吸収される。そのため、樹脂層の収縮による影響を受けにくい、信頼性の高い半導体装置を提供することができる。
(2)この半導体装置において、
前記第2の樹脂部は、前記半導体基板のすべての辺のそれぞれに沿って形成されていてもよい。
(3)この半導体装置において、
前記第2の樹脂部は、前記電極を避けて形成されていてもよい。これによれば、電気的な信頼性の高い半導体装置を提供することができる。
(4)この半導体装置において、
前記第2の樹脂部は、前記電極の間を通り前記電極の外側の領域から前記電極の内側の領域に至る仕切り部を有してもよい。これによれば、電極間のマイグレーションの発生を防止することが可能な、信頼性の高い半導体装置を提供することができる。
(5)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(6)本発明に係る電子機器は、上記半導体装置を有する。
(7)本発明に係る半導体装置の製造方法は、内部に電気的に接続された電極を有する、集積回路が形成された半導体基板を用意すること、
前記半導体基板の前記電極が形成された面の中央部に、第1の樹脂部を形成すること、
前記半導体基板の前記電極が形成された面の前記第1の樹脂部よりも端部に近い領域に、複数の第2の樹脂部を形成すること、
前記電極上から、前記第1の樹脂部上に配線を形成すること、及び、
前記配線を覆う樹脂層を、前記第1の樹脂部上から前記第2の樹脂部の外側に至るように形成することを含み、
前記樹脂層を、前記第2の樹脂部の少なくとも上端部が露出するように形成する。本発明によれば、半導体装置の製造方法は、半導体基板の第1の樹脂部よりも端部に近い領域に第2の樹脂部を形成することを含む。そして、樹脂層は、第2の樹脂部の外側に至るように形成される。これによると、樹脂層が収縮することにより発生する力を、第2の樹脂部に吸収させることが可能な、信頼性の高い半導体装置を製造することができる。
(8)この半導体装置の製造方法において、
前記第2の樹脂部を、前記半導体基板のすべての辺のそれぞれに沿って形成してもよい。
(9)この半導体装置の製造方法において、
前記第2の樹脂部を、前記電極を避けて形成してもよい。これによれば、電気的な信頼性の高い半導体装置を製造することができる。
(10)この半導体装置の製造方法において、
前記第1の樹脂部と前記第2の樹脂部とを、一括して形成してもよい。これによれば、半導体装置の製造効率を高めることができる。
(11)この半導体装置の製造方法において、
前記第2の樹脂部を、前記電極の間を通り前記電極の外側の領域から前記電極の内側の領域に至る仕切り部を有するように形成してもよい。これによれば、電極間のマイグレーションを防止することが可能な、信頼性の高い半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図1及び図2は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。ここで、図1は、本発明を適用した実施の形態に係る半導体装置1の断面の一部拡大図である。また、図2は、説明のために配線30、樹脂層40及び外部端子50を取り除いた半導体装置の平面図である。
本実施の形態に係る半導体装置は、半導体基板10を有する。半導体基板10の材料は特に限定されないが、例えばシリコンであってもよい。半導体基板10は、半導体チップであってもよい(図2参照)。半導体チップの平面形状は、矩形であることが一般的であるが、これに限られるものではない。ただし、半導体基板は、半導体ウエハであってもよい。
図1に示すように、半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されている。集積回路12は、半導体基板10の一方の面側に形成されていてもよい。
半導体基板10は、電極14を有する。電極14は、半導体基板10の内部に電気的に接続されていてもよい。電極14は、集積回路12に電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を、電極14としてもよい。電極14は、半導体基板10の平行な2辺に沿って配列されていてもよいし(図3参照)、4辺に沿って配列されていてもよい。電極14は、半導体基板10の端部付近に配置されていてもよく、中央部付近に配置されていてもよい。なお、半導体基板10には、1つの集積回路12に対して、複数の電極14が形成されていてもよい。電極14の材料は特に限定されないが、例えばAlであってもよい。
半導体基板10は、囲繞部材16を有してもよい。ここで、囲繞部材16は、半導体基板10と後述するパッシベーション膜18との間に浸入する水分が、半導体基板10の素子領域に到達することを防止する役割を果たすものである。囲繞部材16によって、半導体装置の信頼性を高めることができる。囲繞部材16は、半導体基板10の電極14が形成された面の電極14よりも外側の領域に形成されていてもよい(図1及び図2参照)。囲繞部材16は、すべての電極14を囲むように形成されていてもよい。詳しくは、囲繞部材16は、1つの集積回路12に対応して形成された一群の電極14のすべてを囲むように形成されていてもよい(図2参照)。半導体基板として、内部に複数の集積回路を有する半導体ウエハを用意する場合、半導体基板は、各集積回路に対応した複数の囲繞部材16を有することになる。囲繞部材16は、一体的に形成されていることが一般的である。囲繞部材16の材料は特に限定されず、例えばAlであってもよい。囲繞部材16は、電極14を形成する工程で、これと同時に形成してもよく、このとき、電極14と同じ材料で形成してもよい。
半導体基板10は、パッシベーション膜18を有してもよい。パッシベーション膜18は、半導体基板10の表面(電極14が形成された面)を保護するための絶縁保護膜である。パッシベーション膜18は、半導体基板10の表面(電極14が形成された面)に形成されていてもよい。パッシベーション膜18は、それぞれの電極14の少なくとも一部を露出させるように、電極14及び囲繞部材16を覆っていてもよい。パッシベーション膜18は、例えば、SiN、SiO、ポリイミド樹脂等で形成されていてもよい。
本実施の形態に係る半導体装置は、第1の樹脂部20を有する。第1の樹脂部20は、半導体基板10の電極14が形成された面の中央部に形成されてなる。第1の樹脂部20は、電極14を避けて形成されていてもよい。第1の樹脂部20は、図1に示すように、パッシベーション膜18上に形成されていてもよい。第1の樹脂部20の材料は特に限定されないが、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)等の樹脂であってもよい。
本実施の形態に係る半導体装置は、複数の第2の樹脂部25を有する。第2の樹脂部25は、半導体基板10の電極14が形成された面の第1の樹脂部20よりも端部に近い領域に形成されてなる。言い換えると、第2の樹脂部25は、半導体基板10の第1の樹脂部20よりも外側の領域に形成されてなる。図1及び図2に示すように、第2の樹脂部25は、電極14よりも外側の領域に形成されていてもよい。第2の樹脂部25は、電極14を避けて形成されていてもよい。詳しくは、第2の樹脂部25は、電極14におけるパッシベーション膜18から露出した部分と接触しないように形成されていてもよい。これにより、電極14上に水分が入り込みにくい、信頼性の高い半導体装置を提供することができる。第2の樹脂部25は、図2に示すように、半導体基板10の、すべての辺のそれぞれに沿って形成されていてもよい。第2の樹脂部25は、第1の樹脂部20と同じ高さであってもよい。なお、ここでいう「高さ」とは、半導体基板10の表面(電極14が形成された面)からの高さを指す。第2の樹脂部25の材料は特に限定されるものではなく、第1の樹脂部20の説明で挙げた材料のいずれかを適用してもよい。このとき、第1の樹脂部20と第2の樹脂部25とは、同じ材料で形成されていてもよい。
図1に示すように、本実施の形態に係る半導体装置は、配線30を有する。配線30は、複数本形成されることが一般的である。配線30は、一層又は複数層で形成されていてもよい。配線30の材料は特に限定されないが、例えばCuで形成された層を有してもよい。配線30は、電極14上から第1の樹脂部20上に形成されてなる。配線30は、電極14におけるパッシベーション膜18から露出した部分の全てを覆っていてもよい。配線30は、電極14から第1の樹脂部20の上面(パッシベーション膜18とは反対側の面)に至るように形成されてなる。配線30は、第1の樹脂部20上にランド32を有していてもよい。ランド32は、配線30の一部である。すなわち、配線30は、ランド32と、ランド32と電極14とを電気的に接続するラインとを含む。ランド32は、配線30のラインよりも幅が広くなっていてもよい。ランド32の平面形状は特に限定されないが、例えば円形であってもよい。第1の樹脂部20の上面には、複数のランド32が形成されていてもよい。配線30は、ラインの少なくとも一部が第1の樹脂部20の上面に至るように形成されていてもよい。
図1に示すように、本実施の形態に係る半導体装置は、樹脂層40を有する。樹脂層40を、ソルダーレジストと称してもよい。樹脂層40は、配線30を覆うように形成されてなる。また、樹脂層40は、第1の樹脂部20上から第2の樹脂部25の外側に至るように形成されてなる。図1に示すように、樹脂層40は、第2の樹脂部25を覆うように形成してもよい。樹脂層40は、パッシベーション膜18の形成領域内に形成されていてもよい。あるいは、樹脂層40は、パッシベーション膜18の外側に至るように形成されていてもよい。
樹脂層40は、開口42を有してもよい。開口42は、それぞれのランド32の少なくとも一部を露出させる。開口42からランド32を露出させることで、後述する外部端子50とランド32との電気的な接続を図ることができる。例えば、ランド32の中央部を開口42から露出させ、ランド32の周縁部を覆うように、樹脂層40を形成してもよい。
図1に示すように、本実施の形態に係る半導体装置は、外部端子50を有してもよい。外部端子50は、ランド32に設けられてなる。外部端子50は、樹脂層40の開口42の内側を通るように形成される。このとき、外部端子50における開口42内に配置される部分を、根元部52と称してもよい。外部端子50は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るもの(例えばハンダ)である。外部端子50は、軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成されてもよい。外部端子50は、球状をなしてもよく、例えばハンダボールであってもよい。
本発明を適用した実施の形態に係る半導体装置1は、以上のように構成されてなる。通常、半導体装置の製造工程や、半導体装置をマザーボード等に実装する工程において、半導体装置には熱が加えられる。この影響で、樹脂層(ソルダーレジスト)が収縮し、パッシベーション膜や、半導体基板に力がかかることがあった。ところで、本発明を適用した実施の形態に係る半導体装置1は、第2の樹脂部25を有する。そして、樹脂層40(ソルダーレジスト)は、第2の樹脂部25の外側に至るように形成されてなる。これにより、樹脂層40の収縮により発生する応力を、第2の樹脂部25によって吸収させることが可能となる。そのため、樹脂層40の収縮応力の影響を受けにくい、信頼性の高い半導体装置を提供することができる。なお、図3には、本発明を適用した実施の形態に係る半導体装置1が実装された回路基板1000を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図4にはノート型パーソナルコンピュータが、図5には、携帯電話が、それぞれ示されている。
以下、本発明を適用した実施の形態に係る半導体装置1の製造方法を説明する。半導体装置1の製造方法は、半導体基板10を用意することを含む。半導体基板10は、既に説明した内容のいずれかを適用してもよい。例えば、半導体基板10は、電極14を有し、集積回路12が形成されてなる。半導体基板10は、囲繞部材16とパッシベーション膜18とを有してもよい。
半導体装置1の製造方法は、半導体基板10の電極14が形成された面の中央部に、第1の樹脂部20を形成することを含む。半導体装置1の製造方法は、半導体基板10の電極14が形成された面の第1の樹脂部20よりも端部に近い領域に、第2の樹脂部25を形成することを含む。ここで、第1の樹脂部20及び第2の樹脂部25は、既に公知となっているいずれかの方法によって形成してもよい。これらは、異なる工程で形成してもよく、あるいは、一括して形成してもよい。第1の樹脂部20及び第2の樹脂部25を一括して形成することで、半導体基板の製造効率を高めることができる。第1の樹脂部20及び第2の樹脂部25は、例えば、半導体基板10の表面(電極14が形成された面)の全面に樹脂の層を形成し、その後、露光及び現像する工程を経て形成してもよい。マスクのパターンを調整することで、第1の樹脂部20と第2の樹脂部25とを一括して形成してもよい。ただし、これとは別に、例えばスクリーン印刷法を用いて、第1の樹脂部20及び第2の樹脂部25を形成してもよい。
半導体装置1の製造方法は、電極14上から、第1の樹脂部20上に配線30を形成することを含む。配線30は、既に公知となっているいずれかの方法を適用して形成してもよい。
半導体装置1の製造方法は、配線30を覆う樹脂層40を、第1の樹脂部20上から第2の樹脂部25の外側に至るように形成することを含む。
半導体装置1の製造方法は、外部端子50を形成することを含んでもよい。そして、図示しない根元補強材を形成する工程や、半導体基板を半導体ウエハで用意した場合には、これを個片に切り出す工程を経て、半導体装置1を製造してもよい。なお、半導体装置の製造方法として、半導体装置1の構成の説明で記載した内容から導き出せるいずれかの事項を適用してもよい。
(変形例)
本発明は以上の実施の形態に限られず、種々の変形例が可能である。図6に示す例では、第2の樹脂部25は、電極14の半導体基板10の周縁側の端部15よりも内側の領域に形成されている。本実施の形態に係る半導体装置では、樹脂層(ソルダーレジスト)は、配線30を覆うように形成される。そのため、第2の樹脂部25が電極14の端部15よりも内側の領域に形成されている場合、配線30を覆うように樹脂層を形成することによって、樹脂層は第2の樹脂部25の外側に至るように形成される。すなわち、配線30を覆う領域に樹脂層を形成することで発明の効果を発揮することができる。そのため、樹脂層の形成領域を小さくすることができ、樹脂層を半導体基板10の端部から離して形成することが可能となる。これにより、樹脂層の収縮応力が半導体基板10の端面にかからないようにすることができ、半導体装置の信頼性を高めることができる。また、第2の樹脂部25を集積回路12に近い位置に形成することによって、集積回路12に応力がかかる事を防止することができる。特に、第2の樹脂部25を、集積回路12を構成する特定の素子の近傍に形成すれば、特定の素子を応力から保護することが可能となり、さらに信頼性の高い半導体装置を提供することができる。なお、図6に示すように、第2の樹脂部25を、電極14よりも内側の領域に形成してもよい。このとき、図6に示すように、配線30を形成する領域を避けて、第2の樹脂部25を形成してもよい。
図7に示す例では、第2の樹脂部25は、半導体基板10の、互いに向かい合う一組の対辺のそれぞれのみに沿って形成されている。例えば、図7に示すように、半導体基板10の、互いに向かい合う一組の対辺のそれぞれのみに沿って電極14が形成されている場合、該対辺のそれぞれのみに沿って、第2の樹脂部25が形成されていてもよい。これによっても、上記実施の形態と同様の効果を達成することができる。ただしこれとは別に、電極14が形成されていない辺のみに沿って、第2の樹脂部が形成されてもよい(図示せず)。
図8及び図9に示す例では、樹脂層40は、第2の樹脂部25の少なくとも上端部が露出するように形成されてなる。本発明を適用した実施の形態では、樹脂層40(ソルダーレジスト)は、第2の樹脂部25よりも外側に至るように形成される。そのため、第2の樹脂部25の上端部が露出するように樹脂層40が形成されていても、第2の樹脂部25によって樹脂層40の収縮応力を吸収することができ、上記実施の形態と同様の効果を達成することができる。なお、図9は、図8のIX−IX線断面の一部拡大図である。
図10に示す例では、半導体装置は、第2の樹脂部27を有する。第2の樹脂部27は、電極14の間を通り電極14の外側の領域から電極14の内側の領域に至る仕切り部28を有する。すなわち、電極14の間には仕切り部28が形成される。本変形例では、仕切り部28が障壁の役割を果たすため、電極14間のマイグレーションを防止することが可能となり、さらに信頼性の高い半導体装置を提供することができる。なお、すべての電極14の間に仕切り部28が配置されるように、樹脂部27を形成してもよい。あるいは、特定の電極14間のみに仕切り部28が配置されるように、選択的に樹脂部27を形成してもよい。選択的に樹脂部27を形成する場合、例えば、高電圧を印加する電極14の両側に仕切り部28が配置されるように、樹脂部27を形成してもよい。あるいは、距離が近い位置に配置された2つの電極14の間に仕切り部28が配置されるように、樹脂部27を形成してもよい。本変形例では、樹脂層(ソルダーレジスト)は、第2の樹脂部27を覆うように形成されていてもよい(図示せず)。これによれば、半導体装置内に水分が浸入しにくくなるため、半導体装置の信頼性をさらに高めることができる。
これらの変形例では、特に説明した事項以外の構成及び製造方法については、上記実施の形態で説明した内容を適用することができる。また、本発明を適用した実施の形態に係る半導体装置の構成は、以上に挙げたいずれかの内容を組み合わせたものであってもよい。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置を説明するためのである。 図3は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。 図4は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図5は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図6は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図7は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図8は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図9は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。 図10は、本発明を適用した実施の形態に係る半導体装置の変形例を説明するための図である。
符号の説明
10 半導体基板、 12 集積回路、 14 電極、 16 囲繞部材、
18 パッシベーション膜、 20 第1の樹脂部、 25 第2の樹脂部、
30 配線、 32 ランド、 40 樹脂層、 50 外部端子

Claims (9)

  1. 内部に電気的に接続された電極を有する、集積回路が形成された半導体基板と、
    前記半導体基板の前記電極が形成された面の中央部に形成された第1の樹脂部と、
    前記半導体基板の前記電極が形成された面の前記第1の樹脂部よりも端部に近い領域に、前記半導体基板のすべての辺のそれぞれに沿って形成された複数の第2の樹脂部と、
    前記電極上から前記第1の樹脂部上に形成された配線と、
    前記配線を覆うように、前記第1の樹脂部上から前記第2の樹脂部の外側に至るように形成された樹脂層と、
    を有し、
    前記樹脂層は、前記第2の樹脂部の少なくとも上端部が露出するように形成されてなる半導体装置。
  2. 請求項1記載の半導体装置において、
    前記第2の樹脂部は、前記電極を避けて形成されてなる半導体装置。
  3. 請求項1又は請求項に記載の半導体装置において、
    前記第2の樹脂部は、前記電極の間を通り前記電極の外側の領域から前記電極の内側の領域に至る仕切り部を有する半導体装置。
  4. 請求項1から請求項のいずれかに記載の半導体装置が実装された回路基板。
  5. 請求項1から請求項のいずれかに記載の半導体装置を有する電子機器。
  6. 内部に電気的に接続された電極を有する、集積回路が形成された半導体基板を用意すること、
    前記半導体基板の前記電極が形成された面の中央部に、第1の樹脂部を形成すること、
    前記半導体基板の前記電極が形成された面の前記第1の樹脂部よりも端部に近い領域に、前記半導体基板のすべての辺のそれぞれに沿って複数の第2の樹脂部を形成すること、
    前記電極上から、前記第1の樹脂部上に配線を形成すること、及び、
    前記配線を覆う樹脂層を、前記第1の樹脂部上から前記第2の樹脂部の外側に至るように形成することを含み、
    前記樹脂層を、前記第2の樹脂部の少なくとも上端部が露出するように形成する半導体装置の製造方法。
  7. 請求項記載の半導体装置の製造方法において、
    前記第2の樹脂部を、前記電極を避けて形成する半導体装置の製造方法。
  8. 請求項6又は請求項のいずれかに記載の半導体装置の製造方法において、
    前記第1の樹脂部と前記第2の樹脂部とを、一括して形成する半導体装置の製造方法。
  9. 請求項から請求項のいずれかに記載の半導体装置の製造方法において、
    前記第2の樹脂部を、前記電極の間を通り前記電極の外側の領域から前記電極の内側の領域に至る仕切り部を有するように形成する半導体装置の製造方法。
JP2005042340A 2005-02-18 2005-02-18 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4240226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005042340A JP4240226B2 (ja) 2005-02-18 2005-02-18 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005042340A JP4240226B2 (ja) 2005-02-18 2005-02-18 半導体装置及びその製造方法、回路基板並びに電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003184568A Division JP3666495B2 (ja) 2003-06-27 2003-06-27 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2005136444A JP2005136444A (ja) 2005-05-26
JP4240226B2 true JP4240226B2 (ja) 2009-03-18

Family

ID=34651217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042340A Expired - Fee Related JP4240226B2 (ja) 2005-02-18 2005-02-18 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP4240226B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3957928B2 (ja) * 1999-09-07 2007-08-15 松下電器産業株式会社 半導体装置およびその製造方法
JP2001144217A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003023009A (ja) * 2001-07-10 2003-01-24 Toppan Printing Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005136444A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5249080B2 (ja) 半導体装置
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2012028708A (ja) 半導体装置
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3918842B2 (ja) 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
JP2008047732A (ja) 半導体装置及びその製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008244383A (ja) 半導体装置およびその製造方法
JP4084737B2 (ja) 半導体装置
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4247611B2 (ja) 半導体装置
JP4058630B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11354578A (ja) 半導体装置及びその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP2007123426A (ja) 半導体装置及びその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2006019497A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4240226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees