JP2015005985A - 電圧制御発振器 - Google Patents

Abstract

【課題】電圧制御発振器を提供する。【解決手段】第１端が第１電源に連結され、ボディーがゲートと連結されており、第２端を通じて第１出力信号が出力される第１トランジスタと、第１端が第１電源に連結され、第１トランジスタの第２端と連結されたボディーがゲートと連結されており、第２端が第１トランジスタのボディーに連結されて、第１トランジスタと交差結合されており、第２端を通じて第１出力信号と逆位相の第２出力信号とが出力される第２トランジスタと、第１端が第１トランジスタの第２端に連結され、第２端が第２トランジスタの第２端に連結された共振フィルターと、を含む電圧制御発振器を提供する。【選択図】図３

Description

本発明は、電圧制御発振器に係り、より詳細には、電圧制御発振器を構成する電力増幅器のボディー効果を制御して、同じ消費電力に比べて、相対的に高い利得値が得られる電圧制御発振器に関する。

一般的に、電圧制御発振器は、外部から印加された電圧で所望の発振周波数を出力可能にする装置に該当する。これと関連して、交差結合（ｃｒｏｓｓ ｃｏｕｐｌｅ）されたトランジスタを活用した電圧制御発振器が、関連技術として開示されている。

図１は、従来技術による交差結合構造のＬＣ電圧制御発振器を示す。一般的に、ＬＣ電圧制御発振器は、ＬＣ共振フィルターを利用した電圧制御発振器の設計時に発振のために、任意の帰還ループを形成させ、差動構造である場合、互いの入出力を連結させることによって、発振条件を満足させる。

図１を参照すれば、各トランジスタのゲートには、相対トランジスタのドレイン信号が入力され、ドレインは、再びそれを増幅して出力する過程を繰り返す。図１の構造は、別途の交流入力信号なしに自体的に発振する構造を有する。

ところで、このような従来技術によるトランジスタのボディー活用は、通常、スレショルド電圧を一定に保持させることに限る。所望しないスレショルド電圧の変動は、信号の歪曲で線形性を減少させ、場合によっては、漏れ電流の発生など、回路の性能に悪影響を与えるためである。このようなスレショルド電圧は、製造工程上の変数及びトランジスタの物理的変数、ソースとボディーとの電圧差によって変動される。そのうち、製造工程上の変数及びトランジスタの物理的変数は、制御しにくいために、このような変数の影響を最小化する必要がある。したがって、一般的に、ソースとボディーとを連結させることによって、工程及び物理的変数による影響を除去して、トランジスタ固有のスレショルド電圧を保持する。

しかし、実際の回路具現時には、スレショルド電圧を保持するために、性能が制限される傾向がある。トリプルウェル（Ｔｒｉｐｌｅ−ｗｅｌｌ）工程が適用されていない従来技術の場合、ソースとボディーとを連結させて、固有のスレショルド電圧を保持しにくい。カスコード構造及びそれと類似した構造が適用される場合、それぞれのＭＯＳＦＥＴが基板を互いに共有しているために、ＭＯＳＦＥＴのボディーは、互いに連結されなければならない。この際、ＭＯＳＦＥＴがＰＭＯＳである場合には、ボディーが電源電圧に連結されなければならず、ＮＭＯＳである場合には、ボディーはグラウンドに連結されなければならない。それによって、ボディーとソースとが分離される事が発生し、スレショルド電圧の上昇によるＲｏｎ抵抗の増加など性能の減少を引き起こす。

他の方法で、スレショルド電圧の上昇を阻むために、基板の共有を無視し、それぞれのボディーをソースに連結すれば、ボディー間の異なる電圧差によって、基板が有する抵抗成分を通じて電流が流れ、これは、発熱、ノイズ生成、信号漏れなどむしろ多くの問題を引き起こす。

トリプルウェル工程が適用された従来技術の場合は、それぞれのＭＯＳＦＥＴがトリプルウェルによって分離されて、それぞれのボディーをソースと連結することができる。したがって、基板効果によるスレショルド電圧の変化を防止し、結果的に、設計面積が増加するが、性能の悪化を防止することができる。

このように、従来技術によるソースとボディーとをＤＣ的に連結して使う場合、トランジスタのスレショルド電圧は、１つの値に固定される。したがって、当該増幅器の利得あるいは最大出力電力は、増幅器に使われるトランジスタのサイズに比例する特性を有する。

さらに他の従来技術として、ソースとボディーとのバイアスを分離させ、ボディーバイアスを増加させる技法である場合、ボディーバイアスエフェクト（Ｂｏｄｙ−Ｂｉａｓ Ｅｆｆｅｃｔ）によって、スレショルド電圧が低くなる効果を期待することができるが、この場合、ソースとボディーとを連結する従来技術と比較して、同じトランジスタを使ってからも、相対的に高い利得と最大出力電力とが得られる利点がある。しかし、このような従来技術は、高い利得と高い最大出力電力の特性を確保するために、ボディーバイアスを高く設定することによって、高いＤＣ電流を使うようになって、全体増幅器の電力使用効率が低くなり、漏れ電流が増加する問題点がある。

本発明の背景となる技術は、特許文献１に開示されている。

韓国公開特許第１０−２００９−００４０６４０号公報

本発明は、同じ消費電力に比べて、高い利得を有しうる電圧制御発振器を提供するところにその目的がある。

本発明は、第１端が第１電源に連結され、ボディーがゲートと連結されており、第２端を通じて第１出力信号が出力される第１トランジスタと、第１端が前記第１電源に連結され、前記第１トランジスタの第２端と連結されたボディーがゲートと連結されており、第２端が前記第１トランジスタのボディーに連結されて、前記第１トランジスタと交差結合されており、第２端を通じて前記第１出力信号と逆位相の第２出力信号とが出力される第２トランジスタと、第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結された共振フィルターと、を含む電圧制御発振器を提供する。

ここで、前記電圧制御発振器は、前記第１及び第２トランジスタのボディーに連結されている直流電源をさらに含みうる。

また、前記電圧制御発振器は、第１端が前記第１トランジスタのゲートに連結され、第２端が前記直流電源に連結されている第１キャパシタと、第１端が前記第２トランジスタのゲートに連結され、第２端が前記直流電源に連結されている第２キャパシタと、をさらに含みうる。

また、前記第１及び第２トランジスタの第２端は、第２電源に連結されうる。

ここで、前記第１電源は、接地電源であり得る。

そして、本発明は、第１端が第１電源に連結され、第２端を通じて第１出力信号が出力される第１トランジスタと、第１端が前記第１電源に連結され、ゲートが前記第１トランジスタの第２端と連結されており、第２端が前記第１トランジスタのゲートに連結されて、前記第１トランジスタと交差結合されており、第２端を通じて前記第１出力信号と逆位相の第２出力信号とが出力される第２トランジスタと、１次側の第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結され、２次側の第１端が前記第１トランジスタのボディーに連結され、第２端が前記第２トランジスタのボディーに連結されているトランスフォーマーと、第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結された共振フィルターと、を含む電圧制御発振器を提供する。

ここで、前記トランスフォーマーの１次側に第２電源が連結されうる。

また、前記電圧制御発振器は、前記トランスフォーマーの２次側に連結されている直流電源をさらに含みうる。

また、前記第１電源は、接地電源であり得る。

本発明によれば、トランジスタのボディーを通じてゲートと同じ位相の信号及び直流電圧を印加することによって、スレショルド電圧を調節することができて、従来技術に比べて、同じ消費電力に比べて、相対的に高い利得を有し、追加帰還ループを形成することによって、発振時間を短縮させる利点がある。

従来技術による交差結合構造のＬＣ電圧制御発振器を示す図面である。 本発明の実施形態による電圧制御発振器を説明する図面である。 本発明の第１実施形態による電圧制御発振器の構造を示す図面である。 図３でボディーバイアシングネットワークをキャパシタを通じて具現した例を示す図面である。 本発明の第２実施形態による電圧制御発振器の構造を示す図面である。 本発明の第１実施形態による電圧制御発振器にＰＭＯＳを共に使った発振器の構造を示す図面である。

以下、添付した図面を参照して、本発明の実施形態について当業者が容易に実施できるように詳しく説明する。しかし、本発明は、さまざまな異なる形態で具現され、ここで説明する実施形態に限定されるものではない。そして、図面で本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体として類似した部分に対しては、類似した図面符号を付けた。

明細書全体で、ある部分が他の部分と“連結”されているとする時、これは、“直接連結”されている場合だけではなく、その中間に他の素子を挟んで“電気的に連結”されている場合も含む。また、ある部分がある構成要素を“含む”とする時、これは、特に取り立てて言及しない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むことができることを意味する。

そして、明細書全体で、電圧を保持するという表現は、特定２点間の電位差が経時的に変化しても、その変化が設計上許容される範囲内であるか、変化の原因が、当業者の設計慣行では無視されている寄生成分による場合を含む。また、放電電圧に比べて、半導体素子（トランジスタ、ダイオードなど）のスレショルド電圧が非常に低いので、スレショルド電圧を０Ｖと見なし、近似処理する。

図２は、本発明の実施形態による電圧制御発振器を説明する図面である。電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）は、一般的に低電力動作を必要とし、低い位相ノイズ、高い利得を要求する。このような限界を克服するために、本発明の実施形態では、ボディーバイアシングネットワーク（Ｂｏｄｙ Ｂｉａｓｉｎｇ Ｎｅｔｗｏｒｋ）を通じるトランジスタのボディー効果（ｂｏｄｙ ｅｆｆｅｃｔ）を用いて位相ノイズはさらに高くならないように制御する一方、同じ消費電力に比べて、相対的に高い利得値が得られるようにする。

以下、本発明の実施形態による電圧制御発振器を構成するトランジスタを、説明の便宜上、ＮＭＯＳ（Ｎ−Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）であると表わしたが、ＰＭＯＳ（Ｐ−Ｃｈａｎｎｅｌ ＭＯＳＦＥＴ）で形成されたトランジスタも、同様に適用可能である。

図３は、本発明の第１実施形態による電圧制御発振器の構造を示す図面である。このような図３の電圧制御発振器は、差動構造を有する。各トランジスタのボディーは、ゲートと連結されており、ボディーには、トランジスタのＶＧＳ（ゲート−ソース間の電圧）と同じ位相の信号とが入力される。

これを具体的に説明すれば、図３に示された電圧制御発振器は、第１トランジスタ１１０、第２トランジスタ１２０、共振フィルター１３０を含む。第１トランジスタ１１０は、第１端が第１電源（ｅｘ、ＧＮＤ）に連結され、ボディーがゲートと連結されており、第２端を通じて第１出力信号（Ｐｏｓｉｔｉｖｅ ｏｕｔｐｕｔ）が出力される。

第２トランジスタ１２０は、第１端が前記第１電源（ｅｘ、ＧＮＤ）に連結され、前記第１トランジスタ１１０の第２端と連結されたボディーがゲートと連結されており、第２端が前記第１トランジスタ１１０のボディーに連結されて、前記第１トランジスタと交差結合されている。このような第２トランジスタ１２０は、第２端を通じて前記第１出力信号と逆位相の第２出力信号（Ｎｅｇａｔｉｖｅ ｏｕｔｐｕｔ）とを出力する。

前記第１トランジスタ１１０及び第２トランジスタ１２０の第２端は、共振フィルター１３０を通じて第１電源よりも大きな第２電源（ｅｘ、ＶＤＤ）に連結されている。前記共振フィルター１３０は、ＬＣ共振フィルターの構造を有し、第１端が前記第１トランジスタ１１０の第２端に連結され、第２端が前記第２トランジスタ１２０の第２端に連結されている。

以上のような図３のような第１実施形態による構成において、電圧制御発振器の信号変化についてさらに詳細に説明すれば、次の通りである。第２トランジスタ１２０のドレインに出力されたＮｅｇａｔｉｖｅ ｏｕｔｐｕｔ信号は、第１トランジスタ１１０のゲート及びボディーに同時に入力される（１、２）。

そして、第１トランジスタ１１０のドレインを通じては、自体のゲートに入力された信号と逆位相を有するＰｏｓｉｔｉｖｅ ｏｕｔｐｕｔ信号とが増幅されて出力される（３）。この際、前記第１トランジスタ１１０のゲートに入力される信号は、ボディーに入力される信号と位相とが同一であるために、結果的に、前記ボディーに入力された同一位相の信号によって、第１トランジスタ１１０を通じる信号増幅の効果がさらに大きくなり、電力効率性も増大する。

また、第１トランジスタ１１０のドレインに出力されたＰｏｓｉｔｉｖｅ ｏｕｔｐｕｔ信号は、再び第２トランジスタのゲート及びボディーに同時に入力される（４、５）。そして、第２トランジスタ１２０のドレインを通じては、自体のゲートに入力された信号と逆位相を有するＮｅｇａｔｉｖｅ ｏｕｔｐｕｔ信号とが増幅されて出力される（６）。この際、第２トランジスタ１２０のゲートに入力される信号は、ボディーに入力される信号と位相とが同一であるために、結果的に、前記ボディーに入力された同一位相の信号によって、第２トランジスタ１２０を通じる信号増幅の効果がさらに大きくなり、電力効率性も増大する。

図４は、図３でボディーバイアシングネットワークをキャパシタを通じて具現した例を示す。図４は、図３のように、各トランジスタのボディーは、ゲートと連結されており、ボディーには、トランジスタのＶＧＳ（ゲート−ソース間の電圧）と同じ位相の信号とが入力され、共に直流電圧（Ｂｏｄｙ ｂｉａｓ）が印加される。

さらに詳細には、図４の構成によれば、第１トランジスタ１１０及び第２トランジスタ１２０のボディーに直流電圧（Ｂｏｄｙ ｂｉａｓ）印加のための直流電源が連結されている。また、直流電源と各トランジスタのゲートとの間には、キャパシタ１４０、１５０が連結されている。

前記第１キャパシタ１４０は、第１端が前記第１トランジスタ１１０のゲートに連結され、第２端が前記直流電源に連結されている。第２キャパシタ１５０は、第１端が前記第２トランジスタ１２０のゲートに連結され、第２端が前記直流電源に連結されている。

それぞれのキャパシタ１４０、１５０は、ＤＣブロックキャップ（ＤＣ ｂｌｏｃｋ ｃａｐ）に該当するものであって、ボディーに直接印加される直流電圧（Ｂｏｄｙ ｂｉａｓ）が、各トランジスタ１１０、１２０のゲートに流入されることを防止する役割を果たす。このような図４の実施形態の場合、結果的に、前記直流電圧（Ｂｏｄｙ Ｂｉａｓ）とキャパシタとを利用することによって、発振開始時点を繰り上げて、発振時間を短縮させる役割を果たす。

以上のような本発明の実施形態によれば、電圧制御発振器を構成する電力増幅器（ＭＯＳＦＥＴ）の動作位相による信号とＤＣバイアス（ＤＣ Ｂｉａｓ）電圧とをボディーにそれぞれ印加して、スレショルド電圧を適切に変化させて、従来技術での増幅限界を克服する。また、帰還ループを追加することによって、発振時間を短縮させる。さらに、単純にＶＧＳと同じ位相の信号とを該当するトランジスタのボディーに帰還させることだけでも、追加的な素子の連結なしに簡単に具現することができる。

図５は、本発明の第２実施形態による電圧制御発振器の構造を示す図面である。図５で、各トランジスタのボディーは、トランスフォーマー２３０の２次側２３２と連結されており、これを通じてボディーバイアシングネットワークを構成している。これにより、各トランジスタのボディーには、トランジスタのＶＧＳ（ゲート−ソース間の電圧）と同じ位相の信号とが入力される構成を有する。

これを具体的に説明すれば、図５に示された電圧制御発振器は、第１トランジスタ２１０、第２トランジスタ２２０、トランスフォーマー２３０、キャパシタ２４０を含む。

第１トランジスタ２１０は、第１端が第１電源（ｅｘ、ＧＮＤ）に連結され、第２端を通じて第１出力信号（Ｐｏｓｉｔｉｖｅ ｏｕｔｐｕｔ）が出力される。

第２トランジスタ２２０は、第１端が前記第１電源（ｅｘ、ＧＮＤ）に連結され、ゲートが前記第１トランジスタ２１０の第２端と連結されており、第２端が前記第１トランジスタ２１０のゲートに連結されて、前記第１トランジスタ２１０と交差結合されている。このような第２トランジスタ２２０は、第２端を通じて前記第１出力信号と逆位相の第２出力信号（Ｎｅｇａｔｉｖｅ ｏｕｔｐｕｔ）とを出力する。

前記トランスフォーマー２３０は、１次側２３１と２次側２３２とを含む。１次側２３１は、第１段が前記第１トランジスタ２１０の第２端に連結され、第２端が前記第２トランジスタ２２０の第２端に連結されている。２次側２３２は、第１段が前記第１トランジスタ２１０のボディーに連結され、第２端が前記第２トランジスタ２２０のボディーに連結されている。また、トランスフォーマー２３０の１次側２３１には、第１電源よりも大きな第２電源（ｅｘ、ＶＤＤ）が連結されており、２次側２３２には、ボディーに直流電圧（Ｂｏｄｙ Ｂｉａｓ）を印加する電源電圧が連結されている。

前記キャパシタ２４０は、第１端が前記第１トランジスタ２１０の第２端に連結され、第２端が前記第２トランジスタ２２０の第２端に連結されて、トランスフォーマー２３０と共振フィルター構造を形成する。

以上のような図５のような第２実施形態による構成において、電圧制御発振器の信号変化についてさらに詳細に説明すれば、次の通りである。

第２トランジスタ２２０のドレインに出力されたＮｅｇａｔｉｖｅ ｏｕｔｐｕｔ信号は、第１トランジスタ２１０のゲートに入力される（１）。そして、第１トランジスタ２１０のドレインを通じては、自体のゲートに入力された信号と逆位相を有するＰｏｓｉｔｉｖｅ ｏｕｔｐｕｔ信号とが増幅されて出力される（２）。同様に、第１トランジスタ２１０のドレインに出力された信号は、第２トランジスタ２２０のゲートに入力される（３）。そして、第２トランジスタ２２０のドレインを通じては、自体のゲートに入力された信号と逆位相を有するＮｅｇａｔｉｖｅ ｏｕｔｐｕｔ信号とが増幅されて出力される（４）。

これに先立って、２の過程を通じて第１トランジスタ２１０のドレインを通じて出力された信号は、トランスフォーマー２３０の１次側２３１の第１端に入力され（５）、前記（４）の過程を通じて第２トランジスタ２２０のドレインを通じて出力されたその逆位相の信号は、１次側２３１の第２端に入力される（６）。

これにより、２次側２３２の第１端を通じては、前記１次側２３１の第１端に入力された信号と逆位相の信号とが出力されて、第１トランジスタ２１０のボディーに流入される（７）。この際、第１トランジスタ２１０のボディーに流入された信号と前記過程（１）でゲートに入力された信号との位相が同一なので、結果的に、ボディーに入力された同一位相の信号によって、第１トランジスタ２１０を通じる信号増幅の効果がさらに大きくなり、電力効率性も増大する。

逆に、２次側２３２の第２端を通じては、前記１次側２３１の第２端に入力された信号と逆位相の信号とが出力されて、第２トランジスタ２２０のボディーに流入される（８）。この際、第２トランジスタ２２０のボディーに流入された信号と前記過程（３）でゲートに入力された信号との位相が同一なので、結果的に、ボディーに入力された同一位相の信号によって、第２トランジスタ２２０を通じる信号増幅の効果がさらに大きくなり、電力効率性も増大する。

図６は、本発明の第１実施形態による電圧制御発振器にＰＭＯＳを共に使った発振器の構造を示す図面である。このような図６は、これは、図３のＮＭＰＳで構成された電圧制御発振器にＰＭＯＳの構造を併用した構成であって、上端にＰＭＯＳの第３トランジスタ１６０及び第４トランジスタ１７０をさらに含んだものである。

ここで、前記第３トランジスタ１６０と第４トランジスタ１７０は、互いに交差結合された形態を有し、自体のボディーとゲートとが互いに連結された構造を有していて、増幅効率をさらに高める。このように、第１トランジスタ２１０及び第２トランジスタ２２０の出力端に第３トランジスタ１６０及び第４トランジスタ１７０をさらに使うならば、図３に比べて、回路のサイズは大きくなるが、より高い利得を確保させうる。

以上のような本発明による電圧制御発振器によれば、同じ消費電力に比べて、高い利得を有しうる。また、受動素子を活用した多様な方法を通じてほとんどの増幅器に適用できる利点がある。

本発明は、図面に示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。

本発明は、電圧制御発振器関連の技術分野に適用可能である。

Claims (9)

1. 第１端が第１電源に連結され、ボディーがゲートと連結されており、第２端を通じて第１出力信号が出力される第１トランジスタと、
   第１端が前記第１電源に連結され、前記第１トランジスタの第２端と連結されたボディーがゲートと連結されており、第２端が前記第１トランジスタのボディーに連結されて、前記第１トランジスタと交差結合されており、第２端を通じて前記第１出力信号と逆位相の第２出力信号とが出力される第２トランジスタと、
   第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結された共振フィルターと、
   を含む電圧制御発振器。
2. 前記第１及び第２トランジスタのボディーに連結されている直流電源をさらに含む請求項１に記載の電圧制御発振器。
3. 第１端が前記第１トランジスタのゲートに連結され、第２端が前記直流電源に連結されている第１キャパシタと、
   第１端が前記第２トランジスタのゲートに連結され、第２端が前記直流電源に連結されている第２キャパシタと、
   をさらに含む請求項２に記載の電圧制御発振器。
4. 前記第１及び第２トランジスタの第２端は、第２電源に連結されている請求項１に記載の電圧制御発振器。
5. 前記第１電源は、接地電源である請求項４に記載の電圧制御発振器。
6. 第１端が第１電源に連結され、第２端を通じて第１出力信号が出力される第１トランジスタと、
   第１端が前記第１電源に連結され、ゲートが前記第１トランジスタの第２端と連結されており、第２端が前記第１トランジスタのゲートに連結されて、前記第１トランジスタと交差結合されており、第２端を通じて前記第１出力信号と逆位相の第２出力信号とが出力される第２トランジスタと、
   １次側の第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結され、２次側の第１端が前記第１トランジスタのボディーに連結され、第２端が前記第２トランジスタのボディーに連結されているトランスフォーマーと、
   第１端が前記第１トランジスタの第２端に連結され、第２端が前記第２トランジスタの第２端に連結されたキャパシタと、
   を含む電圧制御発振器。
7. 前記トランスフォーマーの１次側に第２電源が連結されている請求項６に記載の電圧制御発振器。
8. 前記トランスフォーマーの２次側に連結されている直流電源をさらに含む請求項７に記載の電圧制御発振器。
9. 前記第１電源は、接地電源である請求項６に記載の電圧制御発振器。