JP2010287997A - 増幅器および発振器 - Google Patents

Abstract

【課題】ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。
【解決手段】この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。ＭＯＳトランジスタＱ１のゲートには第１の入力信号が入力され、ＭＯＳトランジスタＱ１のバルクには第２の入力信号が入力され、ＭＯＳトランジスタＱ１のソースから出力信号が出力される。そして、第１の入力信号と第２の入力信号とは同相の信号である。
【選択図】 図１

Description

本発明は、低消費電力を必要とする各種のアプリケーションに好適である増幅器などに関する。

従来、ＭＯＳトランジスタからなる増幅器の一例としては、図４に示すものが知られている（例えば非特許文献１の５９頁参照）。
この増幅器は、図４に示すように、ＭＯＳトランジスタＱ１とその負荷抵抗ＲＤとが直列に接続され、負荷抵抗ＲＤの一端に電源電圧ＶＤＤが印加され、ＭＯＳトランジスタのソースがグランドに接続されている。そして、入力信号ＶｉｎはＭＯＳトランジスタＱ１のゲートに入力され、出力信号ＶｏｕｔはＭＯＳトランジスタのドレインから出力されるようになっている。
図４に示す増幅器おいて、ＭＯＳトランジスタＱ１が飽和領域で動作し、ＭＯＳトランジスタＱ１のバルクがグランド（ＧＮＤ）に接続されている場合には、ＭＯＳトランジスタＱ１のトランスコンダクタンスｇｍは（１）式のように表される。

ここで、Ｉｄはドレイン電流、Ｖｇｓはゲート・ソース間電圧、μはキャリア移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。なお、（１）式では、簡易化するためにＭＯＳトランジスタのチャネル長変調効果を無視している。
ところで、図４に示す従来の増幅器では、ＭＯＳトランジスタのトランスコンダクタンスｇｍは（１）式で表されるため、利得（ゲイン）を維持したままドレイン電流Ｉｄを減らすと、Ｗ／Ｌを大きくする必要がある。チャネル長Ｌが最小値でさらにドレイン電流Ｉｄを減らそうとすると、チャネル幅Ｗを大きくすることになるが、そうするとゲート容量Ｃが大きくなり、ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスｇｍの劣化を招くことになる。

アナログＣＭＯＳ集積回路の設計、ＢｅｈｚａｄＲａｚａｖｉ著／黒田 忠広 監訳、 基礎編

そこで、本発明の目的は、ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などを提供することにある。

上記の課題を解決し本発明の目的を達成するために、各発明は以下のような構成からなる。
第１の発明は、ＭＯＳトランジスタを含む増幅器であって、前記ＭＯＳトランジスタのゲートには第１の入力信号が入力され、前記ＭＯＳトランジスタのバルクには第２の入力信号が入力され、前記ＭＯＳトランジスタのドレインまたは前記ソースから出力信号が出力され、前記第１の入力信号と前記第２の入力信号とは同相の信号である。

第２の発明は、第１の発明において、第１のキャパシタと、第２のキャパシタとを、さらに備え、前記ゲートには前記第１のキャパシタを介して前記第１の入力信号が入力され、前記バルクには前記第２のキャパシタを介して前記第２の入力信号が入力される。
第３の発明は、第１または第２の発明において、前記バルクに印加させる所定のバイアスを生成する第１のバイアス回路を、さらに備える。

第４の発明は、第１乃至第３の発明のうちの何れにおいて、前記ゲートに印加させる所定のバイアスを生成する第２のバイアス回路を、さらに備える。
第５の発明は、所定の周波数で発振する発振器であって、前記所定の周波数の発振信号を生成する共振部と、前記共振部で生成する発振信号を一定の振幅に調整して出力するＭＯＳトランジスタを含む増幅器と、を備え、前記ＭＯＳトランジスタのゲートとバルクとの間にキャパシタを設け、前記ゲートの入力信号を前記キャパシタを介して前記バルクに入力するようにした。

第６の発明は、制御電圧に応じて発振周波数を変更できる発振器であって、前記制御電圧に応じた発振信号を生成する共振部と、前記共振部で生成する発振信号を一定の振幅に調整して出力するＭＯＳトランジスタを含む増幅器と、を備え、前記ＭＯＳトランジスタのゲートとバルクとの間にキャパシタを設け、前記ゲートの入力信号を前記キャパシタを介して前記バルクに入力するようにした。
第７の発明は、第５または第６の発明において、前記ＭＯＳトランジスタのバルクに印加させる所定のバイアスを生成するバイアス回路をさらに含む。

このような構成の本発明によれば、ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能となる。

本発明の増幅器の実施形態の構成例を示す回路図である。 図１の増幅器の各部の波形例を示す波形図である。 本発明の発振器の実施形態の構成例を示す回路図である。 従来の増幅器の一例を示す回路図である。

以下、本発明の実施形態について、図面を参照して説明する。
（増幅器の実施形態）
図１は、本発明の増幅器の実施形態の回路例を示す回路図である。
この増幅器に係る実施形態の概要を図１を参照して説明すると、Ｎ型のＭＯＳトランジスタＱ１と、抵抗またはインダクタなどからなる負荷ＲＬとを備え、ＭＯＳトランジスタＱ１のゲート端子には入力信号Ｖｉｎ１が入力され、ＭＯＳトランジスタＱ１のバルク端子には入力信号Ｖｉｎ２が入力され、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２とは同位相の信号からなる。そして、ＭＯＳトランジスタＱ１のドレイン端子からは、出力信号Ｖｏｕｔを出力する。

ここで、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２は、位相が同じ信号であれば良いので、同一の信号または異なる信号の何れでも良い。また、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２は、位相が同じであれば良いので、その波形の形状は問わない。
さらに詳述すると、この実施形態は、ＭＯＳトランジスタＱ１および負荷ＲＬの他に、第１入力端子１と、第２入力端子２と、出力端子３と、電源端子４と、第１キャパシタＣ１と、第２キャパシタＣ２と、第１バイアス回路５と、第２バイアス回路６と、をさらに備えている。

ＭＯＳトランジスタＱ１は、ゲート端子、ソース端子、ドレイン端子、およびバルク端子（基板端子）を有している。ＭＯＳトランジスタＱ１と負荷ＲＬとは直列に接続され、負荷ＲＬの一端は電源端子４に接続され、ＭＯＳトランジスタＱ１のソース端子はグランドに接続されている。電源端子４には、電源電圧ＶＤＤが印加される。
入力端子１とＭＯＳトランジスタＱ１のゲート端子の間には、交流成分を通過させるための第１キャパシタＣ１が接続されている。従って、入力端子１に供給される入力信号Ｖｉｎ１は、第１キャパシタＣ１を介してＭＯＳトランジスタＱ１のゲート端子に供給されるようになっている。

入力端子２とＭＯＳトランジスタＱ１のバルク端子の間には、交流成分を通過させるための第２キャパシタＣ２が接続されている。従って、入力端子２に供給される入力信号Ｖｉｎ２は、第２キャパシタＣ２を介してＭＯＳトランジスタＱ１のバルク端子に供給されるようになっている。
出力端子３は、ＭＯＳトランジスタＱ１のドレイン端子に接続されて出力信号Ｖｏｕｔを出力するようになっている。

第１バイアス回路５は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ１のゲート端子に印加されるように構成される。このため、第１バイアス回路５は、抵抗Ｒ１とバイアス電源ＶＢ１とが直列に接続され、抵抗Ｒ１の一端側がＭＯＳトランジスタＱ１のゲート端子に接続され、バイアス電源ＶＢ１の一端側がグランドに接続されている。

第２バイアス回路６は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ１のバルク端子に印加されるように構成される。このため、第２バイアス回路６は、抵抗Ｒ２とバイアス電源ＶＢ２とが直列に接続され、抵抗Ｒ２の一端側がＭＯＳトランジスタＱ１のバルク端子に接続され、バイアス電源ＶＢ２の一端側がグランドに接続されている。

次に、このように構成される増幅器の実施形態のＭＯＳトランジスタＱ１のトランスコンダクタンスについて、図１を参照して説明する。
いま、ＭＯＳトランジスタＱ１のバルク端子に対して、入力信号Ｖｉｎ２を入力した場合を考える。この場合のＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈは、（２）式のように表され、ＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈは、ソース端子に対するバルク端子の電圧（バルク電圧）Ｖｂｓによって変化することが分かる。ここで、バルク電圧Ｖｂｓは、バルク端子に入力される入力信号Ｖｉｎ２の変化に応じて変化する。

（２）式において、Ｖｔｈ０はバルク端子とソース端子との間の電位が０〔Ｖ〕のときのしきい値電圧、Φｆはフェルミポテンシャル、γは基板バイアス係数を表し、何れもＭＯＳトランジスタＱ１の製造プロセスによって決まる定数である。また、反転層が形成されるため、２Φｆ−Ｖｂｓ＞０とする。
次に、（２）式からバルク電圧Ｖｂｓに対するしきい値電圧Ｖｔｈの変化率は、（３）式のようになる。

（３）式において、符号は常に負であることから、ソース端子に対するバルク電圧Ｖｂｓを大きくするとしきい値電圧Ｖｔｈは小さくなり、ドレイン電流Ｉｄは増加することが分かる。
次に、バルク端子に入力するバルク電圧Ｖｂｓに対するドレイン電流Ｉｄの変化率をｇｍｂとすると、ｇｍｂは（４）式のようになる。

ここで、ゲート端子とソース端子との間の電圧Ｖｇｓに対するドレイン電流Ｉｄの変化率であるトランスコンダクタンスｇｍは、（１）式に示すように常に正符号となる。また、（４）式によれば、バルク電圧Ｖｂｓに対するドレイン電流Ｉｄの変化率の符号は、常に正符号となる。
このため、ゲート・ソース間電圧Ｖｇｓとバルク電圧Ｖｂｓが同相の信号である場合、言い換えると入力信号Ｖｉｎ１と入力信号Ｖｉｎ２との位相が同じである場合、ＭＯＳトランジスタＱ１の全体のトランスコンダクタンスｇｍｔは、（５）式のようになる。

（５）式によれば、ゲート端子に入力信号Ｖｉｎ１を入力すると同時にバルク端子にも入力信号Ｖｉｎ１と同相の入力信号Ｖｉｎ２を入力した場合のトランスコンダクタンスｇｍｔの値は、ゲート端子のみに入力信号Ｖｉｎ１を加えた場合のトランスコンダクタンスｇｍの値に比べて大きくなる。

次に、図１に示す実施形態のＭＯＳトランジスタＱ１における各部の波形例を、図２に示す。
図２は、図１の実施形態において、入力端子１に対して入力信号Ｖｉｎ１を入力し、入力端子２に対して入力信号Ｖｉｎ１と同相の入力信号Ｖｉｎ２を入力した場合の各部の波形例を示す。
図２（Ａ）は入力信号Ｖｉｎ１に応じたゲート・ソース間電圧Ｖｇｓを示し、図２（Ｂ）は入力信号Ｖｉｎ２に応じたバルク電圧Ｖｂｓを示す。そして、図２（Ｃ）（Ｄ）はそれらに応じて変化する波形を示し、図（Ｃ）はＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを示し、図２（Ｄ）はドレイン電流Ｉｄを示す。

ここで、図２（Ｃ）の破線は、入力端子２に対して入力信号Ｖｉｎ２が入力されないために、バルク端子にバルク電圧Ｖｂｓが入力されない場合のドレイン電流Ｉｄを示す。
図２によれば、バルク電圧Ｖｂｓの値が大きくなる場合には、これに応じてしきい値電圧Ｖｔｈが小さくなるので、ドレイン電流Ｉｄはより大きな値となる。そして、バルク電圧Ｖｂｓの値がピーク（最大値）を過ぎて小さくなると、逆にしきい値電圧Ｖｔｈが大きくなるので、ドレイン電流Ｉｄはより大きくなる。

以上のように、増幅器の実施形態では、ゲート端子には図２（Ａ）に示すようなゲート・ソース間電圧Ｖｇｓを入力し、これと同時にバルク端子には図２（Ｂ）に示すようなゲート・ソース間電圧Ｖｇｓと同相のバルク電圧Ｖｂｓを入力するようにした。このため、ゲート端子のみに図２（Ａ）に示すようなゲート・ソース間電圧Ｖｇｓを入力した場合に比べて、すなわち図４の従来の増幅器に比べて、ドレイン電流Ｉｄの過渡的な変化をより大きくすることができる。

また、増幅器の実施形態では、図１に示すように、ドレイン電流Ｉｄが負荷ＲＬに流れることによって発生または変換される電圧を出力信号Ｖｏｕｔとして取り出すようにした。このため、上記のように得られるドレイン電流Ｉｄのより大きな変化を、より大きな電圧振幅に変換できることになり、図４の従来の増幅器に比べて増幅器自体の利得が大きくなる。

（増幅器の他の実施形態）
図１の実施形態では、ＭＯＳトランジスタＱ１としてＮ型のＭＯＳトランジスタに適用した場合について説明したが、これに代えてＰ型のＭＯＳトランジスタに適用することも可能である。
また、図１の実施形態では、ＭＯＳトランジスタＱ１はソース接地型の増幅器として説明したが、これに代えてドレイン接地型の増幅器として使用するようにしても良い。この場合には、図１に示す負荷ＲＬはＭＯＳトランジスタＱ１のソース端子側に接続され、出力信号Ｖｏｕｔはソース端子から出力することになる。

（発振器の実施形態）
図３は、本発明の発振器の実施形態の回路例を示す回路図である。
この発振器に係る実施形態は、図１に示す増幅器を含む発振器であって、図３に示すような電圧制御発振器（ＶＣＯ）に適用したものである。
すなわち、この実施形態は、図３に示すように、制御端子７に印加される制御電圧ＶＣＰに応じて発振周波数を変更できる電圧制御発振器であって、共振部８と、増幅器９と、電流源１０と、を備えている。

共振部８は、所定の周波数で共振して発振信号を生成するとともに、その発振信号の共振周波数が制御電圧ＶＣＰに応じて変更できるものである。増幅器９は、図１に示す増幅器を適用したものであって、共振部８で生成される発振信号を増幅するとともに、一定の振幅に調整して出力させるものである。電流源１０は、増幅器９を構成するＭＯＳトランジスタＱ２、Ｑ３に所定の電流を供給するものである。

次に、共振部８、増幅器９、および電流源１０の構成について、具体的に説明する。
共振部８は、図３に示すように、インダクタンスが固定のインダクタＬ１、Ｌ２と、容量値が固定のキャパシタＣ３と、制御電圧ＶＣＰの値によって容量値が変化する可変キャパシタＣｔ１、Ｃｔ２と、を備えている。
さらに詳述すると、インダクタＬ１、Ｌ２の各一端側は共通接続され、その共通接続部が電源端子１１に接続されている。電源端子１１には、電源電圧ＶＤＤが供給される。インダクタＬ１、Ｌ２の各他端側は、キャパシタＣ３の両端に接続されている。可変キャパシタＣｔ１、Ｃｔ２は直列に接続されて直列回路を構成し、この直列回路はキャパシタＣ３に並列に接続されている。可変キャパシタＣｔ１、Ｃｔ２の共通接続部は、制御端子７に接続されている。

増幅器９は、図３に示すように、増幅用のＭＯＳトランジスタＱ２、Ｑ３と、交流成分を通過させるためのキャパシタＣｂ１、Ｃｂ２と、バイアス回路９１、９２と、を備えている。
さらに詳述すると、ＭＯＳトランジスタＱ２、Ｑ３は、互いにクロスカップリング接続されている。すなわち、ＭＯＳトランジスタＱ２のゲート端子がＭＯＳトランジスタＱ３のドレイン端子に接続され、ＭＯＳトランジスタＱ３のゲート端子がＭＯＳトランジスタＱ２のドレイン端子に接続されている。

また、ＭＯＳトランジスタＱ２、Ｑ３の各ソース端子は共通接続され、その共通接続部は電流源１０を介してグランドに接続されている。ＭＯＳトランジスタＱ２のドレイン端子は、インダクタＬ１を介して電源端子１１に接続されている。ＭＯＳトランジスタＱ３のドレイン端子は、インダクタＬ２を介して電源端子１１に接続されている。
さらに、キャパシタＣｂ１は、ＭＯＳトランジスタＱ２のゲート端子とバルク端子との間に設けられている。このため、ＭＯＳトランジスタＱ２のゲート端子に入力される信号と同相の信号が、キャパシタＣｂ１を介してＭＯＳトランジスタＱ２のバルク端子に入力されることになる。

また、キャパシタＣｂ２は、ＭＯＳトランジスタＱ３のゲート端子とバルク端子との間に設けられている。このため、ＭＯＳトランジスタＱ３のゲート端子に入力される信号と同相の信号が、キャパシタＣｂ２を介してＭＯＳトランジスタＱ３のバルク端子に入力されることになる。
バイアス回路９１は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ２のバルク端子に印加されるように構成される。このため、バイアス回路９１は、抵抗Ｒ３とバイアス電源ＶＢ３とが直列に接続され、抵抗Ｒ３の一端側がＭＯＳトランジスタＱ２のバルク端子に接続され、バイアス電源ＶＢ３の一端側がグランドに接続されている。

バイアス回路９２は、所定のバイアス電圧を生成し、この生成されるバイアス電圧がＭＯＳトランジスタＱ３のバルク端子に印加されるように構成される。このため、バイアス回路９２は、抵抗Ｒ４とバイアス電源ＶＢ４とが直列に接続され、抵抗Ｒ４の一端側がＭＯＳトランジスタＱ３のバルク端子に接続され、バイアス電源ＶＢ４の一端側がグランドに接続されている。

以上説明したように、発振器の実施形態では、ＭＯＳトランジスタＱ２、Ｑ３の各ゲート端子に入力される入力信号と同相の信号を、キャパシタＣｂ１、Ｃｂ２を介してＭＯＳトランジスタＱ２、Ｑ３の各バルク端子に対して入力するようにした。また、ＭＯＳトランジスタＱ２、Ｑ３の各ゲート端子には、バイアス回路９１、９２によって所定のバイアス電圧を印加するようにした。
このため、発振器の実施形態によれば、ＭＯＳトランジスタＱ２、Ｑ３自体のトランスコンダクタンスが大きくなり、消費電流を削減することが可能となる。

（発振器の他の実施形態）
図３では、図１に示す増幅器を含む発振器の一例として、電圧制御発振器について説明した。しかし、本発明の発振器は、図１に示す増幅器を含む発振器であれば良く、水晶発振器、ＬＣ発振器などにも適用可能である。
水晶発振器に適用される場合には、図１に示す増幅器と水晶振動子などを組み合わせたものとなる。また、ＬＣ発振器に適用される場合には、図１に示す増幅器とＬＣ共振回路との組み合わせになる。

本発明の増幅器は、電圧制御発振器、水晶発振器、ＬＣ発振器などの各種の発振器に適用できる。
また、本発明の発振器は、ＰＬＬ回路などの電圧制御発振器（ＶＣＯ）などに適用できる。

Ｑ１〜Ｑ３・・・ＭＯＳトランジスタ
Ｃ１、Ｃ２・・・キャパシタ
Ｃｂ１、Ｃｂ２・・・キャパシタ
Ｖｉｎ１、Ｖｉｎ２・・・入力信号
５、６、９１、９２・・・バイアス回路
８・・・共振部
９・・・増幅器
１０・・・電流源

Claims (7)

1. ＭＯＳトランジスタを含む増幅器であって、
   前記ＭＯＳトランジスタのゲートには第１の入力信号が入力され、前記ＭＯＳトランジスタのバルクには第２の入力信号が入力され、
   前記ＭＯＳトランジスタのドレインまたは前記ソースから出力信号が出力され、
   前記第１の入力信号と前記第２の入力信号とは同相の信号であることを特徴とする増幅器。
2. 第１のキャパシタと、第２のキャパシタとを、さらに備え、
   前記ゲートには前記第１のキャパシタを介して前記第１の入力信号が入力され、
   前記バルクには前記第２のキャパシタを介して前記第２の入力信号が入力されることを特徴とする請求項１に記載の増幅器。
3. 前記バルクに印加させる所定のバイアスを生成する第１のバイアス回路を、さらに備えることを特徴とする請求項１または請求項２に記載の増幅器。
4. 前記ゲートに印加させる所定のバイアスを生成する第２のバイアス回路を、さらに備えることを特徴とする請求項１乃至請求項３のうちのいずれかの請求項に記載の増幅器。
5. 所定の周波数で発振する発振器であって、
   前記所定の周波数の発振信号を生成する共振部と、
   前記共振部で生成する発振信号を一定の振幅に調整して出力するＭＯＳトランジスタを含む増幅器と、を備え、
   前記ＭＯＳトランジスタのゲートとバルクとの間にキャパシタを設け、前記ゲートの入力信号を前記キャパシタを介して前記バルクに入力するようにしたことを特徴とする発振器。
6. 制御電圧に応じて発振周波数を変更できる発振器であって、
   前記制御電圧に応じた発振信号を生成する共振部と、
   前記共振部で生成する発振信号を一定の振幅に調整して出力するＭＯＳトランジスタを含む増幅器と、を備え、
   前記ＭＯＳトランジスタのゲートとバルクとの間にキャパシタを設け、前記ゲートの入力信号を前記キャパシタを介して前記バルクに入力するようにしたことを特徴とする発振器。
7. 前記増幅器は、
   前記ＭＯＳトランジスタのバルクに印加させる所定のバイアスを生成するバイアス回路をさらに含むことを特徴とする請求項５または請求項６に記載の発振器。

Images