JP2010231498A - 定電圧電源 - Google Patents
定電圧電源 Download PDFInfo
- Publication number
- JP2010231498A JP2010231498A JP2009078317A JP2009078317A JP2010231498A JP 2010231498 A JP2010231498 A JP 2010231498A JP 2009078317 A JP2009078317 A JP 2009078317A JP 2009078317 A JP2009078317 A JP 2009078317A JP 2010231498 A JP2010231498 A JP 2010231498A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant voltage
- power supply
- voltage power
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
【課題】 回路構成の改良により比較的高周波領域におけるリップルリジェクション特性を向上させた定電圧電源を提供する。
【解決手段】 定電圧源VBより一定のバイアスの供給を受けて動作するトランジスタM3を能動負荷を構成するトランジスタM1と差動増幅回路を構成するトランジスタ5の間に設置する。そして、前記トランジスタM3がパワートランジスタMPのゲートと能動負荷M1の間に介在するように、トランジスタM3とトランジスタM5の共通接続点に現れる信号を利用してパワートランジスタMPを駆動する。
【選択図】 図1
【解決手段】 定電圧源VBより一定のバイアスの供給を受けて動作するトランジスタM3を能動負荷を構成するトランジスタM1と差動増幅回路を構成するトランジスタ5の間に設置する。そして、前記トランジスタM3がパワートランジスタMPのゲートと能動負荷M1の間に介在するように、トランジスタM3とトランジスタM5の共通接続点に現れる信号を利用してパワートランジスタMPを駆動する。
【選択図】 図1
Description
本発明は、定電圧電源の高周波領域におけるリップルリジェクション特性を向上させるための回路構成の改良に関するものである。
シリーズ型の定電圧電源は、例えばスイッチング型の定電圧電源に比べて回路構成が簡素であり、また負荷の変動に対する応答速度が早いという特徴がある。そこでシリーズ型の定電圧電源は、比較的電力消費の小さな負荷に対して安定度の高い電圧を供給するための電源回路として使用されている。
図2は従来の一般的な定電圧電源の回路図であり、各回路素子を次のように接続構成している。
定電圧電源の入力端子INと出力端子OUTの間にパワートランジスタMPの主電流路を接続し、出力端子OUTと回路の基準電位点(以下、グラントと言う)の間に検出抵抗R1およびR2を直列に接続する。ゲート同士が共通接続されたトランジスタM1およびM2の各ソースを入力端子INにそれぞれ接続し、トランジスタM2のゲート・ドレイン間を短絡する。トランジスタM1のドレインはトランジスタM3の主電流路を介してトランジスタM5のドレインに接続し、トランジスタM2のドレインはトランジスタM4の主電流路を介してトランジスタM6のドレインに接続する。
定電圧電源の入力端子INと出力端子OUTの間にパワートランジスタMPの主電流路を接続し、出力端子OUTと回路の基準電位点(以下、グラントと言う)の間に検出抵抗R1およびR2を直列に接続する。ゲート同士が共通接続されたトランジスタM1およびM2の各ソースを入力端子INにそれぞれ接続し、トランジスタM2のゲート・ドレイン間を短絡する。トランジスタM1のドレインはトランジスタM3の主電流路を介してトランジスタM5のドレインに接続し、トランジスタM2のドレインはトランジスタM4の主電流路を介してトランジスタM6のドレインに接続する。
差動増幅回路を構成するようにトランジスタM5とトランジスタM6のソースを共通接続し、そのソースの共通接続点を電流源CS1を介してグランドに接続する。トランジスタM3とM4のゲートはそれぞれ定電圧源VBに接続する。トランジスタM5のゲートは基準電圧源VREFに接続し、トランジスタM6のゲートは検出抵抗R1とR2の共通接続点に接続する。入力端子INとグランドの間にトランジスタM7の主電流路と電流源CS2を直列に接続し、トランジスタM7のゲートをトランジスタM1とトランジスタM3の共通接続点に接続する。トランジスタM7のゲート・ドレイン間に位相補償抵抗RFと位相補償コンデンサCFを直列に接続する。
以上のように接続構成した図2の回路において、トランジスタM1〜M7と電流源CS1、CS2と定電圧源VBが誤差増幅器を構成している。ここで、トランジスタM1とM2が誤差増幅器内部における能動負荷を構成し、トランジスタM3、M4がそれぞれトランジスタM5、M6とカスコード回路を構成している。また、トランジスタM5とM6が誤差増幅器内部における差動増幅回路を構成し、トランジスタM7と電流源CS2が出力回路を構成している。なお、パワートランジスタMPおよびトランジスタM3、M4、M5、M6はNチャネル型で、トランジスタM1、M2、M7はPチャネル型である。
図2に示す定電圧電源は、出力端子OUTの位置の電圧(以下出力電圧と言う)を検出抵抗R1とR2で分圧して検出し、それをトランジスタM1〜M7他からなる誤差増幅器において基準電圧源VREFの基準電圧と比較している。そして、図2の定電圧電源は、前記2つの電圧の差に基づいて出力回路に接続されたパワートランジスタMPを駆動している。その際、検出抵抗R1とR2の共通接続点に現れる電圧が基準電圧源VREFの基準電圧に等しくなるよう、パワートランジスタMPの主電流路を通過する電流が制御されている。その結果、図2の定電圧電源は、その出力電圧が検出抵抗R1とR2の共通接続点の電圧と基準電圧源VREFの基準電圧を等しくするような値で安定化するように動作する。
特許文献1の中でも議論されているように、シリーズ型の定電圧電源は安定度の高い電圧を要求する負荷に接続されて使用されることが多いため、そのリップルリジェクション特性が重視される。図2に示す回路構成を有する定電圧電源の場合、比較的高周波領域でのリップルリジェクション特性に問題が有った。
図2の定電圧電源において、トランジスタM1は、そのゲート・ソース間とドレイン・ゲート間にそれぞれ寄生容量C1aとC1bを有する。また、パワートランジスタMPは、そのゲート・ソース間に寄生容量CPを有する。ここで、入力端子INに供給される電圧(以下、入力電圧と言う)に比較的高周波のリップルが重畳された場合、そのリップル成分が寄生容量C1a、C1b、位相補償抵抗RF、位相補償コンデンサCF、寄生容量CPの経路を通って出力端子OUTに漏洩する。これが図2の構成を持つ定電圧電源のリップルリジェクション特性が比較的高周波領域で低下する原因の一つだと推定される。
そこで本発明は、回路構成の改良により比較的高周波領域におけるリップルリジェクション特性を向上させた定電圧電源を提供することを目的とする。
上記課題を解決するための本発明は、 出力電圧と基準電圧に応じて動作する誤差増幅器にて入出力端子間に接続されたパワートランジスタを駆動し、安定した該出力電圧を得る定電圧電源において、 誤差増幅器の内部において差動増幅回路を構成するように主電流路の一端が共通接続された第1および第2のトランジスタと、第1のトランジスタの主電流路の他端と能動負荷の間に接続された第3のトランジスタと、第2のトランジスタの主電流路の他端と能動負荷の間に接続された第4のトランジスタと、第3および第4のトランジスタに一定のバイアスを供給する定電圧源とを具備し、 第1のトランジスタの主電流路の他端と第3のトランジスタとの共通接続点に得られる信号を利用してパワートランジスタを駆動することを特徴とする。
一定のバイアスの供給を受けて動作する第3のトランジスタがパワートランジスタのゲートと能動負荷の間に介在することにより、能動負荷を介して出力端子に漏洩する比較的高周波領域のリップル成分を低減できる。これによりリップルリジェクション特性の向上した定電圧電源を提供できる。
以下に、本発明に係る定電圧電源の実施の形態を図面を参照しながら説明する。
図1は本発明による定電圧電源の回路図である。図1の回路は、トランジスタM7のゲートと位相補償抵抗RFの一端をトランジスタM3とトランジスタM5の共通接続点に接続したことを特徴としている。図1におけるその他の各回路素子の存在、およびその接続構成は図2の回路と同じになっている。
図1は本発明による定電圧電源の回路図である。図1の回路は、トランジスタM7のゲートと位相補償抵抗RFの一端をトランジスタM3とトランジスタM5の共通接続点に接続したことを特徴としている。図1におけるその他の各回路素子の存在、およびその接続構成は図2の回路と同じになっている。
このような回路構成とすると、主として以下の2つの作用により定電圧電源のリップルリジェクション特性が向上する。
先ず、図1の回路では、一定のバイアスの供給を受けるトランジスタM3がトランジスタM1、位相補償抵抗RFおよび位相補償コンデンサCFと共に入力端子INとパワートランジスタMPのゲートとの間に介在している。このため、トランジスタM1の寄生容量C1a、C1bを通ってパワートランジスタMPのゲート方向に漏洩していく高周波領域のリップルがトランジスタM3で制限される。
先ず、図1の回路では、一定のバイアスの供給を受けるトランジスタM3がトランジスタM1、位相補償抵抗RFおよび位相補償コンデンサCFと共に入力端子INとパワートランジスタMPのゲートとの間に介在している。このため、トランジスタM1の寄生容量C1a、C1bを通ってパワートランジスタMPのゲート方向に漏洩していく高周波領域のリップルがトランジスタM3で制限される。
また、トランジスタM1と同様にトランジスタM7のゲート・ソース間にも寄生容量が存在し、その寄生容量を介してパワートランジスタMPのゲート方向に高周波領域のリップルが漏洩することも考えられる。ここで図1の回路構成だと、トランジスタM7のゲート・ソース間寄生容量を介して漏洩してきたリップルの一部はトランジスタM3のゲート・ソース間寄生容量と定電圧源VBを介してグランドの方向に漏洩していく。
これらの作用により、図1の定電圧電源のリップルリジェクション特性が図2の回路に比べて向上するようになる。
これらの作用により、図1の定電圧電源のリップルリジェクション特性が図2の回路に比べて向上するようになる。
IN:入力端子
OUT:出力端子
MP:パワートランジスタ
M1、M2:トランジスタ(能動負荷)
M3:トランジスタ(第3)
M4:トランジスタ(第4)
M5:トランジスタ(第1)
M6:トランジスタ(第2)
VB:定電圧源(一定バイアス)
VREF:基準電圧源(基準電圧)
R1、R2:検出抵抗
C1a、C1b:寄生容量
CP:寄生容量
OUT:出力端子
MP:パワートランジスタ
M1、M2:トランジスタ(能動負荷)
M3:トランジスタ(第3)
M4:トランジスタ(第4)
M5:トランジスタ(第1)
M6:トランジスタ(第2)
VB:定電圧源(一定バイアス)
VREF:基準電圧源(基準電圧)
R1、R2:検出抵抗
C1a、C1b:寄生容量
CP:寄生容量
Claims (2)
- 出力電圧と基準電圧に応じて動作する誤差増幅器にて入出力端子間に接続されたパワートランジスタを駆動し、安定した該出力電圧を得る定電圧電源において、
該誤差増幅器の内部において差動増幅回路を構成するように主電流路の一端が共通接続された第1および第2のトランジスタと、該第1のトランジスタの主電流路の他端と能動負荷の間に接続された第3のトランジスタと、該第2のトランジスタの主電流路の他端と能動負荷の間に接続された第4のトランジスタと、該第3および第4のトランジスタに一定のバイアスを供給する定電圧源とを具備し、
該第1のトランジスタの主電流路の他端と該第3のトランジスタとの共通接続点に得られる信号を利用して該パワートランジスタを駆動することを特徴とする定電圧電源。 - 前記第1のトランジスタの主電流路の他端と前記第3のトランジスタとの共通接続点を出力回路を介して前記パワートランジスタのゲートに接続したことを特徴とする、請求項1に記載の定電圧電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078317A JP2010231498A (ja) | 2009-03-27 | 2009-03-27 | 定電圧電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009078317A JP2010231498A (ja) | 2009-03-27 | 2009-03-27 | 定電圧電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010231498A true JP2010231498A (ja) | 2010-10-14 |
Family
ID=43047245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009078317A Withdrawn JP2010231498A (ja) | 2009-03-27 | 2009-03-27 | 定電圧電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010231498A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120064617A (ko) * | 2010-12-09 | 2012-06-19 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
JP2021128530A (ja) * | 2020-02-13 | 2021-09-02 | ローム株式会社 | エラーアンプおよび電源回路 |
-
2009
- 2009-03-27 JP JP2009078317A patent/JP2010231498A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120064617A (ko) * | 2010-12-09 | 2012-06-19 | 세이코 인스트루 가부시키가이샤 | 볼티지 레귤레이터 |
KR101689897B1 (ko) | 2010-12-09 | 2016-12-26 | 에스아이아이 세미컨덕터 가부시키가이샤 | 볼티지 레귤레이터 |
JP2021128530A (ja) * | 2020-02-13 | 2021-09-02 | ローム株式会社 | エラーアンプおよび電源回路 |
JP7402707B2 (ja) | 2020-02-13 | 2023-12-21 | ローム株式会社 | エラーアンプおよび電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
KR101939843B1 (ko) | 볼티지 레귤레이터 | |
EP2346169A2 (en) | Low-noise high efficiency bias generation circuits and method | |
US8514023B2 (en) | Accurate bias tracking for process variation and supply modulation | |
US9058048B2 (en) | Voltage regulator having error amplifier | |
WO2019104467A1 (zh) | 稳压器以及电源 | |
US9110488B2 (en) | Wide-bandwidth linear regulator | |
JP6884472B2 (ja) | ボルテージレギュレータ | |
JP2004297762A (ja) | 同相帰還回路および差動演算増幅回路 | |
KR20170123249A (ko) | Dcdc 컨버터 | |
US9419571B2 (en) | Precision, high voltage, low power differential input stage with static and dynamic gate protection | |
JP2016051208A (ja) | 基準電流設定回路 | |
JP2009302781A (ja) | 負帰還増幅器 | |
US10095260B2 (en) | Start-up circuit arranged to initialize a circuit portion | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
JP2010231498A (ja) | 定電圧電源 | |
JP2007202057A (ja) | チャージポンプ回路 | |
CN114442716B (zh) | 一种精确高速电压跟随电路及集成电路 | |
US20080001592A1 (en) | Method for generating a reference current and a related feedback generator | |
US11171612B2 (en) | Gain modulation circuit | |
JP2007257104A (ja) | シリーズレギュレータ | |
US9490761B2 (en) | Device for balancing the rise and fall slew-rates of an operational amplifier | |
US10700647B2 (en) | Source follower | |
JP7305934B2 (ja) | 差動増幅回路を備える装置 | |
JP5801333B2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110425 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |