JP2010147053A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010147053A
JP2010147053A JP2008319392A JP2008319392A JP2010147053A JP 2010147053 A JP2010147053 A JP 2010147053A JP 2008319392 A JP2008319392 A JP 2008319392A JP 2008319392 A JP2008319392 A JP 2008319392A JP 2010147053 A JP2010147053 A JP 2010147053A
Authority
JP
Japan
Prior art keywords
conductive plate
semiconductor device
electrode
semiconductor element
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008319392A
Other languages
English (en)
Other versions
JP5218009B2 (ja
Inventor
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2008319392A priority Critical patent/JP5218009B2/ja
Publication of JP2010147053A publication Critical patent/JP2010147053A/ja
Application granted granted Critical
Publication of JP5218009B2 publication Critical patent/JP5218009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の電気的接続に関し、信頼性を向上させる。
【解決手段】半導体素子２０と、半導体素子２０の電極２０ａに接触する導電板３０と、半導体素子２０及び導電板３０とを封止する封止用樹脂４０と、を有する半導体装置１において、封止用樹脂４０の線膨張係数が導電板３０の線膨張係数よりも小さく調整されている。このような半導体装置１であれば、半導体素子２０が発熱しても、導電板３０には圧縮応力が発生する。これにより、導電板３０と電極２０ａとが強固に密接する。即ち、電気的接続に関し、信頼性の高い半導体装置１が実現する。
【選択図】図１

Description

本発明は半導体装置に関し、特にパワー半導体素子を備えた半導体装置に関する。
パワーモジュールでは、回路基板上に半導体素子（パワー半導体素子）を半田付けし、当該半導体素子の電極と回路基板の電気的な接続をワイヤボンディングにより実施するのが一般的である。
また、最近では、ワイヤボンディングによらず、配線経路としてリードフレームを半導体素子の電極、回路基板に半田付けする構成も提供されている（例えば、特許文献１参照）。この方法では、長時間にわたるワイヤボンディング工程を削除できるため、半導体装置の生産性が向上する。
特開２００５−１１６７０２号公報
しかしながら、上述したパワーモジュールを作動させると、半導体素子の昇降温が繰り返され、リードフレームの半田接合の部分に常時応力が印加されてしまう。このため、当該接合部分においては、クラックが発生したり、剥離が発生したりする場合もある。
このように、パワーモジュールでは、半導体素子の電極とリードフレームとの電気的接続に関し、その信頼性が損なわれるという問題があった。
本発明はこのような点に鑑みてなされたものであり、信頼性の高い半導体装置を提供することを目的とする。
上記課題を解決するために、半導体素子と、前記半導体素子の電極に接触する導電板と、前記半導体素子及び前記導電板とを封止する封止用部材と、を有し、前記封止用部材の線膨張係数が前記導電板の線膨張係数よりも小さいことを特徴とする半導体装置が提供される。
上記手段によれば、電気的接続に関し、その信頼性の高い半導体装置が実現する。
以下、本実施の形態に係る半導体装置を、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の要部断面模式図である。
図示する如く、半導体装置（半導体パッケージ）１においては、絶縁基板１０を基体とし、当該絶縁基板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田層１１を介して、少なくとも一つの半導体素子２０が搭載されている。
ここで、絶縁基板１０は、絶縁板１０ａと、絶縁板１０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔１０ｂと、絶縁板１０ａの上面に同じくＤＣＢ法で形成された金属箔１０ｃを備えている。即ち、金属箔１０ｂと金属箔１０ｃは、絶縁板１０ａを隔てて、当該絶縁板１０ａの上下の主面に選択的に配置されている。
また、半導体素子２０としては、パワー半導体素子が用いられる。例えば、半導体素子２０として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等が使用される。また、半導体素子２０は、これらの素子に限られず、ＦＷＤ（Free Wheeling Diode）素子であってもよい。
そして、半導体装置１においては、半導体素子２０の一方の電極（裏面電極）２０ｂが半田層１１を介して、金属箔１０ｃに接合している。
また、半導体装置１においては、半導体素子２０の電極２０ｂが配置されている主面とは反対側の主面に配置されている、もう一方の電極（表面電極）２０ａには、リードフレーム、或いはヒートスプレッダとして機能する導電板３０が密接している。
尚、電極２０ｂは、例えば、パワー半導体素子のコレクタ（ドレイン）電極等の主電極が対応し、電極２０ａは、パワー半導体素子のエミッタ（ソース）電極等の主電極、或いはゲート電極等の制御用電極が対応する。
また、導電板３０の一部は、ベントされ、当該導電板３０は、凸状（Ω字状）の屈曲部３０ａを備えている。尚、電極２０ａと導電板３０との間には、必要に応じて、導電ペーストを介在させてもよい。
また、半導体装置１においては、絶縁基板１０、半導体素子２０及び導電板３０の保護を目的として、絶縁基板１０の主面の少なくとも一部、半導体素子２０及び導電板３０の少なくとも一部を封止用部材である封止用樹脂４０により被覆している。
そして、半導体装置１においては、封止用樹脂４０の線膨張係数が導電板３０の線膨張係数よりも低く調整されている。
例えば、導電板３０の線膨張係数は、１６ｐｐｍ／℃以上であり、封止用樹脂４０の線膨張係数は、１５ｐｐｍ／℃以下である。
このような導電板３０及び封止用樹脂４０の線膨張係数を調節することにより、半導体装置１においては、導電板３０と電極２０ａとの密接状態が維持されている。
そして、導電板３０と電極２０ａとの密接は、例えば、屈曲部３０ａを、例えば、治具（図示しない）等を用いて上方から下方に向かい押圧することによって、電極２０ａに対し導電板３０を加圧接触させながら、半導体素子２０及び導電板３０を封止用樹脂４０により封止することにより達成される。
このような構成であれば、半導体装置１を作動させて、半導体素子２０の発熱により導電板３０が膨張しても、封止用樹脂４０の線膨張係数が導電板３０の線膨張係数より低いことから、導電板３０には圧縮応力が発生する。即ち、半導体装置１の作動中において、導電板３０は、封止用樹脂４０から加圧されることになり、導電板３０と電極２０ａとの密接状態が維持される。
例えば、導電板３０としてアルミニウム（Ａｌ）を用いた場合、アルミニウムの線膨張係数は、その純度や用いられる温度範囲にもよるが、２４ｐｐｍ／℃〜２６ｐｐｍ／℃である。ここで、導電板３０が、線膨張係数２６ｐｐｍ／℃でヤング率７０００ｋｇｆ／ｍｍ2のアルミニウムであり、このような導電板３０の周りが、線膨張係数１５ｐｐｍ／℃でヤング率１０００ｋｇｆ／ｍｍ2の封止用樹脂４０で封止されている場合を想定する。この場合、導電板３０には、封止用樹脂４０との線膨張係数差、導電板３０の温度及びヤング率に応じた応力が掛かるようになる。今、温度上昇量が１００℃であると仮定すると、導電板３０と封止用樹脂４０との線膨張係数差が１１ｐｐｍ／℃であり、導電板３０のヤング率が７０００ｋｇｆ／ｍｍ2であることから、導電板３０に掛かる応力は、約８ｋｇｆ／ｍｍ2になる。導電板３０にこの程度の大きさの応力が掛かる場合には、導電板３０を封止用樹脂４０で有効に拘束することができ、導電板３０と電極２０ａとの密接状態を十分に維持することができる。
このように、導電板３０より低い線膨張係数の封止用樹脂４０を用いることにより、半導体素子２０の電極２０ａと導電板３０との電気的な接続は、半田材を用いて電極２０ａと導電板３０とを電気的に接続する方法に比べ、その接続信頼性が向上する。
また、半導体素子２０の電極２０ａと導電板３０との電気的接続に関しては、リフロー処理を必要としない。従って、リフロー処理工程、半田材の使用を省略することができ、半導体装置１の低コスト化を実現することができる。
また、上記電気的接続に係る半田のリフロー処理工程を省略できることから、半導体装置１の熱ダメージが防止される。
尚、上述した絶縁板１０ａの材質は、例えば、窒化珪素（ＳｉＮ）、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）の少なくとも何れかを含有するセラミック焼結体が適用される。
また、金属箔１０ｂ，１０ｃ、導電板３０の材質は、銅（Ｃｕ）を主成分とする金属が適用される。
また、半田層１１としては、上記の錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーの半田の他に、錫（Ｓｎ）−アンチモン（Ｓｂ）系の鉛フリー半田を用いてもよい。
また、封止用樹脂４０は、熱硬化性の樹脂であり、樹脂の材質は、例えば、エポキシ樹脂が該当する。
次に、半導体装置の変形例について説明する。尚、以下に例示する図面では、図１と同一の部材には、同一の符号を付している。
＜第２の実施の形態＞
図２及び図３は第２の実施の形態に係る半導体装置の要部断面模式図である。
半導体装置２においては、半導体素子２０の電極２０ａには、上述したように、導電板３０が密接している。また、導電板３０は、屈曲部３０ａを備えている。
また、半導体装置２においては、絶縁基板１０、半導体素子２０及び導電板３０の保護を目的として、絶縁基板１０の主面の少なくとも一部、半導体素子２０及び導電板３０の少なくとも一部を封止用樹脂４０により被覆している。
また、半導体装置２においては、上述したように、封止用樹脂４０の線膨張係数が導電板３０の線膨張係数よりも低く調整されている。
このような導電板３０及び封止用樹脂４０の線膨張係数を調節することにより、半導体装置２においては、導電板３０と電極２０ａとの密接状態が維持されている。
そして、当該密接は、例えば、屈曲部３０ａを治具（図示しない）を用いて、上方から下方に向かい押圧することによって、電極２０ａに対し導電板３０を加圧接触させながら、半導体素子２０及び導電板３０を封止用樹脂４０により封止することにより達成される。
これにより、半導体素子２０の電極２０ａと導電板３０との電気的な接続は、半田材を用いて電極２０ａと導電板３０とを電気的に接続する方法に比べ、その接続信頼性が向上する。
また、半導体素子２０の電極２０ａと導電板３０との電気的接続に関しては、リフロー処理を必要としない。従って、リフロー処理工程、半田材の使用を省略することができ、半導体装置２の低コスト化を実現することができる。
また、上記電気的接続に係る半田のリフロー処理工程を省略できることから、半導体装置２の熱ダメージが防止される。
特に、半導体装置２においては、電極２０ａに接触させる導電板３０の表面にディンプル加工を施し、導電板３０の当該表面に突起部３０ｂを配置している。即ち、電極２０ａに接触する導電板３０の部分に、突起部３０ｂが形成されている。そして、突起部３０ｂを電極２０ａに圧入している。
これにより、導電板３０と電極２０ａとの接触面積を第１の実施の形態に比べ増大させることができる。また、突起部３０ｂの電極２０ａへの圧入により、導電板３０と電極２０ａとの密接を第１の実施の形態に比べより向上させることができる。
このような構成であれば、半導体素子２０の電極２０ａと導電板３０との電気的接続に関し、その接続信頼性をより向上させることができる。
尚、突起部３０ｂの形状は、図２に例示する半球状の突起とは限らない。例えば、図３に例示する三角錐状の突起部３０ｃを導電板３０に備えてもよい。このような突起部３０ｃを導電板３０に備えても、突起部３０ｂを導電板３０に備えた場合と同様の効果が得られる。
＜第３の実施の形態＞
図４は第３の実施の形態に係る半導体装置の要部断面模式図である。
半導体装置３においては、絶縁基板１０を基体とし、当該絶縁基板１０上に、半田層１１を介して、半導体素子２０，２１が搭載されている。
そして、半導体装置３においては、半導体素子２０，２１の一方の電極（裏面電極）２０ｂ，２１ｂが半田層１１を介して、金属箔１０ｃに接合している。
また、半導体素子２０，２１の電極２０ｂ，２１ｂが配置されている主面とは反対側の主面に配置されている、もう一方の電極（表面電極）２０ａ，２１ａには、導電板３０が架橋するように、当該電極２０ａ，２１ａに密接している。尚、導電板３０は、屈曲部３０ａを備えている。
ここで、半導体素子２１は、パワー半導体素子であり、例えば、ＩＧＢＴ素子、パワーＭＯＳＦＥＴ等が該当する。また、半導体素子２１は、ＦＷＤ素子であってもよい。
また、半導体装置３においては、導電板３０の屈曲部３０ａに、銅（Ｃｕ）を主成分とする外部端子３１が密接している。
また、半導体装置３においては、絶縁基板１０、半導体素子２０，２１、導電板３０及び外部端子３１の保護を目的として、絶縁基板１０の主面の少なくとも一部、半導体素子２０，２１、導電板３０の少なくとも一部及び外部端子３１の少なくとも一部を封止用樹脂４０により被覆している。
また、半導体装置３においては、上述したように、封止用樹脂４０の線膨張係数が導電板３０及び外部端子３１の線膨張係数よりも低く調整されている。例えば、導電板３０及び外部端子３１の線膨張係数は、１６ｐｐｍ／℃以上であり、封止用樹脂４０の線膨張係数は、１５ｐｐｍ／℃以下である。
このような導電板３０、外部端子３１及び封止用樹脂４０の線膨張係数を調節することにより、半導体装置３においては、導電板３０と電極２０ａ，２１ａとの密接状態、導電板３０と外部端子３１との密接状態が維持されている。
そして、これらの密接は、例えば、外部端子３１を用いて、屈曲部３０ａを上方から下方に向かい押圧することにより、電極２０ａ，２１ａに対し導電板３０を加圧接触させながら、半導体素子２０，２１、導電板３０及び外部端子３１を封止用樹脂４０により封止することにより達成される。
このような構成であれば、半導体装置３を作動させて、半導体素子２０，２１の発熱により導電板３０及び外部端子３１が膨張しても、封止用樹脂４０の線膨張係数が導電板３０及び外部端子３１の線膨張係数より低いことから、導電板３０及び外部端子３１には圧縮応力が発生する。即ち、半導体装置３の作動中において、導電板３０及び外部端子３１は、封止用樹脂４０から加圧されることになる。その結果、導電板３０と電極２０ａ，２１ａとの密接状態が維持される。また、導電板３０と外部端子３１との密接状態が維持される。
これにより、半導体素子２０，２１の電極２０ａ，２１ａと導電板３０との電気的な接続は、半田材を用いて電極２０ａ，２１ａと導電板３０とを電気的に接続する方法に比べ、その接続信頼性が向上する。
また、半導体素子２０，２１の電極２０ａ，２１ａと導電板３０との電気的接続に関しては、リフロー処理を要しない。従って、リフロー処理工程、半田材の使用を省略することができ、半導体装置３の低コスト化を実現することができる。
また、上記電気的接続に係る半田のリフロー処理工程を省略できることから、半導体装置３の熱ダメージが防止される。
＜第４の実施の形態＞
図５は第４の実施の形態に係る半導体装置の要部断面模式図である。
半導体装置４においては、絶縁基板１０を基体とし、当該絶縁基板１０上に、半田層１１を介して、半導体素子２０，２１が搭載されている。
半導体装置４においては、半導体素子２０，２１の電極２０ｂ，２１ｂが半田層１１を介して、金属箔１０ｃに接合している。また、半導体素子２０，２１の電極２０ａ，２１ａには、導電板３０が密接している。尚、導電板３０は、屈曲部３０ａを備えている。
また、半導体装置４においては、導電板３０の屈曲部３０ａに、銅（Ｃｕ）を主成分とする外部端子３２が密接している。また、外部端子３２の端部３２ｅが屈曲部３０ａを挟持している。
そして、半導体装置４においては、絶縁基板１０の主面の少なくとも一部、半導体素子２０，２１、導電板３０の少なくとも一部及び外部端子３２の少なくとも一部を、封止用樹脂４０により被覆している。
また、半導体装置４においては、上述したように、封止用樹脂４０の線膨張係数が導電板３０及び外部端子３２の線膨張係数よりも低く調整されている。例えば、導電板３０及び外部端子３２の線膨張係数は、１６ｐｐｍ／℃以上であり、封止用樹脂４０の線膨張係数は、１５ｐｐｍ／℃以下である。
このような導電板３０、外部端子３２及び封止用樹脂４０の線膨張係数を調節することにより、半導体装置４においては、導電板３０と電極２０ａ，２１ａとの密接状態、導電板３０と外部端子３２との密接状態が維持されている。
これらの密接は、例えば、外部端子３２を用いて、屈曲部３０ａを上方から下方に向かい押圧することにより、電極２０ａ，２１ａに対し導電板３０を加圧接触させながら、半導体素子２０，２１、導電板３０及び外部端子３２を封止用樹脂４０により封止することにより達成される。
これにより、半導体素子２０，２１の電極２０ａ，２１ａと導電板３０との電気的な接続は、半田材を用いて電極２０ａ，２１ａと導電板３０とを電気的に接続する方法に比べ、その接続信頼性が向上する。
また、半導体素子２０，２１の電極２０ａ，２１ａと導電板３０との電気的接続に関しては、リフロー処理を要しない。従って、リフロー処理工程、半田材の使用を省略することができ、半導体装置４の低コスト化を実現することができる。
また、上記電気的接続に係る半田のリフロー処理工程を省略できることから、半導体装置４の熱ダメージが防止される。
特に、半導体装置４においては、外部端子３２の端部３２ｅが屈曲部３０ａを挟持していることから、端部３２ｅが封止用樹脂４０により上下の方向から加圧される。これにより、屈曲部３０ａと端部３２ｅとの接触強度がより向上する。
＜第５の実施の形態＞
図６は第５の実施の形態に係る半導体装置の要部断面模式図である。
この図では、導電板３０と外部端子３１との接触状態が例示されている。図示するように、外部端子３１の端部３１ｅには、当該端部３１ｅから延在させた突起部３１ｂが複数本配置され、当該突起部３１ｂが屈曲部３０ａに形成された貫通孔３０ｈに貫通している。
このような構成であれば、外部端子３１の端部３１ｅが封止用樹脂４０により加圧されると共に、外部端子３１の導電板３０に対する位置決めが確実になされる。従って、外部端子３１と導電板３０との電気的接続に関し、その信頼性がより向上する。
第１の実施の形態に係る半導体装置の要部断面模式図である。 第２の実施の形態に係る半導体装置の要部断面模式図である（その１）。 第２の実施の形態に係る半導体装置の要部断面模式図である（その２）。 第３の実施の形態に係る半導体装置の要部断面模式図である。 第４の実施の形態に係る半導体装置の要部断面模式図である。 第５の実施の形態に係る半導体装置の要部断面模式図である。
符号の説明
１，２，３，４ 半導体装置
１０ 絶縁基板
１０ａ 絶縁板
１０ｂ，１０ｃ 金属箔
１１ 半田層
２０，２１ 半導体素子
２０ａ，２０ｂ，２１ａ，２１ｂ 電極
３０ 導電板
３０ａ 屈曲部
３０ｂ，３０ｃ，３１ｂ 突起部
３０ｈ 貫通孔
３１，３２ 外部端子
３１ｅ，３２ｅ 端部
４０ 封止用樹脂

Claims (5)

  1. 半導体素子と、
    前記半導体素子の電極に接触する導電板と、
    前記半導体素子及び前記導電板とを封止する封止用部材と、
    を有し、前記封止用部材の線膨張係数が前記導電板の線膨張係数よりも小さいことを特徴とする半導体装置。
  2. 前記電極に接触する前記導電板に、突起部が形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記封止用部材内において、前記導電板に外部端子が接触し、前記封止用部材の線膨張係数が前記外部端子の線膨張係数よりも小さいことを特徴とする請求項１記載の半導体装置。
  4. 前記導電板が前記外部端子に挟持されていることを特徴とする請求項３記載の半導体装置。
  5. 前記導電板に接触する前記外部端子に、別の突起部が形成され、前記導電板に設けられた貫通孔に前記別の突起部が貫通していることを特徴とする請求項３記載の半導体装置。
JP2008319392A 2008-12-16 2008-12-16 半導体装置 Expired - Fee Related JP5218009B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319392A JP5218009B2 (ja) 2008-12-16 2008-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319392A JP5218009B2 (ja) 2008-12-16 2008-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2010147053A true JP2010147053A (ja) 2010-07-01
JP5218009B2 JP5218009B2 (ja) 2013-06-26

Family

ID=42567202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319392A Expired - Fee Related JP5218009B2 (ja) 2008-12-16 2008-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JP5218009B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (ja) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The 低風騒音低コロナ騒音架空電線
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
CN103972276A (zh) * 2013-02-06 2014-08-06 三菱电机株式会社 半导体装置及其制造方法
EP2518779A3 (en) * 2011-04-27 2014-11-05 Blue Sunny Skies LLC Grounding system for photovoltaic arrays
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置
JP2019504296A (ja) * 2015-11-24 2019-02-14 フューチャー テクノロジー（センサーズ）リミテッドＦｕｔｕｒｅ Ｔｅｃｈｎｏｌｏｇｙ（Ｓｅｎｓｏｒｓ）Ｌｔｄ センサアセンブリ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212863A (ja) * 1988-06-30 1990-01-17 Matsushita Electron Corp 樹脂封止型半導体装置
JPH11145377A (ja) * 1997-11-11 1999-05-28 Sansha Electric Mfg Co Ltd 電力半導体装置
JP2001274206A (ja) * 2000-03-23 2001-10-05 Nec Corp 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP2006294849A (ja) * 2005-04-11 2006-10-26 Mitsubishi Electric Corp 半導体装置
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212863A (ja) * 1988-06-30 1990-01-17 Matsushita Electron Corp 樹脂封止型半導体装置
JPH11145377A (ja) * 1997-11-11 1999-05-28 Sansha Electric Mfg Co Ltd 電力半導体装置
JP2001274206A (ja) * 2000-03-23 2001-10-05 Nec Corp 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
JP2006294849A (ja) * 2005-04-11 2006-10-26 Mitsubishi Electric Corp 半導体装置
JP2007157863A (ja) * 2005-12-02 2007-06-21 Hitachi Ltd パワー半導体装置及びその製造方法
JP2008028286A (ja) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2008098586A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487211A (ja) * 1990-07-31 1992-03-19 Furukawa Electric Co Ltd:The 低風騒音低コロナ騒音架空電線
EP2518779A3 (en) * 2011-04-27 2014-11-05 Blue Sunny Skies LLC Grounding system for photovoltaic arrays
US9091461B2 (en) 2011-04-27 2015-07-28 Blue Sunny Skies Llc Grounding system for photovoltaic arrays
JP2013232445A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体装置
CN103972276A (zh) * 2013-02-06 2014-08-06 三菱电机株式会社 半导体装置及其制造方法
JP2014154611A (ja) * 2013-02-06 2014-08-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
CN103972276B (zh) * 2013-02-06 2018-09-11 三菱电机株式会社 半导体装置及其制造方法
US9735100B2 (en) 2013-02-06 2017-08-15 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN106952877A (zh) * 2014-10-16 2017-07-14 三菱电机株式会社 半导体装置
JP2016082048A (ja) * 2014-10-16 2016-05-16 三菱電機株式会社 半導体装置
US9917064B2 (en) 2014-10-16 2018-03-13 Mitsubishi Electric Corporation Semiconductor device with a plate-shaped lead terminal
CN105529319A (zh) * 2014-10-16 2016-04-27 三菱电机株式会社 半导体装置
CN105529319B (zh) * 2014-10-16 2019-04-26 三菱电机株式会社 半导体装置
CN110071072A (zh) * 2014-10-16 2019-07-30 三菱电机株式会社 半导体装置
CN106952877B (zh) * 2014-10-16 2021-01-01 三菱电机株式会社 半导体装置
CN110071072B (zh) * 2014-10-16 2023-12-01 三菱电机株式会社 半导体装置
JP2019504296A (ja) * 2015-11-24 2019-02-14 フューチャー テクノロジー（センサーズ）リミテッドＦｕｔｕｒｅ Ｔｅｃｈｎｏｌｏｇｙ（Ｓｅｎｓｏｒｓ）Ｌｔｄ センサアセンブリ

Also Published As

Publication number Publication date
JP5218009B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP4967447B2 (ja) パワー半導体モジュール
CN111446217A (zh) 半导体装置
JP6218898B2 (ja) 電力用半導体装置
JP2015070107A (ja) 半導体装置およびその製造方法
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP6206494B2 (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
JP6305176B2 (ja) 半導体装置及び製造方法
JP2007142097A (ja) 半導体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP5256994B2 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
JP2012248658A (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP2014013878A (ja) 電子装置
JP4039258B2 (ja) 電力用半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP6160542B2 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
JP4797492B2 (ja) 半導体装置
JP2022079287A (ja) 半導体装置及びその製造方法
JP2009164511A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees