CN111354710A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111354710A
CN111354710A CN201911319896.9A CN201911319896A CN111354710A CN 111354710 A CN111354710 A CN 111354710A CN 201911319896 A CN201911319896 A CN 201911319896A CN 111354710 A CN111354710 A CN 111354710A
Authority
CN
China
Prior art keywords
conductive film
semiconductor element
substrate
external connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911319896.9A
Other languages
English (en)
Other versions
CN111354710B (zh
Inventor
榊原明德
川岛崇功
门口卓矢
浦本幸治
小川泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN111354710A publication Critical patent/CN111354710A/zh
Application granted granted Critical
Publication of CN111354710B publication Critical patent/CN111354710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：基板，其由绝缘体构成；第一导体膜，其设置在基板上的局部；半导体元件，其配置在第一导体膜上；以及外部连接端子，其在与第一导体膜分离的位置处经由接合层接合在基板上。半导体元件是具有主电极和信号电极的功率半导体元件，该主电极与第一导体膜接合，该信号电极与外部连接端子电连接。

Description

半导体装置及其制造方法
技术领域
本说明书所公开的技术涉及半导体装置及其制造方法。
背景技术
日本特开平05-343591号公报公开了一种半导体装置。该半导体装置具备陶瓷基板、配置在陶瓷基板上的半导体元件、以及在与半导体元件分离的位置处接合在基板上的外部连接端子。外部连接端子经由设置在陶瓷基板上的导体膜(导体布线图)与半导体元件电连接。
在上述半导体装置中，半导体元件与导体膜之间经由键合线连接。与此相对，如果省略键合线而将导体膜与半导体元件之间直接连接，则能够实现半导体装置的小型化。特别地，能够在陶瓷基板上独立地(即，相互分离地)形成多个导体膜。因此，在半导体元件具有多个电极的情况下，能够单独设置与各个电极对应的导体膜。
在陶瓷基板上设置多个导体膜的情况下，需要在相邻的导体膜之间设置一定间隔，从而保证彼此之间的绝缘性。关于这一点，如果导体膜是通过刻蚀(特别地，湿法刻蚀)形成的，则沿着导体膜的周沿延伸的侧面具有喇叭状(裾広がり)的形状。因此，在设计多个导体膜的排列时，需要还考虑上述侧面的形状而在相邻的导体膜之间设置较大的间隔。
发明内容
一般地，导体膜的厚度越大则导体膜的热容就越大，从而抑制半导体元件的温度上升。因此，优选使导体膜具有一定程度的厚度。另一方面，由于导体膜的厚度越大则其侧面形成的喇叭状的宽度越大，因此相邻的导体膜之间所需的间隔也变大。如上所述，导体膜的厚度越大则相邻的导体膜之间所需的间隔也越大，导致半导体装置的大型化。考虑到以上实际情况，本说明书提供一种能够抑制半导体元件的温度上升而不会导致半导体装置的大型化的技术。
本说明书公开的半导体装置具备：基板，其由绝缘体构成；第一导体膜，其设置在基板上的局部；半导体元件，其配置在第一导体膜上；以及外部连接端子，其在与第一导体膜分离的位置处经由接合层接合在基板上。半导体元件是具有主电极和信号电极的功率半导体元件，该主电极与第一导体膜接合，该信号电极与外部连接端子电连接。
在上述半导体装置中，在由绝缘体构成的基板上，设置有第一导体膜，并且经由接合层接合有外部连接端子。而且，在第一导体膜上接合有半导体元件的主电极，外部连接端子电连接有半导体元件的信号电极。即，半导体元件的两个电极中的信号电极不经由基板上的导体膜而与外部连接端子连接。由于外部连接端子是经由接合层接合在基板上的构件，因此能够通过例如冲压加工这种机械加工制造，能够准确地管理其形状。因此，即使在第一导体膜是通过刻蚀形成的情况下，外部连接端子与第一导体膜之间所需的间隔与通过刻蚀形成的两个导体膜之间所需的间隔相比，相对较小即可。由此，即使在相对较厚地形成第一导体膜的情况下，也能够避免半导体装置的大型化。
在此，为了实现半导体装置的进一步小型化，考虑将与主电极正对的第一导体膜也变更为经由接合层接合在基板上的单独构件。然而，通过在该单独构件与基板之间具有接合层，从主电极释放的半导体元件的热量经由接合层向外部散热，可能导致半导体元件的温度上升。由于这一情况，在上述半导体装置中，对于对半导体元件的散热贡献很大的主电极，准备了散热性优异的第一导体膜，从而抑制半导体元件的温度上升。与此相对，信号电极对半导体元件的散热的贡献度小。因此，即使是从信号电极释放的半导体元件的热量经由接合层向外部散热的结构，也能忽视或容许其对半导体元件的温度的影响。
在本发明的一实施方式中，也可以是半导体元件的一部分位于外部连接端子上，信号电极与外部连接端子接合。在该情况下，作为一个例子，信号电极与外部连接端子之间可以经由焊料等导电性接合材料接合。此外，信号电极与外部连接端子之间也可以经由衬垫等其他构件接合。根据该结构，由于外部连接端子靠近第一导体膜配置，因此能够有效实现半导体装置的小型化。但是，作为其他实施方式，也可以使信号电极和外部连接端子分离地配置，信号电极与外部连接端子之间经由键合线电连接。
本说明书还公开了半导体装置的制造方法。该制造方法例如能够制造上述半导体装置。该制造方法具有：将由绝缘体构成的基板上的导体膜进行局部刻蚀，形成覆盖基板上的一部分的第一导体膜的工序；在与第一导体膜分离的位置处，经由接合层将外部连接端子接合在基板上的工序；将具有主电极和信号电极的功率半导体元件以使得主电极与第一导体膜正对的方式配置在第一导体膜上的工序；将功率半导体元件的主电极与第一导体膜接合的工序；以及将功率半导体元件的信号电极与接合在基板上的外部连接端子电连接的工序。
在上述制造方法中，也可以在第一导体膜上配置功率半导体元件的工序中，以信号电极与外部连接端子正对的方式，将功率半导体元件的一部分配置在外部连接端子上。在该情况下，在进行电连接的工序中，可以与所述进行接合的工序并行地，将信号电极与外部连接端子接合。
附图说明
图1是示意性地示出实施例的半导体装置10的结构的剖面图。
图2是半导体装置10的电路图。
图3是示出绝缘电路基板20和信号端子30的俯视图。
图4是放大表示第一导体膜24与信号端子30之间的间隔的图。
图5至图10是示出半导体装置10的制造方法的一个或多个工序的图。
图11示出信号电极12d与信号端子30之间经由键合线50连接的变形例。
图12示出一变形例的半导体装置110增加了第二绝缘电路基板122的例子。
图13是例示出具有第一区间S1和第二区间S2的信号端子30的图。
图14是例示出与信号电极12d正对的部分30b朝向信号电极12d凸出的信号端子30的图。
图15是示出另一变形例的半导体装置210不利用刻蚀而形成第一导体膜224的例子的图。
具体实施方式
在本发明的一实施方式中，外部连接端子的与信号电极正对的部分可以朝向信号电极凸出。根据该结构，能够适当调整外部连接端子与信号电极之间的距离，无需例如衬垫等其它构件就能够将外部连接端子与信号电极之间正确接合。
在本发明的一实施方式中，外部连接端子的侧面与基板所成的角度可以比第一导体膜的侧面与基板所成的角度更大。如前所述，如果第一导体膜是通过刻蚀形成的，则沿着第一导体膜的周沿延伸的侧面大多具有喇叭状的形状。如果第一导体膜的侧面具有喇叭状的形状，则第一导体膜的侧面与基板所成的角度变得比90度小。对于上述第一导体膜，如果外部连接端子的侧面也具有喇叭状的形状，则第一导体膜与外部连接端子之间的在基板上的距离(所谓的爬电距离)变短，因此第一导体膜与外部连接端子之间的绝缘性下降。换言之，为了保证所需的绝缘性，需要增大第一导体膜与外部连接端子之间的间隔。因此，优选外部连接端子的侧面不具有喇叭状的形状的部件，即使具有喇叭状的形状也优选程度较小的部件。即，外部连接端子的侧面与基板所成的角度优选为90度、或者优选与第一导体膜的侧面和基板所成的角度相比更大。
在本发明的一实施方式中，也可以使第一导体膜的厚度比外部连接端子的厚度大。第一导体膜的厚度越大则第一导体膜的热容就越大，从而抑制半导体元件的温度上升。特别地，第一导体膜与半导体元件的主电极接合，能够从半导体元件接收大量热量。因此，与增大外部连接端子的厚度相比，通过增大第一导体膜的厚度，能够更有效地抑制半导体元件的温度上升。
在本发明的一实施方式中，外部连接端子也可以具有与接合层相接的第一区间、以及从第一区间向基板的外部延伸且厚度比第一区间小的第二区间。根据该结构，外部连接端子在基板的周沿不与基板接触。由此，能够使外部连接端子与设置在基板的相反侧的其他构件之间的、沿基板的爬电距离变长。
在本发明的一实施方式中，半导体元件可以是包括IGBT(Insulated GateBipolar Transistor，绝缘栅双极晶体管)结构的功率半导体元件。在该情况下，半导体元件的主电极可以与IGBT结构的发射极或集电极连接，半导体元件的信号电极可以与IGBT结构的栅极连接。或者，半导体元件还可以是包括MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor,金属氧化物半导体场效应晶体管)结构的功率半导体元件。在该情况下，半导体元件的主电极可以与MOSFET的源极或漏极连接，半导体元件的信号电极可以与MOSFET的栅极连接。
在本发明的一实施方式中，基板可以是陶瓷基板。第一导体膜也可以还经由钎焊材料、或者替代性地仅经由钎焊材料接合到基板上。在该情况下，钎焊材料可以是活性金属焊料。即，基板以及第一导体膜可以是利用AMB(Active Metal Brazing，活性金属钎焊)法形成的基板，例如是AMC(Active Metal Brazed Copper，活性金属钎焊铜)基板。
在本发明的一实施方式中，半导体装置可以还具备设置在基板的相对于第一导体膜位于相反侧的第二导体膜。根据该结构，利用第二导体膜的热容，能够抑制半导体元件的温度上升。此外，由于基板的两个表面都存在导体膜，从而还抑制了基板产生的热形变(特别是翘曲)。
以下，参照附图，详细说明本发明的具有代表性但不进行限定的具体例。该详细说明仅意在向本领域技术人员示出用于实施本发明的若干例子的细节，并不意图限定本发明的保护范围。此外，下面公开的附加特征及技术可以单独使用或与其他特征及技术组合使用，以提供进一步被改善的半导体装置及其使用方法和制造方法。
另外，在以下详细说明中公开的特征或工序的组合，并非是最大范围下实施本发明时所必需的，其仅是为了特别说明本发明的代表性具体例而记载的内容。另外，上述及下述代表性具体例的各种特征、以及独立权利要求及从属权利要求中记载的各种特征，都无需按照提供本发明的附加性的实用实施方式时所记载的具体例、或所列举的顺序进行组合。
记载在本说明书和/或权利要求书的范围内的所有特征的目的在于，在实施例和/或权利要求中记载的特征的构成之外，还作为对本发明的原始公开的内容以及要求保护的特定内容的限定而单独且彼此独立地公开的特征。此外，所有数值范围、以及涉及组或群的记载的目的在于，都是作为对本发明的原始公开及要求保护的特定内容的限定而公开了其中的构成。
【实施例】
参照附图对实施例的半导体装置10进行说明。半导体装置10例如用于电动车辆的电力控制装置，能够构成变压器或逆变器等功率转换电路的至少一部分。这里所说的电动车辆泛指具有驱动车轮的电动机的车辆，例如包括通过外部电力进行充电的电动车辆、除了电动机之外还具有发动机的混合动力车辆、以及以燃料电池作为电源的燃料电池车辆等。
如图1至图3所示，半导体装置10具备半导体元件12、以及封装半导体元件12的封装体14。封装体14由绝缘性材料制成。绝缘性材料没有特别限定，本实施例中的封装体14由例如环氧树脂等的封装用材料制成。封装体14大体为板状。另外，在本申请的附图中，为了图示的清楚性，省略了在封装体14的剖面处应添加的剖面线。
半导体元件12是功率半导体元件，具有半导体基板12a、以及多个电极12b、12c、12d。多个电极12b、12c、12d包括与电力电路连接的第一主电极12b和第二主电极12c、以及与信号电路连接的多个信号电极12d。半导体元件并没有特别限定，但半导体元件12可以是开关元件，将第一主电极12b与第二主电极12c之间导通及断开。第一主电极12b以及多个信号电极12d位于半导体基板12a的一侧表面上，第二主电极12c位于半导体基板12a的另一侧表面上。
半导体元件并没有特别限定，但本实施例中的半导体元件12具有IGBT(InsulatedGate Bipolar Transistor)结构12e。第一主电极12b与IGBT结构12e的发射极连接，第二主电极12c与IGBT结构12e的集电极连接，信号电极12d与IGBT结构12e的栅极连接。半导体元件12还具有与IGBT结构12e并联连接的二极管结构12f。第一主电极12b与二极管结构12f的阳极连接，第二主电极12c与二极管结构12f的阴极连接。另外，作为其他实施方式，半导体元件12可以具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)结构。在该情况下，第一主电极12b与MOSFET结构的源极连接，第二主电极12c与MOSFET结构的漏极连接，信号电极12d与MOSFET结构的栅极连接。
半导体装置10还具备绝缘电路基板20。绝缘电路基板20具备由绝缘体构成的绝缘基板22、设置在绝缘基板22的一侧表面22a上的第一导体膜24、设置在绝缘基板22的另一侧表面22b上的第二导体膜26。第一导体膜24和第二导体膜26分别经由钎焊材料25、27与绝缘基板22接合。第一导体膜24设置在绝缘基板22上的局部，第一导体膜24的面积比第二导体膜26的面积小。第一导体膜24位于封装体14的内部，第二导体膜26露出封装体14的表面。由此，绝缘电路基板20也作为将封装体14的内部的热量(特别是半导体元件12的热量)向封装体14的外部散热的散热板而发挥作用。
第一导体膜24上配置有半导体元件12。半导体元件12的第一主电极12b与第一导体膜24正对，经由焊料层42接合。由此，半导体元件12的第一主电极12b与第一导体膜24电连接。并且，半导体元件12的第一主电极12b也与第一导体膜24热连接。另外，第一主电极12b与第一导体膜24之间不限于经由焊料层42接合，也可以经由具有导电性的其他类型的接合层接合。此外，在第一主电极12b与第一导体膜24之间，可以根据需要***例如导体衬垫等的其他构件。
本实施例中的绝缘基板22是陶瓷基板，由例如氧化铝、氮化硅、氮化铝等陶瓷制成。第一导体膜24和第二导体膜26是金属膜，由例如铜或铝等金属制成。如前所述，第一导体膜24和第二导体膜26分别经由钎焊材料25、27与绝缘基板22接合。钎焊材料25、27是活性金属钎焊材料，例如在以银及铜作为主要成分的钎焊材料中添加钛等活性金属。另外，这种绝缘电路基板20也称为AMC(Active Metal Brazed Copper)基板。但是，绝缘电路基板20不限于AMC基板，也可以采用例如DBC(Direct Bonded Copper，直接敷铜)基板或DBA(DirectBonded Aluminum，直接敷铝)基板。
作为一个例子，绝缘基板22的厚度可以是0.1～1.0毫米，第一导体膜24以及第二导体膜26的厚度可以是0.05～1.0毫米。此外，第一导体膜24以及第二导体膜26的厚度可以比绝缘基板22的厚度大。第一导体膜24以及第二导体膜26的厚度越大，第一导体膜24以及第二导体膜26的热容就越大，从而能够有效抑制半导体元件12动作时的温度上升。
半导体装置10还具备多个外部连接端子30、32、34。各个外部连接端子30、32、34由金属(例如铜)等导电体制成，跨越封装体14的内外延伸。多个外部连接端子30、32、34包括多个信号端子30、第一电力端子32、以及第二电力端子34。信号端子30经由焊料层44与半导体元件12的信号电极12d接合。即，信号端子30与半导体元件12的信号电极12d电连接。另外，信号端子30与信号电极12d之间不限于经由焊料层44接合，也可以经由具有导电性的其他类型的接合层接合。
第一电力端子32在未图示的位置处与绝缘电路基板20的第一导体膜24接合。由此，第一电力端子32经由第一导体膜24与半导体元件12的第一主电极12b电连接。第二电力端子34经由焊料层46与半导体元件12的第二主电极12c接合。由此，第二电力端子34与半导体元件12的第二主电极12c电连接。
如图1、图4所示，信号端子30在与第一导体膜24分离的位置处，经由接合层40与绝缘基板22的一侧表面22a接合。作为一个例子，接合层40为焊料层。此外，在接合层40与绝缘基板22之间设置有钎焊材料25。钎焊材料25的厚度与接合层40的厚度相比非常小。另外，接合层40不限于焊料，也可以由其他材料制成。制成接合层40的材料可以是导电性材料，也可以是绝缘性材料。在此，钎焊材料25可以和接合层40一起诠释为位于信号端子30与绝缘基板22之间的接合层。即，位于信号端子30与绝缘基板22之间的接合层(25、40)可以具有由不同材料制成的多层结构。
如上所述，在本实施例的半导体装置10中，在绝缘基板22上配置有第一导体膜24和信号端子30。在第一导体膜24与信号端子30之间设置有一定间隔D2，保证它们之间的绝缘性。关于这一点，将在后面详细描述，第一导体膜24是通过刻蚀形成的。因此，沿第一导体膜24的周沿延伸的侧面24a具有喇叭状的形状，难以准确管理其形状。因此，如果也考虑这种侧面24a的形状，则从设计角度，需要在第一导体膜24与信号端子30之间设置比实际间隔D2更大的间隔D1。而且，在假如两个导体膜相邻的情况下，需要考虑每个导体膜的侧面的形状，两个导体膜之间所需的设计角度的间隔进一步变大。
关于这一点，在本实施例的半导体装置10中，与绝缘基板22上的第一导体膜24相邻地设置有信号端子30，而不是其他导体膜。而且，信号端子30不经由绝缘基板22上的导体膜而与半导体元件12的信号电极12d电连接。信号端子30是经由接合层40接合在绝缘基板22上的构件，通过例如冲压加工等机械加工而制造，从而能够准确管理其形状。即，能够使信号端子30的侧面30a与绝缘基板22所成的角度θ2例如准确地形成为90度，能够使其比第一导体膜24的侧面24a与绝缘基板22所成的角度θ1更大。因此，即使在第一导体膜24通过刻蚀形成的情况下，信号端子30与第一导体膜24之间所需的设计角度的间隔D1相对较小即可。由此，即使在相对较厚地形成第一导体膜24的情况下，也能够避免半导体装置10的大型化。
在本实施例的半导体装置10中，半导体元件12的一部分位于信号端子30上。而且，半导体元件12的信号电极12d经由焊料层44与信号端子30接合。另外，信号电极12d与信号端子30之间不限于经由焊料层44接合，也可以经由具有导电性的其他类型的接合层接合。根据该结构，由于信号端子30靠近第一导体膜24配置，因此能够有效实现半导体装置10的小型化。
在本实施例的半导体装置10中，第一导体膜24的厚度比信号端子30的厚度大。第一导体膜24的厚度越大，则第一导体膜24的热容就越大，从而能够抑制半导体元件12的温度上升。特别地，第一导体膜24与半导体元件12的第一主电极12b接合，能够从半导体元件12接收大量热量。因此，相比于增大信号端子30的厚度，通过增大第一导体膜24的厚度，能够更有效地抑制半导体元件12的温度上升。
接下来，参照图5至图10，对半导体装置10的制造方法进行说明。首先，如图5所示，准备绝缘基板22，在绝缘基板22的两个表面22a、22b涂敷钎焊材料25、27。如前所述，钎焊材料25、27可以是活性金属钎焊材料。接着，如图6所示，将导体板24x、26x接合在绝缘基板22的两个表面22a、22b上。在该工序中，在例如800摄氏度～1000摄氏度的气氛下，将配置在绝缘基板22的两个表面22a、22b上的导体板24x、26x朝向绝缘基板22按压。
接着，如图7所示，在导体板24x、26x的表面上，与第一导体膜24以及第二导体膜26的形状对应地形成抗蚀膜29。接着，如图8所示，通过使用药液的湿法刻蚀而部分去除导体板24x、26x。由此，形成第一导体膜24以及第二导体膜26，并且使设置在绝缘基板22上的钎焊材料25的一部分露出。然后，除去抗蚀膜29。
接着，如图9所示，经由接合层40将信号端子30接合于在绝缘基板22上露出的钎焊材料25上。信号端子30通过冲压加工等机械加工加工成预期的形状(即产品形状)。信号端子30在与第一导体膜24分离的位置处接合，以保证与第一导体膜24之间的绝缘性。没有特别限定，接合层40可以是焊料层，此时的回流温度可以设为例如300摄氏度。
接着，如图10所示，在第一导体膜24以及信号端子30上安装半导体元件12。在该工序中，首先，将半导体元件12配置在第一导体膜24上。此时，使半导体元件12的第一主电极12b与第一导体膜24正对，并且在第一主电极12b与第一导体膜24之间配置焊料片42x。另外，半导体元件12的一部分配置在信号端子30上，使半导体元件12的信号电极12d与信号端子30正对，并且在信号电极12d与信号端子30之间配置焊料片44x。接着，实施回流工序，使焊料片42x、44x熔融及再凝固。由此，将半导体元件12的第一主电极12b与第一导体膜24接合，将半导体元件12的信号电极12d与信号端子30接合。然后，实施电源端子32、34的组装以及封装体14的成型等其他工序，从而完成半导体装置10。另外，在本实施例的制造方法中，将半导体元件12的第一主电极12b与第一导体膜24接合的工序、和将半导体元件12的信号电极12d与信号端子30接合的工序是通过单个回流工序并行实施的，但这两个接合工序也可以分别实施。
在本实施例的半导体装置10中，半导体元件12的信号电极12d经由焊料层44与信号端子30接合。与此相对，如图11所示，信号电极12d与信号端子30之间也可以经由键合线50连接。在此，在图11中示出的结构中，与图1相比，翻转了半导体元件12的朝向，第二主电极12c经由焊料层42与第一导体膜24接合。如上所示，第一导体膜24可以与半导体元件12的两个主电极12b、12c中的任一个接合。
图12中示出了一变形例的半导体装置110。该半导体装置110与上述半导体装置10相比，还具备第二绝缘电路基板120。第二绝缘电路基板120具备由绝缘体制成的第二绝缘基板122、设置在第二绝缘基板122的一侧表面122a上的第三导体膜124、以及设置在第二绝缘基板122的另一侧表面122b上的第四导体膜126。第三导体膜124和第四导体膜126分别经由钎焊材料125、127与第二绝缘基板122接合。而且，第三导体膜124经由焊料层142与半导体元件12的第二主电极12c接合。此外，虽然省略了图示，但第二电力端子34与第三导体膜124电连接，第四导体膜126露出封装体14的表面。
如图13所示，在上述半导体装置10、110中，信号端子30可以具有与接合层40相接的第一区间S1、以及从第一区间S1向绝缘基板22的外部延伸且厚度比第一区间S1小的第二区间S2。根据该结构，信号端子30在绝缘基板22的周沿22e处不与绝缘基板22接触。由此，能够使信号端子30与设置在绝缘基板22的相反侧的第二导体膜26之间的、沿绝缘基板22的爬电距离L变长。
如图14所示，在上述半导体装置10、110中，信号端子30的与半导体元件12的信号电极12d正对的部分30b可以朝向信号电极12d凸出。根据该结构，能够适当调整信号端子30与信号电极12d之间的距离，无需例如衬垫等其它构件就能够将信号端子30与信号电极12d之间正确接合。此外，能够抑制焊料层44的过度润湿延展，能够避免例如信号电极12d与第一主电极12b之间的意料不到的短路。
图15中示出了其他变形例的半导体装置210。该半导体装置210与前述变形例的半导体装置110相比，变更了绝缘电路基板20的第一导体膜224的结构。详细地，第一导体膜224的侧面224a不具有喇叭状的形状，和绝缘基板22成大致90度的角度。这是因为第一导体膜224不是通过刻蚀形成的，而是通过机械加工制造具有与第一导体膜224相同的轮廓的导体板，将其与绝缘基板22接合，从而形成第一导体膜224。根据该结构，能够进一步缩小第一导体膜224与信号端子30之间的间隔，从而能够实现半导体装置210的小型化。
上述半导体装置10、110、210的结构可以进行各种变形。例如，半导体装置10、110、210不限于具有单个半导体元件12，也可以具有多个半导体元件12。此外，在本说明书中，对于本发明涉及的外部连接端子的结构以信号端子30为例进行了说明，但是相同的结构也可以同样用于电力端子32、34等其他端子。
标号的说明
10、110、210：半导体装置
12：半导体元件
14：封装体
20、120：绝缘电路基板
22、122：绝缘基板
24、26、124、126、224：导体膜
25、27、125、127：钎焊材料
30：信号端子
32：第一电力端子
34：第二电力端子
40：接合层

Claims (13)

1.一种半导体装置，其特征在于，具备：
基板，其由绝缘体构成；
第一导体膜，其设置在所述基板上的局部；
半导体元件，其配置在所述第一导体膜上；以及
外部连接端子，其在与所述第一导体膜分离的位置处经由接合层接合在所述基板上，
所述半导体元件是具有主电极和信号电极的功率半导体元件，
所述主电极与所述第一导体膜电连接，所述信号电极与所述外部连接端子电连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体元件的一部分位于所述外部连接端子上，所述信号电极与所述外部连接端子接合。
3.根据权利要求2所述的半导体装置，其特征在于，
所述外部连接端子的与所述信号电极正对的部分朝向所述信号电极凸出。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述外部连接端子的侧面与所述基板所成的角度比所述第一导体膜的侧面与所述基板所成的角度更大。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述第一导体膜的厚度比所述外部连接端子的厚度更大。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述外部连接端子具有与所述接合层相接的第一区间、以及从所述第一区间向所述基板的外部延伸且厚度比所述第一区间小的第二区间。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体元件是包括IGBT(Insulated Gate Bipolar Transistor)结构的功率半导体元件，
所述主电极与所述IGBT结构的发射极或集电极连接，
所述信号电极与所述IGBT结构的栅极连接。
8.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述半导体元件是包括MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)结构的功率半导体元件，
所述主电极与所述MOSFET的源极或漏极连接，
所述信号电极与所述MOSFET的栅极连接。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述基板为陶瓷基板。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述第一导体膜经由钎焊材料接合在所述基板上。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
还具备在所述基板的相对于所述第一导体膜的相反侧设置的第二导体膜。
12.一种半导体装置的制造方法，其特征在于，具有：
将由绝缘体构成的基板上的导体膜进行局部刻蚀，形成覆盖所述基板上的一部分的第一导体膜的工序；在与所述第一导体膜分离的位置处，经由接合层将外部连接端子接合在所述基板上的工序；将具有主电极和信号电极的功率半导体元件以使得所述主电极与所述第一导体膜正对的方式配置在所述第一导体膜上的工序；将所述功率半导体元件的所述主电极与所述第一导体膜接合的工序；以及将所述功率半导体元件的所述信号电极与接合在所述基板上的所述外部连接端子电连接的工序。
13.根据权利要求12所述的制造方法，其特征在于，
在进行所述配置的工序中，以所述信号电极与所述外部连接端子正对的方式，将所述功率半导体元件的一部分配置在所述外部连接端子上，
在进行所述电连接的工序中，与进行所述接合的工序并行地，将所述信号电极与所述外部连接端子接合。
CN201911319896.9A 2018-12-21 2019-12-19 半导体装置及其制造方法 Active CN111354710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018239956A JP7176397B2 (ja) 2018-12-21 2018-12-21 半導体装置とその製造方法
JP2018-239956 2018-12-21

Publications (2)

Publication Number Publication Date
CN111354710A true CN111354710A (zh) 2020-06-30
CN111354710B CN111354710B (zh) 2023-08-04

Family

ID=70969295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911319896.9A Active CN111354710B (zh) 2018-12-21 2019-12-19 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US11201099B2 (zh)
JP (1) JP7176397B2 (zh)
CN (1) CN111354710B (zh)
DE (1) DE102019135373A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588851B1 (ko) * 2021-04-14 2023-10-16 주식회사 아모센스 파워모듈 및 그 제조방법
KR20230103152A (ko) * 2021-12-31 2023-07-07 주식회사 아모센스 세라믹 기판 유닛 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
CN104412382A (zh) * 2012-07-05 2015-03-11 三菱电机株式会社 半导体装置
US9324630B2 (en) * 2012-02-14 2016-04-26 Mitsubishi Electric Corporation Semiconductor device
CN108538825A (zh) * 2017-03-02 2018-09-14 三菱电机株式会社 功率模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343591A (ja) 1992-06-11 1993-12-24 Sumitomo Metal Ind Ltd リードフレーム及びその製造方法
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
KR101493865B1 (ko) * 2007-11-16 2015-02-17 페어차일드코리아반도체 주식회사 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5257817B2 (ja) * 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
CN104011852B (zh) 2011-12-20 2016-12-21 株式会社东芝 陶瓷铜电路基板和使用了陶瓷铜电路基板的半导体装置
JP2013183022A (ja) 2012-03-01 2013-09-12 Toyota Industries Corp 半導体装置および半導体装置の製造方法
JP6152893B2 (ja) * 2013-09-30 2017-06-28 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP7260278B2 (ja) * 2018-10-19 2023-04-18 現代自動車株式会社 半導体サブアセンブリー及び半導体パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101165884A (zh) * 2006-10-20 2008-04-23 英飞凌科技股份公司 半导体装置和模块以及连接半导体芯片到陶瓷基板的方法
US9324630B2 (en) * 2012-02-14 2016-04-26 Mitsubishi Electric Corporation Semiconductor device
CN104412382A (zh) * 2012-07-05 2015-03-11 三菱电机株式会社 半导体装置
CN108538825A (zh) * 2017-03-02 2018-09-14 三菱电机株式会社 功率模块

Also Published As

Publication number Publication date
DE102019135373A1 (de) 2020-06-25
CN111354710B (zh) 2023-08-04
JP7176397B2 (ja) 2022-11-22
US11201099B2 (en) 2021-12-14
JP2020102544A (ja) 2020-07-02
US20200203252A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US7456492B2 (en) Semiconductor device having semiconductor element, insulation substrate and metal electrode
EP3107120B1 (en) Power semiconductor module
CN108735692B (zh) 半导体装置
US9159715B2 (en) Miniaturized semiconductor device
CN113039636A (zh) 功率半导体装置
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2006261168A (ja) 半導体装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN111354710B (zh) 半导体装置及其制造方法
JP7163583B2 (ja) 半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP4910889B2 (ja) 半導体装置
US20220392834A1 (en) Semiconductor device
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
US11735557B2 (en) Power module of double-faced cooling
CN111354709B (zh) 半导体装置及其制造方法
JP7147186B2 (ja) 半導体装置
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
JP7118204B1 (ja) 半導体装置
CN113597671B (zh) 半导体装置
JP2002076259A (ja) パワーモジュール
CN110858577B (zh) 半导体装置
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2021111719A (ja) 半導体装置
CN111599781A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant