JP2014045402A - 自動オフセット消去回路 - Google Patents
自動オフセット消去回路 Download PDFInfo
- Publication number
- JP2014045402A JP2014045402A JP2012187332A JP2012187332A JP2014045402A JP 2014045402 A JP2014045402 A JP 2014045402A JP 2012187332 A JP2012187332 A JP 2012187332A JP 2012187332 A JP2012187332 A JP 2012187332A JP 2014045402 A JP2014045402 A JP 2014045402A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- differential
- phase output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】トランスインピーダンスコア回路の利得が大きい場合でも、差動信号のDCオフセットを抑圧する。
【解決手段】自動オフセット消去回路は、トランスインピーダンスコア回路1と差動利得可変アンプ2,3と出力バッファ4とからなる主信号系で増幅された差動信号を増幅する帰還アンプ7と、帰還アンプ7から出力される差動信号に応じた電流を、主信号系の差動入力端子IT,ICから引き抜くDCオフセット電流引き抜き回路8,9とを備える。
【選択図】 図1
【解決手段】自動オフセット消去回路は、トランスインピーダンスコア回路1と差動利得可変アンプ2,3と出力バッファ4とからなる主信号系で増幅された差動信号を増幅する帰還アンプ7と、帰還アンプ7から出力される差動信号に応じた電流を、主信号系の差動入力端子IT,ICから引き抜くDCオフセット電流引き抜き回路8,9とを備える。
【選択図】 図1
Description
本発明は、差動型トランスインピーダンス増幅器において、差動信号のDCオフセットを消去する自動オフセット消去回路に関するものである。
図10は従来の差動型トランスインピーダンス増幅器における自動オフセット消去回路の構成を示すブロック図である。このような差動型トランスインピーダンス増幅器については、例えば非特許文献1に開示されている。図10に示した回路において、トランスインピーダンスコア回路(以下、TIAコア回路とする)100は、入力端子IT,ICに入力される差動入力電流信号を差動電圧信号へ変換すると同時に増幅する。ポストアンプ101は、TIAコア回路100の差動電圧出力信号を更に増幅すると同時に、後述する自動オフセット消去用帰還アンプ(以下、AOC帰還アンプとする)111からの信号を受けてポストアンプ以降の差動信号のDCオフセットを消去する。なお、差動信号のDCオフセットは、各要素回路を構成しているトランジスタのバラつき、回路レイアウト、TIAコア回路100への入力電流DCオフセットが要因である。差動アンプにおいてDCオフセットが消去されないと、偶数次、特に2次の高調波歪みの増大など回路性能に悪影響を及ぼす。
利得可変アンプ102は、ポストアンプ101の出力信号を増幅する。ピークモニタ回路104は、利得可変アンプ102の出力電圧振幅値を検出する。AGC(Automatic gain control)制御アンプ105は、ピークモニタ回路104が検出した出力電圧振幅値が端子THCを介して与えられる設定電圧振幅値に等しくなるように利得可変アンプ102の利得を制御する。このように、ピークモニタ回路104とAGC制御アンプ105で構成される利得制御回路によって利得可変アンプ102の利得が自動的に制御される。出力バッファ103は、利得制御回路により一定な差動出力電圧振幅となっている利得可変アンプ102の出力を受けて、外部の50Ω負荷へ出力端子OT,OCを介して差動電圧信号を出力する。ピークモニタ回路106は、ポストアンプ101の出力電圧振幅値を検出して、検出結果を端子PMONに出力する。
AOC(Automatic Offset Cancelation)帰還アンプ111と抵抗107,109,112,114と容量108,110,113,115とは、自動オフセット消去回路(以下、AOCとする)を構成している。出力端子OT,OCで発生するDCオフセット電圧は、AOCを介してポストアンプ101へ負帰還される。ここで、AOCは、DC近傍の低周波成分のみが帰還するよう、抵抗と容量とから構成されるローパスフィルタ(LPF)をAOC帰還アンプ111の前後に備えている。すなわち、抵抗107と容量108とは、出力バッファ103から端子OTに出力される正相出力信号を低域ろ波するLPFを構成し、抵抗109と容量110とは、出力バッファ103から端子OCに出力される逆相出力信号を低域ろ波するLPFを構成している。また、抵抗112と容量113とは、AOC帰還アンプ111から出力される正相出力信号を低域ろ波するLPFを構成し、抵抗114と容量115とは、AOC帰還アンプ111から出力される逆相出力信号を低域ろ波するLPFを構成している。
AOC帰還アンプ111は、出力端子OT,OCそれぞれの平均電位を、入力側のLPF(抵抗107,109と容量108,110)を介して感知する。そして、AOC帰還アンプ111は、出力端子OT,OCの平均電位の差分に比例した、DCオフセット消去用の信号を出力する。AOC帰還アンプ111から出力された信号は、更に出力側のLPF(抵抗112,114と容量113,115)を介して、ポストアンプ101でDCオフセットが消去されるようにポストアンプ101へ入力される。ポストアンプ101でDCオフセットが消去されるのは負帰還ループの原理を利用していることによる。
ここで、AOCの出力部にある端子OMT,OMCは、外付け容量を接続するための端子であり、外付け容量を接続することで出力側のLPFの遮断周波数を大幅に低周波化することができる。出力端子OT,OCからAOCを介してポストアンプ101に至るまでのAOC帰還パスは、その高域遮断周波数が十分に低くない場合、入力端子IT,ICから出力端子OT,OCに至るパス(主信号パス)の低域遮断周波数が光通信用途で一般的に必要とされる50kHz〜100kHzを上回ってしまい問題となる。このため、端子OMT,OMCに外付け容量を付けて、AOC帰還パスの高域遮断周波数を十分に低周波とし、主信号系パスの低域遮断周波数が50kHz〜100kHzを上回らないようにしている。このように従来のAOCでは、出力端子OT,OCから、前後にLPFを具備したAOC帰還アンプ111を介して、ポストアンプ111へ帰還する経路(負帰還経路)を生成し、ポストアンプ111より後段のDCオフセットを消去する機能を実現している。
Hiroyuki Fukuyama,Toshihiro Itoh,Tomofumi Furuta,Kenji Kurishima,Masami Tokumitsu,and Koichi Murata,"Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK Photoreceiver",IEEE Compound Semiconductor IC Symposium 2008,pp.145-148,2008
図10に示した従来例では、初段のTIA(Transimpedance amplifier)コア回路100の利得が大きい時に問題が生じる。従来例でTIAコア回路100の利得が大きい場合、線形増幅したい入力電流信号のRF成分のみならず、増幅したくない入力電流信号のDCオフセット成分もTIAコア回路100において大きく増幅されてしまう。このため、TIAコア回路100を含めて、それ以降の増幅段が飽和してしまい、線形増幅したいRF成分が大きく歪んだり、最悪の場合、RF成分が十分な振幅まで増幅されないという現象が発生してしまう。TIAコア回路100の利得は、図10の回路全体での付与雑音を低下(低雑音化)させるためには大きく取る必要がある。よって、ここで述べた問題は、従来例の回路構成の下で、トランスインピーダンス増幅器の低雑音化を指向した際に顕在化する問題である。
本発明は、上記課題を解決するためになされたもので、トランスインピーダンスコア回路の利得が大きい場合でも、差動信号のDCオフセットを抑圧することができる自動オフセット消去回路を提供することを目的とする。
本発明の自動オフセット消去回路は、差動入力電流信号を増幅すると同時に電圧信号に変換する差動型のトランスインピーダンスコア回路を少なくとも備えた主信号系のDCオフセット電流を消去する自動オフセット消去回路において、前記主信号系で増幅された差動信号を増幅する帰還アンプと、この帰還アンプから出力される差動信号に応じた電流を、前記差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを備えることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記帰還アンプは、前記主信号系で増幅された差動信号を低域ろ波する第1のローパスフィルタと、この第1のローパスフィルタの差動出力信号を入力とする第1のエミッタフォロワと、この第1のエミッタフォロワの差動出力信号を入力とする差動アンプと、この差動アンプで増幅された差動出力信号を低域ろ波する第2のローパスフィルタと、入力が前記第2のローパスフィルタの出力端子に接続され、出力が帰還アンプの出力端子に接続された第2のエミッタフォロワと、温度変動あるいは電源電圧変動による前記差動アンプの出力電位の変動を補償する補償回路とから構成され、前記第2のエミッタフォロワは、このエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して前記帰還アンプの出力端子と接続されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記補償回路は、コレクタが前記差動アンプを構成するトランジスタのエミッタに接続された補償回路用トランジスタと、一端が前記補償回路用トランジスタのエミッタに接続され、他端が接地された補償回路用エミッタ抵抗と、一端に電源電圧が供給され、他端が前記補償回路用トランジスタのベースに接続された第1の分圧抵抗と、一端が前記補償回路用トランジスタのベースに接続され、他端が接地された第2の分圧抵抗とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記第2のエミッタフォロワは、一端が前記第2のローパスフィルタの正相出力端子に接続された正相出力側の入力抵抗と、ベースが前記正相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される正相出力側のトランジスタと、一端が前記正相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの正相出力端子に接続された正相出力側の第1のエミッタ抵抗と、一端が前記帰還アンプの正相出力端子に接続され、他端が接地された正相出力側の第2のエミッタ抵抗と、一端が前記第2のローパスフィルタの逆相出力端子に接続された逆相出力側の入力抵抗と、ベースが前記逆相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される逆相出力側のトランジスタと、一端が前記逆相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの逆相出力端子に接続された逆相出力側の第1のエミッタ抵抗と、一端が前記帰還アンプの逆相出力端子に接続され、他端が接地された逆相出力側の第2のエミッタ抵抗とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記第2のエミッタフォロワは、一端が前記第2のローパスフィルタの正相出力端子に接続された正相出力側の入力抵抗と、ベースが前記正相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される正相出力側のトランジスタと、一端が前記正相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの正相出力端子に接続された正相出力側の第1のエミッタ抵抗と、一端が前記帰還アンプの正相出力端子に接続され、他端が接地された正相出力側の第2のエミッタ抵抗と、一端が前記第2のローパスフィルタの逆相出力端子に接続された逆相出力側の入力抵抗と、ベースが前記逆相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される逆相出力側のトランジスタと、一端が前記逆相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの逆相出力端子に接続された逆相出力側の第1のエミッタ抵抗と、一端が前記帰還アンプの逆相出力端子に接続され、他端が接地された逆相出力側の第2のエミッタ抵抗とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記差動アンプは、ベースが前記第1のエミッタフォロワの正相出力端子に接続され、コレクタが差動アンプの逆相出力端子に接続された差動アンプ用の第1のトランジスタと、ベースが前記第1のエミッタフォロワの逆相出力端子に接続され、コレクタが差動アンプの正相出力端子に接続された差動アンプ用の第2のトランジスタと、一端に電源電圧が供給され、他端が前記差動アンプ用の第2のトランジスタのコレクタに接続された差動アンプ用の第1のコレクタ抵抗と、一端に電源電圧が供給され、他端が前記差動アンプ用の第1のトランジスタのコレクタに接続された差動アンプ用の第2のコレクタ抵抗と、一端が前記差動アンプ用の第1、第2のトランジスタのエミッタに接続され、他端が接地された差動アンプ用のエミッタ抵抗と、一端が前記差動アンプ用の第1のトランジスタのベースに接続された位相補償用の第1の抵抗と、一端が前記差動アンプ用の第2のトランジスタのベースに接続された位相補償用の第2の抵抗と、一端が前記位相補償用の第1の抵抗の他端に接続され、他端が前記差動アンプ用の第1のトランジスタのコレクタに接続された位相補償用の第1の容量と、一端が前記位相補償用の第2の抵抗の他端に接続され、他端が前記差動アンプ用の第2のトランジスタのコレクタに接続された位相補償用の第2の容量とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記第1のローパスフィルタは、一端が前記帰還アンプの正相入力端子に接続され、他端が第1のローパスフィルタの正相出力端子に接続された正相入力側の第1の抵抗と、一端が前記帰還アンプの逆相入力端子に接続され、他端が第1のローパスフィルタの逆相出力端子に接続された逆相入力側の第1の抵抗と、一端が前記正相入力側の第1の抵抗の他端に接続された正相入力側の第2の抵抗と、一端が前記逆相入力側の第1の抵抗の他端に接続された逆相入力側の第2の抵抗と、一端が前記正相入力側の第2の抵抗の他端に接続され、他端が接地された正相入力側の容量と、一端が前記逆相入力側の第2の抵抗の他端に接続され、他端が接地された逆相入力側の容量とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記第2のローパスフィルタは、一端が前記差動アンプの正相出力端子に接続され、他端が第2のローパスフィルタの正相出力端子に接続された正相出力側の第1の抵抗と、一端が前記差動アンプの逆相出力端子に接続され、他端が第2のローパスフィルタの逆相出力端子に接続された逆相出力側の第1の抵抗と、一端が前記正相出力側の第1の抵抗の他端に接続され、他端が接地された正相出力側の容量と、一端が前記逆相出力側の第1の抵抗の他端に接続され、他端が接地された逆相出力側の容量とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記第2のローパスフィルタは、一端が前記差動アンプの正相出力端子に接続され、他端が第2のローパスフィルタの正相出力端子に接続された正相出力側の第1の抵抗と、一端が前記差動アンプの逆相出力端子に接続され、他端が第2のローパスフィルタの逆相出力端子に接続された逆相出力側の第1の抵抗と、一端が前記正相出力側の第1の抵抗の他端に接続され、他端が接地された正相出力側の容量と、一端が前記逆相出力側の第1の抵抗の他端に接続され、他端が接地された逆相出力側の容量とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の1構成例において、前記電流引き抜き回路は、ベースが前記帰還アンプの正相出力端子に接続され、コレクタが前記主信号系の正相入力端子に接続された正相電流引き抜き側のトランジスタと、ベースが前記帰還アンプの逆相出力端子に接続され、コレクタが前記主信号系の逆相入力端子に接続された逆相電流引き抜き側のトランジスタと、一端が前記正相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された正相電流引き抜き側のエミッタ抵抗と、一端が前記逆相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された逆相電流引き抜き側のエミッタ抵抗とから構成されることを特徴とするものである。
本発明によれば、主信号系で増幅された差動信号を増幅する帰還アンプと、帰還アンプから出力される差動信号に応じた電流を、差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを設けることにより、主信号系の差動信号のDCオフセットを抑圧することができる。その結果、本発明では、低雑音の差動型トランスインピーダンス増幅器を実現することができ、トランスインピーダンスコア回路の利得が大きい場合でも、線形増幅したいRF成分が大きく歪んだり、RF成分が十分な振幅まで増幅されなかったりするといった問題を回避することができる。
また、本発明では、帰還アンプに、温度変動あるいは電源電圧変動による差動アンプの出力電位の変動を補償する補償回路を設け、帰還アンプ中の第2のエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して帰還アンプの出力端子と接続されるようにしたことにより、自動オフセット消去回路の温度・電源電圧依存性を抑えることができる。
また、本発明では、帰還アンプ中の差動アンプに、位相補償用の第1、第2の抵抗と位相補償用の第1、第2の容量とを設けることにより、差動アンプを安定的に動作させることができる。
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る差動型トランスインピーダンス増幅器における自動オフセット消去回路の構成を示すブロック図である。本実施の形態の差動型トランスインピーダンス増幅器は、非反転入力端子が正相入力端子ITに接続され、反転入力端子が逆相入力端子ICに接続されたTIAコア回路1と、非反転入力端子がTIAコア回路1の非反転出力端子に接続され、反転入力端子がTIAコア回路1の反転出力端子に接続された第1の差動利得可変アンプ(以下、VGA−Aとする)2と、非反転入力端子が第1の差動利得可変アンプ2の非反転出力端子に接続され、反転入力端子が第1の差動利得可変アンプ2の反転出力端子に接続された第2の差動利得可変アンプ(以下、VGA−Bとする)3と、非反転入力端子が第2の差動利得可変アンプ3の非反転出力端子に接続され、反転入力端子が第2の差動利得可変アンプ3の反転出力端子に接続された出力バッファ(以下、OBFとする)4と、VGA−A2の出力電圧振幅値に応じてVGA−A2の利得を制御する自動利得制御回路(以下、AGCとする)5と、AGC5から出力される利得制御信号と端子GCに入力される利得制御信号のうちどちらか一方を選択してVGA−A2に入力するセレクタ(以下、SELとする)6と、OBF4から出力端子OT,OCに出力される差動出力信号を増幅するAOC帰還アンプ7と、AOC帰還アンプ7から出力される差動出力信号に応じた電流を、入力端子IT,ICから引き抜くDCオフセット電流引き抜き回路8,9とから構成される。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る差動型トランスインピーダンス増幅器における自動オフセット消去回路の構成を示すブロック図である。本実施の形態の差動型トランスインピーダンス増幅器は、非反転入力端子が正相入力端子ITに接続され、反転入力端子が逆相入力端子ICに接続されたTIAコア回路1と、非反転入力端子がTIAコア回路1の非反転出力端子に接続され、反転入力端子がTIAコア回路1の反転出力端子に接続された第1の差動利得可変アンプ(以下、VGA−Aとする)2と、非反転入力端子が第1の差動利得可変アンプ2の非反転出力端子に接続され、反転入力端子が第1の差動利得可変アンプ2の反転出力端子に接続された第2の差動利得可変アンプ(以下、VGA−Bとする)3と、非反転入力端子が第2の差動利得可変アンプ3の非反転出力端子に接続され、反転入力端子が第2の差動利得可変アンプ3の反転出力端子に接続された出力バッファ(以下、OBFとする)4と、VGA−A2の出力電圧振幅値に応じてVGA−A2の利得を制御する自動利得制御回路(以下、AGCとする)5と、AGC5から出力される利得制御信号と端子GCに入力される利得制御信号のうちどちらか一方を選択してVGA−A2に入力するセレクタ(以下、SELとする)6と、OBF4から出力端子OT,OCに出力される差動出力信号を増幅するAOC帰還アンプ7と、AOC帰還アンプ7から出力される差動出力信号に応じた電流を、入力端子IT,ICから引き抜くDCオフセット電流引き抜き回路8,9とから構成される。
本実施の形態は、AOC帰還アンプ7とDCオフセット電流引き抜き回路8,9とから構成されるAOCを備え、DCオフセット電流引き抜き回路8,9のそれぞれの一端を入力端子IT,ICに接続したことを特徴としている。
TIAコア回路1は、帰還抵抗Rfを具備し、入力端子IT,ICに入力される差動入力電流信号を差動電圧信号へ変換すると同時に、帰還抵抗Rfの値に比例するトランスインピーダンス利得によって増幅する。
TIAコア回路1は、帰還抵抗Rfを具備し、入力端子IT,ICに入力される差動入力電流信号を差動電圧信号へ変換すると同時に、帰還抵抗Rfの値に比例するトランスインピーダンス利得によって増幅する。
VGA−A2は、TIAコア回路1の出力信号を増幅する。このVGA−A2は、SEL6から出力される利得制御信号に応じて利得を増減させる。
VGA−B3は、VGA−A2の出力信号を更に増幅する。このVGA−B3は、端子OAに入力される利得制御信号に応じて利得を増減させる。
OBF4は、VGA−B3の出力を受けて、外部の50Ω負荷へ出力端子OT,OCを介して差動出力信号を出力する。
VGA−B3は、VGA−A2の出力信号を更に増幅する。このVGA−B3は、端子OAに入力される利得制御信号に応じて利得を増減させる。
OBF4は、VGA−B3の出力を受けて、外部の50Ω負荷へ出力端子OT,OCを介して差動出力信号を出力する。
AGC5は、VGA−A2の出力電圧振幅値を検出し、この出力電圧振幅値がAGC内部に予め設定された電圧振幅設定値に等しくなるように、VGA−A2の利得制御信号を生成する。
SEL6は、端子MCに印加された電圧のレベルに応じて、AGC5で生成された利得制御信号と端子GCに印加された利得制御信号のうちどちらか一方を選択して、選択した利得制御信号をVGA−A2に供給する。このSEL6から供給される利得制御信号により、上記のとおりVGA−A2の利得が制御される。
SEL6は、端子MCに印加された電圧のレベルに応じて、AGC5で生成された利得制御信号と端子GCに印加された利得制御信号のうちどちらか一方を選択して、選択した利得制御信号をVGA−A2に供給する。このSEL6から供給される利得制御信号により、上記のとおりVGA−A2の利得が制御される。
なお、本発明において、端子GC,OAに入力される利得制御信号は、目的に応じて適宜生成すればよく、利得制御信号の生成手段は本発明の必須の構成要件ではないので、利得制御信号の生成についての詳細な説明は省略する。また、SEL6は目的に応じて適宜切り替えればよく、SEL6は本発明の必須の構成要件ではないので、SEL6の切替制御についての詳細な説明は省略する。
次に、本実施の形態のDCオフセット消去動作について説明する。差動入力端子IT,ICに印加された差動入力電流信号のDCオフセット成分は、TIAコア回路1で電流−電圧変換及び増幅された後、VGA−A2、VGA−B3およびOBF4でも一旦増幅される。AOC帰還アンプ7は、この増幅されたDCオフセット成分をさらに増幅して差動電圧信号としてDCオフセット電流引き抜き回路8,9へ出力する。
DCオフセット電流引き抜き回路8,9は、入力される電位レベルが高いほど駆動する電流量、すなわち入力端子IT,ICから引き抜く電流量が増大する回路である。図1では、入力端子IT,ICへ流入するDC電流量をそれぞれIIT,IICとし、DCオフセット電流引き抜き回路8,9の電流量をそれぞれIot,Ioc、AOC帰還アンプ7からDCオフセット電流引き抜き回路8,9への入力電圧をそれぞれViot,Viocとしている。
例えば、入力端子ITへ流入するDC電流量IITが入力端子ICへ流入するDC電流量IICより大きい入力電流DCオフセットが発生している場合(IIT−IIC>0)、TIAコア回路1、VGA−A2、VGA−B3、OBF4およびAOC帰還アンプ7の各回路を介して、DCオフセット電流引き抜き回路8への入力電圧ViotがDCオフセット電流引き抜き回路9への入力電圧Viocよりも大きくなるように生成される(Viot−Vioc>0)。その結果、DCオフセット電流引き抜き回路8,9は、入力端子ITから入力端子ICよりも多くの電流を引き抜く(Iot−Ioc>0)。以上の動作が連続的に、TIAコア回路1とVGA−A2とVGA−B3とOBF4とAOC帰還アンプ7とDCオフセット電流引き抜き回路8,9のループで繰り返され、最終的には、入力電流信号のDCオフセット成分がDCオフセット電流引き抜き回路8,9によってほぼ吸収されるように動作する。
反対に、入力端子ITへのDC電流量IITが入力端子ICへのDC電流量IICより小さい入力DCオフセットが発生している場合(IIT−IIC<0)でも、同様に入力電流信号のDCオフセット成分がDCオフセット電流引き抜き回路8,9によってほぼ吸収されるように動作する。すなわちIIT−IIC<0の場合、TIAコア回路1、VGA−A2、VGA−B3、OBF4およびAOC帰還アンプ7の各回路によって、DCオフセット電流引き抜き回路8への入力電圧ViotがDCオフセット電流引き抜き回路9への入力電圧Viocよりも小さくなるように生成される(Viot−Vioc<0)。その結果、DCオフセット電流引き抜き回路8,9は、入力端子ICから入力端子ITよりも多くの電流を引き抜き(Iot−Ioc<0) 、入力電流信号のDCオフセット成分がDCオフセット電流引き抜き回路8,9にほぼ吸収される。
以上のように、本実施の形態では、入力端子IT,ICにおいて入力電流信号のDCオフセットを吸収することで、初段のTIAコア回路1からOBF4までの主信号パス上の全てのアンプのDCオフセットを抑圧することができる。その結果、本実施の形態では、TIAコア回路1の利得が大きい場合でも、線形増幅したいRF成分が大きく歪んだり、RF成分が十分な振幅まで増幅されなかったりするといった問題が発生することのない差動型トランスインピーダンス増幅器を実現することができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係るAOCの構成を示す回路図である。本実施の形態は、第1の実施の形態で示したAOCをnpnトランジスタ、抵抗、容量のみで具体的に実現したものである。図2の構成はnpnトランジスタ、抵抗、容量のみと少ない構成素子種類で実現されており、InP HBTプロセスのような構成素子種類が限られている半導体製造プロセスに好適な回路構成である。
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係るAOCの構成を示す回路図である。本実施の形態は、第1の実施の形態で示したAOCをnpnトランジスタ、抵抗、容量のみで具体的に実現したものである。図2の構成はnpnトランジスタ、抵抗、容量のみと少ない構成素子種類で実現されており、InP HBTプロセスのような構成素子種類が限られている半導体製造プロセスに好適な回路構成である。
入力電流信号のDCオフセットを消去する機能は、回路の温度変動や電源電圧変動に対しても、その機能が維持されなければならない。これは以下の理由による。図1に示した差動型トランスインピーダンス増幅器を、例えば100Gbps DP−QPSK(Dual Polarization Quadrature Phase Shift Keying)光通信受信器へ適用したとき、入力電流信号のDCオフセットは、図1の回路の前段に配置される光復調器及びフォトダイオードの差動出力不均一性により生じる。よって、入力電流信号のDCオフセットは、トランスインピーダンス増幅器とは独立的に生じるものであり、トランスインピーダンス増幅器の温度や電源電圧が変化してDCオフセット消去機能が失われると、線形増幅したいRF成分が大きく歪んだり、最悪の場合、RF成分が十分な振幅まで増幅されないという現象が発生してしまう。本実施の形態は、第1の実施の形態で説明したAOCを具体的に実現すると同時に、AOCの温度・電源電圧依存性を抑えることを目的とするものである。
AOCの構成詳細について説明する。AOC帰還アンプ7は、第1のLPF70と、第1のLPF70の後段に接続された第1のエミッタフォロワ71と、第1のエミッタフォロワ71の後段に配置された差動アンプ72と、温度変動や電源電圧変動による差動アンプ72の出力電位の変動を補償するための補償回路73と、差動アンプ72の後段に接続された第2のLPF74と、第2のLPF74の後段に接続された第2のエミッタフォロワ75とから構成される。AOC帰還アンプ7の入力端子INT,INCは、それぞれ図1に示した差動型トランスインピーダンス増幅器の出力端子OT,OCと接続される。AOC帰還アンプ7の出力端子ONT,ONCは、それぞれ図1に示したDCオフセット電流引き抜き回路8,9の入力端子と接続される。
正相入力側のLPF70は、一端が正相入力端子INTに接続された抵抗ra11と、一端が抵抗ra11の他端に接続された抵抗ra12と、一端が抵抗ra12の他端に接続され、他端に電源電圧VEEが供給される容量ca1とから構成される。逆相入力側のLPF70は、一端が逆相入力端子INCに接続された抵抗ra21と、一端が抵抗ra21の他端に接続された抵抗ra22と、一端が抵抗ra22の他端に接続され、他端に電源電圧VEEが供給される容量ca2とから構成される。
正相入力側のLPF70は、正相入力端子INTに入力される正相入力信号を低域ろ波して第1のエミッタフォロワ71の正相入力端子(後述するトランジスタxqa11のベース)に出力する。逆相入力側のLPF70は、逆相入力端子INCに入力される逆相入力信号を低域ろ波して第1のエミッタフォロワ71の逆相入力端子(後述するトランジスタxqa21のベース)に出力する。これらのLPF70は、AOCが出力端子OT,OCやOBF4の高周波特性を阻害しないように設置されている。
正相入力側の第1のエミッタフォロワ71は、ベースが正相入力側のLPF70の出力端子(抵抗ra11とra12との接続点)に接続され、コレクタに電源電圧VCCが供給されるnpnトランジスタxqa11と、一端がトランジスタxqa11のエミッタに接続され、他端に電源電圧VEEが供給される抵抗ra31とから構成される。逆相入力側の第1のエミッタフォロワ71は、ベースが逆相入力側のLPF70の出力端子(抵抗ra21とra22との接続点)に接続され、コレクタに電源電圧VCCが供給されるnpnトランジスタxqa21と、一端がトランジスタxqa21のエミッタに接続され、他端に電源電圧VEEが供給される抵抗ra41とから構成される。これらの第1のエミッタフォロワ71により、差動型トランスインピーダンス増幅器の出力端子OT,OCへの高周波的な負荷を更に減じている。
差動アンプ72は、ベースが正相入力側の第1のエミッタフォロワ71の出力端子(トランジスタxqa11のエミッタ)に接続されたnpnトランジスタxqb1と、ベースが逆相入力側の第1のエミッタフォロワ71の出力端子(トランジスタxqa21のエミッタ)に接続されたnpnトランジスタxqb2と、一端に電源電圧VCCが供給され、他端がトランジスタxqb2のコレクタに接続された抵抗rbl1と、一端に電源電圧VCCが供給され、他端がトランジスタxqb1のコレクタに接続された抵抗rbl2と、一端がトランジスタxqb1,xqb2のエミッタに接続され、他端に電源電圧VEEが供給される抵抗rbcs1と、一端がトランジスタxqb1のベースに接続された抵抗rfl12と、一端がトランジスタxqb2のベースに接続された抵抗rfl22と、一端が抵抗rfl12の他端に接続され、他端がトランジスタxqb1のコレクタに接続された容量cf11と、一端が抵抗rfl22の他端に接続され、他端がトランジスタxqb2のコレクタに接続された容量cf12とから構成される。
容量cf11,cf12と抵抗rfl12,rfl22は、ミラー容量増倍効果を利用しつつ、本差動アンプ72を安定的に低周波化するために接続されている。これらの容量cf11,cf12と抵抗rfl12,rfl22無しで、AOC全体が安定的に動作するならば、これらの要素は必ずしも必要ない。
補償回路73は、コレクタがトランジスタxqb1,xqb2のエミッタに接続されたnpnトランジスタxqb3と、一端がトランジスタxqb3のエミッタに接続され、他端に電源電圧VEEが供給される抵抗rbcs2と、一端に電源電圧VCCが供給され、他端がトランジスタxqb3のベースに接続された抵抗rbcs3と、一端がトランジスタxqb3のベースに接続され、他端に電源電圧VEEが供給される抵抗rbcs4とから構成される。
補償回路73がない場合、差動アンプ72の出力電位は、周囲温度が高温になったとき、あるいは電源電圧VCCが高くなったときに、上昇してしまう。補償回路73は、高温あるいは高電源電圧時にnpnトランジスタxqb3のコレクタから引き抜く電流量を増やし、差動アンプ72の正相出力端子(抵抗rbl1とトランジスタxqb2のコレクタとの接続点)および逆相出力端子(抵抗rbl2とトランジスタxqb1のコレクタとの接続点)の電位を下げる効果を有する。
この補償回路73の効果は、高温時には特に大きく、前述の差動アンプ72そのものが有する高温時の出力電位の上昇効果を大きく打ち消し、高温時に差動アンプ72の出力電位が低温時の出力電位と比べて低下するよう動作させる。また、高電源電圧時の補償回路73の効果は、差動アンプ72そのものが有する高電源電圧時の出力電位の上昇効果を打ち消すが、差動アンプ72の出力電位が高電源電圧時でも低電源電圧時と変わらないように動作させる程度のものである。
正相出力側のLPF74は、一端が差動アンプ72の正相出力端子(抵抗rbl1とトランジスタxqb2のコレクタとの接続点)に接続された抵抗rfl31と、一端が抵抗rfl31の他端に接続され、他端に電源電圧VEEが供給される容量cd1とから構成される。逆相出力側のLPF74は、一端が差動アンプ72の逆相出力端子(抵抗rbl2とトランジスタxqb1のコレクタとの接続点)に接続された抵抗rfl41と、一端が抵抗rfl41の他端に接続され、他端に電源電圧VEEが供給される容量cd2とから構成される。
これらのLPF74には端子OMT,OMCが具備されており、端子OMT,OMCにそれぞれ外付け容量Cex1,Cex2を接続することで、容量cd1,cd2と並列に外付け容量Cex1,Cex2が接続されることになるので、LPF74の高域遮断周波数を大幅に低減することが可能となる。LPF74の高域遮断周波数を大幅に低減することで、図1のTIAコア回路1とVGA−A2とVGA−B3とOBF4とからなる経路(主信号パス)の、低域遮断周波数を大幅に低減し、光通信用途で求められる低域遮断周波数50kHz〜100kHzを実現することができる。
正相出力側の第2のエミッタフォロワ75は、一端が正相出力側のLPF74の出力端子(抵抗rfl31と容量cd1との接続点)に接続された抵抗rfl32と、ベースが抵抗rfl32の他端に接続され、コレクタに電源電圧VCCが供給されるnpnトランジスタxqb31と、一端がトランジスタxqb31のエミッタに接続され、他端が正相出力端子ONTに接続された抵抗rbcs51と、一端が正相出力端子ONTに接続され、他端に電源電圧VEEが供給される抵抗rbcs52とから構成される。逆相出力側の第2のエミッタフォロワ75は、一端が逆相出力側のLPF74の出力端子(抵抗rfl41と容量cd2との接続点)に接続された抵抗rfl42と、ベースが抵抗rfl42の他端に接続され、コレクタに電源電圧VCCが供給されるnpnトランジスタxqb41と、一端がトランジスタxqb41のエミッタに接続され、他端が逆相出力端子ONCに接続された抵抗rbcs61と、一端が逆相出力端子ONCに接続され、他端に電源電圧VEEが供給される抵抗rbcs62とから構成される。
ここで、AOC帰還アンプ7の正相出力端子ONTを抵抗rbcs51とrbcs52との接続点から取り出し、逆相出力端子ONCを抵抗rbcs61とrbcs62との接続点から取り出していることは本実施の形態の特徴である。npnトランジスタを用いたエミッタフォロワにおいてエミッタ端子より低い電位で出力を取り出したい場合、当該エミッタフォロワ全体での信号損失を抑えるためダイオードを用いて電位降下を実施することが一般的である。しかしながら、ダイオードはその電位降下量の温度依存性が大きく(高温で電位降下量が低減)、本実施の形態に適用すると、AOC帰還アンプ7の出力電位の温度依存性が大きくなってしまう。具体的には、電位降下に用いたダイオードの電位降下量の温度依存性に、エミッタフォロワ75中のnpnトランジスタxqb31,xqb41に内蔵されたベース−エミッタ間ダイオードの電位降下量の温度依存性を加えた大きな量の温度依存性が生じる。このような温度依存性は、高温時にAOC帰還アンプ7の出力電位を大幅に上昇させる影響を与えてしまう。
そこで、本実施の形態では、信号損失は若干大きくなるものの、AOC帰還アンプ7の出力電位が高温時に大幅に上昇しないことを優先し、抵抗rbcs51,rbcs52,rbcs61,rbcs62を用いてエミッタフォロワでの電位降下を実施している。これにより、エミッタフォロワ75によるAOC帰還アンプ7の出力電位上昇効果は、エミッタフォロワ75中のnpnトランジスタxqb31,xqb41に内蔵されたベース−エミッタ間ダイオードの電位降下量の温度依存性程度まで抑えることができる。
この抵抗による電位降下を利用したエミッタフォロワ75と、前述した補償回路73による差動アンプ72の出力電位の温度依存性制御とを複合して用いることで、AOC帰還アンプ7の出力電位の温度依存性は、低温時と比べて高温時に低下する特性を得る。すなわち、本実施の形態では、高温時に、差動アンプ72の出力電位が低下する量が、エミッタフォロワ75の出力電位が上昇する量よりも多くなっている。
電源電圧依存性については、エミッタフォロワ75がAOC帰還アンプ7の出力電位を変化させる影響は無視しうるほどであり、前述の補償回路73によって差動アンプ72の出力電位が電源電圧変動に対してほぼ一定となるように制御されている。よって、AOC帰還アンプ7の出力電位の電源電圧依存性は小さく抑えられている。
以上のように、AOC帰還アンプ7の温度・電源電圧依存性を抑えることにより、後述するように、DCオフセット電流引き抜き回路8,9のスタンバイ電流の温度・電源電圧依存性を大幅に低減することができ、結果として、差動型トランスインピーダンス増幅器に入力される差動入力電流信号のDCオフセット電圧の温度・電源電圧依存性も低減される。
次に、DCオフセット電流引き抜き回路8,9の構成詳細について説明する。DCオフセット電流引き抜き回路8は、ベースがAOC帰還アンプ7の正相出力端子ONTに接続され、コレクタが図1の差動型トランスインピーダンス増幅器の正相入力端子ITに接続されたnpnトランジスタxq1と、一端がトランジスタxq1のエミッタに接続され、他端が接地された抵抗r1とから構成される。DCオフセット電流引き抜き回路9は、ベースがAOC帰還アンプ7の逆相出力端子ONCに接続され、コレクタが差動型トランスインピーダンス増幅器の逆相入力端子ICに接続されたnpnトランジスタxq2と、一端がトランジスタxq2のエミッタに接続され、他端が接地された抵抗r2とから構成される。
DCオフセット電流引き抜き回路8,9は、その入力端子であるnpnトランジスタxq1,xq2のベースの電位が上昇すると駆動電流量が増加し、入力端子IT,ICから引き抜く電流量が増える。
本実施の形態において、入力端子IT,ICに入力される入力電流信号のDCオフセット成分が消去されるメカニズムは第1の実施の形態と同じである。すなわち、入力電流信号にDCオフセット成分が存在する場合、そのオフセット量に応じた差動電圧がTIAコア回路1とVGA−A2とVGA−B3とOBF4とAOC帰還アンプ7とを経て生成されてDCオフセット電流引き抜き回路8,9を駆動し、入力電流信号のDCオフセット成分がDCオフセット電流引き抜き回路8,9に吸収される。
本実施の形態において、入力端子IT,ICに入力される入力電流信号のDCオフセット成分が消去されるメカニズムは第1の実施の形態と同じである。すなわち、入力電流信号にDCオフセット成分が存在する場合、そのオフセット量に応じた差動電圧がTIAコア回路1とVGA−A2とVGA−B3とOBF4とAOC帰還アンプ7とを経て生成されてDCオフセット電流引き抜き回路8,9を駆動し、入力電流信号のDCオフセット成分がDCオフセット電流引き抜き回路8,9に吸収される。
ここで、入力端子IT,ICへ流入する電流量が等量、すなわちDCオフセット成分が存在しないときに、DCオフセット電流引き抜き回路8,9に流れている電流量について考える。このDCオフセット成分が存在しないときにDCオフセット電流引き抜き回路8,9に流れる電流をスタンバイ電流と命名する。本実施の形態では、このスタンバイ電流の温度・電源電圧依存性が小さく抑えられており、結果として入力端子ITとIC間のオフセット電圧が小さく抑えられている。
この様子を明確に示すため、比較例として、スタンバイ電流の温度・電源電圧依存性が大きくなる図3のAOC帰還アンプを用いた場合も同時に考える。図3のAOC帰還アンプの構成は、図2に示した本実施の形態のAOC帰還アンプ7の構成と類似しているが、以下の点が異なる。第1の相違点は、第2の実施の形態の抵抗rbcs2,rbcs3,rbcs4及びnpnトランジスタxqb3からなる補償回路73が付加されていない点である。第2の相違点は、AOC帰還アンプ7の出力端子ONT,ONCを、第2の実施の形態のように抵抗rbcs51,rbcs52,rbcs61,rbcs62を介してでなく、ダイオードとして機能するnpnトランジスタxqb32,xqb42を介して取り出している点である。これらの相違点は、第2の実施の形態におけるAOC帰還アンプ7の特徴を打ち消していることになる。
図4に本実施の形態のDCオフセット電流引き抜き回路8,9のスタンバイ電流の温度・電源電圧依存性を示す。また、比較のため、本実施の形態のAOC帰還アンプ7の代わりに図3のAOC帰還アンプを用いた場合のDCオフセット電流引き抜き回路8,9のスタンバイ電流の温度・電源電圧依存性を図5に示す。図4、図5を比較して分かるように、本実施の形態のDCオフセット電流引き抜き回路8,9のスタンバイ電流は、DCオフセット電流引き抜き回路8,9への入力電位の温度・電源電圧補償を積極的に行っていることにより、温度・電源電圧補償を施していない場合のスタンバイ電流と比べて温度・電源電圧に対する変動量が大幅に減っている。
DCオフセット電流引き抜き回路8,9への入力電位、すなわちAOC帰還アンプ7の出力電位の温度・電源電圧補償の様子については、AOC帰還アンプ7の詳細動作に関する説明で述べたとおりである。すなわち、DCオフセット電流引き抜き回路8,9への入力電位は高温時に低下するような温度依存性を有しており、DCオフセット電流引き抜き回路8,9への入力電位の電源電圧依存性については極力抑えられるようにAOC帰還アンプ7が構成されている。
DCオフセット電流引き抜き回路8,9中のnpnトランジスタxq1,xq2の駆動電流は、同じベース電位に対しては、温度が上昇したときに増加する。よって、本実施の形態では、温度上昇とともにトランジスタxq1,xq2のベース電位を低下させ、スタンバイ電流の温度依存性を抑圧している。また、電源電圧が変化しても、本実施の形態ではトランジスタxq1,xq2のベース電位の変動は十分に抑えられており、DCオフセット電流引き抜き回路8,9のスタンバイ電流の電源依存性も抑えることができる。
図6に本実施の形態の差動入力端子ITとIC間の電圧オフセットの温度・電源電圧依存性を示す。また図7には、本実施の形態のAOC帰還アンプ7の代わりに図3のAOC帰還アンプを用いた場合の差動入力端子ITとIC間の電圧オフセットの温度・電源電圧依存性を示す。図6、図7の例では、入力端子ITへの入力DC電流を1.75mA、入力端子ICへの入力DC電流を1.59mAとしている。DCオフセット電流引き抜き回路8,9のスタンバイ電流の温度・電源電圧依存性が小さい本実施の形態では、最大の入力オフセット量は4mV以下である。これに対して、スタンバイ電流の温度・電源電圧依存性が大きい図3の回路を用いた場合には、10mV程度まで入力オフセット量が増える。
図6、図7に示すように、入力オフセットは低温・低電源電圧時に増大し、DCオフセット電流引き抜き回路8,9のスタンバイ電流は低温・低電源電圧時に小さくなる。特に図3の回路を用いた場合にはスタンバイ電流がnAオーダまで低減してしまっている。
DCオフセット電流引き抜き回路8,9のスタンバイ電流が小さいと、μAオーダ(図6、図7のシミュレーションでは160μA)のオフセット電流を消去しきれず、差動入力端子ITとIC間の電圧オフセットが増大してしまう。よって、スタンバイ電流が極端に小さくなる温度・電源電圧領域が存在する図3の回路を用いた場合には、入力オフセットが大きく残る。一方、本実施の形態では、DCオフセット電流引き抜き回路8,9のスタンバイ電流は想定される温度・電源電圧領域でμAオーダであり、入力オフセットを小さく抑えることができる。
DCオフセット電流引き抜き回路8,9のスタンバイ電流が小さいと、μAオーダ(図6、図7のシミュレーションでは160μA)のオフセット電流を消去しきれず、差動入力端子ITとIC間の電圧オフセットが増大してしまう。よって、スタンバイ電流が極端に小さくなる温度・電源電圧領域が存在する図3の回路を用いた場合には、入力オフセットが大きく残る。一方、本実施の形態では、DCオフセット電流引き抜き回路8,9のスタンバイ電流は想定される温度・電源電圧領域でμAオーダであり、入力オフセットを小さく抑えることができる。
一方で、過度にスタンバイ電流を増やしすぎると、TIAコア回路1の動作点を所望の位置から外してしまう。そこで、DCオフセット電流引き抜き回路8,9のスタンバイ電流は可能な限りμAオーダ程度で一定であることが望ましい。図2に示した本実施の形態の回路によれば、AOC帰還アンプ7に補償回路73を設けたことで、μAオーダで一定のスタンバイ電流を実現することができる。
以上のように、本実施の形態によれば、温度や電源電圧が変動しても入力オフセットを十分に抑圧することができ、主信号系の性能を阻害しないAOCを実現することができる。
以上のように、本実施の形態によれば、温度や電源電圧が変動しても入力オフセットを十分に抑圧することができ、主信号系の性能を阻害しないAOCを実現することができる。
本実施の形態の効果の証左として、図8に本実施の形態のAOCを用いた差動型トランスインピーダンス増幅器の等価入力雑音電流密度の周波数依存性を示し、図9に本実施の形態のAOCを用いた差動型トランスインピーダンス増幅器の1GHz全高調波歪(Total Harmonic Distortion:THD)の温度・電源電圧依存性を示す。図8、図9の例では、入力端子ITへの入力DC電流を1.75mA、入力端子ICへの入力DC電流を1.59mAとし、入力電流のRF成分を360μAppとしている。
図8の等価入力雑音電流密度は、1〜22GHzの平均値が28pA/√Hzと、20GHz超帯域のトランスインピーダンスアンプとしてはトップクラスの性能が得られている。等価入力雑音電流密度の性能の比較対象となるICは、文献「Hai Tran,Florin Pera,Douglas S. McPherson,Dorin Viorel,and Sorin P.Voinigescu,“Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK Photoreceiver”,6-k 43-Gb/s Differential Transimpedance-Limiting Amplifier With Auto-Zero Feedback and High Dynamic Range,IEEE Journal of Solid-State Circuits,vol.39,no.10,pp.1680-1689,2004」に記載のトランスインピーダンス増幅器である。この文献に記載されたトランスインピーダンス増幅器は、本実施の形態のシミュレーションで用いた同じ半導体プロセス(InP HBT)を用いており、その帯域は38GHz、等価入力雑音電流密度は1〜22GHzの平均値で25pA/√Hz程度と読み取れる。
また、本実施の形態では、図9に示すように1GHz全高調波歪についても、温度・電源電圧変動下で1%以下と十分に低い値が得られている。
また、本実施の形態では、図9に示すように1GHz全高調波歪についても、温度・電源電圧変動下で1%以下と十分に低い値が得られている。
本発明は、差動型トランスインピーダンス増幅器において差動信号のDCオフセットを消去する技術に適用することができる。
1…トランスインピーダンスコア回路、2,3…差動利得可変アンプ、4…出力バッファ、5…自動利得制御回路、6…セレクタ、7…自動オフセット消去用帰還アンプ、8…DCオフセット電流引き抜き回路、70,74…ローパスフィルタ、71,75…エミッタフォロワ、72…差動アンプ、73…補償回路、xqa11,xqa21,xqb1,xqb2,xqb3,xqb31,xqb41,xq1,xq2…トランジスタ、ra11,ra12,ra21,ra22,ra31,ra41,rbl1,rbl2,rbcs1,rfl12,rfl22,rbcs2,rbcs3,rbcs4,rfl31,rfl41,rfl32,rbcs51,rbcs52,rfl42,rbcs61,rbcs62,r1,r2…抵抗、ca1,ca2,cf11,cf12,cd1,cd2,Cex1,Cex2…容量。
Claims (8)
- 差動入力電流信号を増幅すると同時に電圧信号に変換する差動型のトランスインピーダンスコア回路を少なくとも備えた主信号系のDCオフセット電流を消去する自動オフセット消去回路において、
前記主信号系で増幅された差動信号を増幅する帰還アンプと、
この帰還アンプから出力される差動信号に応じた電流を、前記差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを備えることを特徴とする自動オフセット消去回路。 - 請求項1記載の自動オフセット消去回路において、
前記帰還アンプは、
前記主信号系で増幅された差動信号を低域ろ波する第1のローパスフィルタと、
この第1のローパスフィルタの差動出力信号を入力とする第1のエミッタフォロワと、
この第1のエミッタフォロワの差動出力信号を入力とする差動アンプと、
この差動アンプで増幅された差動出力信号を低域ろ波する第2のローパスフィルタと、
入力が前記第2のローパスフィルタの出力端子に接続され、出力が帰還アンプの出力端子に接続された第2のエミッタフォロワと、
温度変動あるいは電源電圧変動による前記差動アンプの出力電位の変動を補償する補償回路とから構成され、
前記第2のエミッタフォロワは、このエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して前記帰還アンプの出力端子と接続されることを特徴とする自動オフセット消去回路。 - 請求項2記載の自動オフセット消去回路において、
前記補償回路は、
コレクタが前記差動アンプを構成するトランジスタのエミッタに接続された補償回路用トランジスタと、
一端が前記補償回路用トランジスタのエミッタに接続され、他端が接地された補償回路用エミッタ抵抗と、
一端に電源電圧が供給され、他端が前記補償回路用トランジスタのベースに接続された第1の分圧抵抗と、
一端が前記補償回路用トランジスタのベースに接続され、他端が接地された第2の分圧抵抗とから構成されることを特徴とする自動オフセット消去回路。 - 請求項2または3記載の自動オフセット消去回路において、
前記第2のエミッタフォロワは、
一端が前記第2のローパスフィルタの正相出力端子に接続された正相出力側の入力抵抗と、
ベースが前記正相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される正相出力側のトランジスタと、
一端が前記正相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの正相出力端子に接続された正相出力側の第1のエミッタ抵抗と、
一端が前記帰還アンプの正相出力端子に接続され、他端が接地された正相出力側の第2のエミッタ抵抗と、
一端が前記第2のローパスフィルタの逆相出力端子に接続された逆相出力側の入力抵抗と、
ベースが前記逆相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される逆相出力側のトランジスタと、
一端が前記逆相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの逆相出力端子に接続された逆相出力側の第1のエミッタ抵抗と、
一端が前記帰還アンプの逆相出力端子に接続され、他端が接地された逆相出力側の第2のエミッタ抵抗とから構成されることを特徴とする自動オフセット消去回路。 - 請求項2乃至4のいずれか1項に記載の自動オフセット消去回路において、
前記差動アンプは、
ベースが前記第1のエミッタフォロワの正相出力端子に接続され、コレクタが差動アンプの逆相出力端子に接続された差動アンプ用の第1のトランジスタと、
ベースが前記第1のエミッタフォロワの逆相出力端子に接続され、コレクタが差動アンプの正相出力端子に接続された差動アンプ用の第2のトランジスタと、
一端に電源電圧が供給され、他端が前記差動アンプ用の第2のトランジスタのコレクタに接続された差動アンプ用の第1のコレクタ抵抗と、
一端に電源電圧が供給され、他端が前記差動アンプ用の第1のトランジスタのコレクタに接続された差動アンプ用の第2のコレクタ抵抗と、
一端が前記差動アンプ用の第1、第2のトランジスタのエミッタに接続され、他端が接地された差動アンプ用のエミッタ抵抗と、
一端が前記差動アンプ用の第1のトランジスタのベースに接続された位相補償用の第1の抵抗と、
一端が前記差動アンプ用の第2のトランジスタのベースに接続された位相補償用の第2の抵抗と、
一端が前記位相補償用の第1の抵抗の他端に接続され、他端が前記差動アンプ用の第1のトランジスタのコレクタに接続された位相補償用の第1の容量と、
一端が前記位相補償用の第2の抵抗の他端に接続され、他端が前記差動アンプ用の第2のトランジスタのコレクタに接続された位相補償用の第2の容量とから構成されることを特徴とする自動オフセット消去回路。 - 請求項2乃至5のいずれか1項に記載の自動オフセット消去回路において、
前記第1のローパスフィルタは、
一端が前記帰還アンプの正相入力端子に接続され、他端が第1のローパスフィルタの正相出力端子に接続された正相入力側の第1の抵抗と、
一端が前記帰還アンプの逆相入力端子に接続され、他端が第1のローパスフィルタの逆相出力端子に接続された逆相入力側の第1の抵抗と、
一端が前記正相入力側の第1の抵抗の他端に接続された正相入力側の第2の抵抗と、
一端が前記逆相入力側の第1の抵抗の他端に接続された逆相入力側の第2の抵抗と、
一端が前記正相入力側の第2の抵抗の他端に接続され、他端が接地された正相入力側の容量と、
一端が前記逆相入力側の第2の抵抗の他端に接続され、他端が接地された逆相入力側の容量とから構成されることを特徴とする自動オフセット消去回路。 - 請求項2乃至6のいずれか1項に記載の自動オフセット消去回路において、
前記第2のローパスフィルタは、
一端が前記差動アンプの正相出力端子に接続され、他端が第2のローパスフィルタの正相出力端子に接続された正相出力側の第1の抵抗と、
一端が前記差動アンプの逆相出力端子に接続され、他端が第2のローパスフィルタの逆相出力端子に接続された逆相出力側の第1の抵抗と、
一端が前記正相出力側の第1の抵抗の他端に接続され、他端が接地された正相出力側の容量と、
一端が前記逆相出力側の第1の抵抗の他端に接続され、他端が接地された逆相出力側の容量とから構成されることを特徴とする自動オフセット消去回路。 - 請求項1乃至7のいずれか1項に記載の自動オフセット消去回路において、
前記電流引き抜き回路は、
ベースが前記帰還アンプの正相出力端子に接続され、コレクタが前記主信号系の正相入力端子に接続された正相電流引き抜き側のトランジスタと、
ベースが前記帰還アンプの逆相出力端子に接続され、コレクタが前記主信号系の逆相入力端子に接続された逆相電流引き抜き側のトランジスタと、
一端が前記正相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された正相電流引き抜き側のエミッタ抵抗と、
一端が前記逆相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された逆相電流引き抜き側のエミッタ抵抗とから構成されることを特徴とする自動オフセット消去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012187332A JP5628871B2 (ja) | 2012-08-28 | 2012-08-28 | 自動オフセット消去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012187332A JP5628871B2 (ja) | 2012-08-28 | 2012-08-28 | 自動オフセット消去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045402A true JP2014045402A (ja) | 2014-03-13 |
JP5628871B2 JP5628871B2 (ja) | 2014-11-19 |
Family
ID=50396370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012187332A Active JP5628871B2 (ja) | 2012-08-28 | 2012-08-28 | 自動オフセット消去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5628871B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152776A (ja) * | 2016-02-22 | 2017-08-31 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路 |
CN109274341A (zh) * | 2018-08-19 | 2019-01-25 | 天津大学 | 基于标准cmos工艺可见光通信的全差分跨阻抗放大器 |
JP2020005124A (ja) * | 2018-06-28 | 2020-01-09 | 住友電気工業株式会社 | トランスインピーダンスアンプ |
CN110677130A (zh) * | 2018-07-03 | 2020-01-10 | 艾普凌科有限公司 | 差动放大电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101869887B1 (ko) | 2016-12-30 | 2018-06-25 | 주식회사 포인투테크놀로지 | 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로 |
-
2012
- 2012-08-28 JP JP2012187332A patent/JP5628871B2/ja active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152776A (ja) * | 2016-02-22 | 2017-08-31 | 技術研究組合光電子融合基盤技術研究所 | 光受信回路 |
JP2020005124A (ja) * | 2018-06-28 | 2020-01-09 | 住友電気工業株式会社 | トランスインピーダンスアンプ |
JP7115065B2 (ja) | 2018-06-28 | 2022-08-09 | 住友電気工業株式会社 | トランスインピーダンスアンプ |
CN110677130A (zh) * | 2018-07-03 | 2020-01-10 | 艾普凌科有限公司 | 差动放大电路 |
JP2020010088A (ja) * | 2018-07-03 | 2020-01-16 | エイブリック株式会社 | 差動増幅回路 |
CN109274341A (zh) * | 2018-08-19 | 2019-01-25 | 天津大学 | 基于标准cmos工艺可见光通信的全差分跨阻抗放大器 |
Also Published As
Publication number | Publication date |
---|---|
JP5628871B2 (ja) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927664B2 (ja) | 前置増幅回路 | |
JP5628871B2 (ja) | 自動オフセット消去回路 | |
JP5906818B2 (ja) | 差動増幅回路および光受信装置 | |
US8766728B2 (en) | Trans-impedance amplifier with enhanced dynamic range but invariable input impedance | |
US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
CN103036517A (zh) | 一种dB线性可变增益放大器 | |
Wu et al. | A 1V 4.2 mW fully integrated 2.5 Gb/s CMOS limiting amplifier using folded active inductors | |
US6639473B1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
KR100984079B1 (ko) | 캐스코드 구조의 증폭기 | |
US20190173588A1 (en) | Dc current cancellation scheme for an optical receiver | |
US8907729B2 (en) | Trans-impedance amplifier for high speed optical-electrical interfaces | |
US7355471B2 (en) | Circuit for DC offset cancellation | |
JP5176917B2 (ja) | 前置増幅器 | |
JP2009165100A5 (ja) | ||
JP6107103B2 (ja) | 増幅器および光受信器 | |
US8981853B2 (en) | Trans-impedance amplifier for high speed optical-electrical interfaces | |
CN110557098A (zh) | 一种正反馈跨阻放大电路及调整方法 | |
Escid et al. | Bandwidth enhancement for 0.18 µm CMOS transimpedance amplifier circuit | |
CN113572434B (zh) | 跨阻放大器及光接收模组 | |
Miral et al. | A 17 mW 33 dBm IB-OIP3 0.5-1.5 GHz bandwidth TIA based on an inductor-stabilized OTA | |
CN204559585U (zh) | 应用于光接收机前端tia带rssi的分相电路 | |
US9543906B2 (en) | Optical receiver to enhance dynamic range thereof | |
Lee et al. | An inductorless 6-GHz variable gain differential transimpedance amplifier in 0.18-μm SiGe BiCMOS | |
Takano et al. | 14.4 mW 10Gbps CMOS limiting amplifier with local DC offset cancellers | |
WO2018230229A1 (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5628871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |