JP2014045402A - Automatic offset cancellation circuit - Google Patents
Automatic offset cancellation circuit Download PDFInfo
- Publication number
- JP2014045402A JP2014045402A JP2012187332A JP2012187332A JP2014045402A JP 2014045402 A JP2014045402 A JP 2014045402A JP 2012187332 A JP2012187332 A JP 2012187332A JP 2012187332 A JP2012187332 A JP 2012187332A JP 2014045402 A JP2014045402 A JP 2014045402A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- differential
- phase output
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、差動型トランスインピーダンス増幅器において、差動信号のＤＣオフセットを消去する自動オフセット消去回路に関するものである。 The present invention relates to an automatic offset canceling circuit for canceling a DC offset of a differential signal in a differential transimpedance amplifier.
図１０は従来の差動型トランスインピーダンス増幅器における自動オフセット消去回路の構成を示すブロック図である。このような差動型トランスインピーダンス増幅器については、例えば非特許文献１に開示されている。図１０に示した回路において、トランスインピーダンスコア回路（以下、ＴＩＡコア回路とする）１００は、入力端子ＩＴ，ＩＣに入力される差動入力電流信号を差動電圧信号へ変換すると同時に増幅する。ポストアンプ１０１は、ＴＩＡコア回路１００の差動電圧出力信号を更に増幅すると同時に、後述する自動オフセット消去用帰還アンプ（以下、ＡＯＣ帰還アンプとする）１１１からの信号を受けてポストアンプ以降の差動信号のＤＣオフセットを消去する。なお、差動信号のＤＣオフセットは、各要素回路を構成しているトランジスタのバラつき、回路レイアウト、ＴＩＡコア回路１００への入力電流ＤＣオフセットが要因である。差動アンプにおいてＤＣオフセットが消去されないと、偶数次、特に２次の高調波歪みの増大など回路性能に悪影響を及ぼす。
FIG. 10 is a block diagram showing a configuration of an automatic offset canceling circuit in a conventional differential transimpedance amplifier. Such a differential transimpedance amplifier is disclosed in
利得可変アンプ１０２は、ポストアンプ１０１の出力信号を増幅する。ピークモニタ回路１０４は、利得可変アンプ１０２の出力電圧振幅値を検出する。ＡＧＣ（Automatic gain control）制御アンプ１０５は、ピークモニタ回路１０４が検出した出力電圧振幅値が端子ＴＨＣを介して与えられる設定電圧振幅値に等しくなるように利得可変アンプ１０２の利得を制御する。このように、ピークモニタ回路１０４とＡＧＣ制御アンプ１０５で構成される利得制御回路によって利得可変アンプ１０２の利得が自動的に制御される。出力バッファ１０３は、利得制御回路により一定な差動出力電圧振幅となっている利得可変アンプ１０２の出力を受けて、外部の５０Ω負荷へ出力端子ＯＴ，ＯＣを介して差動電圧信号を出力する。ピークモニタ回路１０６は、ポストアンプ１０１の出力電圧振幅値を検出して、検出結果を端子ＰＭＯＮに出力する。
The
ＡＯＣ（Automatic Offset Cancelation）帰還アンプ１１１と抵抗１０７，１０９，１１２，１１４と容量１０８，１１０，１１３，１１５とは、自動オフセット消去回路（以下、ＡＯＣとする）を構成している。出力端子ＯＴ，ＯＣで発生するＤＣオフセット電圧は、ＡＯＣを介してポストアンプ１０１へ負帰還される。ここで、ＡＯＣは、ＤＣ近傍の低周波成分のみが帰還するよう、抵抗と容量とから構成されるローパスフィルタ（ＬＰＦ）をＡＯＣ帰還アンプ１１１の前後に備えている。すなわち、抵抗１０７と容量１０８とは、出力バッファ１０３から端子ＯＴに出力される正相出力信号を低域ろ波するＬＰＦを構成し、抵抗１０９と容量１１０とは、出力バッファ１０３から端子ＯＣに出力される逆相出力信号を低域ろ波するＬＰＦを構成している。また、抵抗１１２と容量１１３とは、ＡＯＣ帰還アンプ１１１から出力される正相出力信号を低域ろ波するＬＰＦを構成し、抵抗１１４と容量１１５とは、ＡＯＣ帰還アンプ１１１から出力される逆相出力信号を低域ろ波するＬＰＦを構成している。
An AOC (Automatic Offset Cancelation)
ＡＯＣ帰還アンプ１１１は、出力端子ＯＴ，ＯＣそれぞれの平均電位を、入力側のＬＰＦ（抵抗１０７，１０９と容量１０８，１１０）を介して感知する。そして、ＡＯＣ帰還アンプ１１１は、出力端子ＯＴ，ＯＣの平均電位の差分に比例した、ＤＣオフセット消去用の信号を出力する。ＡＯＣ帰還アンプ１１１から出力された信号は、更に出力側のＬＰＦ（抵抗１１２，１１４と容量１１３，１１５）を介して、ポストアンプ１０１でＤＣオフセットが消去されるようにポストアンプ１０１へ入力される。ポストアンプ１０１でＤＣオフセットが消去されるのは負帰還ループの原理を利用していることによる。
The
ここで、ＡＯＣの出力部にある端子ＯＭＴ，ＯＭＣは、外付け容量を接続するための端子であり、外付け容量を接続することで出力側のＬＰＦの遮断周波数を大幅に低周波化することができる。出力端子ＯＴ，ＯＣからＡＯＣを介してポストアンプ１０１に至るまでのＡＯＣ帰還パスは、その高域遮断周波数が十分に低くない場合、入力端子ＩＴ，ＩＣから出力端子ＯＴ，ＯＣに至るパス（主信号パス）の低域遮断周波数が光通信用途で一般的に必要とされる５０ｋＨｚ〜１００ｋＨｚを上回ってしまい問題となる。このため、端子ＯＭＴ，ＯＭＣに外付け容量を付けて、ＡＯＣ帰還パスの高域遮断周波数を十分に低周波とし、主信号系パスの低域遮断周波数が５０ｋＨｚ〜１００ｋＨｚを上回らないようにしている。このように従来のＡＯＣでは、出力端子ＯＴ，ＯＣから、前後にＬＰＦを具備したＡＯＣ帰還アンプ１１１を介して、ポストアンプ１１１へ帰還する経路（負帰還経路）を生成し、ポストアンプ１１１より後段のＤＣオフセットを消去する機能を実現している。
Here, the terminals OMT and OMC at the output section of the AOC are terminals for connecting external capacitors, and by connecting the external capacitors, the cutoff frequency of the LPF on the output side is greatly reduced. Can do. The AOC feedback path from the output terminals OT, OC to the
図１０に示した従来例では、初段のＴＩＡ（Transimpedance amplifier）コア回路１００の利得が大きい時に問題が生じる。従来例でＴＩＡコア回路１００の利得が大きい場合、線形増幅したい入力電流信号のＲＦ成分のみならず、増幅したくない入力電流信号のＤＣオフセット成分もＴＩＡコア回路１００において大きく増幅されてしまう。このため、ＴＩＡコア回路１００を含めて、それ以降の増幅段が飽和してしまい、線形増幅したいＲＦ成分が大きく歪んだり、最悪の場合、ＲＦ成分が十分な振幅まで増幅されないという現象が発生してしまう。ＴＩＡコア回路１００の利得は、図１０の回路全体での付与雑音を低下（低雑音化）させるためには大きく取る必要がある。よって、ここで述べた問題は、従来例の回路構成の下で、トランスインピーダンス増幅器の低雑音化を指向した際に顕在化する問題である。
In the conventional example shown in FIG. 10, a problem occurs when the gain of the first stage TIA (Transimpedance amplifier)
本発明は、上記課題を解決するためになされたもので、トランスインピーダンスコア回路の利得が大きい場合でも、差動信号のＤＣオフセットを抑圧することができる自動オフセット消去回路を提供することを目的とする。 The present invention has been made to solve the above-described problem, and an object of the present invention is to provide an automatic offset canceling circuit capable of suppressing a DC offset of a differential signal even when a gain of a transimpedance core circuit is large. To do.
本発明の自動オフセット消去回路は、差動入力電流信号を増幅すると同時に電圧信号に変換する差動型のトランスインピーダンスコア回路を少なくとも備えた主信号系のＤＣオフセット電流を消去する自動オフセット消去回路において、前記主信号系で増幅された差動信号を増幅する帰還アンプと、この帰還アンプから出力される差動信号に応じた電流を、前記差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを備えることを特徴とするものである。 An automatic offset erasing circuit according to the present invention is an automatic offset erasing circuit for erasing a DC offset current of a main signal system having at least a differential transimpedance core circuit that amplifies a differential input current signal and simultaneously converts it into a voltage signal The difference between the feedback amplifier that amplifies the differential signal amplified by the main signal system and the current corresponding to the differential signal output from the feedback amplifier is the difference between the main signal system to which the differential input current signal is input. And a current drawing circuit for drawing from the dynamic input terminal.
また、本発明の自動オフセット消去回路の１構成例において、前記帰還アンプは、前記主信号系で増幅された差動信号を低域ろ波する第１のローパスフィルタと、この第１のローパスフィルタの差動出力信号を入力とする第１のエミッタフォロワと、この第１のエミッタフォロワの差動出力信号を入力とする差動アンプと、この差動アンプで増幅された差動出力信号を低域ろ波する第２のローパスフィルタと、入力が前記第２のローパスフィルタの出力端子に接続され、出力が帰還アンプの出力端子に接続された第２のエミッタフォロワと、温度変動あるいは電源電圧変動による前記差動アンプの出力電位の変動を補償する補償回路とから構成され、前記第２のエミッタフォロワは、このエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して前記帰還アンプの出力端子と接続されることを特徴とするものである。 In one configuration example of the automatic offset cancel circuit of the present invention, the feedback amplifier includes a first low-pass filter for low-pass filtering the differential signal amplified by the main signal system, and the first low-pass filter. A first emitter follower that receives the differential output signal of the first emitter follower, a differential amplifier that receives the differential output signal of the first emitter follower, and a differential output signal amplified by the differential amplifier. A second low-pass filter that performs band-pass filtering, a second emitter follower whose input is connected to the output terminal of the second low-pass filter, and whose output is connected to the output terminal of the feedback amplifier, and temperature fluctuation or power supply voltage fluctuation And a compensation circuit that compensates for fluctuations in the output potential of the differential amplifier, and the second emitter follower is an emitter of a transistor that constitutes the emitter follower. It is characterized in that connected to the output terminal of the feedback amplifier through a resistor.
また、本発明の自動オフセット消去回路の１構成例において、前記補償回路は、コレクタが前記差動アンプを構成するトランジスタのエミッタに接続された補償回路用トランジスタと、一端が前記補償回路用トランジスタのエミッタに接続され、他端が接地された補償回路用エミッタ抵抗と、一端に電源電圧が供給され、他端が前記補償回路用トランジスタのベースに接続された第１の分圧抵抗と、一端が前記補償回路用トランジスタのベースに接続され、他端が接地された第２の分圧抵抗とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の１構成例において、前記第２のエミッタフォロワは、一端が前記第２のローパスフィルタの正相出力端子に接続された正相出力側の入力抵抗と、ベースが前記正相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される正相出力側のトランジスタと、一端が前記正相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの正相出力端子に接続された正相出力側の第１のエミッタ抵抗と、一端が前記帰還アンプの正相出力端子に接続され、他端が接地された正相出力側の第２のエミッタ抵抗と、一端が前記第２のローパスフィルタの逆相出力端子に接続された逆相出力側の入力抵抗と、ベースが前記逆相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される逆相出力側のトランジスタと、一端が前記逆相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの逆相出力端子に接続された逆相出力側の第１のエミッタ抵抗と、一端が前記帰還アンプの逆相出力端子に接続され、他端が接地された逆相出力側の第２のエミッタ抵抗とから構成されることを特徴とするものである。
In one configuration example of the automatic offset elimination circuit of the present invention, the compensation circuit includes a compensation circuit transistor having a collector connected to an emitter of a transistor constituting the differential amplifier, and one end of the compensation circuit transistor. A compensation circuit emitter resistor connected to the emitter, the other end grounded, a power supply voltage supplied to one end, a first voltage dividing resistor connected to the base of the compensation circuit transistor, and one end The second voltage dividing resistor is connected to the base of the compensation circuit transistor and the other end is grounded.
Further, in one configuration example of the automatic offset elimination circuit of the present invention, the second emitter follower has a positive-phase output side input resistance whose one end is connected to a positive-phase output terminal of the second low-pass filter, and a base Is connected to the other end of the input resistor on the positive phase output side, the positive phase output side transistor to which the power supply voltage is supplied to the collector, one end connected to the emitter of the positive phase output side transistor, and the other end The first emitter resistor on the positive phase output side connected to the positive phase output terminal of the feedback amplifier, and the first emitter resistor on the positive phase output side connected to the positive phase output terminal of the feedback amplifier and grounded at the other end. Two emitter resistors, one end connected to the opposite phase output terminal of the second low-pass filter, the other end of the input resistor on the opposite phase output side, and the base connected to the other end of the input resistor on the opposite phase output side, the collector Supply voltage is supplied to A negative phase output side transistor having one end connected to the emitter of the negative phase output side transistor and the other end connected to the negative phase output terminal of the feedback amplifier; And a second emitter resistor on the negative phase output side, one end of which is connected to the negative phase output terminal of the feedback amplifier and the other end is grounded.
また、本発明の自動オフセット消去回路の１構成例において、前記差動アンプは、ベースが前記第１のエミッタフォロワの正相出力端子に接続され、コレクタが差動アンプの逆相出力端子に接続された差動アンプ用の第１のトランジスタと、ベースが前記第１のエミッタフォロワの逆相出力端子に接続され、コレクタが差動アンプの正相出力端子に接続された差動アンプ用の第２のトランジスタと、一端に電源電圧が供給され、他端が前記差動アンプ用の第２のトランジスタのコレクタに接続された差動アンプ用の第１のコレクタ抵抗と、一端に電源電圧が供給され、他端が前記差動アンプ用の第１のトランジスタのコレクタに接続された差動アンプ用の第２のコレクタ抵抗と、一端が前記差動アンプ用の第１、第２のトランジスタのエミッタに接続され、他端が接地された差動アンプ用のエミッタ抵抗と、一端が前記差動アンプ用の第１のトランジスタのベースに接続された位相補償用の第１の抵抗と、一端が前記差動アンプ用の第２のトランジスタのベースに接続された位相補償用の第２の抵抗と、一端が前記位相補償用の第１の抵抗の他端に接続され、他端が前記差動アンプ用の第１のトランジスタのコレクタに接続された位相補償用の第１の容量と、一端が前記位相補償用の第２の抵抗の他端に接続され、他端が前記差動アンプ用の第２のトランジスタのコレクタに接続された位相補償用の第２の容量とから構成されることを特徴とするものである。 Also, in one configuration example of the automatic offset elimination circuit of the present invention, the differential amplifier has a base connected to the positive phase output terminal of the first emitter follower and a collector connected to the negative phase output terminal of the differential amplifier. The differential amplifier first transistor and the base connected to the negative phase output terminal of the first emitter follower and the collector connected to the positive phase output terminal of the differential amplifier. 2 transistor, a power supply voltage is supplied to one end, the other end is connected to the collector of the second transistor for the differential amplifier, a first collector resistor for the differential amplifier, and a power supply voltage is supplied to one end A second collector resistor for the differential amplifier, the other end of which is connected to a collector of the first transistor for the differential amplifier, and an emitter of the first and second transistors for the differential amplifier. And the other end of the emitter resistor for grounding, the one end of which is connected to the base of the first transistor for differential amplifier and the other end of which is grounded. A second resistor for phase compensation connected to the base of the second transistor for differential amplifier, one end connected to the other end of the first resistor for phase compensation, and the other end of the differential amplifier A first capacitor for phase compensation connected to the collector of the first transistor, and one end connected to the other end of the second resistor for phase compensation, and the other end of the first capacitor for the differential amplifier. And a second capacitor for phase compensation connected to the collectors of the two transistors.
また、本発明の自動オフセット消去回路の１構成例において、前記第１のローパスフィルタは、一端が前記帰還アンプの正相入力端子に接続され、他端が第１のローパスフィルタの正相出力端子に接続された正相入力側の第１の抵抗と、一端が前記帰還アンプの逆相入力端子に接続され、他端が第１のローパスフィルタの逆相出力端子に接続された逆相入力側の第１の抵抗と、一端が前記正相入力側の第１の抵抗の他端に接続された正相入力側の第２の抵抗と、一端が前記逆相入力側の第１の抵抗の他端に接続された逆相入力側の第２の抵抗と、一端が前記正相入力側の第２の抵抗の他端に接続され、他端が接地された正相入力側の容量と、一端が前記逆相入力側の第２の抵抗の他端に接続され、他端が接地された逆相入力側の容量とから構成されることを特徴とするものである。
また、本発明の自動オフセット消去回路の１構成例において、前記第２のローパスフィルタは、一端が前記差動アンプの正相出力端子に接続され、他端が第２のローパスフィルタの正相出力端子に接続された正相出力側の第１の抵抗と、一端が前記差動アンプの逆相出力端子に接続され、他端が第２のローパスフィルタの逆相出力端子に接続された逆相出力側の第１の抵抗と、一端が前記正相出力側の第１の抵抗の他端に接続され、他端が接地された正相出力側の容量と、一端が前記逆相出力側の第１の抵抗の他端に接続され、他端が接地された逆相出力側の容量とから構成されることを特徴とするものである。
In one configuration example of the automatic offset elimination circuit of the present invention, the first low-pass filter has one end connected to the positive-phase input terminal of the feedback amplifier and the other end connected to the positive-phase output terminal of the first low-pass filter. The first resistor on the positive phase input side connected to the negative phase input side, one end connected to the negative phase input terminal of the feedback amplifier and the other end connected to the negative phase output terminal of the first low-pass filter A first resistance of the positive phase input side, one end of which is connected to the other end of the first resistance of the positive phase input side, and one end of the first resistance of the negative phase input side. A second resistor on the negative phase input side connected to the other end, a capacitor on the positive phase input side having one end connected to the other end of the second resistor on the positive phase input side and the other end grounded, One end is connected to the other end of the second resistor on the negative-phase input side, and the other end is connected to the negative-phase input-side capacitance. It is characterized in being.
In one configuration example of the automatic offset cancel circuit of the present invention, the second low-pass filter has one end connected to the positive-phase output terminal of the differential amplifier and the other end connected to the positive-phase output of the second low-pass filter. The first resistor on the positive phase output side connected to the terminal and one end connected to the negative phase output terminal of the differential amplifier and the other phase connected to the negative phase output terminal of the second low-pass filter A first resistor on the output side, one end connected to the other end of the first resistor on the positive phase output side, and the other end connected to the ground on the positive phase output side, and one end on the opposite phase output side The negative-phase output side capacitor is connected to the other end of the first resistor and the other end is grounded.
また、本発明の自動オフセット消去回路の１構成例において、前記電流引き抜き回路は、ベースが前記帰還アンプの正相出力端子に接続され、コレクタが前記主信号系の正相入力端子に接続された正相電流引き抜き側のトランジスタと、ベースが前記帰還アンプの逆相出力端子に接続され、コレクタが前記主信号系の逆相入力端子に接続された逆相電流引き抜き側のトランジスタと、一端が前記正相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された正相電流引き抜き側のエミッタ抵抗と、一端が前記逆相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された逆相電流引き抜き側のエミッタ抵抗とから構成されることを特徴とするものである。 Further, in one configuration example of the automatic offset elimination circuit of the present invention, the current extraction circuit has a base connected to the positive phase output terminal of the feedback amplifier and a collector connected to the positive phase input terminal of the main signal system. A transistor on the positive phase current extraction side, a transistor connected on the negative phase current extraction side with a base connected to the negative phase output terminal of the feedback amplifier, a collector connected to the negative phase input terminal of the main signal system, and one end of the transistor Connected to the emitter of the positive-phase current extraction side transistor and connected to the emitter resistance of the positive-phase current extraction side with the other end grounded, and connected to the emitter of the reverse-phase current extraction side transistor with the other end grounded And an emitter resistor on the negative phase current extraction side.
本発明によれば、主信号系で増幅された差動信号を増幅する帰還アンプと、帰還アンプから出力される差動信号に応じた電流を、差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを設けることにより、主信号系の差動信号のＤＣオフセットを抑圧することができる。その結果、本発明では、低雑音の差動型トランスインピーダンス増幅器を実現することができ、トランスインピーダンスコア回路の利得が大きい場合でも、線形増幅したいＲＦ成分が大きく歪んだり、ＲＦ成分が十分な振幅まで増幅されなかったりするといった問題を回避することができる。 According to the present invention, the feedback amplifier that amplifies the differential signal amplified by the main signal system, and the current corresponding to the differential signal output from the feedback amplifier, the main signal system to which the differential input current signal is input By providing a current extracting circuit that is extracted from the differential input terminal, it is possible to suppress the DC offset of the differential signal of the main signal system. As a result, in the present invention, a low-noise differential transimpedance amplifier can be realized. Even when the gain of the transimpedance core circuit is large, the RF component to be linearly amplified is greatly distorted or the RF component has a sufficient amplitude. Can be avoided.
また、本発明では、帰還アンプに、温度変動あるいは電源電圧変動による差動アンプの出力電位の変動を補償する補償回路を設け、帰還アンプ中の第２のエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して帰還アンプの出力端子と接続されるようにしたことにより、自動オフセット消去回路の温度・電源電圧依存性を抑えることができる。 In the present invention, the feedback amplifier is provided with a compensation circuit that compensates for fluctuations in the output potential of the differential amplifier due to temperature fluctuations or power supply voltage fluctuations, and the emitter of the transistor constituting the second emitter follower in the feedback amplifier is a resistor. By connecting to the output terminal of the feedback amplifier via the, it is possible to suppress the temperature / power supply voltage dependency of the automatic offset elimination circuit.
また、本発明では、帰還アンプ中の差動アンプに、位相補償用の第１、第２の抵抗と位相補償用の第１、第２の容量とを設けることにより、差動アンプを安定的に動作させることができる。 In the present invention, the differential amplifier in the feedback amplifier is provided with the first and second resistors for phase compensation and the first and second capacitors for phase compensation, so that the differential amplifier can be stabilized. Can be operated.
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る差動型トランスインピーダンス増幅器における自動オフセット消去回路の構成を示すブロック図である。本実施の形態の差動型トランスインピーダンス増幅器は、非反転入力端子が正相入力端子ＩＴに接続され、反転入力端子が逆相入力端子ＩＣに接続されたＴＩＡコア回路１と、非反転入力端子がＴＩＡコア回路１の非反転出力端子に接続され、反転入力端子がＴＩＡコア回路１の反転出力端子に接続された第１の差動利得可変アンプ（以下、ＶＧＡ−Ａとする）２と、非反転入力端子が第１の差動利得可変アンプ２の非反転出力端子に接続され、反転入力端子が第１の差動利得可変アンプ２の反転出力端子に接続された第２の差動利得可変アンプ（以下、ＶＧＡ−Ｂとする）３と、非反転入力端子が第２の差動利得可変アンプ３の非反転出力端子に接続され、反転入力端子が第２の差動利得可変アンプ３の反転出力端子に接続された出力バッファ（以下、ＯＢＦとする）４と、ＶＧＡ−Ａ２の出力電圧振幅値に応じてＶＧＡ−Ａ２の利得を制御する自動利得制御回路（以下、ＡＧＣとする）５と、ＡＧＣ５から出力される利得制御信号と端子ＧＣに入力される利得制御信号のうちどちらか一方を選択してＶＧＡ−Ａ２に入力するセレクタ（以下、ＳＥＬとする）６と、ＯＢＦ４から出力端子ＯＴ，ＯＣに出力される差動出力信号を増幅するＡＯＣ帰還アンプ７と、ＡＯＣ帰還アンプ７から出力される差動出力信号に応じた電流を、入力端子ＩＴ，ＩＣから引き抜くＤＣオフセット電流引き抜き回路８，９とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an automatic offset canceling circuit in the differential transimpedance amplifier according to the first embodiment of the present invention. The differential transimpedance amplifier according to the present embodiment includes a
本実施の形態は、ＡＯＣ帰還アンプ７とＤＣオフセット電流引き抜き回路８，９とから構成されるＡＯＣを備え、ＤＣオフセット電流引き抜き回路８，９のそれぞれの一端を入力端子ＩＴ，ＩＣに接続したことを特徴としている。
ＴＩＡコア回路１は、帰還抵抗Ｒｆを具備し、入力端子ＩＴ，ＩＣに入力される差動入力電流信号を差動電圧信号へ変換すると同時に、帰還抵抗Ｒｆの値に比例するトランスインピーダンス利得によって増幅する。
This embodiment includes an AOC composed of an
The
ＶＧＡ−Ａ２は、ＴＩＡコア回路１の出力信号を増幅する。このＶＧＡ−Ａ２は、ＳＥＬ６から出力される利得制御信号に応じて利得を増減させる。
ＶＧＡ−Ｂ３は、ＶＧＡ−Ａ２の出力信号を更に増幅する。このＶＧＡ−Ｂ３は、端子ＯＡに入力される利得制御信号に応じて利得を増減させる。
ＯＢＦ４は、ＶＧＡ−Ｂ３の出力を受けて、外部の５０Ω負荷へ出力端子ＯＴ，ＯＣを介して差動出力信号を出力する。
The VGA-A2 amplifies the output signal of the
VGA-B3 further amplifies the output signal of VGA-A2. The VGA-B3 increases or decreases the gain according to the gain control signal input to the terminal OA.
The
ＡＧＣ５は、ＶＧＡ−Ａ２の出力電圧振幅値を検出し、この出力電圧振幅値がＡＧＣ内部に予め設定された電圧振幅設定値に等しくなるように、ＶＧＡ−Ａ２の利得制御信号を生成する。
ＳＥＬ６は、端子ＭＣに印加された電圧のレベルに応じて、ＡＧＣ５で生成された利得制御信号と端子ＧＣに印加された利得制御信号のうちどちらか一方を選択して、選択した利得制御信号をＶＧＡ−Ａ２に供給する。このＳＥＬ６から供給される利得制御信号により、上記のとおりＶＧＡ−Ａ２の利得が制御される。
The AGC 5 detects the output voltage amplitude value of the VGA-A2, and generates a gain control signal for the VGA-A2 so that the output voltage amplitude value becomes equal to a voltage amplitude setting value preset in the AGC.
The
なお、本発明において、端子ＧＣ，ＯＡに入力される利得制御信号は、目的に応じて適宜生成すればよく、利得制御信号の生成手段は本発明の必須の構成要件ではないので、利得制御信号の生成についての詳細な説明は省略する。また、ＳＥＬ６は目的に応じて適宜切り替えればよく、ＳＥＬ６は本発明の必須の構成要件ではないので、ＳＥＬ６の切替制御についての詳細な説明は省略する。 In the present invention, the gain control signal input to the terminals GC and OA may be appropriately generated according to the purpose, and the gain control signal generating means is not an essential constituent element of the present invention. A detailed description of the generation of is omitted. Moreover, SEL6 should just be switched suitably according to the objective, and since SEL6 is not an essential structural requirement of this invention, the detailed description about switching control of SEL6 is abbreviate | omitted.
次に、本実施の形態のＤＣオフセット消去動作について説明する。差動入力端子ＩＴ，ＩＣに印加された差動入力電流信号のＤＣオフセット成分は、ＴＩＡコア回路１で電流−電圧変換及び増幅された後、ＶＧＡ−Ａ２、ＶＧＡ−Ｂ３およびＯＢＦ４でも一旦増幅される。ＡＯＣ帰還アンプ７は、この増幅されたＤＣオフセット成分をさらに増幅して差動電圧信号としてＤＣオフセット電流引き抜き回路８，９へ出力する。
Next, the DC offset erasing operation of this embodiment will be described. The DC offset component of the differential input current signal applied to the differential input terminals IT and IC is subjected to current-voltage conversion and amplification by the
ＤＣオフセット電流引き抜き回路８，９は、入力される電位レベルが高いほど駆動する電流量、すなわち入力端子ＩＴ，ＩＣから引き抜く電流量が増大する回路である。図１では、入力端子ＩＴ，ＩＣへ流入するＤＣ電流量をそれぞれＩＩＴ，ＩＩＣとし、ＤＣオフセット電流引き抜き回路８，９の電流量をそれぞれＩｏｔ，Ｉｏｃ、ＡＯＣ帰還アンプ７からＤＣオフセット電流引き抜き回路８，９への入力電圧をそれぞれＶｉｏｔ，Ｖｉｏｃとしている。
The DC offset
例えば、入力端子ＩＴへ流入するＤＣ電流量ＩＩＴが入力端子ＩＣへ流入するＤＣ電流量ＩＩＣより大きい入力電流ＤＣオフセットが発生している場合（ＩＩＴ−ＩＩＣ＞０）、ＴＩＡコア回路１、ＶＧＡ−Ａ２、ＶＧＡ−Ｂ３、ＯＢＦ４およびＡＯＣ帰還アンプ７の各回路を介して、ＤＣオフセット電流引き抜き回路８への入力電圧ＶｉｏｔがＤＣオフセット電流引き抜き回路９への入力電圧Ｖｉｏｃよりも大きくなるように生成される（Ｖｉｏｔ−Ｖｉｏｃ＞０）。その結果、ＤＣオフセット電流引き抜き回路８，９は、入力端子ＩＴから入力端子ＩＣよりも多くの電流を引き抜く（Ｉｏｔ−Ｉｏｃ＞０）。以上の動作が連続的に、ＴＩＡコア回路１とＶＧＡ−Ａ２とＶＧＡ−Ｂ３とＯＢＦ４とＡＯＣ帰還アンプ７とＤＣオフセット電流引き抜き回路８，９のループで繰り返され、最終的には、入力電流信号のＤＣオフセット成分がＤＣオフセット電流引き抜き回路８，９によってほぼ吸収されるように動作する。
For example, when the input current DC offset is greater than the DC current amount IIC flowing into the input terminal IC (IIT-IIC> 0), the
反対に、入力端子ＩＴへのＤＣ電流量ＩＩＴが入力端子ＩＣへのＤＣ電流量ＩＩＣより小さい入力ＤＣオフセットが発生している場合（ＩＩＴ−ＩＩＣ＜０）でも、同様に入力電流信号のＤＣオフセット成分がＤＣオフセット電流引き抜き回路８，９によってほぼ吸収されるように動作する。すなわちＩＩＴ−ＩＩＣ＜０の場合、ＴＩＡコア回路１、ＶＧＡ−Ａ２、ＶＧＡ−Ｂ３、ＯＢＦ４およびＡＯＣ帰還アンプ７の各回路によって、ＤＣオフセット電流引き抜き回路８への入力電圧ＶｉｏｔがＤＣオフセット電流引き抜き回路９への入力電圧Ｖｉｏｃよりも小さくなるように生成される（Ｖｉｏｔ−Ｖｉｏｃ＜０）。その結果、ＤＣオフセット電流引き抜き回路８，９は、入力端子ＩＣから入力端子ＩＴよりも多くの電流を引き抜き（Ｉｏｔ−Ｉｏｃ＜０） 、入力電流信号のＤＣオフセット成分がＤＣオフセット電流引き抜き回路８，９にほぼ吸収される。
On the other hand, when the input DC offset is smaller than the DC current amount IIC applied to the input terminal IC (IIT-IIC <0), the DC offset of the input current signal is similarly applied. The operation is such that the component is substantially absorbed by the DC offset
以上のように、本実施の形態では、入力端子ＩＴ，ＩＣにおいて入力電流信号のＤＣオフセットを吸収することで、初段のＴＩＡコア回路１からＯＢＦ４までの主信号パス上の全てのアンプのＤＣオフセットを抑圧することができる。その結果、本実施の形態では、ＴＩＡコア回路１の利得が大きい場合でも、線形増幅したいＲＦ成分が大きく歪んだり、ＲＦ成分が十分な振幅まで増幅されなかったりするといった問題が発生することのない差動型トランスインピーダンス増幅器を実現することができる。
As described above, in this embodiment, the DC offset of the input current signal is absorbed at the input terminals IT and IC, so that the DC offsets of all the amplifiers on the main signal path from the first stage
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図２は本発明の第２の実施の形態に係るＡＯＣの構成を示す回路図である。本実施の形態は、第１の実施の形態で示したＡＯＣをｎｐｎトランジスタ、抵抗、容量のみで具体的に実現したものである。図２の構成はｎｐｎトランジスタ、抵抗、容量のみと少ない構成素子種類で実現されており、ＩｎＰ ＨＢＴプロセスのような構成素子種類が限られている半導体製造プロセスに好適な回路構成である。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram showing a configuration of an AOC according to the second embodiment of the present invention. In this embodiment, the AOC shown in the first embodiment is specifically realized by using only an npn transistor, a resistor, and a capacitor. The configuration shown in FIG. 2 is realized with a small number of component elements such as npn transistors, resistors, and capacitors, and is a circuit configuration suitable for a semiconductor manufacturing process in which the number of component elements is limited, such as the InP HBT process.
入力電流信号のＤＣオフセットを消去する機能は、回路の温度変動や電源電圧変動に対しても、その機能が維持されなければならない。これは以下の理由による。図１に示した差動型トランスインピーダンス増幅器を、例えば１００Ｇｂｐｓ ＤＰ−ＱＰＳＫ（Dual Polarization Quadrature Phase Shift Keying）光通信受信器へ適用したとき、入力電流信号のＤＣオフセットは、図１の回路の前段に配置される光復調器及びフォトダイオードの差動出力不均一性により生じる。よって、入力電流信号のＤＣオフセットは、トランスインピーダンス増幅器とは独立的に生じるものであり、トランスインピーダンス増幅器の温度や電源電圧が変化してＤＣオフセット消去機能が失われると、線形増幅したいＲＦ成分が大きく歪んだり、最悪の場合、ＲＦ成分が十分な振幅まで増幅されないという現象が発生してしまう。本実施の形態は、第１の実施の形態で説明したＡＯＣを具体的に実現すると同時に、ＡＯＣの温度・電源電圧依存性を抑えることを目的とするものである。 The function of eliminating the DC offset of the input current signal must be maintained even with respect to circuit temperature fluctuations and power supply voltage fluctuations. This is due to the following reason. When the differential transimpedance amplifier shown in FIG. 1 is applied to, for example, a 100 Gbps DP-QPSK (Dual Polarization Quadrature Phase Shift Keying) optical communication receiver, the DC offset of the input current signal is in the preceding stage of the circuit of FIG. This is caused by the differential output non-uniformity of the arranged optical demodulator and photodiode. Therefore, the DC offset of the input current signal is generated independently of the transimpedance amplifier. When the temperature or power supply voltage of the transimpedance amplifier changes and the DC offset cancellation function is lost, the RF component to be linearly amplified is lost. A phenomenon in which the RF component is not greatly amplified to a sufficient amplitude occurs in the case of large distortion or in the worst case. The purpose of this embodiment is to specifically realize the AOC described in the first embodiment, and to suppress the temperature / power supply voltage dependence of the AOC.
ＡＯＣの構成詳細について説明する。ＡＯＣ帰還アンプ７は、第１のＬＰＦ７０と、第１のＬＰＦ７０の後段に接続された第１のエミッタフォロワ７１と、第１のエミッタフォロワ７１の後段に配置された差動アンプ７２と、温度変動や電源電圧変動による差動アンプ７２の出力電位の変動を補償するための補償回路７３と、差動アンプ７２の後段に接続された第２のＬＰＦ７４と、第２のＬＰＦ７４の後段に接続された第２のエミッタフォロワ７５とから構成される。ＡＯＣ帰還アンプ７の入力端子ＩＮＴ，ＩＮＣは、それぞれ図１に示した差動型トランスインピーダンス増幅器の出力端子ＯＴ，ＯＣと接続される。ＡＯＣ帰還アンプ７の出力端子ＯＮＴ，ＯＮＣは、それぞれ図１に示したＤＣオフセット電流引き抜き回路８，９の入力端子と接続される。
Details of the configuration of the AOC will be described. The
正相入力側のＬＰＦ７０は、一端が正相入力端子ＩＮＴに接続された抵抗ｒａ１１と、一端が抵抗ｒａ１１の他端に接続された抵抗ｒａ１２と、一端が抵抗ｒａ１２の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃａ１とから構成される。逆相入力側のＬＰＦ７０は、一端が逆相入力端子ＩＮＣに接続された抵抗ｒａ２１と、一端が抵抗ｒａ２１の他端に接続された抵抗ｒａ２２と、一端が抵抗ｒａ２２の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃａ２とから構成される。
The
正相入力側のＬＰＦ７０は、正相入力端子ＩＮＴに入力される正相入力信号を低域ろ波して第１のエミッタフォロワ７１の正相入力端子（後述するトランジスタｘｑａ１１のベース）に出力する。逆相入力側のＬＰＦ７０は、逆相入力端子ＩＮＣに入力される逆相入力信号を低域ろ波して第１のエミッタフォロワ７１の逆相入力端子（後述するトランジスタｘｑａ２１のベース）に出力する。これらのＬＰＦ７０は、ＡＯＣが出力端子ＯＴ，ＯＣやＯＢＦ４の高周波特性を阻害しないように設置されている。
The
正相入力側の第１のエミッタフォロワ７１は、ベースが正相入力側のＬＰＦ７０の出力端子（抵抗ｒａ１１とｒａ１２との接続点）に接続され、コレクタに電源電圧ＶＣＣが供給されるｎｐｎトランジスタｘｑａ１１と、一端がトランジスタｘｑａ１１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒａ３１とから構成される。逆相入力側の第１のエミッタフォロワ７１は、ベースが逆相入力側のＬＰＦ７０の出力端子（抵抗ｒａ２１とｒａ２２との接続点）に接続され、コレクタに電源電圧ＶＣＣが供給されるｎｐｎトランジスタｘｑａ２１と、一端がトランジスタｘｑａ２１のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒａ４１とから構成される。これらの第１のエミッタフォロワ７１により、差動型トランスインピーダンス増幅器の出力端子ＯＴ，ＯＣへの高周波的な負荷を更に減じている。
The
差動アンプ７２は、ベースが正相入力側の第１のエミッタフォロワ７１の出力端子（トランジスタｘｑａ１１のエミッタ）に接続されたｎｐｎトランジスタｘｑｂ１と、ベースが逆相入力側の第１のエミッタフォロワ７１の出力端子（トランジスタｘｑａ２１のエミッタ）に接続されたｎｐｎトランジスタｘｑｂ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｑｂ２のコレクタに接続された抵抗ｒｂｌ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｑｂ１のコレクタに接続された抵抗ｒｂｌ２と、一端がトランジスタｘｑｂ１，ｘｑｂ２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂｃｓ１と、一端がトランジスタｘｑｂ１のベースに接続された抵抗ｒｆｌ１２と、一端がトランジスタｘｑｂ２のベースに接続された抵抗ｒｆｌ２２と、一端が抵抗ｒｆｌ１２の他端に接続され、他端がトランジスタｘｑｂ１のコレクタに接続された容量ｃｆ１１と、一端が抵抗ｒｆｌ２２の他端に接続され、他端がトランジスタｘｑｂ２のコレクタに接続された容量ｃｆ１２とから構成される。
The
容量ｃｆ１１，ｃｆ１２と抵抗ｒｆｌ１２，ｒｆｌ２２は、ミラー容量増倍効果を利用しつつ、本差動アンプ７２を安定的に低周波化するために接続されている。これらの容量ｃｆ１１，ｃｆ１２と抵抗ｒｆｌ１２，ｒｆｌ２２無しで、ＡＯＣ全体が安定的に動作するならば、これらの要素は必ずしも必要ない。
The capacitors cf11 and cf12 and the resistors rfl12 and rfl22 are connected to stably reduce the frequency of the
補償回路７３は、コレクタがトランジスタｘｑｂ１，ｘｑｂ２のエミッタに接続されたｎｐｎトランジスタｘｑｂ３と、一端がトランジスタｘｑｂ３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂｃｓ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｑｂ３のベースに接続された抵抗ｒｂｃｓ３と、一端がトランジスタｘｑｂ３のベースに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂｃｓ４とから構成される。
The
補償回路７３がない場合、差動アンプ７２の出力電位は、周囲温度が高温になったとき、あるいは電源電圧ＶＣＣが高くなったときに、上昇してしまう。補償回路７３は、高温あるいは高電源電圧時にｎｐｎトランジスタｘｑｂ３のコレクタから引き抜く電流量を増やし、差動アンプ７２の正相出力端子（抵抗ｒｂｌ１とトランジスタｘｑｂ２のコレクタとの接続点）および逆相出力端子（抵抗ｒｂｌ２とトランジスタｘｑｂ１のコレクタとの接続点）の電位を下げる効果を有する。
Without the
この補償回路７３の効果は、高温時には特に大きく、前述の差動アンプ７２そのものが有する高温時の出力電位の上昇効果を大きく打ち消し、高温時に差動アンプ７２の出力電位が低温時の出力電位と比べて低下するよう動作させる。また、高電源電圧時の補償回路７３の効果は、差動アンプ７２そのものが有する高電源電圧時の出力電位の上昇効果を打ち消すが、差動アンプ７２の出力電位が高電源電圧時でも低電源電圧時と変わらないように動作させる程度のものである。
The effect of the
正相出力側のＬＰＦ７４は、一端が差動アンプ７２の正相出力端子（抵抗ｒｂｌ１とトランジスタｘｑｂ２のコレクタとの接続点）に接続された抵抗ｒｆｌ３１と、一端が抵抗ｒｆｌ３１の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃｄ１とから構成される。逆相出力側のＬＰＦ７４は、一端が差動アンプ７２の逆相出力端子（抵抗ｒｂｌ２とトランジスタｘｑｂ１のコレクタとの接続点）に接続された抵抗ｒｆｌ４１と、一端が抵抗ｒｆｌ４１の他端に接続され、他端に電源電圧ＶＥＥが供給される容量ｃｄ２とから構成される。
The
これらのＬＰＦ７４には端子ＯＭＴ，ＯＭＣが具備されており、端子ＯＭＴ，ＯＭＣにそれぞれ外付け容量Ｃｅｘ１，Ｃｅｘ２を接続することで、容量ｃｄ１，ｃｄ２と並列に外付け容量Ｃｅｘ１，Ｃｅｘ２が接続されることになるので、ＬＰＦ７４の高域遮断周波数を大幅に低減することが可能となる。ＬＰＦ７４の高域遮断周波数を大幅に低減することで、図１のＴＩＡコア回路１とＶＧＡ−Ａ２とＶＧＡ−Ｂ３とＯＢＦ４とからなる経路（主信号パス）の、低域遮断周波数を大幅に低減し、光通信用途で求められる低域遮断周波数５０ｋＨｚ〜１００ｋＨｚを実現することができる。
These
正相出力側の第２のエミッタフォロワ７５は、一端が正相出力側のＬＰＦ７４の出力端子（抵抗ｒｆｌ３１と容量ｃｄ１との接続点）に接続された抵抗ｒｆｌ３２と、ベースが抵抗ｒｆｌ３２の他端に接続され、コレクタに電源電圧ＶＣＣが供給されるｎｐｎトランジスタｘｑｂ３１と、一端がトランジスタｘｑｂ３１のエミッタに接続され、他端が正相出力端子ＯＮＴに接続された抵抗ｒｂｃｓ５１と、一端が正相出力端子ＯＮＴに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂｃｓ５２とから構成される。逆相出力側の第２のエミッタフォロワ７５は、一端が逆相出力側のＬＰＦ７４の出力端子（抵抗ｒｆｌ４１と容量ｃｄ２との接続点）に接続された抵抗ｒｆｌ４２と、ベースが抵抗ｒｆｌ４２の他端に接続され、コレクタに電源電圧ＶＣＣが供給されるｎｐｎトランジスタｘｑｂ４１と、一端がトランジスタｘｑｂ４１のエミッタに接続され、他端が逆相出力端子ＯＮＣに接続された抵抗ｒｂｃｓ６１と、一端が逆相出力端子ＯＮＣに接続され、他端に電源電圧ＶＥＥが供給される抵抗ｒｂｃｓ６２とから構成される。
The
ここで、ＡＯＣ帰還アンプ７の正相出力端子ＯＮＴを抵抗ｒｂｃｓ５１とｒｂｃｓ５２との接続点から取り出し、逆相出力端子ＯＮＣを抵抗ｒｂｃｓ６１とｒｂｃｓ６２との接続点から取り出していることは本実施の形態の特徴である。ｎｐｎトランジスタを用いたエミッタフォロワにおいてエミッタ端子より低い電位で出力を取り出したい場合、当該エミッタフォロワ全体での信号損失を抑えるためダイオードを用いて電位降下を実施することが一般的である。しかしながら、ダイオードはその電位降下量の温度依存性が大きく（高温で電位降下量が低減）、本実施の形態に適用すると、ＡＯＣ帰還アンプ７の出力電位の温度依存性が大きくなってしまう。具体的には、電位降下に用いたダイオードの電位降下量の温度依存性に、エミッタフォロワ７５中のｎｐｎトランジスタｘｑｂ３１，ｘｑｂ４１に内蔵されたベース−エミッタ間ダイオードの電位降下量の温度依存性を加えた大きな量の温度依存性が生じる。このような温度依存性は、高温時にＡＯＣ帰還アンプ７の出力電位を大幅に上昇させる影響を与えてしまう。
Here, the positive phase output terminal ONT of the
そこで、本実施の形態では、信号損失は若干大きくなるものの、ＡＯＣ帰還アンプ７の出力電位が高温時に大幅に上昇しないことを優先し、抵抗ｒｂｃｓ５１，ｒｂｃｓ５２，ｒｂｃｓ６１，ｒｂｃｓ６２を用いてエミッタフォロワでの電位降下を実施している。これにより、エミッタフォロワ７５によるＡＯＣ帰還アンプ７の出力電位上昇効果は、エミッタフォロワ７５中のｎｐｎトランジスタｘｑｂ３１，ｘｑｂ４１に内蔵されたベース−エミッタ間ダイオードの電位降下量の温度依存性程度まで抑えることができる。
Therefore, in the present embodiment, although the signal loss is slightly increased, priority is given to the fact that the output potential of the
この抵抗による電位降下を利用したエミッタフォロワ７５と、前述した補償回路７３による差動アンプ７２の出力電位の温度依存性制御とを複合して用いることで、ＡＯＣ帰還アンプ７の出力電位の温度依存性は、低温時と比べて高温時に低下する特性を得る。すなわち、本実施の形態では、高温時に、差動アンプ７２の出力電位が低下する量が、エミッタフォロワ７５の出力電位が上昇する量よりも多くなっている。
By combining the
電源電圧依存性については、エミッタフォロワ７５がＡＯＣ帰還アンプ７の出力電位を変化させる影響は無視しうるほどであり、前述の補償回路７３によって差動アンプ７２の出力電位が電源電圧変動に対してほぼ一定となるように制御されている。よって、ＡＯＣ帰還アンプ７の出力電位の電源電圧依存性は小さく抑えられている。
Regarding the power supply voltage dependency, the influence that the
以上のように、ＡＯＣ帰還アンプ７の温度・電源電圧依存性を抑えることにより、後述するように、ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流の温度・電源電圧依存性を大幅に低減することができ、結果として、差動型トランスインピーダンス増幅器に入力される差動入力電流信号のＤＣオフセット電圧の温度・電源電圧依存性も低減される。
As described above, by suppressing the temperature / power supply voltage dependency of the
次に、ＤＣオフセット電流引き抜き回路８，９の構成詳細について説明する。ＤＣオフセット電流引き抜き回路８は、ベースがＡＯＣ帰還アンプ７の正相出力端子ＯＮＴに接続され、コレクタが図１の差動型トランスインピーダンス増幅器の正相入力端子ＩＴに接続されたｎｐｎトランジスタｘｑ１と、一端がトランジスタｘｑ１のエミッタに接続され、他端が接地された抵抗ｒ１とから構成される。ＤＣオフセット電流引き抜き回路９は、ベースがＡＯＣ帰還アンプ７の逆相出力端子ＯＮＣに接続され、コレクタが差動型トランスインピーダンス増幅器の逆相入力端子ＩＣに接続されたｎｐｎトランジスタｘｑ２と、一端がトランジスタｘｑ２のエミッタに接続され、他端が接地された抵抗ｒ２とから構成される。
Next, the configuration details of the DC offset
ＤＣオフセット電流引き抜き回路８，９は、その入力端子であるｎｐｎトランジスタｘｑ１，ｘｑ２のベースの電位が上昇すると駆動電流量が増加し、入力端子ＩＴ，ＩＣから引き抜く電流量が増える。
本実施の形態において、入力端子ＩＴ，ＩＣに入力される入力電流信号のＤＣオフセット成分が消去されるメカニズムは第１の実施の形態と同じである。すなわち、入力電流信号にＤＣオフセット成分が存在する場合、そのオフセット量に応じた差動電圧がＴＩＡコア回路１とＶＧＡ−Ａ２とＶＧＡ−Ｂ３とＯＢＦ４とＡＯＣ帰還アンプ７とを経て生成されてＤＣオフセット電流引き抜き回路８，９を駆動し、入力電流信号のＤＣオフセット成分がＤＣオフセット電流引き抜き回路８，９に吸収される。
In the DC offset
In the present embodiment, the mechanism by which the DC offset component of the input current signal input to the input terminals IT and IC is eliminated is the same as that in the first embodiment. That is, when a DC offset component exists in the input current signal, a differential voltage corresponding to the offset amount is generated through the
ここで、入力端子ＩＴ，ＩＣへ流入する電流量が等量、すなわちＤＣオフセット成分が存在しないときに、ＤＣオフセット電流引き抜き回路８，９に流れている電流量について考える。このＤＣオフセット成分が存在しないときにＤＣオフセット電流引き抜き回路８，９に流れる電流をスタンバイ電流と命名する。本実施の形態では、このスタンバイ電流の温度・電源電圧依存性が小さく抑えられており、結果として入力端子ＩＴとＩＣ間のオフセット電圧が小さく抑えられている。
Here, the amount of current flowing into the input terminals IT and IC is equal, that is, the amount of current flowing through the DC offset
この様子を明確に示すため、比較例として、スタンバイ電流の温度・電源電圧依存性が大きくなる図３のＡＯＣ帰還アンプを用いた場合も同時に考える。図３のＡＯＣ帰還アンプの構成は、図２に示した本実施の形態のＡＯＣ帰還アンプ７の構成と類似しているが、以下の点が異なる。第１の相違点は、第２の実施の形態の抵抗ｒｂｃｓ２，ｒｂｃｓ３，ｒｂｃｓ４及びｎｐｎトランジスタｘｑｂ３からなる補償回路７３が付加されていない点である。第２の相違点は、ＡＯＣ帰還アンプ７の出力端子ＯＮＴ，ＯＮＣを、第２の実施の形態のように抵抗ｒｂｃｓ５１，ｒｂｃｓ５２，ｒｂｃｓ６１，ｒｂｃｓ６２を介してでなく、ダイオードとして機能するｎｐｎトランジスタｘｑｂ３２，ｘｑｂ４２を介して取り出している点である。これらの相違点は、第２の実施の形態におけるＡＯＣ帰還アンプ７の特徴を打ち消していることになる。
In order to clearly show this state, as a comparative example, the case where the AOC feedback amplifier of FIG. 3 in which the dependence of the standby current on the temperature and the power supply voltage is increased is considered. The configuration of the AOC feedback amplifier of FIG. 3 is similar to the configuration of the
図４に本実施の形態のＤＣオフセット電流引き抜き回路８，９のスタンバイ電流の温度・電源電圧依存性を示す。また、比較のため、本実施の形態のＡＯＣ帰還アンプ７の代わりに図３のＡＯＣ帰還アンプを用いた場合のＤＣオフセット電流引き抜き回路８，９のスタンバイ電流の温度・電源電圧依存性を図５に示す。図４、図５を比較して分かるように、本実施の形態のＤＣオフセット電流引き抜き回路８，９のスタンバイ電流は、ＤＣオフセット電流引き抜き回路８，９への入力電位の温度・電源電圧補償を積極的に行っていることにより、温度・電源電圧補償を施していない場合のスタンバイ電流と比べて温度・電源電圧に対する変動量が大幅に減っている。
FIG. 4 shows the temperature / power supply voltage dependence of the standby current of the DC offset
ＤＣオフセット電流引き抜き回路８，９への入力電位、すなわちＡＯＣ帰還アンプ７の出力電位の温度・電源電圧補償の様子については、ＡＯＣ帰還アンプ７の詳細動作に関する説明で述べたとおりである。すなわち、ＤＣオフセット電流引き抜き回路８，９への入力電位は高温時に低下するような温度依存性を有しており、ＤＣオフセット電流引き抜き回路８，９への入力電位の電源電圧依存性については極力抑えられるようにＡＯＣ帰還アンプ７が構成されている。
The state of temperature / power supply voltage compensation of the input potential to the DC offset
ＤＣオフセット電流引き抜き回路８，９中のｎｐｎトランジスタｘｑ１，ｘｑ２の駆動電流は、同じベース電位に対しては、温度が上昇したときに増加する。よって、本実施の形態では、温度上昇とともにトランジスタｘｑ１，ｘｑ２のベース電位を低下させ、スタンバイ電流の温度依存性を抑圧している。また、電源電圧が変化しても、本実施の形態ではトランジスタｘｑ１，ｘｑ２のベース電位の変動は十分に抑えられており、ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流の電源依存性も抑えることができる。
The drive currents of the npn transistors xq1 and xq2 in the DC offset
図６に本実施の形態の差動入力端子ＩＴとＩＣ間の電圧オフセットの温度・電源電圧依存性を示す。また図７には、本実施の形態のＡＯＣ帰還アンプ７の代わりに図３のＡＯＣ帰還アンプを用いた場合の差動入力端子ＩＴとＩＣ間の電圧オフセットの温度・電源電圧依存性を示す。図６、図７の例では、入力端子ＩＴへの入力ＤＣ電流を１．７５ｍＡ、入力端子ＩＣへの入力ＤＣ電流を１．５９ｍＡとしている。ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流の温度・電源電圧依存性が小さい本実施の形態では、最大の入力オフセット量は４ｍＶ以下である。これに対して、スタンバイ電流の温度・電源電圧依存性が大きい図３の回路を用いた場合には、１０ｍＶ程度まで入力オフセット量が増える。
FIG. 6 shows the temperature / power supply voltage dependence of the voltage offset between the differential input terminal IT and the IC of the present embodiment. FIG. 7 shows the temperature / power supply voltage dependency of the voltage offset between the differential input terminal IT and the IC when the AOC feedback amplifier of FIG. 3 is used instead of the
図６、図７に示すように、入力オフセットは低温・低電源電圧時に増大し、ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流は低温・低電源電圧時に小さくなる。特に図３の回路を用いた場合にはスタンバイ電流がｎＡオーダまで低減してしまっている。
ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流が小さいと、μＡオーダ（図６、図７のシミュレーションでは１６０μＡ）のオフセット電流を消去しきれず、差動入力端子ＩＴとＩＣ間の電圧オフセットが増大してしまう。よって、スタンバイ電流が極端に小さくなる温度・電源電圧領域が存在する図３の回路を用いた場合には、入力オフセットが大きく残る。一方、本実施の形態では、ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流は想定される温度・電源電圧領域でμＡオーダであり、入力オフセットを小さく抑えることができる。
As shown in FIGS. 6 and 7, the input offset increases at a low temperature and a low power supply voltage, and the standby current of the DC offset
If the standby current of the DC offset
一方で、過度にスタンバイ電流を増やしすぎると、ＴＩＡコア回路１の動作点を所望の位置から外してしまう。そこで、ＤＣオフセット電流引き抜き回路８，９のスタンバイ電流は可能な限りμＡオーダ程度で一定であることが望ましい。図２に示した本実施の形態の回路によれば、ＡＯＣ帰還アンプ７に補償回路７３を設けたことで、μＡオーダで一定のスタンバイ電流を実現することができる。
以上のように、本実施の形態によれば、温度や電源電圧が変動しても入力オフセットを十分に抑圧することができ、主信号系の性能を阻害しないＡＯＣを実現することができる。
On the other hand, if the standby current is excessively increased, the operating point of the
As described above, according to the present embodiment, the input offset can be sufficiently suppressed even when the temperature and the power supply voltage fluctuate, and an AOC that does not hinder the performance of the main signal system can be realized.
本実施の形態の効果の証左として、図８に本実施の形態のＡＯＣを用いた差動型トランスインピーダンス増幅器の等価入力雑音電流密度の周波数依存性を示し、図９に本実施の形態のＡＯＣを用いた差動型トランスインピーダンス増幅器の１ＧＨｚ全高調波歪（Total Harmonic Distortion：ＴＨＤ）の温度・電源電圧依存性を示す。図８、図９の例では、入力端子ＩＴへの入力ＤＣ電流を１．７５ｍＡ、入力端子ＩＣへの入力ＤＣ電流を１．５９ｍＡとし、入力電流のＲＦ成分を３６０μＡｐｐとしている。 As a proof of the effect of this embodiment, FIG. 8 shows the frequency dependence of the equivalent input noise current density of the differential transimpedance amplifier using the AOC of this embodiment, and FIG. 9 shows the AOC of this embodiment. 1 shows the dependence of 1 GHz total harmonic distortion (THD) on the temperature and the power supply voltage of a differential transimpedance amplifier using a HF. 8 and 9, the input DC current to the input terminal IT is 1.75 mA, the input DC current to the input terminal IC is 1.59 mA, and the RF component of the input current is 360 μApp.
図８の等価入力雑音電流密度は、１〜２２ＧＨｚの平均値が２８ｐＡ／√Ｈｚと、２０ＧＨｚ超帯域のトランスインピーダンスアンプとしてはトップクラスの性能が得られている。等価入力雑音電流密度の性能の比較対象となるＩＣは、文献「Hai Tran，Florin Pera，Douglas S. McPherson，Dorin Viorel，and Sorin P.Voinigescu，“Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK Photoreceiver”，6-k 43-Gb/s Differential Transimpedance-Limiting Amplifier With Auto-Zero Feedback and High Dynamic Range，IEEE Journal of Solid-State Circuits，vol.39，no.10，pp.1680-1689，2004」に記載のトランスインピーダンス増幅器である。この文献に記載されたトランスインピーダンス増幅器は、本実施の形態のシミュレーションで用いた同じ半導体プロセス（ＩｎＰ ＨＢＴ）を用いており、その帯域は３８ＧＨｚ、等価入力雑音電流密度は１〜２２ＧＨｚの平均値で２５ｐＡ／√Ｈｚ程度と読み取れる。
また、本実施の形態では、図９に示すように１ＧＨｚ全高調波歪についても、温度・電源電圧変動下で１％以下と十分に低い値が得られている。
The equivalent input noise current density in FIG. 8 has an average value of 1 to 22 GHz of 28 pA / √Hz, and a top-class performance is obtained as a transimpedance amplifier in a band exceeding 20 GHz. The ICs for which the performance of equivalent input noise current density is compared are described in the literature “Hai Tran, Florin Pera, Douglas S. McPherson, Dorin Viorel, and Sorin P. Voinigescu,“ Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier. IC for 43-Gbit / s DQPSK Photoreceiver ”, 6-k 43-Gb / s Differential Transimpedance-Limiting Amplifier With Auto-Zero Feedback and High Dynamic Range, IEEE Journal of Solid-State Circuits, vol.39, no.10, pp.1680-1689, 2004 ”. The transimpedance amplifier described in this document uses the same semiconductor process (InP HBT) used in the simulation of the present embodiment, the band is 38 GHz, and the equivalent input noise current density is an average value of 1 to 22 GHz. It can be read as about 25 pA / √Hz.
In the present embodiment, as shown in FIG. 9, the 1 GHz total harmonic distortion has a sufficiently low value of 1% or less under temperature and power supply voltage fluctuations.
本発明は、差動型トランスインピーダンス増幅器において差動信号のＤＣオフセットを消去する技術に適用することができる。 The present invention can be applied to a technique for eliminating a DC offset of a differential signal in a differential transimpedance amplifier.
１…トランスインピーダンスコア回路、２，３…差動利得可変アンプ、４…出力バッファ、５…自動利得制御回路、６…セレクタ、７…自動オフセット消去用帰還アンプ、８…ＤＣオフセット電流引き抜き回路、７０，７４…ローパスフィルタ、７１，７５…エミッタフォロワ、７２…差動アンプ、７３…補償回路、ｘｑａ１１，ｘｑａ２１，ｘｑｂ１，ｘｑｂ２，ｘｑｂ３，ｘｑｂ３１，ｘｑｂ４１，ｘｑ１，ｘｑ２…トランジスタ、ｒａ１１，ｒａ１２，ｒａ２１，ｒａ２２，ｒａ３１，ｒａ４１，ｒｂｌ１，ｒｂｌ２，ｒｂｃｓ１，ｒｆｌ１２，ｒｆｌ２２，ｒｂｃｓ２，ｒｂｃｓ３，ｒｂｃｓ４，ｒｆｌ３１，ｒｆｌ４１，ｒｆｌ３２，ｒｂｃｓ５１，ｒｂｃｓ５２，ｒｆｌ４２，ｒｂｃｓ６１，ｒｂｃｓ６２，ｒ１，ｒ２…抵抗、ｃａ１，ｃａ２，ｃｆ１１，ｃｆ１２，ｃｄ１，ｃｄ２，Ｃｅｘ１，Ｃｅｘ２…容量。
DESCRIPTION OF
Claims (8)
前記主信号系で増幅された差動信号を増幅する帰還アンプと、
この帰還アンプから出力される差動信号に応じた電流を、前記差動入力電流信号が入力される主信号系の差動入力端子から引き抜く電流引き抜き回路とを備えることを特徴とする自動オフセット消去回路。 In an automatic offset erasing circuit for erasing a DC offset current of a main signal system including at least a differential transimpedance core circuit that amplifies a differential input current signal and simultaneously converts it into a voltage signal,
A feedback amplifier for amplifying the differential signal amplified in the main signal system;
A current drawing circuit for drawing a current corresponding to a differential signal output from the feedback amplifier from a differential input terminal of a main signal system to which the differential input current signal is input; circuit.
前記帰還アンプは、
前記主信号系で増幅された差動信号を低域ろ波する第１のローパスフィルタと、
この第１のローパスフィルタの差動出力信号を入力とする第１のエミッタフォロワと、
この第１のエミッタフォロワの差動出力信号を入力とする差動アンプと、
この差動アンプで増幅された差動出力信号を低域ろ波する第２のローパスフィルタと、
入力が前記第２のローパスフィルタの出力端子に接続され、出力が帰還アンプの出力端子に接続された第２のエミッタフォロワと、
温度変動あるいは電源電圧変動による前記差動アンプの出力電位の変動を補償する補償回路とから構成され、
前記第２のエミッタフォロワは、このエミッタフォロワを構成するトランジスタのエミッタが抵抗を介して前記帰還アンプの出力端子と接続されることを特徴とする自動オフセット消去回路。 The automatic offset elimination circuit according to claim 1,
The feedback amplifier is
A first low-pass filter for low-pass filtering the differential signal amplified in the main signal system;
A first emitter follower that receives the differential output signal of the first low-pass filter;
A differential amplifier that receives the differential output signal of the first emitter follower;
A second low-pass filter for low-pass filtering the differential output signal amplified by the differential amplifier;
A second emitter follower having an input connected to the output terminal of the second low pass filter and an output connected to the output terminal of the feedback amplifier;
A compensation circuit that compensates for fluctuations in the output potential of the differential amplifier due to temperature fluctuations or power supply voltage fluctuations;
The second emitter follower is an automatic offset canceling circuit, wherein an emitter of a transistor constituting the emitter follower is connected to an output terminal of the feedback amplifier via a resistor.
前記補償回路は、
コレクタが前記差動アンプを構成するトランジスタのエミッタに接続された補償回路用トランジスタと、
一端が前記補償回路用トランジスタのエミッタに接続され、他端が接地された補償回路用エミッタ抵抗と、
一端に電源電圧が供給され、他端が前記補償回路用トランジスタのベースに接続された第１の分圧抵抗と、
一端が前記補償回路用トランジスタのベースに接続され、他端が接地された第２の分圧抵抗とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset elimination circuit according to claim 2,
The compensation circuit includes:
A compensation circuit transistor having a collector connected to an emitter of a transistor constituting the differential amplifier;
One end of the compensation circuit emitter resistor connected to the emitter of the compensation circuit transistor and the other end grounded;
A first voltage dividing resistor having one end supplied with a power supply voltage and the other end connected to a base of the compensation circuit transistor;
2. An automatic offset canceling circuit comprising: a second voltage dividing resistor having one end connected to the base of the compensation circuit transistor and the other end grounded.
前記第２のエミッタフォロワは、
一端が前記第２のローパスフィルタの正相出力端子に接続された正相出力側の入力抵抗と、
ベースが前記正相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される正相出力側のトランジスタと、
一端が前記正相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの正相出力端子に接続された正相出力側の第１のエミッタ抵抗と、
一端が前記帰還アンプの正相出力端子に接続され、他端が接地された正相出力側の第２のエミッタ抵抗と、
一端が前記第２のローパスフィルタの逆相出力端子に接続された逆相出力側の入力抵抗と、
ベースが前記逆相出力側の入力抵抗の他端に接続され、コレクタに電源電圧が供給される逆相出力側のトランジスタと、
一端が前記逆相出力側のトランジスタのエミッタに接続され、他端が前記帰還アンプの逆相出力端子に接続された逆相出力側の第１のエミッタ抵抗と、
一端が前記帰還アンプの逆相出力端子に接続され、他端が接地された逆相出力側の第２のエミッタ抵抗とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset elimination circuit according to claim 2 or 3,
The second emitter follower is:
An input resistance on the positive phase output side, one end of which is connected to the positive phase output terminal of the second low-pass filter;
A base is connected to the other end of the input resistor on the positive phase output side, and a power source voltage is supplied to the collector; a transistor on the positive phase output side;
A first emitter resistor on the positive phase output side having one end connected to the emitter of the positive phase output side transistor and the other end connected to the positive phase output terminal of the feedback amplifier;
A second emitter resistor on the positive phase output side having one end connected to the positive phase output terminal of the feedback amplifier and the other end grounded;
An input resistance on the negative phase output side, one end of which is connected to the negative phase output terminal of the second low-pass filter;
A base is connected to the other end of the input resistor on the negative-phase output side, and a power-supply voltage is supplied to the collector; a transistor on the negative-phase output side;
A first emitter resistor on the negative phase output side having one end connected to the emitter of the negative phase output side transistor and the other end connected to the negative phase output terminal of the feedback amplifier;
2. An automatic offset canceling circuit comprising: a second emitter resistor on a negative phase output side having one end connected to the negative phase output terminal of the feedback amplifier and the other end grounded.
前記差動アンプは、
ベースが前記第１のエミッタフォロワの正相出力端子に接続され、コレクタが差動アンプの逆相出力端子に接続された差動アンプ用の第１のトランジスタと、
ベースが前記第１のエミッタフォロワの逆相出力端子に接続され、コレクタが差動アンプの正相出力端子に接続された差動アンプ用の第２のトランジスタと、
一端に電源電圧が供給され、他端が前記差動アンプ用の第２のトランジスタのコレクタに接続された差動アンプ用の第１のコレクタ抵抗と、
一端に電源電圧が供給され、他端が前記差動アンプ用の第１のトランジスタのコレクタに接続された差動アンプ用の第２のコレクタ抵抗と、
一端が前記差動アンプ用の第１、第２のトランジスタのエミッタに接続され、他端が接地された差動アンプ用のエミッタ抵抗と、
一端が前記差動アンプ用の第１のトランジスタのベースに接続された位相補償用の第１の抵抗と、
一端が前記差動アンプ用の第２のトランジスタのベースに接続された位相補償用の第２の抵抗と、
一端が前記位相補償用の第１の抵抗の他端に接続され、他端が前記差動アンプ用の第１のトランジスタのコレクタに接続された位相補償用の第１の容量と、
一端が前記位相補償用の第２の抵抗の他端に接続され、他端が前記差動アンプ用の第２のトランジスタのコレクタに接続された位相補償用の第２の容量とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset elimination circuit according to any one of claims 2 to 4,
The differential amplifier is
A first transistor for a differential amplifier having a base connected to the positive phase output terminal of the first emitter follower and a collector connected to the negative phase output terminal of the differential amplifier;
A second transistor for a differential amplifier having a base connected to a negative phase output terminal of the first emitter follower and a collector connected to a positive phase output terminal of the differential amplifier;
A first collector resistor for the differential amplifier, the power supply voltage being supplied to one end and the other end connected to the collector of the second transistor for the differential amplifier;
A second collector resistor for the differential amplifier, the power supply voltage being supplied to one end and the other end connected to the collector of the first transistor for the differential amplifier;
An emitter resistor for a differential amplifier having one end connected to the emitters of the first and second transistors for the differential amplifier and the other end grounded;
A first resistor for phase compensation having one end connected to the base of the first transistor for the differential amplifier;
A second resistor for phase compensation having one end connected to the base of the second transistor for the differential amplifier;
A first capacitor for phase compensation having one end connected to the other end of the first resistor for phase compensation and the other end connected to the collector of the first transistor for differential amplifier;
One end is connected to the other end of the second resistor for phase compensation, and the other end is composed of a second capacitor for phase compensation connected to the collector of the second transistor for differential amplifier. An automatic offset elimination circuit characterized by that.
前記第１のローパスフィルタは、
一端が前記帰還アンプの正相入力端子に接続され、他端が第１のローパスフィルタの正相出力端子に接続された正相入力側の第１の抵抗と、
一端が前記帰還アンプの逆相入力端子に接続され、他端が第１のローパスフィルタの逆相出力端子に接続された逆相入力側の第１の抵抗と、
一端が前記正相入力側の第１の抵抗の他端に接続された正相入力側の第２の抵抗と、
一端が前記逆相入力側の第１の抵抗の他端に接続された逆相入力側の第２の抵抗と、
一端が前記正相入力側の第２の抵抗の他端に接続され、他端が接地された正相入力側の容量と、
一端が前記逆相入力側の第２の抵抗の他端に接続され、他端が接地された逆相入力側の容量とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset erasure circuit according to any one of claims 2 to 5,
The first low-pass filter is
A first resistor on the positive phase input side having one end connected to the positive phase input terminal of the feedback amplifier and the other end connected to the positive phase output terminal of the first low-pass filter;
A first resistor on the negative phase input side having one end connected to the negative phase input terminal of the feedback amplifier and the other end connected to the negative phase output terminal of the first low-pass filter;
A second resistor on the positive phase input side having one end connected to the other end of the first resistor on the positive phase input side;
A second resistor on the negative phase input side having one end connected to the other end of the first resistor on the negative phase input side;
A capacitor on the positive phase input side having one end connected to the other end of the second resistor on the positive phase input side and the other end grounded;
An automatic offset canceling circuit comprising: a negative phase input side capacitor having one end connected to the other end of the second resistor on the negative phase input side and the other end grounded.
前記第２のローパスフィルタは、
一端が前記差動アンプの正相出力端子に接続され、他端が第２のローパスフィルタの正相出力端子に接続された正相出力側の第１の抵抗と、
一端が前記差動アンプの逆相出力端子に接続され、他端が第２のローパスフィルタの逆相出力端子に接続された逆相出力側の第１の抵抗と、
一端が前記正相出力側の第１の抵抗の他端に接続され、他端が接地された正相出力側の容量と、
一端が前記逆相出力側の第１の抵抗の他端に接続され、他端が接地された逆相出力側の容量とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset elimination circuit according to any one of claims 2 to 6,
The second low-pass filter is
A first resistor on the positive phase output side having one end connected to the positive phase output terminal of the differential amplifier and the other end connected to the positive phase output terminal of the second low-pass filter;
A first resistor on the negative phase output side having one end connected to the negative phase output terminal of the differential amplifier and the other end connected to the negative phase output terminal of the second low-pass filter;
A positive-phase output-side capacitor having one end connected to the other end of the first resistor on the positive-phase output side and the other end grounded;
An automatic offset canceling circuit comprising: a negative phase output side capacitor having one end connected to the other end of the first resistor on the negative phase output side and the other end grounded.
前記電流引き抜き回路は、
ベースが前記帰還アンプの正相出力端子に接続され、コレクタが前記主信号系の正相入力端子に接続された正相電流引き抜き側のトランジスタと、
ベースが前記帰還アンプの逆相出力端子に接続され、コレクタが前記主信号系の逆相入力端子に接続された逆相電流引き抜き側のトランジスタと、
一端が前記正相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された正相電流引き抜き側のエミッタ抵抗と、
一端が前記逆相電流引き抜き側のトランジスタのエミッタに接続され、他端が接地された逆相電流引き抜き側のエミッタ抵抗とから構成されることを特徴とする自動オフセット消去回路。 The automatic offset erasing circuit according to any one of claims 1 to 7,
The current extraction circuit is:
A positive-phase current extraction side transistor having a base connected to the positive-phase output terminal of the feedback amplifier and a collector connected to the positive-phase input terminal of the main signal system;
A transistor on the negative phase current extraction side, the base is connected to the negative phase output terminal of the feedback amplifier, and the collector is connected to the negative phase input terminal of the main signal system;
One end of the positive phase current extraction side transistor connected to the emitter of the positive phase current extraction side of the transistor, and the other end of the positive phase current extraction side emitter resistance,
2. An automatic offset canceling circuit comprising: an emitter resistor connected to an emitter of a negative phase current extraction side, one end connected to the emitter of the negative phase current extraction side transistor, and the other end grounded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012187332A JP5628871B2 (en) | 2012-08-28 | 2012-08-28 | Automatic offset erase circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012187332A JP5628871B2 (en) | 2012-08-28 | 2012-08-28 | Automatic offset erase circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014045402A true JP2014045402A (en) | 2014-03-13 |
| JP5628871B2 JP5628871B2 (en) | 2014-11-19 |
Family
ID=50396370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012187332A Active JP5628871B2 (en) | 2012-08-28 | 2012-08-28 | Automatic offset erase circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5628871B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152776A (en) * | 2016-02-22 | 2017-08-31 | 技術研究組合光電子融合基盤技術研究所 | Light receiving circuit |
| CN109274341A (en) * | 2018-08-19 | 2019-01-25 | 天津大学 | Fully differential transimpedance amplifier based on standard CMOS process visible light communication |
| JP2020005124A (en) * | 2018-06-28 | 2020-01-09 | 住友電気工業株式会社 | Tranceimpedance amplifier |
| CN110677130A (en) * | 2018-07-03 | 2020-01-10 | 艾普凌科有限公司 | Differential amplifier circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101869887B1 (en) | 2016-12-30 | 2018-06-25 | 주식회사 포인투테크놀로지 | Circuit for correcting the output mismatch in trans-impedance amplifier |
-
2012
- 2012-08-28 JP JP2012187332A patent/JP5628871B2/en active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017152776A (en) * | 2016-02-22 | 2017-08-31 | 技術研究組合光電子融合基盤技術研究所 | Light receiving circuit |
| JP2020005124A (en) * | 2018-06-28 | 2020-01-09 | 住友電気工業株式会社 | Tranceimpedance amplifier |
| JP7115065B2 (en) | 2018-06-28 | 2022-08-09 | 住友電気工業株式会社 | transimpedance amplifier |
| CN110677130A (en) * | 2018-07-03 | 2020-01-10 | 艾普凌科有限公司 | Differential amplifier circuit |
| JP2020010088A (en) * | 2018-07-03 | 2020-01-16 | エイブリック株式会社 | Differential amplifier circuit |
| CN109274341A (en) * | 2018-08-19 | 2019-01-25 | 天津大学 | Fully differential transimpedance amplifier based on standard CMOS process visible light communication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5628871B2 (en) | 2014-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4927664B2 (en) | Preamplifier circuit | |
| JP5628871B2 (en) | Automatic offset erase circuit | |
| JP5906818B2 (en) | Differential amplifier circuit and optical receiver | |
| US8766728B2 (en) | Trans-impedance amplifier with enhanced dynamic range but invariable input impedance | |
| US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
| CN103036517A (en) | Data bit (dB) linear variable gain amplifier | |
| US20120281991A1 (en) | Optical receiver compensating input offset | |
| Wu et al. | A 1V 4.2 mW fully integrated 2.5 Gb/s CMOS limiting amplifier using folded active inductors | |
| US6639473B1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
| KR100984079B1 (en) | Cascode configured amplifier | |
| US20190173588A1 (en) | Dc current cancellation scheme for an optical receiver | |
| US7355471B2 (en) | Circuit for DC offset cancellation | |
| JP5176917B2 (en) | Preamplifier | |
| JP2009165100A5 (en) | ||
| US20130278338A1 (en) | Trans-impedance amplifier for high speed optical-electrical interfaces | |
| JP2014116851A (en) | Amplifier and optical receiver | |
| US8981853B2 (en) | Trans-impedance amplifier for high speed optical-electrical interfaces | |
| CN110557098A (en) | positive feedback transimpedance amplification circuit and adjustment method | |
| Escid et al. | Bandwidth enhancement for 0.18 µm CMOS transimpedance amplifier circuit | |
| CN113572434B (en) | Transimpedance amplifier and optical receiving module | |
| Miral et al. | A 17 mW 33 dBm IB-OIP3 0.5-1.5 GHz bandwidth TIA based on an inductor-stabilized OTA | |
| CN204559585U (en) | Be applied to the phase splitter that photoreceiver front-end TIA is with RSSI | |
| US9543906B2 (en) | Optical receiver to enhance dynamic range thereof | |
| Lee et al. | An inductorless 6-GHz variable gain differential transimpedance amplifier in 0.18-μm SiGe BiCMOS | |
| Takano et al. | 14.4 mW 10Gbps CMOS limiting amplifier with local DC offset cancellers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141002 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5628871 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |