JP5906818B2 - 差動増幅回路および光受信装置 - Google Patents

差動増幅回路および光受信装置 Download PDF

Info

Publication number
JP5906818B2
JP5906818B2 JP2012046999A JP2012046999A JP5906818B2 JP 5906818 B2 JP5906818 B2 JP 5906818B2 JP 2012046999 A JP2012046999 A JP 2012046999A JP 2012046999 A JP2012046999 A JP 2012046999A JP 5906818 B2 JP5906818 B2 JP 5906818B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
differential
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012046999A
Other languages
English (en)
Other versions
JP2013183359A (ja
Inventor
啓二 田中
啓二 田中
昭宏 本
昭宏 本
良之 杉本
良之 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012046999A priority Critical patent/JP5906818B2/ja
Priority to US13/778,320 priority patent/US8941440B2/en
Publication of JP2013183359A publication Critical patent/JP2013183359A/ja
Application granted granted Critical
Publication of JP5906818B2 publication Critical patent/JP5906818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
    • H03F3/45551—Measuring at the input circuit of the differential amplifier
    • H03F3/45556—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、差動増幅回路および光受信装置に関するものである。
光通信において使用される光受信モジュールでは、入力される入力信号を差増増幅する差動増幅回路が用いられる。この差動増幅回路を用いた構成としては、下記特許文献１〜３に記載のものがある。
下記の特許文献１には、カップリングコンデンサを介して入力される入力信号を差動増幅する差動増幅部を備える半導体差動増幅器であって、差動増幅部から出力される差動出力信号より所定の低域カットオフ周波数以下の電圧を検出する低域通過フィルタと、その低域通過フィルタから出力される電圧に応じて差動増幅部の入力直流バイアスを調整するバイアス調整回路とを有するオフセット補償回路をさらに備える半導体差動増幅器が記載されている。
下記の特許文献２には、電流信号を電圧信号に変換する前置増幅回路であって、差動対で構成された増幅部を有する差動型増幅器と、電流信号が差動型増幅器に入力される前に、電流信号の一部をバイパス電流としてバイパスさせるバイパス回路と、を備える前置増幅回路が記載されている。このバイパス回路は、所定の大きさを越える電流信号があった場合、回路の飽和を防ぐために、電流信号の一部をバイパス電流としてバイパスさせる。また、差動型増幅器により、消費電流を一定に保ちつつ、大きい電流信号の入力があった場合に利得を下げ、回路の発振を防止する。
下記の特許文献３には、受光素子によって生成された電流信号が片側の入力端子に入力される差動増幅器と、差動増幅器のもう一方の入力端子に接続され差動増幅器の閾値電圧を発生させる閾値電圧発生器と、差動増幅器と閾値電圧発生器との間に接続され、２つ以上の異なった時定数をもつ多重フィルタ回路とを備える前置増幅器が記載されている。
特開平７−２４０６４０号公報 特開平１１−３４９５７１号公報 特開２０１０−１３６１６９号公報
ところで、光通信分野において広く用いられる差動増幅回路およびトランスインピーダンスアンプ（ＴＩＡ：Trans-impedance Amplifier）において、低域カットオフ周波数付近の低い周波数帯域（〜１００ｋＨｚ）で、数ｄＢ程度のピーキングが見られることが知られている。これは、これらの回路中に用いられているヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などのバイポーラトランジスタ（ＢＪＴ：Bipolar Junction Transistor）の自己発熱に起因する。このような利得の非平坦性は、回路の性能を損ない、信号伝送品質向上の妨げになる。
そこで本発明は、このような問題点を解決するためになされたものであって、周波数特性の非平坦性を低減する構造を有する差動増幅回路および光受信装置を提供することを目的とする。
上記課題を解決するため、本発明に係る差動増幅回路は、入力差動信号を増幅して、出力差動信号を出力する第１差動増幅部と、第１差動増幅部の差動利得の周波数特性を補償するための第１フィルタ回路と、を備え、第１差動増幅部は、自己発熱によって伝達特性が変化する第１トランジスタおよび第２トランジスタを有し、第１トランジスタは、入力差動信号の一方の信号が入力される第１端子を有し、第２トランジスタは、第１バイアス信号が入力される第２端子を有し、第１フィルタ回路は、入力差動信号の平均電圧値に基づいて第１バイアス信号を出力し、第１トランジスタおよび第２トランジスタは、第１周波数以下の周波数において、自己発熱によって伝達特性が変化し、第１フィルタ回路のカットオフ周波数は、第１周波数以下の周波数に設定される。
このような差動増幅回路によれば、第１周波数よりも低い周波数において、自己発熱により第１トランジスタおよび第２トランジスタの伝達特性は変化し、その利得が増加する。この第１トランジスタおよび第２トランジスタの利得の増加により、差動増幅回路の差動利得が増加する。このため、第１周波数よりも低い周波数において、差動増幅回路の差動利得が増加し、周波数特性の平坦性が損なわれて非平坦になる。一方、第１フィルタ回路により、低周波数帯域における差動利得が低減される。この第１フィルタ回路のカットオフ周波数が第１トランジスタおよび第２トランジスタの伝達特性の変化が生じる周波数に設定されることにより、第１トランジスタおよび第２トランジスタの自己発熱による差動利得の増加が抑制される。その結果、差動利得の周波数特性の非平坦性を低減することが可能となる。
第１差動増幅部は、第１定電流回路をさらに有してもよい。そして、第１トランジスタは、出力差動信号のうちの一方の信号を出力する第３端子と、第１定電流回路に接続される第４端子と、をさらに有してもよく、第２トランジスタは、出力差動信号のうちの他方の信号を出力する第５端子と、第３端子および第１定電流回路に接続される第６端子と、をさらに有してもよい。
差動増幅回路は、非反転入力端子と反転入力端子と出力端子とを有する増幅器をさらに備えてもよい。そして、非反転入力端子には、入力差動信号の平均電圧値が入力され、反転入力端子には、第１バイアス信号が入力され、出力端子からの出力信号は、第１フィルタを介して第２端子に第１バイアス信号として入力されてもよい。この場合、第１バイアス信号が増幅器の反転入力端子に入力される。このため、増幅器を負帰還制御することができる。
第１フィルタ回路は、可変抵抗器および可変コンデンサを含んでもよい。この場合、可変抵抗器を用いて第１フィルタ回路の抵抗値を調整可能とし、可変コンデンサを用いて第１フィルタ回路の容量値を調整可能とすることにより、第１フィルタ回路のカットオフ周波数を調整することが可能となる。このため、例えばウェハプロセスごとに第１フィルタ回路のカットオフ周波数を調整することができ、差動利得の周波数特性の非平坦性をさらに低減することが可能となる。
差動増幅回路は、入力差動信号を増幅して、出力差動信号を出力する第２差動増幅部と、第２差動増幅部の差動利得の周波数特性を補償するための第２フィルタ回路と、をさらに備えてもよい。そして、第２差動増幅部は、自己発熱によって伝達特性が変化する第３トランジスタおよび第４トランジスタを有してもよく、第３トランジスタは、第２バイアス信号が入力される第７端子を有し、第４トランジスタは、入力差動信号の他方の信号が入力される第８端子を有し、第２フィルタ回路は、入力差動信号の平均電圧値に基づいて第２バイアス信号を出力し、第３トランジスタおよび第４トランジスタは、第２周波数以下の周波数において、自己発熱によって伝達特性が変化し、第２フィルタ回路のカットオフ周波数は、第２周波数よりも低い周波数に設定されてもよい。この場合、第２周波数以下の周波数において、自己発熱により第３トランジスタおよび第４トランジスタの伝達特性は変化し、その利得が増加する。この第３トランジスタおよび第４トランジスタの利得の増加により、差動増幅回路の差動利得が増加する。このため、第２周波数よりも低い周波数において、差動増幅回路の差動利得が増加し、周波数特性の平坦性が損なわれて非平坦になる。一方、第２フィルタ回路により、低周波数帯域における差動利得が低減される。この第２フィルタ回路のカットオフ周波数が第３トランジスタおよび第４トランジスタの伝達特性の変化が生じる周波数に設定されることにより、第３トランジスタおよび第４トランジスタの自己発熱による差動利得の増加が抑制される。その結果、第１差動増幅部と第２差動増幅部とを備える差動増幅回路において、差動利得の周波数特性の非平坦性を低減することが可能となる。
第２差動増幅部は、第２定電流回路をさらに有してもよい。そして、第３トランジスタは、出力差動信号のうちの一方の信号を出力する第９端子と、第２定電流回路に接続される第１０端子と、をさらに有してもよく、第４トランジスタは、出力差動信号のうちの他方の信号を出力する第１１端子と、第１０端子および第２定電流回路に接続される第１２端子と、をさらに有してもよい。
差動増幅回路は、非反転入力端子と反転入力端子と出力端子とを有する増幅器をさらに備えてもよい。そして、非反転入力端子には、入力差動信号の平均電圧値が入力され、反転入力端子には、第１バイアス信号と第２バイアス信号との平均電圧値が入力され、出力端子からの出力信号は、第１フィルタを介して第２端子に第１バイアス信号として入力されるとともに、第２フィルタを介して第７端子に第２バイアス信号として入力されてもよい。この場合、第１バイアス信号と第２バイアス信号との平均電圧値が増幅器の反転入力端子に入力される。このため、増幅器を負帰還制御することができる。
第１フィルタ回路は、第１可変抵抗器および第１可変コンデンサを含んでもよく、第２フィルタ回路は、第２可変抵抗器および第２可変コンデンサを含んでもよい。この場合、この場合、第１可変抵抗器を用いて第１フィルタ回路の抵抗値を調整可能とし、第１可変コンデンサを用いて第１フィルタ回路の容量値を調整可能とすることにより、第１フィルタ回路のカットオフ周波数を調整することが可能となる。同様に、第２可変抵抗器を用いて第２フィルタ回路の抵抗値を調整可能とし、第２可変コンデンサを用いて第２フィルタ回路の容量値を調整可能とすることにより、第２フィルタ回路のカットオフ周波数を調整することが可能となる。このため、第１トランジスタおよび第２トランジスタのウェハプロセスと、第３トランジスタおよび第４トランジスタのウェハプロセスとが異なる場合に、第１フィルタ回路のカットオフ周波数および第２フィルタ回路のカットオフ周波数をそれぞれ個別に調整することができ、差動利得の周波数特性の非平坦性をさらに低減することが可能となる。
本発明に係る光受信装置は、光信号を受信し、光信号に応じて光電流を出力する受光素子と、光電流に基づいて第１電圧信号と第２電圧信号とを出力する差動ＴＩＡと、第１電圧信号と第２電圧信号とを入力し、出力差動信号を出力する上述の差動増幅回路と、を備える。
この光受信装置によれば、光信号を受信し、光信号に基づいて差動信号を生成する光受信回路（例えば、ＴＩＡとダミーＴＩＡとを有する擬似差動ＴＩＡを備える光受信回路）において、差動利得の周波数特性の非平坦性を低減することが可能となる。
本発明に係る他の光受信装置は、第１光信号を受信し、第１光信号に応じて第１光電流を出力する第１受光素子と、第１光信号と逆相の第２光信号を受信し、第２光信号に応じて第２光電流を出力する第２受光素子と、第１光電流および第２光電流に基づいて、出力差動信号を出力する上述の差動増幅回路と、を備える。
この光受信装置によれば、第１光信号と、第１光信号と逆相の第２光信号とを受信し、第１光信号および第２光信号に基づいて差動信号を生成する光受信回路において、差動利得の周波数特性の非平坦性を低減することが可能となる。
本発明によれば、差動利得の周波数特性の非平坦性を低減することができる。
第１実施形態に係る差動増幅回路の概略構成図である。 ヘテロ接合バイポーラトランジスタの周波数特性を示す図である。 ヘテロ接合バイポーラトランジスタのベース電位−コレクタ電流特性（以下、「Ｖｂ−Ｉｃ特性」という。）を示す図である。 図１の第１フィルタ回路の抵抗値および第２フィルタ回路の抵抗値が０Ωで、オペアンプの出力抵抗値が０Ωの場合の差動増幅回路の過渡動作を示す図である。 図１の第１フィルタ回路の抵抗値および第２フィルタ回路の抵抗値が有限値で、オペアンプの出力抵抗値が０Ωの場合の差動増幅回路の過渡動作を示す図である。 図１の差動増幅回路の周波数特性を示す図である。 （ａ）は図１の差動増幅回路の適用例を示す図、（ｂ）は図１の差動増幅回路の他の適用例を示す図である。 第２実施形態に係る差動増幅回路の概略構成図である。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。なお、図面の説明において同一又は相当要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る差動増幅回路の構成概略図である。図１に示されるように、差動増幅回路１は、差動信号を増幅する回路であって、第１差動増幅部２と、第２差動増幅部３と、イコライザ部４と、を備える。また、差動増幅回路１は、第１入力端子１ａと、第２入力端子１ｂと、第１出力端子１ｃと、第２出力端子１ｄと、を備える。この差動増幅回路１は、例えば光通信において使用される光受信モジュールに設けられる。差動増幅回路１では、光信号に基づいて生成された入力差動信号のうちの一方の信号である入力正相信号ＩＮＰが第１入力端子１ａに入力され、入力差動信号のうちの他方の信号である入力逆相信号ＩＮＮが第２入力端子１ｂに入力される。そして、差動増幅回路１は、入力差動信号ＩＮＰ，ＩＮＮを増幅し、増幅した差動信号を第１出力端子１ｃから出力差動信号のうちの一方の信号である出力正相信号ＯＵＴＰとして出力し、第２出力端子１ｄから出力差動信号のうちの他方の信号である出力逆相信号ＯＵＴＮとして出力する。
第１差動増幅部２は、入力正相信号ＩＮＰを入力し、出力差動信号ＯＵＴＰ，ＯＵＴＮを出力する部分であって、第１トランジスタ２１と、第２トランジスタ２２と、第１定電流回路２３と、第１負荷抵抗器２４と、第２負荷抵抗器２５と、を有する。
第１トランジスタ２１は、バイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第１トランジスタ２１のベース端子２１ｂ（第１端子）は、第１差動増幅部２の第１入力端子に相当し、第１入力端子１ａに接続されている。第１トランジスタ２１のコレクタ端子２１ｃ（第３端子）は、第２出力端子１ｄに接続されている。第１トランジスタ２１のエミッタ端子２１ｅ（第４端子）は、第１定電流回路２３に接続されている。
第２トランジスタ２２は、第１トランジスタ２１と差動対を成すバイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第２トランジスタ２２のベース端子２２ｂ（第２端子）は、第１差動増幅部２の第２入力端子に相当し、後述のイコライザ部４からの第１バイアス信号ＳＢ１を入力する。第２トランジスタ２２のコレクタ端子２２ｃ（第５端子）は、第１出力端子１ｃに接続されている。第２トランジスタ２２のエミッタ端子２２ｅ（第６端子）は、エミッタ端子２１ｅおよび第１定電流回路２３に接続されている。
第１定電流回路２３は、第１トランジスタ２１および第２トランジスタ２２に流れる電流の和を一定にするように第１トランジスタ２１および第２トランジスタ２２に電流を生成するための回路であって、その一端がエミッタ端子２１ｅおよびエミッタ端子２２ｅに接続され、他端が電位ＶＥＥに接続されている。なお、電位ＶＥＥは接地電位ＧＮＤを示し、以降の説明において、「電位ＶＥＥに接続される」ことを「接地される」という。このように、第１トランジスタ２１のエミッタ端子２１ｅと第２トランジスタ２２のエミッタ端子２２ｅとは、共通に接続され、第１定電流回路２３を介して接地されている。
第１負荷抵抗器２４の一端は、第２出力端子１ｄおよび第１トランジスタ２１のコレクタ端子２１ｃに接続され、第１負荷抵抗器２４の他端は、電源ＶＣＣに接続されている。第２負荷抵抗器２５の一端は、第１出力端子１ｃおよび第２トランジスタ２２のコレクタ端子２２ｃに接続され、第２負荷抵抗器２５の他端は、電源ＶＣＣに接続されている。第１負荷抵抗器２４の抵抗値および第２負荷抵抗器２５の抵抗値は、例えば１００Ω程度である。
第２差動増幅部３は、入力逆相信号ＩＮＮを入力し、出力差動信号ＯＵＴＰ，ＯＵＴＮを出力する部分であって、第３トランジスタ３１と、第４トランジスタ３２と、第２定電流回路３３と、第３負荷抵抗器３４と、第４負荷抵抗器３５と、を有する。
第３トランジスタ３１は、バイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第３トランジスタ３１のベース端子３１ｂ（第７端子）は、第２差動増幅部３の第１入力端子に相当し、イコライザ部４からの第２バイアス信号ＳＢ２を入力する。第３トランジスタ３１のコレクタ端子３１ｃ（第９端子）は、コレクタ端子２１ｃとともに第２出力端子１ｄに接続されている。第３トランジスタ３１のエミッタ端子３１ｅ（第１０端子）は、第２定電流回路３３に接続されている。
第４トランジスタ３２は、第３トランジスタ３１と差動対を成すバイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第４トランジスタ３２のベース端子３２ｂ（第８端子）は、第２差動増幅部３の第２入力端子に相当し、第２入力端子１ｂに接続されている。第４トランジスタ３２のコレクタ端子３２ｃ（第１１端子）は、コレクタ端子２２ｃとともに第１出力端子１ｃに接続されている。第４トランジスタ３２のエミッタ端子３２ｅ（第１２端子）は、エミッタ端子３１ｅおよび第２定電流回路３３に接続されている。
第２定電流回路３３は、第３トランジスタ３１および第４トランジスタ３２に流れる電流の和を一定にするように第３トランジスタ３１および第４トランジスタ３２に電流を生成するための回路であって、その一端がエミッタ端子３１ｅおよびエミッタ端子３２ｅに接続され、他端が接地されている。このように、第３トランジスタ３１のエミッタ端子３１ｅと第４トランジスタ３２のエミッタ端子３２ｅとは、共通に接続され、第２定電流回路３３を介して接地されている。なお、第３トランジスタ３１および第４トランジスタ３２に流れる電流の和は、第１トランジスタ２１および第２トランジスタ２２に流れる電流の和と同程度である。
第３負荷抵抗器３４の一端は、第２出力端子１ｄおよび第３トランジスタ３１のコレクタ端子３１ｃに接続され、第３負荷抵抗器３４の他端は、電源ＶＣＣに接続されている。第４負荷抵抗器３５の一端は、第１出力端子１ｃおよび第４トランジスタ３２のコレクタ端子３２ｃに接続され、第４負荷抵抗器３５の他端は、電源ＶＣＣに接続されている。第３負荷抵抗器３４の抵抗値および第４負荷抵抗器３５の抵抗値は、例えば１００Ω程度である。なお、差動増幅回路１では、第１負荷抵抗器２４と第３負荷抵抗器３４とを１つの抵抗器とし、第２負荷抵抗器２５と第４負荷抵抗器３５とを１つの抵抗器としている。すなわち、第１負荷抵抗器２４は第３負荷抵抗器３４としても機能し、第２負荷抵抗器２５は第４負荷抵抗器３５としても機能する。
ここで、ヘテロ接合バイポーラトランジスタの周波数特性について説明する。図２は、ヘテロ接合バイポーラトランジスタの周波数特性を示す図である。図２に示されるように、２０ＭＨｚ〜１ＧＨｚの高周波数帯域では、利得はほぼ一定である。しかし、１０ＭＨｚ以下の低周波数帯域では、周波数減少とともに利得が増大する。このように、ヘテロ接合バイポーラトランジスタは、高周波数帯域では平坦な周波数特性を示し、低周波数帯域では非平坦な周波数特性を示す。言い換えると、ヘテロ接合バイポーラトランジスタの周波数特性は、低周波数帯域において、平坦部よりも利得が高い非平坦部を有する。以下の説明において、周波数特性において周波数減少とともに利得が増大し始める周波数を利得上昇開始周波数という。
図３は、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性（伝達特性）を示す図である。曲線Ｓ１は、ヘテロ接合バイポーラトランジスタの温度がＴ℃である場合のＶｂ−Ｉｃ特性を示す。曲線Ｓ２は、ヘテロ接合バイポーラトランジスタの温度がＴ＋ΔＴ℃である場合のＶｂ−Ｉｃ特性を示す。曲線Ｓ３は、曲線Ｓ１と曲線Ｓ２の中間のＶｂ−Ｉｃ特性を示す。ヘテロ接合バイポーラトランジスタの自己発熱を考慮しない場合、デバイス温度はＴ℃で一定である。この場合、所定のバイアス電圧Ｖｏｐでヘテロ接合バイポーラトランジスタを駆動すると、そのＶｂ−Ｉｃ特性は曲線Ｓ１によって示される特性を示す。したがって、伝達コンダクタンスｇｍ（ｃ）（＝ｄＩｃ／ｄＶｂ）は、近似的に動作点における曲線Ｓ１の傾きで与えられる。
ヘテロ接合バイポーラトランジスタの自己発熱を考慮する場合、バイアス電圧Ｖｏｐから信号電圧の増加に伴って動作電流が増加し、デバイス温度がΔＴ℃上昇する。その結果、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性は、曲線Ｓ２によって示される特性を示す。この場合、伝達コンダクタンスｇｍ（ｌｆ）は、バイアス電圧Ｖｏｐに対応する曲線Ｓ１上の点と、バイアス電圧Ｖｏｐに信号電圧を加えた電圧に対応する曲線Ｓ２上の点とを結んだ直線の傾きで与えられる。そして、信号の周波数が大きくなるに従い、熱の増減が信号周波数に追随できなくなり、ヘテロ接合バイポーラトランジスタのＶｂ−Ｉｃ特性は、曲線Ｓ３によって示される特性を示す。そして、伝達コンダクタンスｇｍ（ｈｆ）は、曲線Ｓ３の傾きで与えられる。
この熱の増減が信号周波数に追随できなくなる周波数は、ヘテロ接合バイポーラトランジスタの熱抵抗値と熱容量値とによって規定され、ヘテロ接合バイポーラトランジスタの周波数特性における利得上昇開始周波数に一致する。すなわち、利得上昇開始周波数以下の周波数では、自己発熱によってＶｂ−Ｉｃ特性は変化し、利得上昇開始周波数より大きい周波数では、自己発熱によらずＶｂ−Ｉｃ特性は一定である。以上のように、低周波数帯域におけるヘテロ接合バイポーラトランジスタの伝達コンダクタンスｇｍ（ｌｆ）は、高周波数帯域における伝達コンダクタンスｇｍ（ｈｆ）よりも大きい。このため、ヘテロ接合バイポーラトランジスタの利得は、低周波数帯域において増加する。
このような周波数特性を示す第１トランジスタ２１および第２トランジスタ２２を含んで構成される第１差動増幅部２と、第３トランジスタ３１および第４トランジスタ３２を含んで構成される第２差動増幅部３とは、同様に低周波数帯域において非平坦な周波数特性を示す。そこで、後述のイコライザ部４によって、第１差動増幅部２および第２差動増幅部３の差動利得の周波数特性を補償する。
図１に戻って、差動増幅回路１の説明を続ける。イコライザ部４は、差動利得の周波数特性を補償する部分であって、入力差動信号ＩＮＰ，ＩＮＮに基づいて第１バイアス信号ＳＢ１および第２バイアス信号ＳＢ２を生成する。そして、イコライザ部４は、第１バイアス信号ＳＢ１を第１差動増幅部２に出力し、第２バイアス信号ＳＢ２を第２差動増幅部３に出力する。イコライザ部４は、抵抗器４１と、抵抗器４２と、オペアンプ４３（増幅器）と、第１フィルタ回路４４と、第２フィルタ回路４５と、抵抗器４８と、抵抗器４９と、を有する。
抵抗器４１の一端は、第１入力端子１ａおよび第１トランジスタ２１のベース端子２１ｂに接続され、抵抗器４１の他端は、オペアンプ４３の非反転入力端子に接続されている。抵抗器４２の一端は、第２入力端子１ｂおよび第４トランジスタ３２のベース端子３２ｂに接続され、抵抗器４２の他端は、抵抗器４１の他端およびオペアンプ４３の非反転入力端子に接続されている。このように、抵抗器４１の他端と抵抗器４２の他端とは、共通に接続され、オペアンプ４３の非反転入力端子に接続されている。
抵抗器４１の抵抗値と抵抗器４２の抵抗値とは等しく、第１トランジスタ２１の動作（ベース電流Ｉｂ１）および第４トランジスタ３２の動作（ベース電流Ｉｂ４）に影響を与えない程度の抵抗値である。具体的には、抵抗器４１の抵抗値および抵抗器４２の抵抗値は、第１トランジスタ２１の電流利得β１および第４トランジスタ３２の電流利得β４が１００程度である場合、例えば１０ｋΩ以上に設定される。この抵抗器４１および抵抗器４２によって、入力正相信号ＩＮＰの電圧ＶＩＮＰと入力逆相信号ＩＮＮの電圧ＶＩＮＮとの平均電圧値である入力コモン電圧ＶＩＮＣＯＭが検出される。そして、入力コモン電圧ＶＩＮＣＯＭは、オペアンプ４３の非反転入力端子に入力される。
抵抗器４８の一端は、第２トランジスタ２２のベース端子２２ｂに接続され、抵抗器４８の他端は、オペアンプ４３の反転入力端子に接続されている。抵抗器４９の一端は、第３トランジスタ３１のベース端子３１ｂに接続され、抵抗器４９の他端は、抵抗器４８の他端およびオペアンプ４３の反転入力端子に接続されている。このように、抵抗器４８の他端と抵抗器４９の他端とは、共通に接続され、オペアンプ４３の反転入力端子に接続されている。
抵抗器４８の抵抗値と抵抗器４９の抵抗値とは等しく、第２トランジスタ２２の動作（ベース電流Ｉｂ２）および第３トランジスタ３１の動作（ベース電流Ｉｂ３）に影響を与えない程度の抵抗値である。具体的には、抵抗器４８の抵抗値および抵抗器４９の抵抗値は、第２トランジスタ２２の電流利得β２および第３トランジスタ３１の電流利得β３が１００程度である場合、例えば１０ｋΩ以上に設定される。この抵抗器４８および抵抗器４９によって、ベース電位Ｖｂ２とベース電位Ｖｂ３との平均電圧値であるコモン電圧ＶＣＯＭが検出される。そして、コモン電圧ＶＣＯＭは、オペアンプ４３の反転入力端子に入力される。すなわち、コモン電圧ＶＣＯＭは、負帰還によりオペアンプ４３に安定供給される。
オペアンプ４３の出力端子は、第１フィルタ回路４４を介して第２トランジスタ２２のベース端子２２ｂおよび抵抗器４８の一端に接続され、第２フィルタ回路４５を介して第３トランジスタ３１のベース端子３１ｂおよび抵抗器４９の一端に接続されている。オペアンプ４３は、第１フィルタ回路４４を介してベース端子２２ｂにベース電流Ｉｂ２を供給し、第２フィルタ回路４５を介してベース端子３１ｂにベース電流Ｉｂ３を供給する。このため、オペアンプ４３の出力電圧は、コモン電圧ＶＣＯＭよりもΔＶ高い電位に調整される。
第１フィルタ回路４４は、第１可変抵抗器４４ａと、第１可変コンデンサ４４ｂと、を有する。第１可変抵抗器４４ａの一端は、オペアンプ４３の出力端子に接続され、第１可変抵抗器４４ａの他端は、第１可変コンデンサ４４ｂの一端、第２トランジスタ２２のベース端子２２ｂおよび抵抗器４８の一端に接続されている。第１可変コンデンサ４４ｂの一端は、第１可変抵抗器４４ａの他端、第２トランジスタ２２のベース端子２２ｂおよび抵抗器４８の一端に接続され、第１可変コンデンサ４４ｂの他端は、接地されている。このように構成された第１フィルタ回路４４は、オペアンプ４３の出力信号（電圧信号ＶＣＯＭ＋ΔＶ）が入力されると、ベース端子２２ｂに第１バイアス信号ＳＢ１を出力する。
第１フィルタ回路４４のカットオフ周波数（遮断周波数）ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２のＶｂ−Ｉｃ特性が変化する周波数に設定される。すなわち、第１フィルタ回路４４のカットオフ周波数ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２の利得が増加する周波数に設定される。第１フィルタ回路４４のカットオフ周波数ｆｃ１は、例えば、第１トランジスタ２１および第２トランジスタ２２の利得上昇開始周波数（第１周波数）と同じ周波数に設定される。このカットオフ周波数ｆｃ１を設定するために、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１および第１可変コンデンサ４４ｂの容量値Ｃｐｋ１が決定される。
第２フィルタ回路４５は、第１フィルタ回路４４と同様の構成を有し、第２可変抵抗器４５ａと、第２可変コンデンサ４５ｂと、を有する。第２可変抵抗器４５ａの一端は、オペアンプ４３の出力端子に接続され、第２可変抵抗器４５ａの他端は、第２可変コンデンサ４５ｂの一端、第３トランジスタ３１のベース端子３１ｂおよび抵抗器４９の一端に接続されている。第２可変コンデンサ４５ｂの一端は、第２可変抵抗器４５ａの他端、第３トランジスタ３１のベース端子３１ｂおよび抵抗器４９の一端に接続され、第２可変コンデンサ４５ｂの他端は、接地されている。このように構成された第２フィルタ回路４５は、オペアンプ４３の出力信号（電圧信号ＶＣＯＭ＋ΔＶ）が入力されると、ベース端子３１ｂに第２バイアス信号ＳＢ２を出力する。
第２フィルタ回路４５のカットオフ周波数（遮断周波数）ｆｃ２は、第３トランジスタ３１および第４トランジスタ３２の自己発熱によって第３トランジスタ３１および第４トランジスタ３２のＶｂ−Ｉｃ特性が変化する周波数に設定される。すなわち、第２フィルタ回路４５のカットオフ周波数ｆｃ２は、第３トランジスタ３１および第４トランジスタ３２の自己発熱によって第３トランジスタ３１および第４トランジスタ３２の利得が増加する周波数に設定される。第２フィルタ回路４５のカットオフ周波数ｆｃ２は、例えば、第３トランジスタ３１および第４トランジスタ３２の利得上昇開始周波数（第２周波数）と同じ周波数に設定される。このカットオフ周波数ｆｃ２を設定するために、第２可変抵抗器４５ａの抵抗値Ｒｐｋ２および第２可変コンデンサ４５ｂの容量値Ｃｐｋ２が決定される。
ここで、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１および第１可変コンデンサ４４ｂの容量値Ｃｐｋ１の決定方法について説明する。抵抗値Ｒｐｋ１は、低周波数帯域において削減する利得量Ｇｒ1、第２トランジスタ２２の電流利得β２、平衡状態における第２トランジスタ２２の伝達コンダクタンスｇｍ２を用いて、以下の式（１）で表される。
Rpk1=β2×(1-Gr1)/gm2…(1)
例えば、電流利得β２が１２０、伝達コンダクタンスｇｍ２が０．０３Ｓであったとすると、低周波数帯域において利得を半分（Ｇｒ１＝０．５）に削減したい場合には、抵抗値Ｒｐｋ１は２ｋΩと算出される。
次に、上記式（１）により決定した抵抗値Ｒｐｋ１に対して、第２トランジスタ２２の熱抵抗値と熱容量値との積（時定数）と、抵抗値Ｒｐｋ１と容量値Ｃｐｋ１との積（時定数）と、が等しくなるように容量値Ｃｐｋ１を決定する。これは、カットオフ周波数ｆｃ１（＝１／（２π×Ｒｐｋ１×Ｃｐｋ１））と利得上昇開始周波数（図２に示された周波数特性では、２〜４ＭＨｚ程度）とが等しくなるように第１可変コンデンサ４４ｂの容量値Ｃｐｋ１を決定することを意味する。例えば、抵抗値Ｒｐｋ１を２ｋΩ、カットオフ周波数ｆｃ１を２ＭＨｚとした場合、容量値Ｃｐｋ１は４０ｐＦとなる。
第２可変抵抗器４５ａの抵抗値Ｒｐｋ２および第２可変コンデンサ４５ｂの容量値Ｃｐｋ２の決定方法も同様である。すなわち、抵抗値Ｒｐｋ２は、低周波数帯域において削減する利得量Ｇｒ２、第３トランジスタ３１の電流利得β３、平衡状態における第３トランジスタ３１の伝達コンダクタンスｇｍ３を用いて、以下の式（２）で表される。
Rpk2=β3×(1-Gr2)/gm3…(2)
次に、上記式（２）により決定した抵抗値Ｒｐｋ２に対して、第３トランジスタ３１の熱抵抗値と熱容量値との積（時定数）と、抵抗値Ｒｐｋ２と容量値Ｃｐｋ２との積（時定数）と、が等しくなるように容量値Ｃｐｋ２を決定する。これは、カットオフ周波数ｆｃ２（＝１／（２π×Ｒｐｋ２×Ｃｐｋ２））と利得上昇開始周波数（図２に示された周波数特性では、２〜４ＭＨｚ程度）とが等しくなるように第２可変コンデンサ４５ｂの容量値Ｃｐｋ２を決定することを意味する。このように、抵抗値Ｒｐｋ１および容量値Ｃｐｋ１、抵抗値Ｒｐｋ２および容量値Ｃｐｋ２は、トランジスタのウェハ毎の電流利得βに応じて定められる。
次に、図１、図４、図５を参照して、差動増幅回路１の動作を説明する。図４は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２が０Ωで、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合の差動増幅回路１の過渡動作を示す図である。図５は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２が有限値で、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合の差動増幅回路１の過渡動作を示す図である。
入力コモン電圧ＶＩＮＣＯＭは、入力正相信号ＩＮＰの電圧ＶＩＮＰと入力逆相信号ＩＮＮの電圧ＶＩＮＮとの中間電圧値（平均電圧値）であるので、その値は入力差動信号によらず一定である。また、イコライザ部４では、オペアンプ４３が負帰還制御されているので、コモン電圧ＶＣＯＭは、入力コモン電圧ＶＩＮＣＯＭと同電位であって、入力差動信号によらず一定である。
第１トランジスタ２１のベース電位Ｖｂ１は、入力正相信号ＩＮＰの電圧ＶＩＮＰと同電位であるので、ベース電位Ｖｂ１は入力正相信号ＩＮＰに応じて変調される。このため、第１トランジスタ２１のベース電流Ｉｂ１はベース電位Ｖｂ１と同相で変化する。また、第１定電流回路２３によって第１トランジスタ２１に流れる電流と第２トランジスタ２２に流れる電流との和が一定に制御されているので、第２トランジスタ２２のベース電流Ｉｂ２は、ベース電位Ｖｂ１に対して逆相で変化する。
第４トランジスタ３２のベース電位Ｖｂ４は、入力逆相信号ＩＮＮの電圧ＶＩＮＮと同電位であるので、ベース電位Ｖｂ４は入力逆相信号ＩＮＮに応じて変調される。このため、第４トランジスタ３２のベース電流Ｉｂ４はベース電位Ｖｂ４と同相で変化する。また、第２定電流回路３３によって第３トランジスタ３１に流れる電流と第４トランジスタ３２に流れる電流との和が一定に制御されているので、第３トランジスタ３１のベース電流Ｉｂ３は、ベース電位Ｖｂ４に対して逆相で変化する。
ここで、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１および第２可変抵抗器４５ａの抵抗値Ｒｐｋ２が０Ωで、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合、図４に示されるように、ベース電位Ｖｂ２は、入力差動信号によらず入力コモン電圧ＶＩＮＣＯＭと同電位である。また、同様に、ベース電位Ｖｂ３は、入力差動信号によらず入力コモン電圧ＶＩＮＣＯＭと同電位である。したがって、第２トランジスタ２２のコレクタ電流Ｉｃ２は、ベース電流Ｉｂ２と同様に、第１トランジスタ２１のベース電位Ｖｂ１に対して逆相で変化し、第３トランジスタ３１のコレクタ電流Ｉｃ３は、ベース電流Ｉｂ３と同様に、第４トランジスタ３２のベース電位Ｖｂ４に対して逆相で変化する。
上述したように、入力差動信号の周波数が利得上昇開始周波数以下の区間（以下、単に「低周波数帯域」という。）では、トランジスタのジャンクション温度の変動が生じるので、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ３１および第４トランジスタ３２は自己発熱の影響を受ける。このため、例えば、入力差動信号の値としてゼロが連続する低周波数帯域において、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ３１および第４トランジスタ３２は自己発熱の影響を受ける。
このため、入力差動信号の値としてゼロが連続して入力される期間（低周波数帯域）では、ＯＮ側の第２トランジスタ２２および第４トランジスタ３２の温度が徐々に上昇する。この温度の上昇により、コレクタ電流Ｉｃ２，Ｉｃ４が増加し、自己発熱の効果と放熱とがバランスして温度上昇は飽和する。ゼロの連続入力が終了すると、第２トランジスタ２２および第４トランジスタ３２の温度は徐々に平衡値に漸近し、これに追随して第２トランジスタ２２のコレクタ電流Ｉｃ２および第４トランジスタ３２のコレクタ電流Ｉｃ４も減少する。そして、コレクタ電流Ｉｃの挙動はベース電流Ｉｂの変動に直接反映される。すなわち、第２トランジスタ２２のコレクタ電流Ｉｃ２が漸近的に増加すると、そのベース電流Ｉｂ２も漸近的に増加し、第１トランジスタ２１のコレクタ電流Ｉｃ１の漸近的減少に合わせてそのベース電流Ｉｂ１も漸近的に減少する。第３トランジスタ３１のベース電流Ｉｂ３および第４トランジスタ３２のベース電流Ｉｂ４もそれぞれ同様の挙動を示す。
また、入力差動信号の値として１が連続して入力された場合は、第１トランジスタ２１および第３トランジスタ３１がＯＮになり、第２トランジスタ２２および第４トランジスタ３２がＯＦＦになるので、コレクタ電流Ｉｃ１およびコレクタ電流Ｉｃ３の挙動は、ゼロ連続中のコレクタ電流Ｉｃ２およびコレクタ電流Ｉｃ４と同様である。そして、ベース電流Ｉｂ１およびベース電流Ｉｂ３の挙動は、ゼロ連続中のベース電流Ｉｂ２およびベース電流Ｉｂ４と同様である。
そして、入力差動信号の周波数が利得上昇開始周波数より大きい区間（以下、単に「高周波数帯域」という。）と比較して、低周波数帯域では、ベース電位Ｖｂ１の変化量に対するコレクタ電流Ｉｃ１の変化量、ベース電位Ｖｂ２の変化量に対するコレクタ電流Ｉｃ２の変化量、ベース電位Ｖｂ３の変化量に対するコレクタ電流Ｉｃ３の変化量、および、ベース電位Ｖｂ４の変化量に対するコレクタ電流Ｉｃ４の変化量がそれぞれ大きくなる。このため、低周波数帯域における入力差動信号の電圧ＶＩＮＰ，ＶＩＮＮの変化量に対するコレクタ電流Ｉｃ１〜Ｉｃ４の変化量が、高周波数帯域における入力差動信号の電圧ＶＩＮＰ，ＶＩＮＮの変化量に対するコレクタ電流Ｉｃ１〜Ｉｃ４の変化量よりも大きくなる。その結果、低周波数帯域では、高周波数帯域に対し差動利得の上昇が起こる。
一方、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２が有限値で、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合について、説明する。抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２は、ともにゼロではないので、第１可変抵抗器４４ａおよび第２可変抵抗器４５ａによる電位降下が生じ、それぞれの第１バイアス信号ＳＢ１および第２バイアス信号ＳＢ２もベース電流Ｉｂ２およびベース電流Ｉｂ４の変化に追随して変化する。すなわち、入力差動信号の値としてゼロ連続が入力された場合には、第２トランジスタ２２ベース電流Ｉｂ２が漸近的に増加し、第１可変抵抗器４４ａでの電位降下も増加するので、ベース電位Ｖｂ２は減少する。このため、低周波数帯域においては、ベース電流Ｉｂ２が第１可変抵抗器４４ａを流れることにより、ベース電流Ｉｂ２の変化を打ち消す電圧降下（すなわち、同相変化）が発生する。これは第２トランジスタ２２のコレクタ電流Ｉｃ２の低下を招く（コレクタ電流Ｉｃ２の増加を抑制する）。
一方、第３トランジスタ３１については、そのベース電流Ｉｂ３が漸近的に減少するが、これは第２可変抵抗器４５ａでの電位降下の減少を招き、その結果、ベース電位ＶＢ３が上昇する。すなわち、ベース電流Ｉｂ３が第２可変抵抗器４５ａを流れることにより、ベース電流Ｉｂ３の変化を打ち消す電圧降下（同相変化）が発生する。これにより、コレクタ電流Ｉｃ３が増加（コレクタ電流Ｉｃ３の低下を抑制）する。その結果、図５に示されるように、ベース電位Ｖｂ２は、入力差動信号の値としてゼロが連続する低周波数帯域において、入力コモン電圧ＶＩＮＣＯＭよりも電位が低下する。一方、ベース電位Ｖｂ３は、入力差動信号の値としてゼロが連続する低周波数帯域において、入力コモン電圧ＶＩＮＣＯＭよりも電位が上昇する。入力差動信号の値として１が連続して入力された場合には、第１トランジスタ２１および第３トランジスタ３１がＯＮになり、第２トランジスタ２２および第４トランジスタ３２がＯＦＦになるだけで、同様な挙動が観測される。
したがって、低周波数帯域において、第１トランジスタ２１および第２トランジスタ２２の差動対の入力電位差（Ｖｂ１−Ｖｂ２）、および、第３トランジスタ３１および第４トランジスタ３２の差動対の入力電位差（Ｖｂ４−Ｖｂ３）は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２が０Ωの場合（すなわち、第１フィルタ回路４４および第２フィルタ回路４５を設けない場合）よりも小さくなる。その結果、低周波数帯域における差動利得の上昇が抑制される。
また、高周波数帯域では、第１可変コンデンサ４４ｂが交流的にショートとみなされる。このため、ベース電流Ｉｂ２は第１可変コンデンサ４４ｂを介して低インピーダンスで供給されるので、ベース電流Ｉｂ２は第１可変抵抗器４４ａを流れない。したがって、第１可変抵抗器４４ａによる電圧降下は生じないので、ベース電位Ｖｂ２は入力コモン電圧ＶＩＮＣＯＭと同電位である。同様に、高周波数帯域では、第２可変コンデンサ４５ｂが交流的にショートとみなされる。このため、ベース電流Ｉｂ３は第２可変コンデンサ４５ｂを介して低インピーダンスで供給されるので、ベース電流Ｉｂ３は第２可変抵抗器４５ａを流れない。したがって、第２可変抵抗器４５ａによる電圧降下は生じないので、ベース電位Ｖｂ３は入力コモン電圧ＶＩＮＣＯＭと同電位である。その結果、高周波数帯域において、差動利得の低下は発生しない。
以上のように、差動増幅回路１では、全体として差動利得を下げることなく、低周波数帯域における差動利得の非平坦性（ピーキング）のみを補償することが可能となる。すなわち、第１フィルタ回路４４によって、低周波数帯域において、ベース電流Ｉｂ２の変化に伴って、その変化を打ち消す方向にベース電位Ｖｂ２を変化させることができる。また、第１フィルタ回路４４によって、高周波数帯域においてベース電位Ｖｂ１によらずベース電位Ｖｂ２を一定とすることができる。同様に、第２フィルタ回路４５によって、低周波数帯域において、ベース電流Ｉｂ３の変化に伴って、その変化を打ち消す方向にベース電位Ｖｂ３を変化させることができる。また、第２フィルタ回路４５によって、高周波数帯域においてベース電位Ｖｂ４によらずベース電位Ｖｂ３を一定とすることができる。このため、差動増幅回路１の差動利得は、低周波数帯域において減少され、高周波数帯域においては減少されない。その結果、全体の利得を下げることなく、かつ、高速線路中へ素子などを追加することなく、低周波数帯域における差動利得の周波数特性の非平坦性を低減することが可能となる。
また、第１フィルタ回路４４は、第１可変抵抗器４４ａおよび第１可変コンデンサ４４ｂを備える。このため、第１トランジスタ２１および第２トランジスタ２２の電流利得に応じて、第１フィルタ回路４４のカットオフ周波数ｆｃ１を調整可能である。また、第２フィルタ回路４５は、第２可変抵抗器４５ａおよび第２可変コンデンサ４５ｂを備える。このため、第３トランジスタ３１および第４トランジスタ３２の電流利得に応じて、第２フィルタ回路４５のカットオフ周波数ｆｃ２を調整可能である。すなわち、第１トランジスタ２１および第２トランジスタ２２の電流利得と、第３トランジスタ３１および第４トランジスタ３２の電流利得とが異なる場合に、第１フィルタ回路４４のカットオフ周波数ｆｃ１および第２フィルタ回路４５のカットオフ周波数ｆｃ２をそれぞれ個別に調整することができる。このため、差動利得の周波数特性の非平坦性をさらに低減することが可能となる。
図６は、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１および第２可変抵抗器４５ａの抵抗値Ｒｐｋ２に対する差動増幅回路１の差動利得の周波数特性を示す図である。グラフＧ０は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を０Ω、容量値Ｃｐｋ１および容量値Ｃｐｋ２を１０ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ８００は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を８００Ω、容量値Ｃｐｋ１および容量値Ｃｐｋ２を１０ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ１６００は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を１．６ｋΩ、容量値Ｃｐｋ１および容量値Ｃｐｋ２を１０ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。グラフＧ２４００は、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を２．４ｋΩ、容量値Ｃｐｋ１および容量値Ｃｐｋ２を１０ｐＦとした場合の差動増幅回路１の差動利得の周波数特性を示す。なお、各周波数特性は、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ３１および第４トランジスタ３２の平衡状態における伝達コンダクタンスｇｍ１〜ｇｍ４を３４．４ｍＳ、電流利得β１〜β４を２７４として算出した。
図６に示されるように、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２が大きいほど、低周波数帯域において、ベース電流Ｉｂ２の変化を打ち消す電圧降下およびベース電流Ｉｂ３の変化を打ち消す電圧降下が増大するので、低周波数帯域における利得の上昇が抑えられる。例えば、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を０Ωとした場合には、低周波数帯域における利得は高周波数帯域の利得より約１．９ｄＢ上昇する。また、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を８００Ωとした場合には、低周波数帯域における利得は高周波数帯域の利得より約０．８ｄＢ上昇する。また、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を１．６ｋΩとした場合には、低周波数帯域における利得と高周波数帯域における利得との差はほとんどない。また、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を２．４ｋΩとした場合には、低周波数帯域における利得は高周波数帯域の利得より約０．５ｄＢ低下し、過補償となる。
抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を０Ωとした場合に、低周波数帯域における利得の上昇は約１．９ｄＢであるので、上述の式（１）および式（２）において、Ｇｒ１およびＧｒ２を０．８０３（−１．９ｄＢ）とすると、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２は１５６４Ωと算出される。このことからも、抵抗値Ｒｐｋ１および抵抗値Ｒｐｋ２を１．６ｋΩ程度とした場合に、第１トランジスタ２１および第２トランジスタ２２の自己発熱による利得の上昇と、第１フィルタ回路４４による利得の低下とが相殺されていることがわかる。また、第３トランジスタ３１および第４トランジスタ３２の自己発熱による利得の上昇と、第２フィルタ回路４５による利得の低下とが相殺されていることがわかる。その結果、差動増幅回路１の周波数特性の非平坦性が抑制される。
以上のことから、差動増幅回路１によれば、第１トランジスタ２１および第２トランジスタ２２の自己発熱によってＶｂ−Ｉｃ特性の変化が生じる周波数に、第１フィルタ回路５のカットオフ周波数ｆｃ１が設定されることにより、第１トランジスタ２１および第２トランジスタ２２の自己発熱による差動利得の増加が抑制される。また、第３トランジスタ３１および第４トランジスタ３２の自己発熱によってＶｂ−Ｉｃ特性の変化が生じる周波数に、第２フィルタ回路４５のカットオフ周波数ｆｃ２が設定されることにより、第３トランジスタ３１および第４トランジスタ３２の自己発熱による差動利得の増加が抑制される。
次に、差動増幅回路１の適用例について説明する。図７の（ａ）は差動増幅回路１の適用例を示す図、（ｂ）は差動増幅回路１の他の適用例を示す図である。図７の（ａ）に示されるように、光受信装置１０Ａは、フォトダイオード（以下、「ＰＤ」という。）１１（受光素子）と、抵抗器１２と、コンデンサ１３と、コンデンサ１４と、擬似差動ＴＩＡ１５Ａと、ＬＡ（Limiting Amplifier）１６Ａと、ＣＭＬ（Current Mode Logic）１７と、を備える。また、光受信装置１０Ａは、第１出力端子１０ａと第２出力端子１０ｂとを備え、第１出力端子１０ａから出力差動信号の出力正相信号ＤＯＵＴＰを出力し、第２出力端子１０ｂから出力差動信号の出力逆相信号ＤＯＵＴＮを出力する。
ＰＤ１１は、光信号Ｐを受信し、受信した光信号Ｐに応じた光電流Ｉｐｄを出力する受光素子である。抵抗器１２の一端は、ＰＤ１１のカソードに接続され、抵抗器１２の他端は、電源ＶＰＤに接続されている。コンデンサ１３の一端は、ＰＤ１１のカソードおよび抵抗器１２の一端に接続され、コンデンサ１３の他端は、接地されている。コンデンサ１４の一端は、ＰＤ１１のカソード、抵抗器１２の一端およびコンデンサ１３の一端に接続され、コンデンサ１４の他端は、差動ＴＩＡ１５ＡのダミーＴＩＡ１５ｂの入力端子に接続されている。
擬似差動ＴＩＡ１５Ａは、ＴＩＡ１５ａおよびダミーＴＩＡ１５ｂを有する。ＴＩＡ１５ａの入力端子は、ＰＤ１１のアノードに接続され、ＴＩＡ１５ａの出力端子は、ＬＡ１６Ａの非反転入力端子に接続されている。ダミーＴＩＡ１５ｂの入力端子は、コンデンサ１４の他端に接続され、ダミーＴＩＡ１５ｂの出力端子は、ＬＡ１６Ａの反転入力端子に接続されている。ＬＡ１６Ａの非反転出力端子は、ＣＭＬ１７の非反転入力端子に接続され、ＬＡ１６Ａの反転出力端子は、ＣＭＬ１７の反転入力端子に接続されている。ＣＭＬ１７の非反転出力端子は、第１出力端子１０ａに接続され、ＣＭＬ１７の反転出力端子は、第２出力端子１０ｂに接続されている。
このように構成された光受信装置１０Ａは、ＰＤ１１により出力された光電流Ｉｐｄを、擬似差動ＴＩＡ１５Ａにおいて差動電圧信号（第１電圧信号および第２電圧信号）に変換し、ＬＡ１６Ａにおいて差動電圧信号を増幅し、増幅した差動電圧信号をＣＭＬ１７を介して出力差動信号ＤＯＵＴＰ，ＤＯＵＴＮとして出力する。この光受信装置１０Ａでは、ダミーＴＩＡ１５ｂによって、低周波数帯域から高周波数帯域にわたって、ＴＩＡ１５ａにおいて発生される電圧と同じコモン電圧を発生させる。このため、光受信装置１０Ａ全体の同相信号除去比（ＣＭＲＲ）を改善することができる。このようなＣＭＲＲのよい光受信装置１０Ａは、電源およびグラウンドを経由したノイズによる発振を抑制でき、１０Ｇｂｉｔ／ｓを超えるアンプとして有用である。この光受信装置１０Ａにおいて、差動増幅回路１はＬＡ１６Ａに適用することができる。
図７の（ｂ）に示されるように、光受信装置１０Ｂは、第１ＰＤ１１ａ（第１受光素子）と、第２ＰＤ１１ｂ（第２受光素子）と、抵抗器１２と、コンデンサ１３と、差動ＴＩＡ１５Ｂと、アンプ１６Ｂと、ＣＭＬ１７と、を備える。また、光受信装置１０Ｂは、第１出力端子１０ａと第２出力端子１０ｂとを備え、第１出力端子１０ａから出力差動信号の出力正相信号ＤＯＵＴＰを出力し、第２出力端子１０ｂから出力差動信号の出力逆相信号ＤＯＵＴＮを出力する。
第１ＰＤ１１ａは、第１光信号Ｐａを受信し、受信した第１光信号Ｐａに応じた第１光電流Ｉｐｄａを出力する。第２ＰＤ１１ｂは、第２光信号Ｐｂを受信し、受信した第２光信号Ｐｂに応じた第２光電流Ｉｐｄｂを出力する。第１光信号Ｐａおよび第２光信号Ｐｂは、差動の光信号である。このため、第１光電流Ｉｐｄａと第２光電流Ｉｐｄｂとは、逆相で変化する。抵抗器１２の一端は、第１ＰＤ１１ａのカソードおよび第２ＰＤ１１ｂのカソードに接続され、抵抗器１２の他端は、電源ＶＰＤに接続されている。コンデンサ１３の一端は、第１ＰＤ１１ａのカソード、第２ＰＤ１１ｂのカソードおよび抵抗器１２の一端に接続され、コンデンサ１３の他端は、接地されている。
差動ＴＩＡ１５Ｂの非反転入力端子は、第１ＰＤ１１ａのアノードに接続され、差動ＴＩＡ１５Ｂの反転入力端子は、第２ＰＤ１１ｂのアノードに接続されている。差動ＴＩＡ１５Ｂの非反転出力端子は、アンプ１６Ｂの非反転入力端子に接続され、差動ＴＩＡ１５Ｂの反転出力端子は、アンプ１６Ｂの反転入力端子に接続されている。アンプ１６Ｂの非反転出力端子は、ＣＭＬ１７の非反転入力端子に接続され、アンプ１６Ｂの反転出力端子は、ＣＭＬ１７の反転入力端子に接続されている。ＣＭＬ１７の非反転出力端子は、第１出力端子１０ａに接続され、ＣＭＬ１７の反転出力端子は、第２出力端子１０ｂに接続されている。
このように構成された光受信装置１０Ｂは、第１ＰＤ１１ａにより出力された第１光電流Ｉｐｄａと、第２ＰＤ１１ｂにより出力された第２光電流Ｉｐｄｂとを、差動ＴＩＡ１５Ｂにおいて差動電圧信号（第１電圧信号および第２電圧信号）に変換し、アンプ１６Ｂにおいて差動電圧信号を増幅し、増幅した差動電圧信号をＣＭＬ１７を介して出力差動信号ＤＯＵＴＰ，ＤＯＵＴＮとして出力する。この光受信装置１０Ｂにおいて、差動増幅回路１は差動ＴＩＡ１５Ｂまたはアンプ１６Ｂに適用することができる。
（第２実施形態）
図８は、第２実施形態に係る差動増幅回路の構成概略図である。図８に示されるように、差動増幅回路１Ａは、差動信号を増幅する回路であって、第１差動増幅部２と、イコライザ部４Ａと、を備える。また、差動増幅回路１Ａは、第１入力端子１ａと、第２入力端子１ｂと、第１出力端子１ｃと、第２出力端子１ｄと、を備える。この差動増幅回路１Ａは、例えば光通信において使用される光受信モジュールに設けられる。差動増幅回路１Ａでは、光信号に基づいて生成された入力差動信号のうちの一方の信号である入力正相信号ＩＮＰが第１入力端子１ａに入力され、入力差動信号のうちの他方の信号である入力逆相信号ＩＮＮが第２入力端子１ｂに入力される。そして、差動増幅回路１Ａは、入力差動信号ＩＮＰ，ＩＮＮを増幅し、増幅した差動信号を第１出力端子１ｃから出力差動信号のうちの一方の信号である出力正相信号ＯＵＴＰとして出力し、第２出力端子１ｄから出力差動信号のうちの他方の信号である出力逆相信号ＯＵＴＮとして出力する。
第１差動増幅部２は、入力正相信号ＩＮＰを入力し、出力差動信号ＯＵＴＰ，ＯＵＴＮを出力する部分であって、第１トランジスタ２１と、第２トランジスタ２２と、第１定電流回路２３と、第１負荷抵抗器２４と、第２負荷抵抗器２５と、を有する。
第１トランジスタ２１は、バイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第１トランジスタ２１のベース端子２１ｂは、第１差動増幅部２の第１入力端子に相当し、第１入力端子１ａに接続されている。第１トランジスタ２１のコレクタ端子２１ｃは、第２出力端子１ｄに接続されている。第１トランジスタ２１のエミッタ端子２１ｅは、第１定電流回路２３に接続されている。
第２トランジスタ２２は、第１トランジスタ２１と差動対を成すバイポーラトランジスタであって、例えばＮＰＮ型のヘテロ接合バイポーラトランジスタである。第２トランジスタ２２のベース端子２２ｂは、第１差動増幅部２の第２入力端子に相当し、後述のイコライザ部４Ａからの第１バイアス信号ＳＢ１を入力する。第２トランジスタ２２のコレクタ端子２２ｃは、第１出力端子１ｃに接続されている。第２トランジスタ２２のエミッタ端子２２ｅは、エミッタ端子２１ｅおよび第１定電流回路２３に接続されている。
第１定電流回路２３は、第１トランジスタ２１および第２トランジスタ２２に流れる電流の和を一定にするように第１トランジスタ２１および第２トランジスタ２２に電流を生成するための回路であって、その一端がエミッタ端子２１ｅおよびエミッタ端子２２ｅに接続され、他端が接地されている。このように、第１トランジスタ２１のエミッタ端子２１ｅと第２トランジスタ２２のエミッタ端子２２ｅとは、共通に接続され、第１定電流回路２３を介して接地されている。
第１負荷抵抗器２４の一端は、第２出力端子１ｄおよび第１トランジスタ２１のコレクタ端子２１ｃに接続され、第１負荷抵抗器２４の他端は、電源ＶＣＣに接続されている。第２負荷抵抗器２５の一端は、第１出力端子１ｃおよび第２トランジスタ２２のコレクタ端子２２ｃに接続され、第２負荷抵抗器２５の他端は、電源ＶＣＣに接続されている。第１負荷抵抗器２４の抵抗値および第２負荷抵抗器２５の抵抗値は、例えば１００Ω程度である。
イコライザ部４Ａは、差動利得の周波数特性を補償する部分であって、入力差動信号ＩＮＰ，ＩＮＮに基づいて第１バイアス信号ＳＢ１を生成し、第１バイアス信号ＳＢ１を第１差動増幅部２に出力する。イコライザ部４Ａは、抵抗器４１と、抵抗器４２と、オペアンプ４３と、第１フィルタ回路４４と、を有する。
抵抗器４１の一端は、第１入力端子１ａおよび第１トランジスタ２１のベース端子２１ｂに接続され、抵抗器４１の他端は、オペアンプ４３の非反転入力端子に接続されている。抵抗器４２の一端は、第２入力端子１ｂに接続され、抵抗器４２の他端は、抵抗器４１の他端およびオペアンプ４３の非反転入力端子に接続されている。このように、抵抗器４１の他端と抵抗器４２の他端とは、共通に接続され、オペアンプ４３の非反転入力端子に接続されている。
抵抗器４１の抵抗値と抵抗器４２の抵抗値とは等しく、第１トランジスタ２１の動作（ベース電流Ｉｂ１）に影響を与えない程度の抵抗値である。具体的には、抵抗器４１の抵抗値および抵抗器４２の抵抗値は、第１トランジスタ２１の電流利得β１が１００程度である場合、例えば１０ｋΩ以上に設定される。この抵抗器４１および抵抗器４２によって、入力正相信号ＩＮＰの電圧ＶＩＮＰと入力逆相信号ＩＮＮの電圧ＶＩＮＮとの平均電圧値である入力コモン電圧ＶＩＮＣＯＭが検出される。そして、入力コモン電圧ＶＩＮＣＯＭは、オペアンプ４３の非反転入力端子に入力される。
オペアンプ４３の出力端子は、第１フィルタ回路４４を介して第２トランジスタ２２のベース端子２２ｂおよびオペアンプ４３の反転入力端子に接続されている。すなわち、オペアンプ４３は負帰還制御される。また、オペアンプ４３は、第１フィルタ回路４４を介してベース端子２２ｂにベース電流Ｉｂ２を供給する。このため、オペアンプ４３の出力電圧は、ベース電位Ｖｂ２よりもΔＶ高い電位に調整される。
第１フィルタ回路４４は、第１可変抵抗器４４ａと、第１可変コンデンサ４４ｂと、を有する。第１可変抵抗器４４ａの一端は、オペアンプ４３の出力端子に接続され、第１可変抵抗器４４ａの他端は、第１可変コンデンサ４４ｂの一端および第２トランジスタ２２のベース端子２２ｂに接続されている。第１可変コンデンサ４４ｂの一端は、第１可変抵抗器４４ａの他端、第２トランジスタ２２のベース端子２２ｂおよびオペアンプ４３の反転入力端子に接続され、第１可変コンデンサ４４ｂの他端は、接地されている。このように構成された第１フィルタ回路４４は、オペアンプ４３の出力信号（電圧信号Ｖｂ２＋ΔＶ）が入力されると、ベース端子２２ｂに第１バイアス信号ＳＢ１を出力する。
第１フィルタ回路４４のカットオフ周波数（遮断周波数）ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２のＶｂ−Ｉｃ特性が変化する周波数に設定される。すなわち、第１フィルタ回路４４のカットオフ周波数ｆｃ１は、第１トランジスタ２１および第２トランジスタ２２の自己発熱によって第１トランジスタ２１および第２トランジスタ２２の利得が増加する周波数に設定される。第１フィルタ回路４４のカットオフ周波数ｆｃ１は、例えば、利得上昇開始周波数と同じ周波数に設定される。このカットオフ周波数ｆｃ１を設定するために、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１および第１可変コンデンサ４４ｂの容量値Ｃｐｋ１が決定される。この抵抗値Ｒｐｋ１および容量値Ｃｐｋ１の決定方法は、第１実施形態と同様である。
次に、図８を参照して、差動増幅回路１Ａの動作を説明する。入力コモン電圧ＶＩＮＣＯＭは、入力正相信号ＩＮＰの電圧ＶＩＮＰと入力逆相信号ＩＮＮの電圧ＶＩＮＮとの中間電圧値（平均電圧値）であるので、その値は入力差動信号によらず一定である。また、イコライザ部４Ａでは、オペアンプ４３が負帰還制御されているので、コモン電圧ＶＣＯＭは、入力コモン電圧ＶＩＮＣＯＭと同電位であって、入力差動信号によらず一定である。
第１トランジスタ２１のベース電位Ｖｂ１は、入力正相信号ＩＮＰの電圧ＶＩＮＰと同電位であるので、ベース電位Ｖｂ１は入力正相信号ＩＮＰに応じて変調される。このため、第１トランジスタ２１のベース電流Ｉｂ１はベース電位Ｖｂ１と同相で変化する。また、第１定電流回路２３によって第１トランジスタ２１に流れる電流と第２トランジスタ２２に流れる電流との和が一定に制御されているので、第２トランジスタ２２のベース電流Ｉｂ２は、ベース電位Ｖｂ１に対して逆相で変化する。
ここで、第１可変抵抗器４４ａの抵抗値Ｒｐｋ１が０Ωで、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合、ベース電位Ｖｂ２は、入力差動信号によらず入力コモン電圧ＶＩＮＣＯＭと同電位である。したがって、第２トランジスタ２２のコレクタ電流Ｉｃ２は、ベース電流Ｉｂ２と同様に、第１トランジスタ２１のベース電位Ｖｂ１に対して逆相で変化する。
上述したように、低周波数帯域では、トランジスタのジャンクション温度の変動が生じるので、第１トランジスタ２１および第２トランジスタ２２は自己発熱の影響を受ける。このため、低周波数帯域では高周波数帯域よりも、ベース電位Ｖｂ１の変化量に対するコレクタ電流Ｉｃ１の変化量、および、ベース電位Ｖｂ２の変化量に対するコレクタ電流Ｉｃ２の変化量がそれぞれ大きくなる。よって、低周波数帯域における入力差動信号の電圧ＶＩＮＰ，ＶＩＮＮの変化量に対するコレクタ電流Ｉｃ１〜Ｉｃ２の変化量が、高周波数帯域における入力差動信号の電圧ＶＩＮＰ，ＶＩＮＮの変化量に対するコレクタ電流Ｉｃ１〜Ｉｃ２の変化量よりも大きくなる。その結果、低周波数帯域では、高周波数帯域に対し差動利得の上昇が起こる。
一方、抵抗値Ｒｐｋ１が有限値で、オペアンプ４３の出力抵抗値が０Ω（理想状態）の場合、低周波数帯域においては、ベース電流Ｉｂ２が第１可変抵抗器４４ａを流れることにより、ベース電流Ｉｂ２の変化を打ち消す電圧降下（すなわち、同相変化）が発生する。その結果、ベース電位Ｖｂ２は、低周波数帯域において、入力コモン電圧ＶＩＮＣＯＭよりも電位が低下する。
したがって、低周波数帯域において、第１トランジスタ２１および第２トランジスタ２２の差動対の入力電位差（Ｖｂ１−Ｖｂ２）は、抵抗値Ｒｐｋ１が０Ωの場合（すなわち、第１フィルタ回路４４を設けない場合）よりも小さくなる。その結果、低周波数帯域における差動利得の上昇が抑制される。
また、高周波数帯域では、第１可変コンデンサ４４ｂが交流的にショートとみなされる。このため、ベース電流Ｉｂ２は第１可変コンデンサ４４ｂを介して低インピーダンスで供給されるので、ベース電流Ｉｂ２は第１可変抵抗器４４ａを流れない。したがって、第１可変抵抗器４４ａによる電圧降下は生じないので、ベース電位Ｖｂ２は入力コモン電圧ＶＩＮＣＯＭと同電位である。その結果、高周波数帯域において、差動利得の低下は発生しない。
以上のように、差動増幅回路１Ａにおいても、全体として差動利得を下げることなく、低周波数帯域における差動利得の非平坦性のみを補償することが可能となる。
なお、本発明に係る差動増幅回路および光受信装置は上記実施形態に記載したものに限定されない。例えば、上記実施形態では、第１フィルタ回路４４のカットオフ周波数ｆｃ１および第２フィルタ回路４５のカットオフ周波数ｆｃ２は、利得上昇開始周波数と同じ周波数に設定されるが、利得上昇開始周波数より低い周波数に設定されてもよい。
また、上記実施形態では、第１可変コンデンサ４４ｂおよび第２可変コンデンサ４５ｂは、接地されているが、電圧ＶＩＮＰおよび電圧ＶＩＮＮの基準となる電位に合わせて電源ＶＣＣまたは接地電位ＧＮＤに接続してもよい。この場合、同相雑音除去比を高めることができる。
また、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ３１および第４トランジスタ３２が同じＩＣウェハプロセスで作製されたものである場合、第１フィルタ回路４４および第２フィルタ回路４５を１つのフィルタ回路で共用してもよい。この場合、部品数を減らすことができ、差動増幅回路１を小型化することが可能となる。
また、バイポーラトランジスタの電流利得βは、ＩＣウェハプロセスごとに数十％から数倍程度変動することがある。このため、ＩＣウェハプロセスごとに第１フィルタ回路４４の抵抗値Ｒｐｋ１および容量値Ｃｐｋ１と、第２フィルタ回路４５の抵抗値Ｒｐｋ２および容量値Ｃｐｋ２とを調整してもよい。例えば、ウェハプロセスごとの電流利得βの情報をウェハＰＣＭ情報として、ＲＯＭなどの記憶領域に格納しておいてもよい。そして、予め定められた抵抗値を有する抵抗器にヒューズまたはスイッチを直列に接続し、この回路を並列に接続し、ウェハＰＣＭ情報の電流利得βに基づいて、ヒューズを切断し、あるいは、スイッチをＯＮ／ＯＦＦすることにより抵抗値を離散的に調整するように構成してもよい。このスイッチとしては、ロジック信号によりＯＮ／ＯＦＦの切り換えが可能なＭＯＳトランジスタを用いてもよい。この場合、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ３１および第４トランジスタ３２のＩＣウェハプロセスごとに第１フィルタ回路４４の抵抗値Ｒｐｋ１および容量値Ｃｐｋ１と、第２フィルタ回路４５の抵抗値Ｒｐｋ２および容量値Ｃｐｋ２とを調整できる。その結果、低周波数帯域における差動利得の非平坦性を、ＩＣウェハプロセスに応じて低減することが可能となる。
なお、通常は、バイポーラトランジスタの熱抵抗値および熱容量値はＩＣウェハプロセスに依存しないので、トランジスタの電流利得βに基づいて抵抗値Ｒｐｋおよび容量値Ｃｐｋを調整すればよい。また、第１定電流回路２３の定電流値および第２定電流回路３３の定電流値は、ＩＣウェハプロセスにより変動することがある。定電流値が変動すると、トランジスタの伝達コンダクタンスｇｍが変動する。しかし、バンドギャップリファレンス回路を用いて第１定電流回路２３および第２定電流回路３３を構成することにより、定電流値の変動を小さくすることができ、伝達コンダクタンスｇｍの変動を数％程度に抑えることができる。この場合、伝達コンダクタンスｇｍの変動は無視できる程度に小さいので、トランジスタの電流利得βに基づいて抵抗値Ｒｐｋおよび容量値Ｃｐｋを調整すればよい。
１，１Ａ…差動増幅回路、２…第１差動増幅部、３…第２差動増幅部、１０Ａ，１０Ｂ…光受信装置、１１…ＰＤ（受光素子）、１１ａ…第１ＰＤ（第１受光素子）、１１ｂ…第２ＰＤ（第２受光素子）、１５Ａ…擬似差動ＴＩＡ、１５Ｂ…差動ＴＩＡ、２１…第１トランジスタ、２１ｂ…ベース端子（第１端子）、２１ｃ…コレクタ端子（第３端子）、２１ｅ…エミッタ端子（第４端子）、２２…第２トランジスタ、２２ｂ…ベース端子（第２端子）、２２ｃ…コレクタ端子（第５端子）、２２ｅ…エミッタ端子（第６端子）、２３…第１定電流回路、３１…第３トランジスタ、３１ｂ…ベース端子（第７端子）、３１ｃ…コレクタ端子（第９端子）、３１ｅ…エミッタ端子（第１０端子）、３２…第４トランジスタ、３２ｂ…ベース端子（第８端子）、３２ｃ…コレクタ端子（第１１端子）、３２ｅ…エミッタ端子（第１２端子）、３３…第２定電流回路、４３…オペアンプ（増幅器）、４４…第１フィルタ回路、４４ａ…第１可変抵抗器、４４ｂ…第１可変コンデンサ、４５…第２フィルタ回路、４５ａ…第２可変抵抗器、４５ｂ…第２可変コンデンサ、ｆｃ１…第１カットオフ周波数、ｆｃ２…第２カットオフ周波数、ＩＮＮ…入力逆相信号、ＩＮＰ…入力正相信号、Ｉｐｄ…光電流、Ｉｐｄａ…第１光電流、Ｉｐｄｂ…第２光電流、ＯＵＴＮ…出力逆相信号、ＯＵＴＰ…出力正相信号、Ｐ…光信号、Ｐａ…第１光信号、Ｐｂ…第２光信号、ＳＢ１…第１バイアス信号、ＳＢ２…第２バイアス信号、ＶＣＯＭ…コモン電圧、ＶＩＮＣＯＭ…入力コモン電圧。

Claims (11)

  1. 入力差動信号を増幅して、出力差動信号を出力する第１差動増幅部と、
    前記第１差動増幅部の差動利得の周波数特性を補償するための第１フィルタ回路と、
    を備え、
    前記第１差動増幅部は、第１周波数以下の周波数において自己発熱によって伝達特性が変化する第１トランジスタおよび第２トランジスタを有し、
    前記第１トランジスタは、前記入力差動信号の一方の信号が入力される第１端子を有し、
    前記第２トランジスタは、第１バイアス信号が入力される第２端子を有し、
    前記第１フィルタ回路は、前記入力差動信号の平均電圧値に基づいて前記第１バイアス信号を生成し、
    前記第１フィルタ回路のカットオフ周波数は、前記第１周波数以下の周波数に設定され、
    前記第１フィルタ回路は、前記入力差動信号の周波数が前記第１周波数以下であるときに、前記第２端子に供給される電流に応じて前記第１バイアス信号の電位を低下させることによって、前記第１差動増幅部の差動利得の周波数特性を補償することを特徴とする差動増幅回路。
  2. 前記第１フィルタ回路は、抵抗器と、前記第２端子と接地電位との間に設けられたコンデンサと、を含み、
    前記第１フィルタ回路は、前記抵抗器に前記電流が流れることによって前記第１バイアス信号の電位を低下させる、請求項１に記載の差動増幅回路。
  3. 前記抵抗器は可変抵抗器であり、
    前記コンデンサは可変コンデンサであることを特徴とする請求項２に記載の差動増幅回路。
  4. 前記第１差動増幅部は、第１定電流回路をさらに有し、
    前記第１トランジスタは、前記出力差動信号のうちの一方の信号を出力する第３端子と、前記第１定電流回路に接続される第４端子と、をさらに有し、
    前記第２トランジスタは、前記出力差動信号のうちの他方の信号を出力する第５端子と、前記第３端子および前記第１定電流回路に接続される第６端子と、をさらに有することを特徴とする請求項１〜請求項３のいずれか一項に記載の差動増幅回路。
  5. 非反転入力端子と反転入力端子と出力端子とを有する増幅器をさらに備え、
    前記非反転入力端子には、前記入力差動信号の平均電圧値が入力され、
    前記反転入力端子には、前記第１バイアス信号が入力され、
    前記出力端子からの出力信号は、前記第１フィルタ回路を介して前記第２端子に前記第１バイアス信号として入力されることを特徴とする請求項１〜請求項４のいずれか一項に記載の差動増幅回路。
  6. 前記入力差動信号を増幅して、前記出力差動信号を出力する第２差動増幅部と、
    前記第２差動増幅部の差動利得の周波数特性を補償するための第２フィルタ回路と、
    をさらに備え、
    前記第２差動増幅部は、第２周波数以下の周波数において自己発熱によって伝達特性が変化する第３トランジスタおよび第４トランジスタを有し、
    前記第３トランジスタは、第２バイアス信号が入力される第７端子を有し、
    前記第４トランジスタは、前記入力差動信号の他方の信号が入力される第８端子を有し、
    前記第２フィルタ回路は、前記入力差動信号の平均電圧値に基づいて前記第２バイアス信号を生成し、
    前記第２フィルタ回路のカットオフ周波数は、前記第２周波数以下の周波数に設定されることを特徴とする請求項１〜請求項５のいずれか一項に記載の差動増幅回路。
  7. 前記第２差動増幅部は、第２定電流回路をさらに有し、
    前記第３トランジスタは、前記出力差動信号のうちの一方の信号を出力する第９端子と、前記第２定電流回路に接続される第１０端子と、をさらに有し、
    前記第４トランジスタは、前記出力差動信号のうちの他方の信号を出力する第１１端子と、前記第１０端子および前記第２定電流回路に接続される第１２端子と、をさらに有することを特徴とする請求項６に記載の差動増幅回路。
  8. 非反転入力端子と反転入力端子と出力端子とを有する増幅器をさらに備え、
    前記非反転入力端子には、前記入力差動信号の平均電圧値が入力され、
    前記反転入力端子には、前記第１バイアス信号と前記第２バイアス信号との平均電圧値が入力され、
    前記出力端子からの出力信号は、前記第１フィルタ回路を介して前記第２端子に前記第１バイアス信号として入力されるとともに、前記第２フィルタ回路を介して前記第７端子に前記第２バイアス信号として入力されることを特徴とする請求項６または請求項７に記載の差動増幅回路。
  9. 前記第２フィルタ回路は、第２可変抵抗器および第２可変コンデンサを含むことを特徴とする請求項６〜請求項８のいずれか一項に記載の差動増幅回路。
  10. 光信号を受信し、前記光信号に応じて光電流を出力する受光素子と、
    前記光電流に基づいて第１電圧信号と第２電圧信号とを出力する差動ＴＩＡと、
    前記第１電圧信号と前記第２電圧信号とを入力し、出力差動信号を出力する請求項１〜請求項９のいずれか一項に記載の差動増幅回路と、
    を備える光受信装置。
  11. 第１光信号を受信し、前記第１光信号に応じて第１光電流を出力する第１受光素子と、
    前記第１光信号と逆相の第２光信号を受信し、前記第２光信号に応じて第２光電流を出力する第２受光素子と、
    前記第１光電流および前記第２光電流に基づいて、出力差動信号を出力する請求項１〜請求項９のいずれか一項に記載の差動増幅回路と、
    を備える光受信装置。
JP2012046999A 2012-03-02 2012-03-02 差動増幅回路および光受信装置 Active JP5906818B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012046999A JP5906818B2 (ja) 2012-03-02 2012-03-02 差動増幅回路および光受信装置
US13/778,320 US8941440B2 (en) 2012-03-02 2013-02-27 Differential circuit compensating gain enhancement due to self heating of transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046999A JP5906818B2 (ja) 2012-03-02 2012-03-02 差動増幅回路および光受信装置

Publications (2)

Publication Number Publication Date
JP2013183359A JP2013183359A (ja) 2013-09-12
JP5906818B2 true JP5906818B2 (ja) 2016-04-20

Family

ID=49042500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046999A Active JP5906818B2 (ja) 2012-03-02 2012-03-02 差動増幅回路および光受信装置

Country Status (2)

Country Link
US (1) US8941440B2 (ja)
JP (1) JP5906818B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500687B2 (en) * 2014-03-21 2016-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Circuit and method for measuring the gain of an operational amplifier
JP5951160B2 (ja) * 2014-06-05 2016-07-13 三菱電機株式会社 バースト信号受信回路
JP6478647B2 (ja) * 2015-01-15 2019-03-06 横河電機株式会社 信号伝送装置
JP2016187080A (ja) * 2015-03-27 2016-10-27 住友電気工業株式会社 利得可変差動増幅回路
JP6515666B2 (ja) * 2015-05-08 2019-05-22 住友電気工業株式会社 増幅回路
JP6582640B2 (ja) * 2015-07-07 2019-10-02 住友電気工業株式会社 レーザ駆動回路
US10250199B2 (en) 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
JPWO2018083797A1 (ja) * 2016-11-07 2018-11-01 三菱電機株式会社 差動増幅回路及び電圧バッファ回路
US10439563B2 (en) 2017-02-28 2019-10-08 Psemi Corporation Positive temperature coefficient bias compensation circuit
US10305433B2 (en) 2017-02-28 2019-05-28 Psemi Corporation Power amplifier self-heating compensation circuit
US10439562B2 (en) 2017-02-28 2019-10-08 Psemi Corporation Current mirror bias compensation circuit
US10056874B1 (en) 2017-02-28 2018-08-21 Psemi Corporation Power amplifier self-heating compensation circuit
US11876490B2 (en) 2021-04-12 2024-01-16 Texas Instruments Incorporated Compensation of thermally induced voltage errors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549463B2 (ja) * 1971-10-29 1979-04-24
JPS6184908A (ja) * 1984-10-02 1986-04-30 Rohm Co Ltd 高周波回路におけるバイアス回路
US4868517A (en) * 1988-02-23 1989-09-19 Resound Corporation Variolosser
US4818951A (en) * 1988-04-11 1989-04-04 Peavey Electronics Corporation Gain control or multiplier circuits
US5327098A (en) * 1993-07-29 1994-07-05 Burr-Brown Corporation Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof
JPH07240640A (ja) 1994-02-28 1995-09-12 Sumitomo Electric Ind Ltd 半導体差動増幅器
JP3927336B2 (ja) 1999-06-03 2007-06-06 三菱電機株式会社 前置増幅回路
JP2009017265A (ja) * 2007-07-05 2009-01-22 Eudyna Devices Inc 電子回路
JP5176917B2 (ja) 2008-12-05 2013-04-03 三菱電機株式会社 前置増幅器

Also Published As

Publication number Publication date
US8941440B2 (en) 2015-01-27
JP2013183359A (ja) 2013-09-12
US20130229231A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
JP5906818B2 (ja) 差動増幅回路および光受信装置
WO2010100741A1 (ja) 光通信装置
US7292098B2 (en) Operational amplifier
US10326416B2 (en) Amplifier
US8258867B2 (en) Front-end equalizer and amplifier circuit
JP5459424B2 (ja) 光受信回路用信号増幅器
JP2012257070A (ja) トランスインピーダンスアンプ
JP6107103B2 (ja) 増幅器および光受信器
JP5862440B2 (ja) 差動増幅回路
JP5566934B2 (ja) 電圧出力回路、及びアクティブケーブル
US20130278338A1 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
JP6515666B2 (ja) 増幅回路
US20120049963A1 (en) Amplifying circuit
JP5628871B2 (ja) 自動オフセット消去回路
JP6024412B2 (ja) 利得可変差動増幅器
US20230092750A1 (en) Reception circuit for optical communication
WO2014042950A1 (en) Amplifier with voltage and current feedback error correction
US8816772B2 (en) Differential amplifier with function of variable gain and optical receiver implemented with the same
JP6480259B2 (ja) 増幅回路
WO2018230229A1 (ja) 増幅器
US7612609B1 (en) Self-stabilizing differential load circuit with well controlled complex impedance
JP2008047978A (ja) バイアス回路、増幅器、および携帯端末
JP2021069025A (ja) 光受信器
JP5302356B2 (ja) 差動トランスインピーダンス増幅器
US8847687B2 (en) Multi-path broadband amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5906818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250