CN110677130A - 差动放大电路 - Google Patents

差动放大电路 Download PDF

Info

Publication number
CN110677130A
CN110677130A CN201910589236.6A CN201910589236A CN110677130A CN 110677130 A CN110677130 A CN 110677130A CN 201910589236 A CN201910589236 A CN 201910589236A CN 110677130 A CN110677130 A CN 110677130A
Authority
CN
China
Prior art keywords
gate
input transistor
input
differential amplifier
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910589236.6A
Other languages
English (en)
Inventor
泽井英幸
富冈勉
黑田忠克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN110677130A publication Critical patent/CN110677130A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45044—One or more switches are opened or closed to balance the dif amp to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及差动放大电路。提供能够在不对放大率造成影响的情况下使输入晶体管的偏移电压变小的差动放大电路。差动放大电路的特征在于，具备：第1输入晶体管，在栅极接收输入到第1输入端子的信号；第2输入晶体管，在栅极接收输入到第2输入端子的信号；以及偏移电压调整电路，连接于第1输入端子与第1输入晶体管的栅极之间和第2输入端子与第2输入晶体管的栅极之间至少一方。

Description

差动放大电路
技术领域
本发明涉及差动放大电路。
背景技术
差动放大电路是对输入到2个输入端子的信号的差进行放大的电路。当在构成差动放大电路的输入晶体管产生偏差时，在差动放大电路的输出信号产生偏移电压。在专利文献1中公开了具备进行调整以使偏移电压变小的偏移电压调整电路的、差动放大电路。
图4是示出在日本特开2008-67188号公报（专利文献1）中公开的差动放大电路的电路图。以往的差动放大电路具备输入晶体管1、2、PMOS晶体管3、4、电流源5和偏移电压调整电路6。
以往的差动放大电路选择性地切断偏移电压调整电路6的熔断器来调整输入晶体管1、2与电流源5之间的电阻值，由此，能够使偏移电压变小。
现有技术文献
专利文献
专利文献1：日本特开2008-67188号公报。
发明要解决的课题
然而，在以往的差动放大电路中，在输入晶体管的电流路径中设置偏移电压调整电路6，因此，存在输入晶体管的电流路径的电阻值由于熔断器的切断而发生变化而据此差动放大电路的放大率发生变化这样的课题。
发明内容
本发明的目的在于提供能够在不对放大率造成影响的情况下使输入晶体管的偏移电压变小的差动放大电路。
用于解决课题的方案
本发明的一个实施方式的差动放大电路的特征在于，具备：
第1输入晶体管，在栅极接收输入到第1输入端子的信号；
第2输入晶体管，在栅极接收输入到第2输入端子的信号；以及
偏移电压调整电路，连接于所述第1输入端子与所述第1输入晶体管的栅极之间和所述第2输入端子与所述第2输入晶体管的栅极之间至少一方。
发明效果
根据本发明的差动放大电路，由于在输入晶体管的栅极设置偏移电压调整电路，所以，输入晶体管的电流路径的电阻值不会发生变化，因此，能够在不对放大率造成影响的情况下使输入晶体管的偏移电压变小。
附图说明
图1是示出第1实施方式的差动放大电路的电路图。
图2是示出第2实施方式的差动放大电路的电路图。
图3是示出第2实施方式的差动放大电路的另一例的电路图。
图4是示出以往的差动放大电路的电路图。
具体实施方式
以下，一边参照附图一边对用于实施本发明的方式详细地进行说明。
[第1实施方式]
图1是示出本发明的第1实施方式的差动放大电路的电路图。
本实施方式的差动放大电路具备：输入晶体管1、2、PMOS晶体管3、4、电流源5、10、11、以及可变电阻电路12、13，所述可变电阻电路12、13具有包括串联连接的多个电阻的电阻电路和熔断器（fuse）电路。可变电阻电路12、13和电流源10、11构成偏移电压调整电路。
PMOS晶体管3、4构成电流镜电路，连接于电源端子VDD以及输入晶体管1和输入晶体管2的漏极。电流源5连接于输入晶体管1和输入晶体管2的源极与GND端子之间。
可变电阻电路12连接于输入端子IN1与输入晶体管1的栅极之间。可变电阻电路13连接于输入端子IN2与输入晶体管2的栅极之间。电流源10连接于作为第1输入晶体管的输入晶体管1的栅极与GND端子之间。电流源11连接于作为第2输入晶体管的输入晶体管2的栅极与GND端子之间。输出端子OUT连接于输入晶体管2的漏极。
在可变电阻电路12中，通过在熔断器被切断后的电阻中流动电流源10的电流，从而电压降低，对输入晶体管1的栅极电压进行调整。在可变电阻电路13中，通过在熔断器被切断后的电阻中流动电流源11的电流，从而电压降低，对输入晶体管2的栅极电压进行调整。即，根据可变电阻电路12（13）的电阻值和电流源10（11）的电流值来决定调整电压Vadj。调整电压Vadj包括作为第1信号向输入晶体管1的栅极供给的电压和作为第2信号向输入晶体管2的栅极供给的电压至少1个电压。
接着，对本实施方式的差动放大电路的偏移电压的调整方法进行说明。
向输入端子IN1输入偏置电压V1，使输入端子IN2的电压从0V起逐渐上升，使输出端子OUT的电压降低时的输入端子IN2的电压为V2。此时的电压V1与电压V2的差是偏移电压Vof，例如能够表示为Vof=V1-V2。
适当选择并切断可变电阻电路12或13的熔断器，以使为将该偏移电压Vof抵消的调整电压Vadj。例如，在偏移电压Vof为正值（V1＞V2）的情况下，切断可变电阻电路12的熔断器。此外，在偏移电压Vof为负值（V2＞V1）的情况下，切断可变电阻电路13的熔断器。
如以上说明的那样，在第1实施方式的差动放大电路中，由于在输入晶体管的栅极设置偏移电压调整电路，所以，输入晶体管的电流路径的电阻值不会发生变化，因此，能够在不对放大率造成影响的情况下使输入晶体管的偏移电压变小。
[第2实施方式]
接着，参照图2来对第2实施方式的差动放大电路进行说明。
第2实施方式的差动放大电路为作为偏移电压调整电路而具备电阻22、23来代替可变电阻电路12、13并且具备可变电流源20、21来代替电流源10、11的结构。
关于其他的结构，与第1实施方式的差动放大电路同样，因此，对相同的结构要素标注相同的附图标记，适当省略其说明。
作为第1电阻的电阻22连接于输入端子IN1与输入晶体管1的栅极之间。作为第2电阻的电阻23连接于输入端子IN2与输入晶体管2的栅极之间。作为第1可变电流源的可变电流源20连接于输入晶体管1的栅极与GND端子之间。作为第2可变电流源的可变电流源21连接于输入晶体管2的栅极与GND端子之间。
可变电流源20、21由电流源、构成电流镜电路的NMOS晶体管和熔断器构成。可变电流源20通过与构成电流镜电路的NMOS晶体管连接的熔断器的切断来调整电流量。可变电流源21也同样。
在电阻22中，通过流动可变电流源20的电流，从而电压降低，对输入晶体管1的栅极电压进行调整。在电阻23中，通过流动可变电流源21的电流，从而电压降低，对输入晶体管2的栅极电压进行调整。即，根据电阻22（23）的电阻值和可变电流源20（21）的电流值来决定调整电压Vadj。调整电压Vadj包括作为第1信号向输入晶体管1的栅极供给的电压和作为第2信号向输入晶体管2的栅极供给的电压至少1个电压。
接着，对本实施方式的差动放大电路的偏移电压的调整方法进行说明。
适当选择并切断可变电流源20或21的熔断器，以使为将偏移电压Vof抵消的调整电压Vadj。例如，在偏移电压Vof为正值（V1＞V2）的情况下，切断可变电流源21的熔断器。此外，在偏移电压Vof为负值（V2＞V1）的情况下，切断可变电流源20的熔断器。
如以上说明的那样，在第2实施方式的差动放大电路中，由于在输入晶体管的栅极设置偏移电压调整电路，所以，输入晶体管的电流路径的电阻值不会发生变化，因此，能够在不对放大率造成影响的情况下使输入晶体管的偏移电压变小。
接着，参照图3来对第2实施方式的差动放大电路的另一例进行说明。
图3的差动放大电路为作为偏移电压调整电路而具备作为第1可变电流源的可变电流源30来代替可变电流源20并且具备电流源11来代替可变电流源21的结构。关于其他的结构，对相同的结构要素标注相同的附图标记，适当省略其说明。
可变电流源20、21为通过切断熔断器来减少电流的结构，但是，可变电流源30被构成为能够通过切断熔断器来增减电流。只要使用像这样构成的可变电流源30，能够得到与图2的差动放大电路同样的效果。
以上，对本发明的实施方式进行了说明，但是，本发明的差动放大电路不限定于上述实施方式，能够在不偏离本发明的主旨的范围内进行各种变更。
例如，在可变电阻电路12、13中，适当设定电阻和熔断器的数量也可，此外，使用开关来代替熔断器也可。此外，在可变电流源20、21、30中，适当设定NMOS晶体管和熔断器的数量也可，此外，使用开关来代替熔断器也可。即，上述的偏移电压调整电路只要连接于输入端子IN1与输入晶体管1的栅极间和输入端子IN2与输入晶体管2的栅极间至少一方即可。
此外，在实施方式中说明的差动放大电路不限定于该电路结构。例如，输入晶体管由PMOS晶体管构成也可。在上述的差动放大电路中，电流源11为具有与可变电流源30同样的结构的、作为第2可变电流源的可变电流源也可。
再有，本发明的差动放大电路也具有以下这样的效果：由于电流源连接于输入晶体管1、2的栅极，所以，在发生了在输入端子IN1、IN2开路（open）的故障的情况下，能够利用电流源来抑制输入端子的电位到达不定状态。
附图标记的说明
1 第1输入晶体管
2 第2输入晶体管
5、10、11 电流源
12、13 可变电阻电路
20、21、30 可变电流源。

Claims (5)

1.一种差动放大电路，其特征在于，具备：
第1输入晶体管，在栅极接收输入到第1输入端子的信号；
第2输入晶体管，在栅极接收输入到第2输入端子的信号；以及
偏移电压调整电路，连接于所述第1输入端子与所述第1输入晶体管的栅极之间和所述第2输入端子与所述第2输入晶体管的栅极之间至少一方，利用产生的调整电压来调整所述输入晶体管的偏移电压。
2.根据权利要求1所述的差动放大电路，其特征在于，
所述偏移电压调整电路具备：
第1可变电阻电路，具有在所述第1输入端子与所述第1输入晶体管的栅极之间串联连接的多个电阻；以及
第1电流源，连接于所述第1可变电阻电路与所述第1输入晶体管的栅极的连接点，使电流在所述第1可变电阻电路中流动，
通过在所述第1可变电阻电路中流动所述第1电流源的电流来产生所述调整电压。
3.根据权利要求1或2所述的差动放大电路，其特征在于，
所述偏移电压调整电路具备：
第2可变电阻电路，具有在所述第2输入端子与所述第2输入晶体管的栅极之间串联连接的多个电阻；以及
第2电流源，连接于所述第2可变电阻电路与所述第2输入晶体管的栅极的连接点，使电流在所述第2可变电阻电路中流动，
通过在所述第2可变电阻电路中流动所述电流源的电流来产生所述调整电压。
4.根据权利要求1所述的差动放大电路，其特征在于，
所述偏移电压调整电路具备：
电阻，连接于所述第1输入端子与所述第1输入晶体管的栅极之间；以及
第1可变电流源，连接于所述电阻与所述第1输入晶体管的栅极之间，使电流在所述电阻中流动，
通过在所述电阻中流动所述第1可变电流源的电流来产生所述调整电压。
5.根据权利要求1或4所述的差动放大电路，其特征在于，
所述偏移电压调整电路具备：
电阻，连接于所述第2输入端子与所述第2输入晶体管的栅极之间；以及
第2可变电流源，连接于所述电阻与所述第2输入晶体管的栅极之间，使电流在所述电阻中流动，
通过在所述电阻中流动所述第2可变电流源的电流来产生所述调整电压。
CN201910589236.6A 2018-07-03 2019-07-02 差动放大电路 Withdrawn CN110677130A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-126682 2018-07-03
JP2018126682A JP2020010088A (ja) 2018-07-03 2018-07-03 差動増幅回路

Publications (1)

Publication Number Publication Date
CN110677130A true CN110677130A (zh) 2020-01-10

Family

ID=69068593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910589236.6A Withdrawn CN110677130A (zh) 2018-07-03 2019-07-02 差动放大电路

Country Status (5)

Country Link
US (1) US11012041B2 (zh)
JP (1) JP2020010088A (zh)
KR (1) KR20200004247A (zh)
CN (1) CN110677130A (zh)
TW (1) TWI802714B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007251A (ko) * 1988-10-04 1991-04-30 에프.제이.스미트 드레인 바이어스형 전달 저항 장치
JP2005072893A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 無線通信受信回路およびそのｄｃオフセット電圧補正方法
CN101373902A (zh) * 2007-08-23 2009-02-25 株式会社理光 充电电路以及其充电电流调整方法
JP2011083026A (ja) * 2008-10-06 2011-04-21 Panasonic Corp 演算増幅回路及び表示装置
TW201308883A (zh) * 2011-08-15 2013-02-16 Mediatek Inc 具備直流偏移補償的增益級與相關方法
JP2014045402A (ja) * 2012-08-28 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 自動オフセット消去回路
US20140253359A1 (en) * 2013-03-11 2014-09-11 Sony Corporation Balanced signal processing circuit and analog-digital conversion circuit
US20150222234A1 (en) * 2014-02-04 2015-08-06 Murata Manufacturing Co., Ltd. Power amplifier module
JP2017076878A (ja) * 2015-10-14 2017-04-20 ローム株式会社 オーディオ回路、それを用いた電子機器
US20170179886A1 (en) * 2014-09-03 2017-06-22 Fujitsu Limited Power amplifier circuit and semiconductor integrated circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113401B2 (ja) * 1992-07-31 2000-11-27 リーダー電子株式会社 広帯域増幅器
JP2000298566A (ja) 1999-04-14 2000-10-24 Seiko Epson Corp 印刷装置、情報処理装置、これらの制御方法、及び情報記録媒体
JP3452247B2 (ja) 1999-12-28 2003-09-29 セイコーエプソン株式会社 プリンタ、プリンタの制御方法およびプログラムを記録した記録媒体
JP3972601B2 (ja) * 2001-05-15 2007-09-05 ヤマハ株式会社 レベルシフト回路
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
JP4315104B2 (ja) * 2004-12-22 2009-08-19 ソニー株式会社 信号処理回路及び光ディスク記録再生装置
DE102005007632A1 (de) * 2005-02-18 2006-08-24 Infineon Technologies Ag Verstärkeranordnung und Verfahren zum Abgleichen eines Offsets
KR100535442B1 (ko) 2005-04-18 2005-12-09 주식회사 빅솔론 프린팅 장치, 상기 프린팅 장치의 제어 방법 및 상기프린팅 장치를 이용한 데이터 처리 장치
JP2008067188A (ja) 2006-09-08 2008-03-21 Ricoh Co Ltd 差動増幅回路及びその差動増幅回路を使用した充電制御装置
JP2009224993A (ja) * 2008-03-14 2009-10-01 Sharp Corp 差動インタフェース装置、表示制御装置、及び表示装置
US8279475B2 (en) 2008-05-27 2012-10-02 Bixolon Co., Ltd. Printing apparatus and method for processing real-time command using the printing apparatus
US7737775B2 (en) * 2008-07-07 2010-06-15 Mediatek Inc. Low-noise DC offset calibration circuit and related receiver stage
JP5482221B2 (ja) * 2010-01-22 2014-05-07 株式会社リコー アナログ回路
JP6207871B2 (ja) * 2013-04-17 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置及びインバータシステム
US9362874B2 (en) * 2013-07-10 2016-06-07 Fairchild Semiconductor Corporation Differential measurements with a large common mode input voltage
JP2018050238A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 可変利得増幅器、方法、および受信装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007251A (ko) * 1988-10-04 1991-04-30 에프.제이.스미트 드레인 바이어스형 전달 저항 장치
DE68921532D1 (de) * 1988-10-04 1995-04-13 Philips Electronics Nv Transresistanzvorrichtung mit Drain-Vorspannung.
JP2005072893A (ja) * 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd 無線通信受信回路およびそのｄｃオフセット電圧補正方法
CN101373902A (zh) * 2007-08-23 2009-02-25 株式会社理光 充电电路以及其充电电流调整方法
JP2011083026A (ja) * 2008-10-06 2011-04-21 Panasonic Corp 演算増幅回路及び表示装置
TW201308883A (zh) * 2011-08-15 2013-02-16 Mediatek Inc 具備直流偏移補償的增益級與相關方法
JP2014045402A (ja) * 2012-08-28 2014-03-13 Nippon Telegr & Teleph Corp <Ntt> 自動オフセット消去回路
US20140253359A1 (en) * 2013-03-11 2014-09-11 Sony Corporation Balanced signal processing circuit and analog-digital conversion circuit
US20150222234A1 (en) * 2014-02-04 2015-08-06 Murata Manufacturing Co., Ltd. Power amplifier module
US20170179886A1 (en) * 2014-09-03 2017-06-22 Fujitsu Limited Power amplifier circuit and semiconductor integrated circuit
JP2017076878A (ja) * 2015-10-14 2017-04-20 ローム株式会社 オーディオ回路、それを用いた電子機器

Also Published As

Publication number Publication date
US20200014348A1 (en) 2020-01-09
KR20200004247A (ko) 2020-01-13
US11012041B2 (en) 2021-05-18
JP2020010088A (ja) 2020-01-16
TW202007075A (zh) 2020-02-01
TWI802714B (zh) 2023-05-21

Similar Documents

Publication Publication Date Title
JP5580608B2 (ja) ボルテージレギュレータ
KR101126050B1 (ko) 적응 바이어싱을 이용하는 고스윙 연산 증폭기 출력 스테이지
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
CN106066419B (zh) 电流检测电路
US7872519B2 (en) Voltage divider circuit
US9431968B2 (en) Methods and apparatuses for slew rate enhancement of amplifiers
US7518424B2 (en) Slew rate controlled output circuit
JP2004194124A (ja) ヒステリシスコンパレータ回路
US20160062385A1 (en) Generating a current with inverse supply voltage proportionality
US6114906A (en) Differential amplifier circuit
US10122335B2 (en) Low voltage high speed CMOS line driver without tail current source
CN110677130A (zh) 差动放大电路
JP2007318394A (ja) オフセット電圧調整回路
US9588540B2 (en) Supply-side voltage regulator
CN113672026A (zh) Mipi的偏置电路、mipi模块及显示设备
JP2008135834A (ja) オペアンプ回路
JP2021096554A (ja) 定電流回路
JP5203809B2 (ja) 電流ミラー回路
US20230251677A1 (en) Current limit protection
US20230099788A1 (en) Power supply circuit
JP4501555B2 (ja) 電流検出回路
US11362628B2 (en) Input stage for an LVDS receiver circuit
US20220278662A1 (en) Operational Amplifier
KR100534038B1 (ko) 차동 증폭회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: ABLIC Inc.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200110