JP2013502001A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013502001A5 JP2013502001A5 JP2012524720A JP2012524720A JP2013502001A5 JP 2013502001 A5 JP2013502001 A5 JP 2013502001A5 JP 2012524720 A JP2012524720 A JP 2012524720A JP 2012524720 A JP2012524720 A JP 2012524720A JP 2013502001 A5 JP2013502001 A5 JP 2013502001A5
- Authority
- JP
- Japan
- Prior art keywords
- data block
- portions
- sequence
- data
- acquired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 15
- 230000004044 response Effects 0.000 claims 7
Claims (22)
- データブロックを識別し、識別された前記データブロックの複数の部分をコマンドを発行するホストへ送信する第1シーケンスを識別する前記コマンドに対応して、前記データブロックを保持し、前記データブロックの複数の部分が、対応する複数の不揮発性メモリユニットに格納されるバッファと、
前記コマンドに応答して、前記データブロックの前記複数の部分を、前記対応する複数の不揮発性メモリユニットから前記第1シーケンスとは異なる第2シーケンスで取得し、取得された前記データブロックの前記複数の部分を前記バッファへ送信するデータ取得部と
を備え、
前記第2シーケンスは、取得した非連続な前記データブロックの前記複数の部分に関連し、
前記第2シーケンスで取得された前記データブロックの前記複数の部分が追跡され、
前記バッファは、前記データ取得部が前記データブロックに含まれる全ての前記複数の部分を取得したことを示す指示に応答して、前記データブロックを前記ホストへ送信するデバイス。 - 前記バッファは、複数のコマンドにそれぞれ対応する複数のデータブロックを保持し、
前記データ取得部は、異なる前記複数のデータブロックの異なる複数の部分を並行して取得する請求項1に記載のデバイス。 - 前記データ取得部は、第1コマンドに対応するデータブロックの複数の部分を、第2コマンドに対応するデータブロックの複数の部分と交互に配置する請求項2に記載のデバイス。
- それぞれの不揮発性メモリユニットは複数のセクタを有し、
前記データブロックの前記複数の部分は、前記複数の不揮発性メモリユニットの前記複数のセクタにわたって格納され、
前記データ取得部は、前記複数のセクタから前記データブロックの前記複数の部分を前記第2シーケンスで取得する請求項1に記載のデバイス。 - 前記第1シーケンスを受信し、前記第2シーケンスで取得される前記データブロックを追跡し、前記データブロックに含まれる全ての前記複数の部分を前記データ取得部が取得したことを示す指示を提供するシーケンサと、
前記データ取得部と協働するように結合され、前記データ取得部によって取得されたデータブロックの1つ以上の部分をチェックするエラーチェック及び補正ユニットと
をさらに備え、
前記データ取得部は、前記データブロックの前記複数の部分を前記第2シーケンスで前記エラーチェック及び補正ユニットへ送信する請求項1に記載のデバイス。 - 前記エラーチェック及び補正ユニットは、前記シーケンサと協働するように結合され、前記データブロックの一部分にエラーが無いことを示す信号を前記シーケンサへ送信し、
前記シーケンサは、前記データブロックのそれぞれの部分に対して前記エラーチェック及び補正ユニットが前記データブロックの前記一部分の識別子及び前記一部分にエラーが無いことを示す信号を送信するか判断することによって、前記第2シーケンスで取得された前記データブロックを追跡する請求項5に記載のデバイス。 - 対応する複数の不揮発性メモリユニットに複数の部分が格納されるデータブロックを識別し、識別された前記データブロックの前記複数の部分をコマンドを発行するホストへ送信する第1シーケンスを識別する、前記データブロックに対する前記コマンドを受信する段階と、
処理回路によって、前記データブロックの前記複数の部分を、前記対応する複数の不揮発性メモリユニットから前記第1シーケンスとは異なる第2シーケンスで取得し、取得された前記データブロックの前記複数の部分はバッファに格納される段階と、
取得された前記データが、前記第2シーケンスに従って前記データブロックの全ての前記複数の部分を含むか判断する段階と、
前記判断することに応答して、前記データブロックを送信させるよう前記バッファに指示する段階と
を備え、
前記第2シーケンスは、取得した非連続な前記データブロックの前記複数の部分に関連する、
方法。 - 前記第2シーケンスで取得された前記データブロックの前記複数の部分を追跡する段階をさらに備える請求項7に記載の方法。
- 付加的なデータブロックを送信するための付加的なコマンドを受信する段階と、
前記コマンドに対応する前記データブロック及び前記付加的なコマンドに対応する前記付加的なデータブロックを並行して取得する段階と
をさらに備える請求項7に記載の方法。 - 前記データブロックの複数の部分を、前記付加的なデータブロックの複数の部分と交互に配置する段階をさらに備え、
交互に配置された前記複数の部分は前記バッファに格納される
請求項9に記載の方法。 - 取得された前記データブロックの前記複数の部分を前記バッファへ送信する段階をさらに備える請求項7に記載の方法。
- それぞれの不揮発性メモリユニットは複数のセクタを有し、
前記データブロックの前記複数の部分は、前記複数の不揮発性メモリユニットの前記複数のセクタにわたって格納され、
前記データブロックの前記複数の部分を取得する段階は、前記複数のセクタから前記データブロックの前記複数の部分を前記第2シーケンスで取得する段階を有する請求項7に記載の方法。 - 前記取得されたデータブロックにエラーが無いかを判断するために、データブロックの1つ以上の部分をチェックする段階をさらに備える請求項7に記載の方法。
- 前記データブロックの一部分にエラーが無いことを示す信号を送信する段階をさらに備え、
前記判断する段階は、前記データブロックのそれぞれの部分に対して前記データブロックの前記一部分の識別子及び前記一部分にエラーが無いことを示す信号が送信されるか判断することによって、前記第2シーケンスで取得された前記データブロックを追跡する段階を有する
請求項13に記載の方法。 - 複数のデータブロックの複数の部分を格納する複数の不揮発性メモリユニットと、
前記複数の不揮発性メモリユニットの1つ以上に格納される、前記複数のデータブロックの1つ以上のデータブロックを受信するための複数のコマンドを送信するホストと、
前記複数の不揮発性メモリユニットと前記ホストとの間でデータを送信するコントローラと
を備え、
前記コントローラは、
それぞれが前記1つ以上のデータブロックのデータブロック及び前記ホストへ送信する前記データブロックの複数の部分の第1対応シーケンスを識別する複数のコマンドを前記ホストから受信し、
前記複数の不揮発性メモリユニットの1つ以上に格納される前記1つ以上のデータブロックを並行して取得し、
前記複数のコマンドの各々に対し、取得された対応するデータブロックの前記複数の部分が前記ブロックの全ての前記データを含むか判断し、
前記複数のコマンドの各々に対し、前記判断することに応答して、取得された前記対応するデータブロックの複数の部分を、前記第1対応シーケンスに基づいて前記ホストへ送信し、
それぞれのデータブロックの前記複数の部分は、対応する前記複数のコマンドによって識別される前記第1対応シーケンスとは異なる第2シーケンスで取得され、
前記第2シーケンスは、取得した非連続な前記対応するデータブロックの前記複数の部分に関連する、
システム。 - 前記コントローラはさらに、第1コマンドを受信することに応答して取得される第1データブロックの複数の部分を、第2コマンドに応答して取得される第2データブロックの複数の部分と交互に配置し、
交互に配置された前記複数の部分は不揮発性メモリユニットに格納される
請求項15に記載のシステム。 - それぞれの不揮発性メモリユニットは複数のセクタを有し、
前記データブロックの前記複数の部分は、前記複数の不揮発性メモリユニットの前記複数のセクタにわたって格納され、
前記コントローラは、前記複数のセクタから前記データブロックの前記複数の部分を前記第2シーケンスで取得する請求項15に記載のシステム。 - 前記コントローラと協働するように結合され、データブロックの1つ以上の部分をチェックして取得された前記データブロックにエラーが無いか判断するエラーチェック及び補正ユニットをさらに備える請求項15に記載のシステム。
- 前記エラーチェック及び補正ユニットは、前記データブロックの一部分にエラーが無いことを示す信号を前記コントローラへ送信する請求項18に記載のシステム。
- 前記コントローラはさらに、前記データブロックのそれぞれの部分に対して前記データブロックの前記一部分の識別子及び前記一部分にエラーが無いことを示す信号が送信されるか判断することによって、前記第2シーケンスで取得された前記データブロックを追跡する請求項19に記載のシステム。
- 前記第2シーケンスにおいて、前記データ取得部は、セクタごとに、セクタに関連する何れのチャネルもスキップすることなく、前記不揮発性メモリユニットのそれぞれから前記データブロックの複数の部分を取得する請求項4に記載のデバイス。
- 前記複数のセクタは、第1セクタ及び第2セクタを含み、
前記第2シーケンスにおいて、前記データ取得部は、前記データブロックの前記複数の部分の第1部分または前記データブロックの前記複数の部分の第2部分の取得において、何れのチャネルもスキップすることなく、前記第2セクタから前記第2部分を取得する前に、前記第1セクタから前記第1部分を取得する請求項4に記載のデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23311809P | 2009-08-11 | 2009-08-11 | |
US61/233,118 | 2009-08-11 | ||
US25650209P | 2009-10-30 | 2009-10-30 | |
US61/256,502 | 2009-10-30 | ||
PCT/US2010/043095 WO2011019494A1 (en) | 2009-08-11 | 2010-07-23 | Controller for reading data from non-volatile memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013502001A JP2013502001A (ja) | 2013-01-17 |
JP2013502001A5 true JP2013502001A5 (ja) | 2013-09-05 |
JP5732708B2 JP5732708B2 (ja) | 2015-06-10 |
Family
ID=42710582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012524720A Active JP5732708B2 (ja) | 2009-08-11 | 2010-07-23 | 不揮発性メモリからのデータ読み出し用コントローラ |
Country Status (6)
Country | Link |
---|---|
US (2) | US8650438B2 (ja) |
EP (1) | EP2465027B1 (ja) |
JP (1) | JP5732708B2 (ja) |
KR (1) | KR101608910B1 (ja) |
CN (1) | CN102473078B (ja) |
WO (1) | WO2011019494A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101008923B1 (ko) * | 2010-01-15 | 2011-01-17 | 주식회사 노바칩스 | 다양한 종류의 반도체 메모리 장치들을 구비하는 반도체 메모리 시스템 및 이의 제어 방법 |
US9176810B2 (en) * | 2011-05-27 | 2015-11-03 | SanDisk Technologies, Inc. | Bit error reduction through varied data positioning |
DE102012218363A1 (de) * | 2012-10-09 | 2014-04-10 | Continental Automotive Gmbh | Verfahren zur Steuerung eines getrennten Ablaufs von verknüpften Programmblöcken und Steuergerät |
US11551735B2 (en) | 2015-03-11 | 2023-01-10 | Rambus, Inc. | High performance, non-volatile memory module |
US9904609B2 (en) * | 2015-11-04 | 2018-02-27 | Toshiba Memory Corporation | Memory controller and memory device |
KR102468698B1 (ko) * | 2015-12-23 | 2022-11-22 | 에스케이하이닉스 주식회사 | 메모리 장치 |
KR102530889B1 (ko) | 2016-04-06 | 2023-05-11 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 |
KR102646252B1 (ko) | 2016-11-30 | 2024-03-11 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
CN109709902B (zh) * | 2017-10-25 | 2022-01-21 | 富泰华精密电子(郑州)有限公司 | 数据交互方法、***和存储器 |
CN108519859B (zh) * | 2018-03-30 | 2021-04-20 | 深圳忆联信息***有限公司 | 数据读取方法、装置、设备及介质 |
US11599481B2 (en) * | 2019-12-12 | 2023-03-07 | Western Digital Technologies, Inc. | Error recovery from submission queue fetching errors |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3419547B2 (ja) * | 1994-06-08 | 2003-06-23 | 富士フイルムマイクロデバイス株式会社 | 不揮発性メモリ |
JP3095638B2 (ja) * | 1994-10-03 | 2000-10-10 | 株式会社東芝 | データ処理装置 |
US5754565A (en) * | 1996-10-15 | 1998-05-19 | Quantum Corporation | Reconstruction of syndromes for bi-level on-the-fly error correction in disk drive systems |
US7047391B2 (en) * | 1998-09-14 | 2006-05-16 | The Massachusetts Institute Of Technology | System and method for re-ordering memory references for access to memory |
US7093094B2 (en) * | 2001-08-09 | 2006-08-15 | Mobilygen Corporation | Random access memory controller with out of order execution |
US7149857B2 (en) * | 2002-05-14 | 2006-12-12 | Micron Technology, Inc. | Out of order DRAM sequencer |
JP2005115600A (ja) | 2003-10-07 | 2005-04-28 | Hitachi Ltd | 情報処理装置及び方法 |
JP4661566B2 (ja) * | 2005-11-30 | 2011-03-30 | Tdk株式会社 | アクセスコントローラ、フラッシュメモリシステム及びアクセス制御方法 |
CN100530070C (zh) * | 2006-11-24 | 2009-08-19 | 骆建军 | 基于flash的硬盘 |
US20080244244A1 (en) * | 2007-03-30 | 2008-10-02 | Advanced Micro Devices, Inc. | Parallel instruction processing and operand integrity verification |
US7996599B2 (en) * | 2007-04-25 | 2011-08-09 | Apple Inc. | Command resequencing in memory operations |
US9495116B2 (en) * | 2007-12-26 | 2016-11-15 | Sandisk Il Ltd. | Storage device coordinator and a host device that includes the same |
US8055816B2 (en) * | 2009-04-09 | 2011-11-08 | Micron Technology, Inc. | Memory controllers, memory systems, solid state drives and methods for processing a number of commands |
-
2010
- 2010-07-23 JP JP2012524720A patent/JP5732708B2/ja active Active
- 2010-07-23 CN CN201080035769.7A patent/CN102473078B/zh active Active
- 2010-07-23 WO PCT/US2010/043095 patent/WO2011019494A1/en active Application Filing
- 2010-07-23 EP EP10742629.8A patent/EP2465027B1/en active Active
- 2010-07-23 US US12/842,714 patent/US8650438B2/en not_active Expired - Fee Related
- 2010-07-23 KR KR1020127004159A patent/KR101608910B1/ko active IP Right Grant
-
2014
- 2014-01-29 US US14/167,873 patent/US8892940B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013502001A5 (ja) | ||
WO2009064791A3 (en) | Method and apparatus of automatically selecting error correction algorithms | |
JP2006259962A5 (ja) | ||
JP2015532488A5 (ja) | ||
RU2018102310A (ru) | Способ и устройство для передачи медиаданных в мультимедийной транспортной системе | |
US20140307118A1 (en) | Smart Tiles | |
JP2018535494A5 (ja) | ||
EP3223157A3 (en) | Semiconductor device and memory access control method | |
JP2013097786A5 (ja) | ||
JP2018518911A5 (ja) | ||
JP5076488B2 (ja) | 情報処理装置、履歴管理方法、履歴管理プログラム | |
JP2015064348A5 (ja) | ||
US20170221584A1 (en) | Ssd controlling circuit for determining reusability of data block of ssd | |
JP2016532950A (ja) | I/oプロトコルまたはターゲットデバイスによってサポートされないときにキューバリアを設けること | |
JP2016045958A5 (ja) | メモリモジュール | |
US9792070B2 (en) | Data storage device, method of storing data, and on-vehicle control apparatus | |
US9021609B2 (en) | Apparatus and method for verifying integrity of firmware of embedded system | |
EP2416554A3 (en) | Image reading apparatus, control method thereof and image reading system | |
JP2010165077A5 (ja) | ||
JP2009302685A (ja) | X線画像診断システム、画像処理装置及び画像処理方法 | |
WO2012085687A3 (en) | Medical record retrieval system based on sensor information and a method of operation thereof | |
KR20180110482A (ko) | 메모리 테스트 시스템 및 방법 | |
US10191829B2 (en) | Semiconductor device and fault detection method therefor | |
TW201504650A (zh) | Sas擴展卡、實現sas擴展卡的檢修控制系統及方法 | |
JP2011147034A5 (ja) |