JP3095638B2 - データ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ディスク装置など
のディスク記憶装置を備えたデータ処理装置に関する。

【０００２】

【従来の技術】磁気ディスク装置などのディスク記憶装
置を高速にアクセスする方法として、所謂エレベータシ
ーキングという方法がある。これは、１つのファイルが
連続したセクタに記憶されず、ディスクの複数の領域に
分散しているデータを現在のヘッド位置から一番近いセ
クタあるいは、ヘッドの一方向への移動でデータを現在
のヘッド位置から一番近いセクタあるいは、ヘッドの位
置方向への移動でデータをアクセスできるように、アク
セスの順序を入れ替える方法である。

【０００３】この方法により、ファイルごとにシークを
やり直したり、分散されたファイルを各ブロックごとの
アクセスでシークを入れないで済むか、あるいは、異な
るファイルであっても、連続するブロックにファイルが
存在する場合には、一回のシークで連続的にアクセスで
きるため高速になる（特開平２−７２７３号公報参
照）。

【０００４】すなわち、図１１に示すようにファイルが
格納されている磁気ディスク装置に対して、ファイル
Ｃ、Ａ、Ｂの順にリード要求があった場合、通常は、こ
の順番にシークを入れながらアクセスされる、ここでフ
ァイルＡは、Ａ１、Ａ２に分散されているため、合計４
回のシークが入る。しかしながら、前述のエレベータシ
ーキングを行うことにより、Ａ１、Ｂ、Ａ２、Ｃの順の
アクセスになり、ＢとＡ２は、連続であうため、３回の
シークでよく、さらに、シークの距離も短いため高速に
アクセスできる。またエレベータシークの他の方式で
は、Ａ２からＣへのアクセスは、シークを行うより連続
アクセスした方が早いから、Ａ１、Ｂ、Ａ２、Ｚ、Ｘ、
Ｃ順のアクセスで２回のシークで足りる。

【０００５】

【発明が解決しようとする課題】ところで、上述した、
従来のエレベータシーキングによれば、シーケンシャル
なアドレスの発生しかできないため、まずメモリ上の連
続領域を確保し、エレベータシーキングにより読み出さ
れたデータを順次メモリへ格納することとなる。

【０００６】しかしながら、メモリに格納されたデータ
は、１つのファイルが連続的に格納されているとは限ら
ないため、ＣＰＵによって並べ替えの処理を行う必要が
あった。

【０００７】すなわち、図１２に示すように、例えばフ
ァイルＢとＡ２は、連続アクセスできるため、そのまま
メモリの連続空間に記憶される。従って、Ａ１とＡ２を
メモリ中で連続にするには、ＣＰＵにより並べ替えを行
う必要があるのである。

【０００８】さらに、従来の方法では、エレベータシー
キングの際に途中に不要なデータがある場合には、シー
クを行うか、あるいは、図１３に示すように不要なデー
タもそのまま読んでメモリに格納する必要があったた
め、アクセスが遅くなるか、余分なメモリ領域が必要と
なってくる。一般に、メモリはかならずしも連続領域が
空いているとは限らないため、データの移動やガーベジ
コレクションを行って、連続領域を確保する必要がある
のである。

【０００９】そこで、本発明は、ディスク記憶装置をラ
ンダムにアクセスせずに、シーケンシャルにアクセスを
行ってもメモリ上にデータを所定順序で連続的に格納す
ることができ、また、不要なデータ転送の処理を軽減で
きるデータ処理装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明のデータ処理装置
は、メモリの論理アドレスを物理アドレスに変換する際
に用いるマッピングデータアドレスの指定と上記マッピ
ングデータアドレスのうちアクセス禁止のアドレスを指
定するＣＰＵと、このＣＰＵにより指定された上記マッ
ピングデータアドレスを保持するマッピングテーブルが
設けられたメモリと、データを記憶するディスク記憶装
置と、このディスク記憶装置がヘッドの連続した一方向
の移動により読み出したセクタ単位のデータをＤＭＡ転
送すると共に、上記メモリの論理アドレスを出力するＤ
ＭＡ転送手段と、このＤＭＡ転送手段から出力された論
理アドレスを上記マッピングテーブルから読み出したマ
ッピングデータアドレスに基づいて物理アドレスに変換
して出力すると共に、この変換された物理アドレスが上
記マッピングテーブルに保持されたマッピングデータア
ドレスのうち上記ＣＰＵによりアクセス禁止指定された
アドレスと一致する場合にアクセス禁止信号を出力する
アドレス変換手段と、このアドレス変換手段から出力さ
れた物理アドレスに基づいて上記ＤＭＡ転送手段から転
送されたデータを上記メモリ上に書き込むと共に、上記
アドレス変換手段からアクセス禁止信号が出力された場
合には上記ＤＭＡ転送手段から転送されたデータの上記
メモリへの書き込みを禁止する書き込み制御手段とを具
備して構成される。

【００１１】

【００１２】

【００１３】

【作用】このような構成によれば、ディスク記憶装置か
らヘッドの連続した一方向の移動により読み出されたセ
クタ単位のデータは、アドレス変換手段から出力される
物理アドレスに基づいてメモリに格納される。したがっ
て、ディスク記憶装置上で１つのファイルのデータが連
続した並びになっていなくとも、ランダムアクセスせず
にシーケンシャルアクセスを行ってメモリ上に連続的に
格納することができる。 さらに、ディスク記憶装置から
読み出されたセクタ単位のデータの中に不要データがあ
った場合に、アドレス変換手段から出力されるアクセス
禁止信号により、その不要データのメモリへの書き込み
を禁止して、メモリアクセスの負荷を軽減することがで
きる。

【００１４】

【実施例】以下本発明に係るデータ処理装置の一実施例
を図面に基づいて詳細に説明する。図４は、本発明のデ
ータ処理装置の一実施例を示すブロック図である。本実
施例におけるデータ処理装置は、データ転送装置１と、
ＣＰＵ２と、メモリ３と、磁気ディスク装置４とを備え
る。データ転送装置１は、ＳＣＳＩコントローラ１４、
ＤＭＡコントローラ１２、アドレス変換部１１及び制御
部１３から成り、ＳＣＳＩコントローラ１４にはケーブ
ルを介して磁気ディスク装置４が接続される。

【００１５】一方、制御部１３は、バス５を介してＣＰ
Ｕ２に接続される。また、このバス５にはＣＰＵ２とと
もにメモリ３が接続されている。データ転送制御装置１
は、ＣＰＵ２の制御により動作し、磁気ディスク装置４
のデータをメモリ３に転送したり、あるいは、メモリ３
に記憶されたデータを磁気ディスク装置４に格納したり
して、データの転送制御を行う。

【００１６】ＣＰＵ２はバス５を介して、データ転送制
御装置１にディスクアクセスに必要なパラメータをセッ
トする。このパラメータは、一端制御部１３を経由して
ＳＣＳＩコントローラ１４、ＤＭＡコントローラ１２、
アドレス変換部１１、制御部１３にセットされる。

【００１７】ＳＣＳＩコントローラ１４はＳＣＳＩイン
タフェース仕様のデバイスを制御する装置で、磁気ディ
スク装置４とＳＣＳＩケーブルで接続される。磁気ディ
スク装置４からのデータの読み出しの際には、ＳＣＳＩ
コントローラ１４からの命令により、磁気ディスク装置
４のヘッドを読み出すセクタの論理アドレスへ移動さ
せ、その論理アドレスから希望するセクタ数のデータを
転送する。磁気ディスク装置４からデータがＳＣＳＩコ
ントローラ１４に転送されると、ＳＣＳＩコントローラ
１４は、ＤＭＡコントローラ１２に対してＤＭＡリクエ
スト信号（以下ＤＲＥＱ信号）を出力する。ＤＲＥＱ信
号を受け取ったＤＭＡコントローラ１２は、ＳＣＳＩコ
ントローラ１４に対して、ＤＭＡアクノリッジ信号（以
下ＤＡＣＫ信号）を返してデータを内部のレジスタに格
納する。

【００１８】ＤＭＡコントローラ１２は、Ｉ／Ｏデバイ
スとメモリとの間でＣＰＵを介在せずにデータの転送を
直接行う装置であり、受け取ったデータをメモリ３へ転
送する。この時、ＤＭＡコントローラ１２は、アドレス
生成部として作用し、ＣＰＵ２がセットしたパラメータ
に従ってアドレスを生成し、データとともに出力する。

【００１９】本実施例では、ＤＭＡコントローラ１２か
ら出力されたデータは、制御部１３に送られ、アドレス
はアドレス変換部１１に送られてＤＭＡコントローラ１
２で生成された論理アドレスを物理アドレスに変換した
後に、制御部１３を経由してバス５上のメモリ３の物理
アドレスに格納される。

【００２０】この処理を繰り返すことにより、磁気ディ
スク装置４のデータが読み出されて、メモリ３へ記憶さ
れる。データを磁気ディスク装置４に書き込む場合に
は、ＤＭＡコントローラ１２が論理アドレスを生成し、
アドレス変換部１１において物理アドレスに変換された
後、制御部１３よりメモリ３に対して物理アドレスに対
するデータの読み出し要求が出される。

【００２１】メモリ３は、物理アドレスに対応するデー
タを読み出すと、バス５を経由してデータを制御部１３
に伝送し読み出しを終了する。このデータは、さらにＤ
ＭＡコントローラ１２に送られてラッチされる。この
時、ＳＣＳＩコントローラ１４にＤＲＥＱ信号が出力さ
れていれば、ラッチしたデータをＤＡＣＫ信号とともに
ＳＣＳＩコントローラ１４に出力し、ＳＣＳＩコントロ
ーラ１４が内部レジスタにラッチし、磁気ディスク装置
４へのデータが転送される。

【００２２】ここで、ＳＣＳＩコントローラ１４から、
ＤＲＥＱ信号が出力を受け取るとＳＣＳＩコントローラ
１４にデータを転送し、終了後、再び、論理アドレスを
出力してメモリ３からのデータの読み出し要求を出す。

【００２３】次に、本実施例に係る装置のアドレス変換
部１１の構成を説明する。図５は、上記アドレス変換部
１１の構成を示すブロック図である。アドレス変換部１
１は、論理アドレスを物理アドレスに変換する物理アド
レス変換部１０３と、論理アドレスを一時記憶する論理
アドレスレジスタ１００と、論理アドレスレジスタ１０
０に記憶されたアドレスとＤＭＡコントローラ１２から
の論理アドレスを比較する比較器１０１と、論理アドレ
スを物理アドレスに変換するマッピングデータと呼ばれ
るパラメータを記憶するメモリ３上のアドレスの計算を
行うマッピングデータアドレス計算部１０２と、比較器
１０１の結果よりマッピングデータアドレス計算部１０
２からのアドレスと物理アドレス変換部１０３から出力
される物理アドレスとの選択を行うセレクタ１０６と、
ＣＰＵ２よりセットされるアクセス禁止アドレスレジス
タ１０４と、アクセス禁止アドレスレジスタ１０４にセ
ットされたアクセス禁止アドレスと、物理アドレスとの
比較を行う比較器１０５と、比較器１０５の結果をイネ
ーブルにするアクセス禁止許可手段１０７とから構成さ
れる。

【００２４】ここで、マッピングデータアドレスの計算
を行うマッピングデータアドレス計算部１０２は、図６
に示すように、マッピングデータを格納したメモリ３の
ベースアドレスを格納するベースアドレスレジスタ１１
１と加算器１１２とから構成される。

【００２５】図９に示した例を用いて説明すると、メモ
リ３上のＦ０００００００ｈ番地から、マッピングデー
タが格納されている場合において、ＣＰＵ３により制御
部１３を経由して、ベースアドレスレジスタ１１１にＦ
０００００００ｈが書き込まれる。ＤＭＡコントローラ
１２からの論理アドレスは、最初００００００００ｈで
あり加算器１１２の加算の結果マッピングデータアドレ
スは、ベースアドレスであるＦ０００００００ｈ番地と
なる。なお、本実施例では、マッピングの単位を４ＫＢ
とするため、バイト単位の３２ビットアドレスは、上位
２０ビットが有効で下位１２ビットは、無視する。

【００２６】したがって、論理アドレス０００００００
０ｈから０００００ＦＦＦｈまでは、加算器１１２の結
果Ｆ０００００００ｈとなる。次に論理アドレスが００
００１０００ｈとなると、Ｆ０００００００ｈと０００
０００００４ｈとを加算しＦ００００００４ｈとなる。
これは、格納されるマッピングデータが３２ビットデー
タとなるため、アドレスが４ｈ単位で加算されるためで
ある。

【００２７】このように、論理アドレス０００００００
０ｈ〜０００００ＦＦＦｈは、Ｆ０００００００ｈ、論
理アドレス００００１０００ｈ〜００００１ＦＦＦｈ
は、Ｆ００００００４ｈ、論理アドレス００００２００
０ｈ〜００００２ＦＦＦｈは、Ｆ００００００８ｈ、論
理アドレス００００３０００ｈ〜００００３ＦＦＦｈ
は、Ｆ００００００Ｃｈとなる。

【００２８】次に、物理アドレス変換部１０３は、図７
に示すように、マッピングデータレジスタ１１３とアド
レス置換部１１４より構成され、論理アドレスを物理ア
ドレスに変換する。

【００２９】すなわち、マッピングアドレス計算部１０
２により計算されたマッピングデータアドレスに格納さ
れたデータをメモリ３から読み出した後、マッピングデ
ータレジスタに格納される。図９では、Ｆ００００００
０ｈ番地には、１０００００００ｈが入っており、これ
がマッピングデータレジスタ１１３に格納される。マッ
ピングは、前述したように４ＫＢ単位であるため、上位
２０ビットが論理アドレスの上位２０ビットと置き換え
られる。すなわち、論理アドレス００００００００ｈ〜
０００００ＦＦＦｈは１０００００００ｈ〜１００００
ＦＦＦｈとなる。

【００３０】論理アドレス００００１＊＊＊ｈの場合
は、Ｆ００００００４ｈ番地のデータ１００１００００
ｈがマッピングデータレジスタ１１３にセットされ置換
部１１４により論理アドレス００００１０００ｈ〜００
００１ＦＦＦｈは１００１００００ｈ〜１００１０ＦＦ
Ｆｈとなる。

【００３１】同様にして、論理アドレス００００２００
０ｈ〜００００２ＦＦＦｈは１０００５０００ｈ〜１０
００５ＦＦＦｈ、論理アドレス００００３０００ｈ〜０
０００３ＦＦＦｈは１０００１０００ｈ〜１０００１Ｆ
ＦＦｈにアドレス変換される。

【００３２】次に本実施例に係る装置の動作について説
明する。図１０は、本実施例に係るデータ転送制御装置
の動作の概要を示すフローチャートである。

【００３３】本実施例では、ＤＭＡコントローラ１２か
らメモリアクセスの要求があると、マッピング処理を行
うかどうか判断し（Ｓ１）、行わなければ、そのままメ
モリ３へのアクセスを行い（Ｓ８）、ＤＭＡコントロー
ラ１２へアクセス終了通知を出す（Ｓ９）。

【００３４】マッピング処理を行う場合には、まず、マ
ッピングデータがセットされているかチェックし（Ｓ
２）、セットされてなければ、マッピングデータアドレ
スの計算を行った（Ｓ３）後マッピングデータをメモリ
３から読み出し（Ｓ４）、論理アドレスを論理アドレス
レジスタにメモリ３から読み出されたマッピングデータ
をマッピングデータレジスタにセットし（Ｓ５）、物理
アドレスの計算を行う（Ｓ６）。

【００３５】次に、物理アドレスがアクセス禁止アドレ
スと一致しているかどうかをチェックし（Ｓ７）、一致
してなければ、計算した物理アドレスでメモリ３へアク
セスし（Ｓ８）、一致していれば、メモリ３へのアクセ
スはせずに、ＤＭＡコントローラ１２に終了通知を出す
（Ｓ９）。

【００３６】以下、アドレス変換部１１の動作を中心に
データ転送制御装置の動作を詳細に説明する。ここで
は、磁気ディスク装置４からのデータをメモリ３に転送
する場合について説明する。

【００３７】図８は、磁気ディスク装置４上の物理アド
レスのデータを示す。今、１セクタを４ＫＢとし、物理
アドレス（Ｎ）〜（Ｎ＋３）の４セクタのデータをメモ
リ３に読み出すものとする。ＣＰＵ２は、図９に示すよ
うに、マッピングテーブルをメモリ３上にデータとして
書き込む。すなわち、マッピングデータのベースアドレ
スＦ０００００００ｈからＦ００００００Ｆｈまでに４
ワードのデータを書き込む。

【００３８】これは、セクタ（Ｎ）のデータをメモリ３
上の１００００００ｈから４ＫＢにセクタ（Ｎ＋１）の
データを１００１００００ｈから４ＫＢに、セクタ（Ｎ
＋２）のデータを１０００５０００ｈから４ＫＢに、セ
クタ（Ｎ＋３）のデータを１０００１０００ｈ〜４ＫＢ
に転送することを意味する。

【００３９】次に、ＣＰＵ２は、この転送をデータ転送
制御装置１に行わせる、データ転送制御装置１にパラメ
ータのセットを行う。まず、ＤＭＡコントローラ１２に
は、論理アドレス００００００００ｈから０００００３
ＦＦＦｈまでのバイト単位のアドレスを生成するように
セットする。これは、カウンタや加算器等で簡単に構成
できる。

【００４０】続いて、アドレス変換部１１においては、
マッピングデータを格納したベースアドレスＦ００００
０００ｈをベースアドレスレジスタ１１１にセットす
る。また、本実施例では、磁気ディスク装置４上のセク
タ（Ｎ＋１）のデータは、必要としないため、メモリ３
上の物理アドレスを示すマッピングデータの上位２０ビ
ットである１００１０ｈをアクセス禁止アドレスレジス
タ１０４にセットする。

【００４１】また、マッピングによるデータ転送を行う
ため、制御部１３にマッピングをイネーブルとし、ＤＭ
Ａコントローラ１２からの論理アドレスとの比較により
マッピングデータをセットするため、論理アドレスレジ
スタ１００を初期化し、転送開始時は、まだマッピング
データがマッピングデータレジスタ１１３にはセットさ
れていないことを示す。

【００４２】これらのＣＰＵ２からのパラメータのセッ
トは、バス５、制御部１３を経由して行われる。次に、
ＣＰＵ２は、ＳＣＳＩコントローラ１４に対して、磁気
ディスク装置４のセクタ（Ｎ）から４セクタを読み出す
ようにＳＣＳＩコマンドを磁気ディスク装置４へ送るよ
うに命令する。

【００４３】以上により読み出しが開始される。磁気デ
ィスク装置４からセクタ（Ｎ）の１バイト目のデータが
ＳＣＳＩコントローラ１４に転送されると、ＳＣＳＩコ
ントローラ内にあるＦＩＦＯレジスタに格納される。Ｓ
ＣＳＩコントローラ１４は、これによりＤＭＡコントロ
ーラ１２に対してＤＲＥＱ信号を出力する。

【００４４】ＤＲＥＱ信号を受け取ったＤＭＡコントロ
ーラ１２は、ＳＣＳＩコントローラ１４に対してＤＡＣ
Ｋ信号と同時にリード要求信号を出力し、１バイトのデ
ータをＤＭＡコントローラ１２内のレジスタに格納す
る。

【００４５】次に、ＤＭＡコントローラ１２は、アドレ
スを生成し、００００００００ｈのアドレスとともにラ
ッチしたレジスタよりデータを出力し、論理アドレス０
０００００００ｈへの書き込み要求を制御部１３に出
す。これを受けて、まずアドレス変換部１１ではＤＭＡ
コントローラ１２からの論理アドレスと論理アドレスレ
ジスタ１００のアドレスとの比較を比較器１０１で行
う。

【００４６】これは最初のデータであり、論理アドレス
レジスタ１００は、初期化され論理アドレスが格納され
ていない状態であるため、比較器１０１での結果は、一
致せず、マッピングデータアクセス信号が制御部１３へ
出力される。

【００４７】マッピングデータアドレス計算部１０２で
は、ベースアドレスレジスタ１１１にセットされたＦ０
００００００ｈに論理アドレスを加算器１１２で加算
し、マッピングデータアドレス２１をＦ０００００００
ｈとして、セレクタ１０６に入力する。

【００４８】ここで、物理アドレスによるアクセスの前
にマッピングデータのアクセスとなったため、セレクタ
１０６では、マッピングデータアドレスが出力されアド
レス１７として制御部１３に渡される。

【００４９】制御部１３は、ＤＡＭコントローラ１２か
らリード要求があったが、アドレス変換部１１の処理に
より、マッピングデータアクセス信号１５が入力された
ため、マッピングデータの読み出しを先に行う。

【００５０】すなわち、アドレス変換部１１からのマッ
ピングデータアドレスＦ０００００００ｈをバス５に出
力し、メモリ３へリード要求を出す。メモリ３から、Ｆ
０００００００ｈのデータ１０００００００ｈが出力さ
れる、制御部１３に一旦受け取って、メモリアクセスを
終了する。このデータは、物理アドレス変換部１０３の
マッピングデータレジスタに上位２０ビットが格納され
る。この処理が終わると同時に、ＤＭＡコントローラ１
２からの論理アドレス００００００００ｈは論理アドレ
スレジスタ１００にラッチされる。

【００５１】論理アドレスレジスタ１００に０００００
０００ｈが格納されることにより、比較器１０１の結果
は一致し、セレクタ１０６では、物理アドレス変換部１
０３から出力される物理アドレスが選択されて、制御部
１３に送られる。

【００５２】一方、物理アドレス変換部１０３では、マ
ッピングデータレジスタ１１３のマッピングデータと論
理アドレスの上位２０ビットを置換部１１４で置き換
え、物理アドレス１０００００００ｈを物理アドレス２
０として出力する。

【００５３】また、比較器１０５では、物理アドレス２
０とアクセス禁止アドレスレジスタにセットされた値を
比較する。物理アドレス２０の上位２０ビットは、１０
０１０ｈではないため、アクセス禁止信号は、ディスエ
ーブルとなる。これにより、制御部１３は、１バイトの
データを物理アドレス１０００００００ｈに書き込むよ
うにバス５を介してメモリ３にアクセスし、メモリ３の
１０００００００ｈのアドレスに磁気ディスク装置４の
セクタ（Ｎ）の１バイト目が書き込まれ終了する。この
時終了の通知が、制御部１３、ＤＭＡコントローラ１２
に送られる。

【００５４】次に、２バイト目以降のデータは、ＳＣＳ
Ｉコントローラのデータレジスタは、ＦＩＦＯレジスタ
となっているため、このレジスタが一杯になるまでメモ
リ３へのアクセスとは、非同期にＳＣＳＩコントローラ
内のＦＩＦＯレジスタに取り込まれる。ＦＩＦＯレジス
タに転送するデータが存在すると、前述のように、メモ
リ３にデータが書き込まれる。ただし、セクタ（Ｎ）の
２バイト目以降のデータは、すでに、アドレス変換部１
１の論理アドレスレジスタ１００に００００００００ｈ
が格納されているため、比較器１０１の結果は、一致に
なり、マッピングデータのアクセスは行われず、メモリ
３への書込みのみが行われる。

【００５５】また、物理アドレス２０は、物理アドレス
変換部１０３の結果、１００００００１ｈ、１００００
００２ｈ、……、となる。次に、セクタ（Ｎ＋１）のデ
ータになった場合について説明する。

【００５６】ＳＣＳＩコントローラ１４のＤＲＥＱ信号
によりセクタ（Ｎ＋１）の１バイト目のデータをＤＭＡ
コントローラ１２が受け取ると、論理アドレスは、００
００１０００ｈが出力されて、制御部１３に書き込み要
求が出される。しかしながら、アドレス変換部１１にお
いては、比較器１０１の論理アドレスの比較により論理
アドレスレジスタ１００には００００００００ｈが記憶
されているため、不一致となり、マッピングデータアク
セス信号が出力される。

【００５７】マッピングデータアドレス計算部１０２で
は、前述と同様にベースアドレスレジスタ１１１に論理
アドレスの一部を加算し、マッピングデータアドレス２
１であるＦ００００００４ｈを生成する。セレクタ１０
６は、マッピングデータアドレス２１を選択し、制御部
１３よりメモリ３に対して、リード要求を出し、その結
果、マッピングデータレジスタ１１３には、１００１０
ｈがセットされる。

【００５８】これにより物理アドレス変換部１０３で
は、物理アドレス２０が生成され、１００１００００ｈ
が出力される。このとき、比較器１０５では、アクセス
禁止アドレスレジスタ１０４のセットされた１００１０
ｈと比較を行う。結果として一致しているため、アクセ
ス禁止信号が出力される。制御部１３はこのアクセス禁
止信号を受け、ＤＭＡコントローラ１２からメモリ３へ
の書き込み要求がきているが、メモリ３へのアクセスは
行わず、ＤＭＡコントローラ１２へ終了通知を行う。

【００５９】これにより、磁気ディスク装置４のセクタ
（Ｎ＋１）のデータは、磁気ディスク装置４からは読み
出されるが、メモリ３へは書き込まれない。次に、セク
タ（Ｎ＋２）のデータになった場合について説明する。

【００６０】ＳＣＳＩコントローラ１４のＤＲＥＱ信号
によりＤＭＡコントローラがデータを受け取ると、論理
アドレスは、００００２０００ｈが出力されて、制御部
１３に書き込み要求が出される。

【００６１】しかしながら、アドレス変換部１１におい
ては、比較器１０１の論理アドレスの比較により論理ア
ドレスレジスタ１００には００００１０００ｈが記憶さ
れているため、不一致となり、マッピングデータアクセ
ス信号１５が出力される。マッピングデータアドレス計
算部１０２では、前述と同様にベースアドレスレジスタ
１１１に論理アドレスの一部を加算し、マッピングデー
タアドレス２１であるＦ００００００８ｈを生成する。

【００６２】セレクタ１０６は、マッピングデータアド
レス２１を選択し、制御部１３よりメモリ３に対して、
リード要求を出し、その結果、マッピングデータレジス
タには、１０００５ｈがセットされる。また、同時に論
理アドレスレジスタ１００には、論理アドレス００００
２０００ｈがラッチされる。

【００６３】これにより物理アドレス変換部１０３で
は、物理アドレス２０が生成され、１０００５０００ｈ
が出力される。この時、比較器１０５では、アクセス禁
止アドレスレジスタ１０４のセットされた１００１０ｈ
と比較を行う。結果として不一致しているため、アクセ
ス禁止信号は出力されない。

【００６４】したがって、セレクタ１０６では、物理ア
ドレス１０００５０００ｈが出力され、セクタ（Ｎ＋
２）の１バイト目のデータがメモリ３の１０００５００
０ｈに書き込まれる。以降１バイト目を含めて４ＫＢの
データは、１０００５＊＊＊ｈのアドレスに書き込まれ
る。

【００６５】次に、セクタ（Ｎ＋３）のデータになった
場合について説明する。ＳＣＳＩコントローラ１４のＤ
ＲＥＱ信号によりＤＭＡコントローラがデータを受け取
ると、論理アドレスは、００００３０００ｈが出力され
て、制御部１３に書き込み要求が出される。

【００６６】しかしながら、アドレス変換部１１におい
ては、比較器１０１での論理アドレスの比較により、論
理アドレスレジスタ１００には００００２０００ｈが記
憶されているため、不一致となり、マッピングデータア
クセス信号が出力される。

【００６７】マッピングデータアドレス計算部１０２で
は、前述と同様にベースアドレスレジスタ１１１に論理
アドレスの一部を加算し、マッピングデータアドレス２
１であるＦ００００００Ｃｈを生成する。セレクタ１０
６は、マッピングデータアドレス２１を選択し、制御部
１３よりメモリ３に対して、リード要求を出し、その結
果、マッピングデータレジスタには、１０００１ｈがセ
ットされる。

【００６８】また、同時に論理アドレスレジスタ１００
には、論理アドレス００００３０００ｈがラッチされ
る。これにより物理アドレス変換部１０３では、物理ア
ドレス２０が生成され、１０００１０００ｈが出力され
る。この時、比較器１０５では、アクセス禁止アドレス
レジスタ１０４のセットされた１００１０ｈと比較を行
う。結果として不一致しているため、アクセス禁止信号
は出力されない。

【００６９】したがって、セレクタ１０６では、物理ア
ドレス１０００１０００ｈが出力され、セクタ（Ｎ＋
３）の１バイト目のデータがメモリ３の１０００１００
０ｈに書き込まれる。以降１バイト目を含めて４ＫＢの
データは、１０００１＊＊＊ｈのアドレスに書き込まれ
る。

【００７０】以上の転送が終了すると、ＳＣＳＩコント
ローラ１４は、ＤＲＥＱ信号は出力されなくなり、デー
タ転送制御装置１はＣＰＵ２に対して割り込み信号等で
終了通知を行う。これにより、一連のデータの転送処理
は終了する。

【００７１】従って本実施例によれば、アクセスすべき
データが磁気ディスク装置上で連続になってなくとも、
磁気ディスク装置をランダムにアクセスせずに、シーケ
ンシャルにアクセスを行ってメモリ上に連続的に格納す
ることができ、ランダムアクセスによるロスタイムを減
少させることができる。また、シーケンシャルアクセス
時に必要としないデータがあった場合には、メモリへの
アクセスをすることなく、ディスク装置のアクセスを継
続するため、メモリの連続空き領域を確保する必要がな
く、また、メモリアクセスの負荷を軽減できるなお、上
記の実施例では、データ転送制御装置１は必要としない
データを検出して、メモリへの転送を行わないものを例
として説明したが、データ転送制御装置をガーベージ領
域を持つものとして構成することができる。

【００７２】このばあい、ＣＰＵは、メモリ上にガーベ
ージ領域として１つの番地を特定しておき、不要のデー
タを全てこのガベージ領域に転送するように、マッピン
グデータを作成するものとする。

【００７３】従って不要データは、このガベージ領域に
次々とオーバーライトされ、メモリの有効領域に上記の
実施例と同様にデータが所定の順に格納されることとな
る。このばあい、ＣＰＵは、メモリ上にガーベージ領域
として１つの番地を特定しておき、不要のデータを全て
このガベージ領域に転送するように、マッピングデータ
を作成するものとする。

【００７４】従って不要データは、このガベージ領域に
上書きされ、メモリの有効領域に上記の実施例と同様に
データが所定の順に格納されることとなる。この場合に
はデータ転送制御装置１には、アクセス禁止信号を生成
するための、アクセス禁止アドレスレジスタ１０４、比
較器１０５、アクセス禁止許可手段１０７等は必要なく
なり装置の構成が単純となる。

【００７５】また、上記実施例ではディスク装置として
磁気ディスク装置を例として説明したが、ディスク装置
は光ディスク装置、光磁気ディスク装置等の他のディス
ク装置であってもよい。

【００７６】従って、ディスク記憶装置のランダムアク
セスによるロスタイムを減少させることができる。ま
た、連続したデータ中の不必要なデータは、メモリ３上
の特定のアドレスに転送され、次々と上書きされる。

【００７７】従って、特に構成を付加することなく、必
要なデータをメモリ３の適正なアドレスに順序を整えて
格納され、不必要なデータはこれのデータとは別の特定
のアドレスに格納される。

【００７８】さらに、ディスク記憶装置４からヘッドの
連続した一方向の移動により読み出されたセクタ単位の
データはデータ転送制御装置１のアドレス変換手段１１
で上記メモリ上へ任意の順序で並べるようにセクタ単位
毎に論理アドレスを物理アドレスに変換される。このた
め、ディスク記憶装置４から読みだされた、順序が必ず
しも整っていない連続したデータはメモリ３の適正なア
ドレスに順序を整えて格納される。

【００７９】従って、ディスク記憶装置４のランダムア
クセスによるロスタイムを減少させることができる。ま
た、禁止手段１０５は順次出力するデータのうち予め不
必要とされたデータの転送を禁止するから、この場合に
はメモリへ３のアクセスをすることなく、ディスク装置
のアクセスを継続するため、メモリアクセスの負荷を軽
減できる。

【００８０】

【発明の効果】以上説明したように、本発明によれば、
論理アドレスをセクタ単位に所定の物理アドレスに変換
する手段を有するものとしているため、ディスク装置上
で一つのファイルが連続になってなくとも、ランダムア
クセスをせずに、シーケンシャルアクセスを行ってメモ
リ上に連続的に格納することができる。よってランダム
アクセスによるロスタイムを減少させることができる。
また、シーケンシャルアクセス時に必要としないデータ
があった場合でも、シークすることなくディスク装置の
アクセスを継続し、さらにメモリへのアクセスを行なわ
ないため、メモリへの負荷を軽減できるため、システム
のパフォーマンスを向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例の動作原理を説明するための
概略ブロック図。

【図２】本発明の第２の実施例の原理説明図。

【図３】本発明の第３の実施例の原理説明図。

【図４】本発明に係るデータ転送制御装置の原理構成を
示すブロック図。

【図５】図４に示したデータ転送制御装置のアドレス変
換部の構成の一例を示すブロック図。

【図６】図４に示したデータ転送制御装置のマッピング
アドレス計算部の構成を示すブロック図。

【図７】図４に示したデータ転送制御装置の物理アドレ
ス変換部の構成を示すブロック図。

【図８】磁気ディスク装置のデータの格納状態の一例を
示す図。

【図９】磁気ディスク装置上のデータをメモリに転送す
るときのデータ転送制御装置の状態を説明する図。

【図１０】図４に示したデータ転送制御装置の動作を示
すフローチャート。

【図１１】従来のエレベータシークの方法を示す図。

【図１２】図１１に示した方法によりデータがメモリに
転送された状態を示す図。

【図１３】他のエレベータシークの方法によりデータが
メモリに転送された状態を示す図。

【符号の説明】

１…データ転送制御装置、２…ＣＰＵ、３…メモリ、４
…磁気ディスク装置、５…バス、１１…アドレス変換
部、１２…アドレス生成部（ＤＭＡコントローラ）、１
３…制御部、１４…ＳＣＳＩコントローラ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 論理アドレスを物理アドレスに変換する
   際に用いるマッピングデータアドレスの指定と上記マッ
   ピングデータアドレスのうちアクセス禁止のアドレスを
   指定するＣＰＵと、 このＣＰＵにより指定された上記マッピングデータアド
   レスを保持するマッピングテーブルが設けられたメモリ
   と、 データを記憶するディスク記憶装置と、 このディスク記憶装置がヘッドの連続した一方向の移動
   により読み出したセクタ単位のデータをＤＭＡ転送する
   と共に、上記メモリの論理アドレスを出力するＤＭＡ転
   送手段と、 このＤＭＡ転送手段から出力された論理アドレスを上記
   マッピングテーブルから読み出したマッピングデータア
   ドレスに基づいて物理アドレスに変換して出力すると共
   に、この変換された物理アドレスが上記マッピングテー
   ブルに保持されたマッピングデータアドレスのうち上記
   ＣＰＵによりアクセス禁止指定されたアドレスと一致す
   る場合にアクセス禁止信号を出力するアドレス変換手段
   と、 このアドレス変換手段から出力された物理アドレスに基
   づいて上記ＤＭＡ転送手段から転送されたデータを上記
   メモリ上に書き込むと共に、上記アドレス変換手段から
   アクセス禁止信号が出力された場合には上記ＤＭＡ転送
   手段から転送されたデータの上記メモリへの書き込みを
   禁止する書き込み制御手段と を具備したことを特徴とす
   るデータ処理装置。