JP2013191898A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013191898A JP2013191898A JP2013140884A JP2013140884A JP2013191898A JP 2013191898 A JP2013191898 A JP 2013191898A JP 2013140884 A JP2013140884 A JP 2013140884A JP 2013140884 A JP2013140884 A JP 2013140884A JP 2013191898 A JP2013191898 A JP 2013191898A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- semiconductor chip
- semiconductor
- state device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】この半導体装置1は、配線基板2と、この配線基板2の表面2aに機能面3aを対向させて接続された半導体チップ3とを含んでいる。配線基板2の表面2aには、矩形状の接続パッドが形成されており、配線基板2と半導体チップ3とは、接続パッドに接続された接続部材5によって、所定間隔を保つように接合され、かつ互いに電気的に接続されている。配線基板2の表面2aには、ソルダレジスト膜6が形成されている。ソルダレジスト膜6には、表面2aを垂直に見下ろす平面視において、半導体チップ3よりも大きなサイズ、すなわち、その内部に半導体チップ3が完全に含まれるように形成された開口6aが設けられている。配線基板2の表面2aに設けられ接続部材5に接続された配線により形成された段差を除き、開口6a内には段差が形成されていない。
【選択図】図1
Description
図4は、フリップチップ接続構造の半導体装置の図解的な断面図である。この半導体装置51は、配線基板52と、この配線基板52の表面52aに機能面53aを対向させて接続された半導体チップ53とを含んでいる。
また、ソルダレジスト膜56の表面と半導体チップ53の機能面53aとの間には、微小な隙間が形成されており、この隙間は、アンダーフィル層57によって封止されている。このアンダーフィル層57は、配線基板52と半導体チップ53との接合後に、それらの間に液状のアンダーフィル材を注入することによって形成される。
この発明によれば、絶縁膜の開口は、固体装置の半導体チップとの対向面を垂直に見下ろす平面視において、半導体チップよりも大きなサイズに形成されている。たとえば、請求項17に記載のように、絶縁膜の開口は、固体装置の対向面を垂直に見下ろす平面視において、その中に半導体チップが完全に含まれるように形成されているものとすることができる。これにより、固体装置と半導体チップとの隙間に、絶縁膜の開口による段差が生じることを防止できるとともに、その開口周縁部の上方のスペースが半導体チップによって制限されることを防止できる。
固体装置は、絶縁基板に配線が形成されてなる配線基板であってもよく、半導体基板であってもよい。
上記封止層は、上記開口内を埋めつくすように設けられていてもよい。これにより、固体装置において、絶縁膜の開口からの露出部を封止層により保護することができる。
請求項4記載のように、上記固体装置の端面には、配線により上記接続部材と電気的に接続された端面電極が形成されていてもよい。この場合、請求項5記載のように、上記端面電極は、上記固体装置の上記表面から上記端面を経て上記外部接続面に至るように形成されていてもよく、請求項6記載のように、当該半導体装置は、上記端面電極において、他の配線基板との電気的接続を達成できるものであってもよい。
請求項10記載のように、当該半導体装置は、上記金属ボールを介して、他の配線基板との電気的接続を達成できるものであってもよい。
請求項14記載のように、上記固体装置と上記半導体チップとは、電気的に接続されていてもよい。
請求項20記載のように、上記固体装置に、2つ以上の上記半導体チップが、フリップチップ接続されていてもよく、この場合、請求項21記載のように、上記絶縁膜には、2つ以上の上記開口が形成されており、平面視において、各開口には、上記半導体チップが完全に含まれていてもよい。
請求項22記載のように、上記半導体チップは、1つの面のみに上記活性面を有してもよい。請求項23記載のように、上記活性面は、上記半導体チップの1つの面の全面には形成されていなくてもよい。
図1は、本発明の第1の実施形態に係る半導体装置の図解的な断面図である。
この半導体装置1は、配線基板2と、この配線基板2の表面2aに機能面(活性面)3aを対向させてフリップチップ接続された半導体チップ3とを含んでいる。配線基板2の表面2aには、矩形状の接続パッド(図2Cおよび図2D参照)が形成されており、配線基板2と半導体チップ3とは、その接続パッドに接続された接続部材5によって、所定間隔を保つように接合され、かつ互いに電気的に接続されている。
配線基板2と半導体チップ3との隙間Gおよびその周辺には、アンダーフィル層7が設けられている。アンダーフィル層7は、ソルダレジスト膜6の開口6aを埋めつくすように形成されており、アンダーフィル層7によって、隙間Gが封止されるとともに、機能面3a、接続部材5、および開口6aからの表面2aの露出部が保護されている。
図2Aないし図2Dは、図1に示す半導体装置1の製造方法を説明するための図解的な断面図である。半導体装置1は、配線基板2の表面2aに対して、半導体チップ3を、その機能面3aを対向させて接合した後、ソルダレジスト膜6の開口6a内にアンダーフィル材7Pを注入し、そのアンダーフィル材7Pを硬化させてアンダーフィル層7を形成することによって得られる。
次に、この基板15の表面15a(配線基板2の表面2aに対応する面)の全面に液状で感光性を有するソルダレジスト膜6が塗布(たとえば、スピンコートによる)または印刷された後、露光および現像により、半導体チップ3よりも大きなサイズを有する開口6aが形成される。
続いて、基板15が、表面15aを上に向けられ、ほぼ水平な姿勢で保持される。そして、内部にヒータを備えて加熱することが可能なボンディングツール19により、半導体チップ3が、その機能面3aと反対側の面を吸着されて保持される。半導体チップ3は、機能面3aが下方に向けられて基板15の表面15aに対向される。この状態が、図2Aに示されている。
アンダーフィル材7Pは、毛細管現象により、基板15と半導体チップ3との隙間Gに進入していき、この隙間G内を表面2aに沿って広がっていく(図2C参照。アンダーフィル材7Pが広がる方向を、図2Cに矢印Aで示す。)。そして、ディスペンサ10から適当な量のアンダーフィル材7Pが吐出され、隙間Gおよびソルダレジスト膜6の開口6aの内部がアンダーフィル材7Pで埋められると、アンダーフィル材7Pの吐出は停止される。その後、アンダーフィル材7Pを硬化させるための処理が行われて、開口6a内にアンダーフィル層7が形成される。
以上のように、ソルダレジスト膜6の開口6aは、表面15aを垂直に見下ろす平面視において、その中に半導体チップ3が完全に含まれるように形成される。これにより、基板15と半導体チップ3との隙間Gに、ソルダレジスト膜6の開口6aによる段差が生じることを防止できるとともに、その開口6a周縁部の上方のスペースが半導体チップ3によって制限されることを防止できる。
アンダーフィル層7にボイドが含まれていないことにより、この半導体装置1を、たとえば、リフローにより他の配線基板に接合してもボイドに起因するクラックは生じない。
この半導体装置21は、配線基板22と、この配線基板22の表面22aに機能面3aを対向させて接続された半導体チップ3とを含んでいる。
配線基板22の表面22aには、ソルダレジスト膜6が形成されている。ソルダレジスト膜6には、表面22aを垂直に見下ろす平面視において、半導体チップ3よりも大きなサイズの、すなわち、その内部に半導体チップ3が完全に含まれるように形成された開口6aが設けられている。
この半導体装置21を製造する場合は、基板15の代わりに、複数の配線基板22に相当する領域が密に形成された基板を用いて、上記と同様の製造方法(図2Aないし図2D参照)を実施すればよい。金属ボール23は、基板を配線基板22の個片に切り出す前に、この基板に接合されてもよく、配線基板22の個片が切り出された後に、この配線基板22に接合されてもよい。
2,22 配線基板
2a,22a 表面
2b,22b 外部接続面
3 半導体チップ
3a 機能面
4 機能素子
5 接続部材
6 ソルダレジスト膜
6a ソルダレジスト膜の開口
7 封止樹脂
8 端面電極
16 接続パッド
G 配線基板と半導体チップとの隙間
Claims (27)
- 表面と、この表面とは反対側の外部接続面とを有する固体装置と、
活性面を有し、当該活性面が前記固体装置の上記表面と対向するように上記固体装置にフリップチップ接続された半導体チップと、
上記固体装置の上記表面と上記半導体チップの上記活性面との間に設けられ、上記固体装置の上記表面と上記半導体チップの上記活性面との間に渡って延び、均一な幅を有する接続部材と、
上記固体装置の上記表面に設けられ、平面視において、上記半導体チップよりも大きなサイズに形成された開口を有する絶縁膜と、
上記開口、および上記固体装置と上記半導体チップとの間を完全に封止する封止層と、
上記固体装置の上記表面において、上記絶縁膜に対して上記開口とは反対側に設けられ、上記絶縁膜の外縁と接する導電材とを含むことを特徴とする半導体装置。 - 表面と、この表面とは反対側の外部接続面とを有する固体装置と、
活性面を有し、当該活性面が前記固体装置の上記表面と対向するように上記固体装置にフリップチップ接続された半導体チップと、
上記固体装置の上記表面と上記半導体チップの上記活性面との間に設けられ、均一な幅を有する接続部材と、
上記固体装置の上記表面に設けられ、平面視において、上記半導体チップよりも大きなサイズに形成された開口を有する絶縁膜と、
上記開口、および上記固体装置と上記半導体チップとの間を完全に封止する封止層と、
上記固体装置の上記表面において、上記絶縁膜に対して上記開口とは反対側に設けられ、上記絶縁膜の外縁部と接する導電材とを含み、
上記固体装置の上記表面に設けられ上記接続部材に接続された配線により形成された段差を除き、上記絶縁膜の上記開口内には段差が形成されていないことを特徴とする半導体装置。 - 表面と、この表面とは反対側の外部接続面とを有する固体装置と、
活性面を有し、当該活性面が前記固体装置の上記表面と対向するように上記固体装置にフリップチップ接続された半導体チップと、
上記固体装置の上記表面と上記半導体チップの上記活性面との間に設けられ、均一な幅を有する接続部材と、
上記固体装置の上記表面に設けられ、平面視において、上記半導体チップよりも大きなサイズに形成された開口を有する絶縁膜と、
上記開口、および上記固体装置と上記半導体チップとの間を完全に封止する封止層と、
上記固体装置の上記表面において、上記絶縁膜に対して上記開口とは反対側に設けられ、上記絶縁膜の外縁部と接する導電材とを含み、
上記絶縁膜の上記開口内には段差が形成されていないことを特徴とする半導体装置。 - 上記固体装置の端面には、配線により上記接続部材と電気的に接続された端面電極が形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 上記端面電極は、上記固体装置の上記表面から上記端面を経て上記外部接続面に至るように形成されていることを特徴とする請求項4に記載の半導体装置。
- 当該半導体装置は、上記端面電極において、他の配線基板との電気的接続を達成できることを特徴とする請求項4または5に記載の半導体装置。
- 上記外部接続面に、金属ボールが設けられており、
上記金属ボールは、上記固体装置の表面で再配線されて、上記固体装置の上記表面側の上記接続部材に電気的に接続されていることを特徴とする請求項1または2に記載の半導体装置。 - 上記外部接続面に、金属ボールが設けられており、
上記金属ボールは、上記固体装置の内部で再配線されて、上記固体装置の上記表面側の上記接続部材に電気的に接続されていることを特徴とする請求項3に記載の半導体装置。 - 上記固体装置の上記表面において、上記絶縁膜の上記開口内には、上記固体装置の上記表面に形成された接続パッドを除いて、配線が形成されていないことを特徴とする請求項1,3または8に記載の半導体装置。
- 当該半導体装置は、上記金属ボールを介して、他の配線基板との電気的接続を達成できることを特徴とする請求項7または8に記載の半導体装置。
- 上記固体装置の上記表面には、接続パッドが設けられていることを特徴とする請求項1ないし10のいずれか1項に記載の半導体装置。
- 上記接続部材は、上記接続パッドを含むことを特徴とする請求項11に記載の半導体装置。
- 上記固体装置と上記半導体チップとは、上記接続パッドを含む上記接続部材により、所定間隔を保つように接合されていることを特徴とする請求項12に記載の半導体装置。
- 上記固体装置と上記半導体チップとは、電気的に接続されていることを特徴とする請求項1ないし13のいずれか1項に記載の半導体装置。
- 上記絶縁膜は、ソルダレジストであることを特徴とする請求項1ないし14のいずれか1項に記載の半導体装置。
- 上記絶縁膜は、上記固体装置の上記表面と、上記半導体チップとの間隔よりも小さい厚みを有することを特徴とする請求項1ないし15のいずれか1項に記載の半導体装置。
- 平面視において、上記半導体チップが、上記絶縁膜の上記開口内に、完全に含まれることを特徴とする請求項1ないし16のいずれか1項に記載の半導体装置。
- 平面視において、上記半導体チップの外周と、上記絶縁膜の上記開口の縁部との間隔が、0.1mm以上であることを特徴とする請求項1ないし17のいずれか1項に記載の半導体装置。
- 上記封止層によって、上記活性面、上記接続部材、および上記絶縁膜の上記開口からの上記固体装置の上記表面の露出部が保護されていることを特徴とする請求項1ないし18のいずれか1項に記載の半導体装置。
- 上記固体装置に、2つ以上の上記半導体チップが、フリップチップ接続されていることを特徴とする請求項1ないし19のいずれか1項に記載の半導体装置。
- 上記絶縁膜には、2つ以上の上記開口が形成されており、
平面視において、各開口には、上記半導体チップが完全に含まれていることを特徴とする請求項20に記載の半導体装置。 - 上記半導体チップは、1つの面のみに上記活性面を有することを特徴とする請求項1ないし21のいずれか1項に記載の半導体装置。
- 上記活性面は、上記半導体チップの1つの面の全面には形成されていないことを特徴とする請求項1ないし22のいずれか1項に記載の半導体装置。
- 上記封止層は、上記絶縁膜上を覆っていないことを特徴とする請求項1ないし23のいずれか1項に記載の半導体装置。
- 上記封止層は、上記半導体チップの側面の一部を覆っていることを特徴とする請求項1ないし24のいずれか1項に記載の半導体装置。
- 上記封止層は、上記半導体チップにおいて上記活性面と反対側の上面には達していないことを特徴とする請求項1ないし25のいずれか1項に記載の半導体装置。
- 上記封止層の外縁は、上記絶縁膜の輪郭に沿って形成されている、請求項1ないし26のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140884A JP2013191898A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013140884A JP2013191898A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205952A Division JP2010278480A (ja) | 2010-09-14 | 2010-09-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013191898A true JP2013191898A (ja) | 2013-09-26 |
Family
ID=49391781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013140884A Pending JP2013191898A (ja) | 2013-07-04 | 2013-07-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013191898A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283561A (ja) * | 1993-03-29 | 1994-10-07 | Takeshi Ikeda | 半導体装置のパッケージ |
JPH09153519A (ja) * | 1995-11-30 | 1997-06-10 | Citizen Watch Co Ltd | 半導体の実装構造 |
JPH11214586A (ja) * | 1998-01-20 | 1999-08-06 | Murata Mfg Co Ltd | 電子回路装置 |
JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
JP2004014651A (ja) * | 2002-06-04 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 配線基板、それを用いた半導体装置及び配線基板の製造方法 |
WO2009116202A1 (ja) * | 2008-03-19 | 2009-09-24 | シャープ株式会社 | 実装基板、実装基板セット、およびパネルユニット |
-
2013
- 2013-07-04 JP JP2013140884A patent/JP2013191898A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283561A (ja) * | 1993-03-29 | 1994-10-07 | Takeshi Ikeda | 半導体装置のパッケージ |
JPH09153519A (ja) * | 1995-11-30 | 1997-06-10 | Citizen Watch Co Ltd | 半導体の実装構造 |
JPH11214586A (ja) * | 1998-01-20 | 1999-08-06 | Murata Mfg Co Ltd | 電子回路装置 |
JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
JP2004014651A (ja) * | 2002-06-04 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 配線基板、それを用いた半導体装置及び配線基板の製造方法 |
WO2009116202A1 (ja) * | 2008-03-19 | 2009-09-24 | シャープ株式会社 | 実装基板、実装基板セット、およびパネルユニット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101158139B1 (ko) | 반도체 장치 | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2010103244A (ja) | 半導体装置及びその製造方法 | |
KR20080060160A (ko) | 전자 부품 내장 기판 | |
JP2008159955A (ja) | 電子部品内蔵基板 | |
KR20210016216A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP2015153811A (ja) | 半導体装置及びその製造方法 | |
JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
CN112331645A (zh) | 半导体封装装置 | |
US11842972B2 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
KR20210074454A (ko) | 반도체 패키지 장치 | |
TW201608685A (zh) | 封裝結構及其製法 | |
JP2013191898A (ja) | 半導体装置 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
JP2010278480A (ja) | 半導体装置 | |
WO2024099219A1 (zh) | 芯片封装方法及封装结构 | |
KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2024087331A (ja) | 半導体装置およびその製造方法 | |
JP2005340451A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TW201421629A (zh) | 具柱狀凸塊之晶片嵌埋封裝構造及其製造方法 | |
JP2007180593A (ja) | 半導体装置の製造方法 | |
JP2004158825A (ja) | 半導体装置の製造方法 | |
KR20120005338A (ko) | 반도체 패키지 제조방법 및 이에 사용되는 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150129 |