JP2004158825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004158825A JP2004158825A JP2003198678A JP2003198678A JP2004158825A JP 2004158825 A JP2004158825 A JP 2004158825A JP 2003198678 A JP2003198678 A JP 2003198678A JP 2003198678 A JP2003198678 A JP 2003198678A JP 2004158825 A JP2004158825 A JP 2004158825A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- electrode
- mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】ボールグリッドアレイパッケージにおける半田ボールを有効利用する。
【解決手段】銅板２１の表面側に搭載された半導体チップ２８の電極は、該銅板２１上の絶縁材２２を介して形成された銅箔配線２３により、電極が半田ボール３４に接続されている。銅板２１には、該銅板２１とは絶縁されたスルーホール３０が形成されている。銅板２１の裏面側に搭載された半導体チップ３６の電極は、銅板２１上に絶縁材２５を介して形成された銅箔配線２６により、スルーホール３０に接続され、スルーホール３０により、半田ボール３４に接続されている。そのため、半導体チップ２８の電極に接続されない余剰の半田ボール３４が、半導体チップ３６の端子として用いることができる。
【選択図】 図１
【解決手段】銅板２１の表面側に搭載された半導体チップ２８の電極は、該銅板２１上の絶縁材２２を介して形成された銅箔配線２３により、電極が半田ボール３４に接続されている。銅板２１には、該銅板２１とは絶縁されたスルーホール３０が形成されている。銅板２１の裏面側に搭載された半導体チップ３６の電極は、銅板２１上に絶縁材２５を介して形成された銅箔配線２６により、スルーホール３０に接続され、スルーホール３０により、半田ボール３４に接続されている。そのため、半導体チップ２８の電極に接続されない余剰の半田ボール３４が、半導体チップ３６の端子として用いることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するもので、詳しくはボールグリッドアレイ（以下、ＢＧＡパッケージという）パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
図２（ａ），（ｂ）は、従来のＢＧＡパッケージの一例を示す断面図である。図３（ａ），（ｂ）は、従来のＢＧＡパッケージの他の例を示す断面図であり、図２中の要素と共通の要素には共通の符号が付されている。一般的な放熱性を考慮したＢＧＡパッケージでは、厚さ０．３〜０．４ｍｍの銅板１に、厚さ１０〜３０μｍのポリイミド等からなる絶縁材２が、貼付けられている。絶縁材２の上に、厚さ１２〜３５μｍの銅箔配線３が形成されている。銅板１の表面側には、図２のように、切削加工よって半導体チップ４の搭載箇所５ａが形成されるか、図３のように、金型絞り加工によって半導体チップ４の搭載箇所５ｂが形成され、基板が構成されている。
【０００３】
半導体チップ４は、電極が形成された電極面とその反対側の背面とを有している。搭載箇所５ａ，５ｂの底部に導電性或いは絶縁性のペースト６が塗布され、そこに半導体チップ４が背面を向けて固着されている。半導体チップ４の電極と銅箔配線３とがボンディングワイヤ７で接続され、該半導体チップ４の搭載されているキャビティ部分が、エポキシ樹脂８によって充填されている。基板の表面側のエポキシ樹脂８のない部分に、半田ボール９が格子状に取り付けられている。基板の表面側のエポキシ樹脂８及び半田ボール９のない場所は、レジスト膜１０で覆われている。なお、封止後の基板の反り対策或いは汚れ防止対策として、基板の裏面側に、図３のように絶縁材１１が貼付けられる場合もある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の図２及び図３のＢＧＡパッケージでは、次のような課題があった。図４（ａ），（ｂ）は、図２及び図３のＢＧＡパッケージの課題の説明図である。多ピン化に対応するために、半田ボール９からなる格子状の端子の列数を増加したり、該端子のピッチを狭くすると、図４（ａ）のように、銅箔配線３の幅とギャップからの制約により、半導体チップ４の電極とボンディングワイヤ７で接続されるボンディングポスト１２に結線されない余剰端子１３が多数発生する。また、図２或いは図３のＢＧＡパッケージを、図４（ｂ）のようにマザーボード１４に実装しようとしても、多ピン化に伴って該ＢＧＡパッケージの外形寸法が増加するので実装面積が増大する。よって、マザーボード１４の寸法も増大させる必要があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、ＢＧＡパッケージにおいて、次のような構成にしている。即ち、表面と裏面とを有する板状の基材と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、背面が基材の表面側に固着された第１の半導体チップと、基材の表面側に配列された複数の半田ボールと、基材の表面側に形成され、複数の半田ボールのうちの一部の半田ボールと導通を持つ第１の配線パターンと、第１の半導体チップの電極と第１の配線パターンとを接続する第１の接続部材と、基材の裏面側に形成された第２の配線パターンと、電極面及び背面を有し、基板の裏面側に搭載された任意数の第２の半導体チップと、第２の半導体チップの電極と第２の配線パターンとを接続する第２の接続部材と、基材に形成され、基材の表面側の複数の半田ボールのうちの残った半田ボールと基材の裏面側の第２の配線パターンとを接続するスルーホールと、第１の半導体チップの電極面を封止する第１の封止部材と、第２の半導体チップの電極面を封止する第２の封止部材とを、備えている。
【０００６】
第２の発明は、第１の発明における第２の半導体チップは、背面を基材の裏面側に固定し、第２の接続部材は、ボンディングワイヤで構成している。第３の発明は、第１の発明における第２の接続部材は、第２の半導体チップの電極に突設された複数のバンプで構成し、第２の半導体チップは、電極側が基材の裏面側に対向し、バンプによって電極が第２の配線パターンに接続されている。
【０００７】
第４の発明は、ＢＧＡパッケージにおいて、次のような構成にしている。即ち、表面と裏面とを有する板状の基材と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、背面が基材の表面側に固着された第１の半導体チップと、基材の表面側に配列された複数の半田ボールと、基材の表面側に形成され、複数の半田ボールのうちの一部の半田ボールと導通を持つ第１の配線パターンと、第１の半導体チップの電極と第１の配線パターンとを接続する第１の接続部材と、基材の裏面側に形成された第２の配線パターンと、端子のみが露出し、他が既に封止された任意数の半導体装置と、半導体装置の端子と第２の配線パターンとを接続する第２の接続部材と、基材に形成され、基材の表面側の複数の半田ボールのうちの残った半田ボールに基材の裏面側の第２の配線パターンを接続するスルーホールと、第１の半導体チップの電極面を封止する第１の封止部材とを備えている。
【０００８】
第５の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、該基材の表面側に第１の配線パターンを形成すると共に基材の裏面側にスルーホールと導通を持つ第２の配線パターンを形成するパターン形成処理とを最初に行う。そして、パターン形成処理の後に、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第１の搭載処理と、第１の半導体チップの前記電極面を第１の封止樹脂で封止する第１の封止処理と、パターン形成処理の後の第１の搭載処理及び第１の封止処理の前または後に、電極が形成された電極面と電極面の反対側で該電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンに該バンプを加熱圧着することにより、第２の半導体チップを該基材に搭載する第２の搭載処理と、搭載された第２の半導体チップと基材の間に、第２の半導体チップの横から液状の第２の封止樹脂を注入し、液状の第２の封止樹脂を硬化させて第２の半導体チップの電極面を封止する第２の封止処理と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成処理とを行うようにしている。
【０００９】
第６の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、該基材の表面側に第１の配線パターンを形成すると共に該基材の裏面側に該スルーホールに導通を持つ第２の配線パターンを形成するパターン形成処理と、前記パターン形成処理の前または後に、基材の第２の半導体チップ搭載予定領域に表面から裏面に貫通する孔を形成する貫通孔形成処理とを行う。そして、パターン形成処理及び貫通孔形成処理の後に、電極が形成された電極面と該電極面の反対側で電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンにバンプを加熱圧着することにより、第２の半導体チップを基材に搭載する第１の搭載処理と、第２の半導体チップの電極面と基材の裏面との間に孔を介して液状の第２の封止樹脂を注入し、液状の第２の封止樹脂を硬化させて第２の半導体チップの電極面を封止する第１の封止処理と、第１の封止処理の後に、電極が形成された電極面と該電極面の反対側で電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第２の搭載処理と、第１の半導体チップの電極面を第１の封止樹脂で封止する第１の封止処理と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成処理とを行うようにしている。
【００１０】
第７の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、基材の表面側に第１の配線パターンを形成すると共に基材の裏面側にスルーホールに導通を持つ第２の配線パターンを形成するパターン形成処理を行う。そして、パターン形成処理の後に、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第１の搭載処理と、第１の半導体チップの電極面を第１の封止樹脂で封止する第１の封止処理と、パターン形成処理の後の第１の搭載処理及び第１の封止処理の前または後に、基材の第２の半導体チップ搭載予定領域にテープ状の第２の封止樹脂を置くテープ載置処理と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンに該バンプを加熱圧着することにより、第２の半導体チップを基材に搭載する第２の搭載処理と、これと同時に行われ、第２の封止樹脂を溶融させた後に硬化させ、第２の半導体チップの電極面を封止する第２の封止工程と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成工程とを、行うようにしている。
【００１１】
第１から第７の発明によれば、以上のようにＢＧＡパッケージ及び該ＢＧＡパッケージの製造方法を構成したので、基材の表面側には、第１の半導体チップが搭載され、基材の裏面側には第２の半導体チップまたは半導体装置が搭載される。この第２の半導体チップの電極または半導体装置の端子は、第２の配線パターン及びスルーホールを介して基材の表面側の半田ボールと接続される。そのため、第２の半導体チップまたは半導体装置への信号の入出力には、その半田ボールが用いられる。
【００１２】
また、第８の発明は、半導体装置において、表面と裏面とを有する基板と、その基板の表面に形成された第１の外部電極と、基板の表面に搭載されるとともに、第１の外部電極と電気的に接続された第１の半導体チップと、基板の表面に形成された第２の外部電極と、基板の裏面に搭載されるとともに、第２の外部電極と、基板に形成されたスルーホールを介して電気的に接続された第２の半導体チップとを含むようにしている。
【００１３】
第９の発明は、第８の発明の半導体装置において、第１の半導体装置は、基板の表面に形成された第１の配線パターンを介して第１の外部電極に電気的に接続し、第２の半導体チップは、基板の裏面に形成された第２の配線パターンを介して第２の外部電極に電気的に接続した構成にしている。
【００１４】
第１０の発明は、第８の発明の半導体装置における第２の外部電極は実質的に、基板のコーナー部近傍に設けている。第１１の発明は、第８の発明の半導体装置において、基板には凹部を形成し、第１の半導体チップはこの凹部内に配置している。第１２の発明は、第８の発明の半導体装置において、第１の外部電極及び第２の外部電極は半田ボールで構成している。第８から第１２の発明によれば、以上のように半導体装置を構成したので、基板の表面に第１の外部電極及び第２の外部電極が形成されている。基板の表面に第１の半導体チップが搭載され、裏面に第２の半導体チップが搭載される。第１の半導体チップは第１の外部電極に電気的に接続され、第２の半導体チップは、スルーホールを介して第２の外部電極に電気的に接続される。そのため、第２の半導体チップへの信号の入出力は、基板の表面に形成された第２の外部電極が用いられる。
【００１５】
【発明の実施の形態】
第１の実施形態図１は、本発明の第１の実施形態を示すＢＧＡパッケージの断面図である。図５（ａ）〜（ｃ）は、図１のＢＧＡパッケージのベースとなる基板２０を示す図であり、図１中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板２０には、厚さ０．３〜０．４ｍｍの銅板２１が基材として用いられている。銅板２１の表面側には、従来と同様に厚さ１０〜３０μｍのポリイミド等からなる絶縁材２２が貼付けられ、該絶縁材２２の上に厚さ１２〜３５μｍの第１の配線パターンである銅箔配線２３が形成されている。銅箔配線２３の上部は、一部を残してソルダーレジスト２４が塗布されている。銅板２１の裏面側には、図５（ｂ）のように、厚さ１０〜３０μｍのポリイミド等からなる絶縁材２５が貼付けられ、該絶縁材２５の上に厚さ１２〜３５μｍの第２の配線パターンである銅箔配線２６が形成されている。銅箔配線２６の上は、一部を残してソルダーレジスト２７が塗布されている。
【００１６】
例えば、金型絞り加工により、銅板２１の表面側には、第１の半導体チップ２８の搭載箇所２９が凹状に形成されている。銅板２１には、さらに、表面と裏面をつなぐスルーホール３０が形成されている。スルーホール３０は、銅板２１とは絶縁されている。各銅箔配線２３，２６の一端が、後述するボンディングワイヤに接続されるボンディングポスト２５ａ，２６ａになっている。裏面側の銅箔配線２６の他端は、スルーホール３０に接続されている。搭載箇所２９に例えば絶縁ペースト３１が塗布され、該搭載箇所２９に、半導体チップ２８が電極面とは反対の背面を向けて固着されている。半導体チップ２８の電極と銅箔配線２３とが第１の接続部材であるボンディングワイヤ３２で接続され、該半導体チップ２８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂３３によって封止されている。基板２０の表面側には、複数の半田ボール３４が例えば格子状に配置されている。銅箔配線２３のソルダーレジスト２７の開口した部分に、半田ボール３４が形成され、さらに、各スルーホール３０も半田ボール３４と導通を持つように形成されている。
【００１７】
このような基板２０の裏面側の一部に導電性或いは絶縁性のペースト３５が塗布され、図１のように、第２の半導体チップ３６が搭載され、半導体チップ３６の背面がペースト３５によって固着されている。半導体チップ３６の電極と銅箔配線２６のボンディングポスト２６ａとが、第２の接続部材であるボンディングワイヤ３７により、接続されている。この半導体チップ３６も、第２の封止樹脂であるエポキシ樹脂３８により、封止されている。半導体チップ２８，３６が搭載された図１のＢＧＡパッケージでは、信号が半田ボール３４及び銅箔配線２３を介して半導体チップ２８に入出力されるばかりでなく、半田ボール３４、スルーホール３０及び銅箔配線２６を介して半導体チップ３６に信号が入出力される。
【００１８】
以上のように、この第１の実施形態では、基材２１の表面側と裏面側の両方に銅泊配線２３，２６を形成すると共に、該基材２１にスルーホール３０を設け、基材２１の裏面側に搭載した半導体チップ３６の電極を表面側に配列した半田ボール３４に接続したので、半導体チップ２８に接続できなかった半田ボール３４、つまり、余剰端子を半導体チップ３６の端子として有効に使用することができる。また、半導体チップ２８と半導体チップ３６とを基材２１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。
【００１９】
第２の実施形態図６は、本発明の第２の実施形態を示すＢＧＡパッケージの断面図である。図７（ａ），（ｂ）は、図６のＢＧＡパッケージのベースとなる基板４０を示す図であり、図６中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板４０は、第１の実施形態と同様の銅板４１が基材として用いられ、該銅板４１の表面側には、厚さ１０〜３０μｍの絶縁材４２が貼付けられている。絶縁材４２の上に、厚さ１２〜３５μｍの第１の配線パターンである銅箔配線４３が形成されている。銅箔配線４３の上部は、一部を残してソルダーレジスト４４が塗布されている。
【００２０】
銅板４１の裏面側には、図７（ｂ）のように、厚さ１０〜３０μｍのポリアミド等からなる絶縁材４５が貼付けられ、該絶縁材４５の上に、厚さ１２〜３５μｍの第２の配線パターンである銅箔配線４６が形成されている。銅箔配線４６の上は、一部を残してソルダーレジスト４７が塗布されている。金型絞り加工により、銅板４１の表面側に第１の半導体チップ４８の搭載箇所４９が凹状に形成されている。銅板４１には、さらに、該銅板４１とは絶縁され、表面側と裏面側をつなぐスルーホール５０が形成されている。銅箔配線４３の一端が、ボンディングワイヤに接続されるボンディングポスト４３ａになっている。裏面側の銅箔配線４６の一端が後述する金バンプに接続されるランド４６ａになっており、例えば該ランド４６ａには、下地にＮｉメッキが施され、さらに、その上に金メッキが施されている。
【００２１】
銅箔配線４６の他端は、スルーホール５０に接続されている。搭載箇所４９の底部には例えば絶縁ペースト５１が塗布され、該搭載箇所４９に、第１の半導体チップ４８が電極面とは反対の背面を向けて搭載されている。半導体チップ４８の電極と銅箔配線４３とが第１の接続部材であるボンディングワイヤ５２で接続され、該半導体チップ４８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂５３によって封止されている。複数の半田ボール５４が基板５０の表面側に例えば格子状に配置されている。各銅箔配線４３のソルダーレジスト４７の開口した部分に、半田ボール５４が形成され、さらに、各スルーホール５０も半田ボール５４に接続されている。
【００２２】
以上のような基板４０の裏面側に、第２の接続部材である金バンプ５５が電極に突設された第２の半導体チップ５６が搭載されている。この場合、半導体チップ５６の電極が金バンプで銅箔配線４６に接続されているので、基板４０の裏面側に該半導体チップ５６の電極面が対向している。基板４０の裏面側と半導体チップ５６の電極面との間が、第２の封止樹脂５７によって封止されている。
【００２３】
図８（ａ）〜（ｄ）は、図６のＢＧＡパッケージの製造工程の概要を示す断面図である。この第２の実施形態のＢＧＡパッケージは、図８（ａ）〜（ｄ）の工程により、製造される。まず、図８の（ａ）の工程において、パターン形成処理により、銅板４１にスルーホール５０を形成し、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、さらに、該絶縁材４５の上に銅箔配線４６を形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布した後、第１の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第１の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておく。
【００２４】
図８（ｂ）の工程において、第２の搭載処理により、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。さらに、半導体チップ５６の電極面と銅板４１の裏面側との間に、液状の樹脂５７を側面から注入する。図８（ｃ）の工程において、第２の封止処理を行い、加熱により、注入した樹脂５７を硬化させ、半導体チップ５６の電極面を封止する。図８（ｄ）の工程において、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。半導体チップ４８，５６が搭載された図７のＢＧＡパッケージでは、信号が半田ボール５４及び銅箔配線４３を介して半導体チップ４８に入出力されるばかりでなく、半田ボール５４、スルーホール５０及び銅箔配線４６を介して信号が半導体チップ５４に入出力される。
【００２５】
以上のように、この第２の実施形態では、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半導体チップ４８に接続できなかった半田ボール５４を半導体チップ５６の端子として有効に使用することができる。また、半導体チップ４８と半導体チップ５６とを銅板４１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。さらに、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。
【００２６】
第３の実施形態図９（ａ）〜（ｄ）は、本発明の第３の実施形態を示すＢＧＡパッケージの製造方法の断面図であり、第２の実施形態の図６中の要素と共通の要素には共通の符号が付されている。
【００２７】
この第３の実施形態では、図６と同様のＢＧＡパッケージに対する第２の実施形態とは異なる製造方法を説明する。まず、図９（ａ）の工程において、パターン形成処理を行い、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、該絶縁材４５の上に銅箔配線４６を形成し、さらに、スルーホール５０も基材４１に形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布する。また、貫通孔形成処理を行い、銅板４１の表面側から裏面側に貫通する孔６０を、半導体チップ５６の搭載予定位置の中央に形成しておく。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておく。
【００２８】
図９（ｂ）の工程において、第１の搭載処理により、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。そして、孔６０を介して液状の樹脂５７を半導体チップ５６の電極面と基板４０の裏面側との間に注入する。図９（ｃ）の工程において、第１の封止処理を行い、液状の樹脂５７を加熱硬化させ、半導体チップ５６の電極面を封止する。
【００２９】
図９（ｄ）の工程において、第２の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第２の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。図９（ｅ）の工程において、半田ボール形成処理により、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。
【００３０】
以上のように、この第３の実施形態では、第２の実施形態と同様に、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半導体チップ４８に接続できなかった半田ボール５４を半導体チップ５６の端子として有効に使用することができる。半導体チップ４８と半導体チップ５６とを銅板４１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。さらに、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。その上、樹脂５７が貫通孔６０から注入されるので、該樹脂５７が均一に分布し、完成後の熱応力による樹脂５７の膨脹収縮が原因で、半導体チップ５６の接続信頼性が劣化することを、予防できる。
【００３１】
第４の実施形態図１０（ａ）〜（ｃ）は、本発明の第４の実施形態を示すＢＧＡパッケージの製造方法の断面図であり、第２の実施形態の図６中の要素と共通の要素には共通の符号が付されている。この第３の実施形態では、図６と同様のＢＧＡパッケージに対する第２の実施形態とは異なる製造方法を説明する。まず、図１０（ａ）の工程において、パターン形成処理を行い、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、該絶縁材４５の上に銅箔配線４６を形成し、スルーホール５０も基材４１に形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布する。ここで、第１の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第１の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておくと共に、テープ状に形成された樹脂５７を用意する。
【００３２】
図１０（ｂ）の工程において、テープ載置処理により、基板４０の裏面側の半導体チップ５６の搭載予定領域にテープ状の樹脂５７を載置し、続いて、第２の搭載処理を行い、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。このとき、第２の封止処理が同時に行われ、テープ状の樹脂５７が加熱されて溶融して硬化するる。よって、半導体チップ５６の電極面が封止される。図１０（ｃ）の工程において、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。
【００３３】
以上のように、この第４の実施形態では、第２及び第３の実施形態と同様に、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半田ボール５４を半導体チップ５６の端子として有効に使用することができると共に、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。その上、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。さらに、半導体チップ５６の封止を、バンプ５５の接続と同時にできるので、第２及び第３の実施形態よりも、短時間で封止できることなる。
【００３４】
第５の実施形態図１１は、本発明の第５の実施形態を示すＢＧＡパッケージの断面図である。図１２（ａ），（ｂ）は、図１１のＢＧＡパッケージのベースとなる基板７０を示す図であり、図１１中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板７０は、第１の実施形態と同様の銅板７１が基材として用いられ、該銅板７１の表面側には、厚さ１０〜３０μｍの絶縁材７２が貼付けられている。絶縁材７２の上に、厚さ１２〜３５μｍの第１の配線パターンである銅箔配線７３が形成されている。銅箔配線７３の上部は、一部を残してソルダーレジスト７４が塗布されている。
【００３５】
銅板７１の裏面側には、図１２（ｂ）のように、厚さ１０〜３０μｍのポリイミド等からなる絶縁材７５が貼付けられ、該絶縁材７５の上に、厚さ１２〜３５μｍの第２の配線パターンである銅箔配線７６が形成されている。銅箔配線７６の上は、一部を残してソルダーレジスト７７が塗布されている。金型絞り加工により、銅板７１の表面側に第１の半導体チップ７８の搭載箇所７９が凹状に形成されている。銅板７１には、さらに、表面と裏面をつなぐスルーホール８０が形成されている。銅箔配線７３の一端が、ボンディングワイヤに接続されるボンディングポスト７３ａになっている。裏面側の銅箔配線７６の一端が半田ボール接続用ランド７６ａになっており、例えば該ランド７６ａは、例えば耐熱性プリフラックスがコートされている。
【００３６】
銅箔配線７６の他端は、スルーホール８０に接続されている。搭載箇所７９の底部には例えば絶縁ペースト８１が塗布され、該搭載箇所７９に、第１の半導体チップ７８が電極面とは反対の背面を向けて搭載されている。半導体チップ７８の電極と銅箔配線７３とが第１の接続部材であるボンディングワイヤ８２で接続され、該半導体チップ７８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂８３によって封止されている。複数の半田ボール８４が基板８０の表面側に例えば格子状に配置されている。各銅箔配線７３のソルダーレジスト７７の開口した部分に、半田ボール８４が形成され、さらに、各スルーホール８０も半田ボール８４に接続されている。
【００３７】
以上のような基板７０の裏面側に、第２の接続部材となる半田ボール８５のみが電極面から露出したチップ・サイズ・パッケージ等の半導体装置８６が搭載されている。半導体装置８６の端子が半田ボール８５で銅箔配線７６のランド７６ａに接続されている。このようなＢＧＡパッケージを製造する場合には、半導体装置８６の半田ボール８５を加熱リフローしては、該半導体装置８６の端子を銅箔配線７６のランド７６ａに接続し、最後に、半田ボール８４を形成することにより、半田ボール８４の変形が防止される。
【００３８】
以上のように、この第５の実施形態では、銅板７１の裏面側に形成された銅泊配線７６とスルーホール８０とを設け、銅板７１の裏面側に搭載した半導体装置８６の端子を表面側に配列した半田ボール８４に接続したので、半導体チップ７８に接続できなかった半田ボール８４を半導体装置８６の端子として有効に使用することができる。その上，半導体装置８６は、事前に封止されているので、第２から第４の実施形態では必要であった樹脂５７が不要であり、部材費の低減が可能である。なお、本発明は、上記実施形態に限定されず種々の変形が可能である。例えば、第１、第２及び第４の実施形態では、基板２０，４０の表面側の半導体チップ２８，４８をよりも先に搭載しているが、逆に、半導体チップ３６，５６を先に搭載するようにしていもよい。
【００３９】
【発明の効果】
以上詳細に説明したように、第１から第７の発明によれば、基材に形成されたスルーホールと、該基材の裏面側に形成された第２の配線パターンとを有すると共に、基材の表面側に第１の半導体チップを搭載し、基材の裏面側に第２の半導体チップまたは半導体装置を搭載し、該第２の半導体チップまたは半導体装置の電極或いは端子を第２の配線パターン及びスルーホールを介して半田ボールと接続したので、第１の半導体チップに接続できなかった半田ボール、つまり、余剰端子を第２の半導体チップまたは半導体装置の端子として有効に使用することができる。マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。
【００４０】
第８から第１２の発明によれば、第１の半導体チップを基板の表面に搭載し、第２の半導体チップを基板の裏面に搭載し、これら第１及び第２の半導体チップの信号の入出力が、共に基板の表面に形成された第１及び第２の外部電極で行うようにしたので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積を小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＢＧＡパッケージの断面図である。
【図２】従来のＢＧＡパッケージの一例を示す断面図である。
【図３】従来のＢＧＡパッケージの他の例を示す断面図である。
【図４】図２及び図３のＢＧＡパッケージの課題の説明図である。
【図５】図１のＢＧＡパッケージのベースとなる基板２０を示す図である。
【図６】本発明の第２の実施形態を示すＢＧＡパッケージの断面図である。
【図７】図６のＢＧＡパッケージのベースとなる基板４０を示す図である。
【図８】図６のＢＧＡパッケージの製造工程の概要を示す断面図である。
【図９】本発明の第３の実施形態を示すＢＧＡパッケージの製造方法の断面図である。
【図１０】本発明の第４の実施形態を示すＢＧＡパッケージの製造方法の断面図である。
【図１１】本発明の第５の実施形態を示すＢＧＡパッケージの断面図である。
【図１２】図１１のＢＧＡパッケージのベースとなる基板７０を示す図である。
【符号の説明】
２１，４１，７１ 銅板
２３，２６，４３，４６，７３，７６ 銅箔配線
２８，３６，４８，５６ 半導体チップ
３０，５０，８０ スルーホール
３２，３７，４２，８２ ボンディングワイヤ
３４，５４，８４ 半田ボール
６０ 貫通孔
８６ 半導体装置
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するもので、詳しくはボールグリッドアレイ（以下、ＢＧＡパッケージという）パッケージの製造方法に関するものである。
【０００２】
【従来の技術】
図２（ａ），（ｂ）は、従来のＢＧＡパッケージの一例を示す断面図である。図３（ａ），（ｂ）は、従来のＢＧＡパッケージの他の例を示す断面図であり、図２中の要素と共通の要素には共通の符号が付されている。一般的な放熱性を考慮したＢＧＡパッケージでは、厚さ０．３〜０．４ｍｍの銅板１に、厚さ１０〜３０μｍのポリイミド等からなる絶縁材２が、貼付けられている。絶縁材２の上に、厚さ１２〜３５μｍの銅箔配線３が形成されている。銅板１の表面側には、図２のように、切削加工よって半導体チップ４の搭載箇所５ａが形成されるか、図３のように、金型絞り加工によって半導体チップ４の搭載箇所５ｂが形成され、基板が構成されている。
【０００３】
半導体チップ４は、電極が形成された電極面とその反対側の背面とを有している。搭載箇所５ａ，５ｂの底部に導電性或いは絶縁性のペースト６が塗布され、そこに半導体チップ４が背面を向けて固着されている。半導体チップ４の電極と銅箔配線３とがボンディングワイヤ７で接続され、該半導体チップ４の搭載されているキャビティ部分が、エポキシ樹脂８によって充填されている。基板の表面側のエポキシ樹脂８のない部分に、半田ボール９が格子状に取り付けられている。基板の表面側のエポキシ樹脂８及び半田ボール９のない場所は、レジスト膜１０で覆われている。なお、封止後の基板の反り対策或いは汚れ防止対策として、基板の裏面側に、図３のように絶縁材１１が貼付けられる場合もある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の図２及び図３のＢＧＡパッケージでは、次のような課題があった。図４（ａ），（ｂ）は、図２及び図３のＢＧＡパッケージの課題の説明図である。多ピン化に対応するために、半田ボール９からなる格子状の端子の列数を増加したり、該端子のピッチを狭くすると、図４（ａ）のように、銅箔配線３の幅とギャップからの制約により、半導体チップ４の電極とボンディングワイヤ７で接続されるボンディングポスト１２に結線されない余剰端子１３が多数発生する。また、図２或いは図３のＢＧＡパッケージを、図４（ｂ）のようにマザーボード１４に実装しようとしても、多ピン化に伴って該ＢＧＡパッケージの外形寸法が増加するので実装面積が増大する。よって、マザーボード１４の寸法も増大させる必要があった。
【０００５】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、ＢＧＡパッケージにおいて、次のような構成にしている。即ち、表面と裏面とを有する板状の基材と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、背面が基材の表面側に固着された第１の半導体チップと、基材の表面側に配列された複数の半田ボールと、基材の表面側に形成され、複数の半田ボールのうちの一部の半田ボールと導通を持つ第１の配線パターンと、第１の半導体チップの電極と第１の配線パターンとを接続する第１の接続部材と、基材の裏面側に形成された第２の配線パターンと、電極面及び背面を有し、基板の裏面側に搭載された任意数の第２の半導体チップと、第２の半導体チップの電極と第２の配線パターンとを接続する第２の接続部材と、基材に形成され、基材の表面側の複数の半田ボールのうちの残った半田ボールと基材の裏面側の第２の配線パターンとを接続するスルーホールと、第１の半導体チップの電極面を封止する第１の封止部材と、第２の半導体チップの電極面を封止する第２の封止部材とを、備えている。
【０００６】
第２の発明は、第１の発明における第２の半導体チップは、背面を基材の裏面側に固定し、第２の接続部材は、ボンディングワイヤで構成している。第３の発明は、第１の発明における第２の接続部材は、第２の半導体チップの電極に突設された複数のバンプで構成し、第２の半導体チップは、電極側が基材の裏面側に対向し、バンプによって電極が第２の配線パターンに接続されている。
【０００７】
第４の発明は、ＢＧＡパッケージにおいて、次のような構成にしている。即ち、表面と裏面とを有する板状の基材と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、背面が基材の表面側に固着された第１の半導体チップと、基材の表面側に配列された複数の半田ボールと、基材の表面側に形成され、複数の半田ボールのうちの一部の半田ボールと導通を持つ第１の配線パターンと、第１の半導体チップの電極と第１の配線パターンとを接続する第１の接続部材と、基材の裏面側に形成された第２の配線パターンと、端子のみが露出し、他が既に封止された任意数の半導体装置と、半導体装置の端子と第２の配線パターンとを接続する第２の接続部材と、基材に形成され、基材の表面側の複数の半田ボールのうちの残った半田ボールに基材の裏面側の第２の配線パターンを接続するスルーホールと、第１の半導体チップの電極面を封止する第１の封止部材とを備えている。
【０００８】
第５の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、該基材の表面側に第１の配線パターンを形成すると共に基材の裏面側にスルーホールと導通を持つ第２の配線パターンを形成するパターン形成処理とを最初に行う。そして、パターン形成処理の後に、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第１の搭載処理と、第１の半導体チップの前記電極面を第１の封止樹脂で封止する第１の封止処理と、パターン形成処理の後の第１の搭載処理及び第１の封止処理の前または後に、電極が形成された電極面と電極面の反対側で該電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンに該バンプを加熱圧着することにより、第２の半導体チップを該基材に搭載する第２の搭載処理と、搭載された第２の半導体チップと基材の間に、第２の半導体チップの横から液状の第２の封止樹脂を注入し、液状の第２の封止樹脂を硬化させて第２の半導体チップの電極面を封止する第２の封止処理と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成処理とを行うようにしている。
【０００９】
第６の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、該基材の表面側に第１の配線パターンを形成すると共に該基材の裏面側に該スルーホールに導通を持つ第２の配線パターンを形成するパターン形成処理と、前記パターン形成処理の前または後に、基材の第２の半導体チップ搭載予定領域に表面から裏面に貫通する孔を形成する貫通孔形成処理とを行う。そして、パターン形成処理及び貫通孔形成処理の後に、電極が形成された電極面と該電極面の反対側で電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンにバンプを加熱圧着することにより、第２の半導体チップを基材に搭載する第１の搭載処理と、第２の半導体チップの電極面と基材の裏面との間に孔を介して液状の第２の封止樹脂を注入し、液状の第２の封止樹脂を硬化させて第２の半導体チップの電極面を封止する第１の封止処理と、第１の封止処理の後に、電極が形成された電極面と該電極面の反対側で電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第２の搭載処理と、第１の半導体チップの電極面を第１の封止樹脂で封止する第１の封止処理と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成処理とを行うようにしている。
【００１０】
第７の発明は、第３の発明のＢＧＡパッケージを製造するＢＧＡパッケージの製造方法において、次のような製造方法を講じている。即ち、表面と裏面とを有する板状の基材にスルーホールを形成し、基材の表面側に第１の配線パターンを形成すると共に基材の裏面側にスルーホールに導通を持つ第２の配線パターンを形成するパターン形成処理を行う。そして、パターン形成処理の後に、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有する第１の半導体チップを、背面を基材の表面側に向けて固着し、第１の半導体チップの電極と第１の配線パターンとを第１の接続部材で接続する第１の搭載処理と、第１の半導体チップの電極面を第１の封止樹脂で封止する第１の封止処理と、パターン形成処理の後の第１の搭載処理及び第１の封止処理の前または後に、基材の第２の半導体チップ搭載予定領域にテープ状の第２の封止樹脂を置くテープ載置処理と、電極が形成された電極面と該電極面の反対側で該電極を持たない背面とを有し、電極には導電性のバンプが突設された第２の半導体チップを、電極面側を基材の裏面側に対向させ、第２の配線パターンに該バンプを加熱圧着することにより、第２の半導体チップを基材に搭載する第２の搭載処理と、これと同時に行われ、第２の封止樹脂を溶融させた後に硬化させ、第２の半導体チップの電極面を封止する第２の封止工程と、基材の表面側に、第１の配線パターンと導通を持つ半田ボール及びスルーホールと導通を持つ半田ボールを形成する半田ボール形成工程とを、行うようにしている。
【００１１】
第１から第７の発明によれば、以上のようにＢＧＡパッケージ及び該ＢＧＡパッケージの製造方法を構成したので、基材の表面側には、第１の半導体チップが搭載され、基材の裏面側には第２の半導体チップまたは半導体装置が搭載される。この第２の半導体チップの電極または半導体装置の端子は、第２の配線パターン及びスルーホールを介して基材の表面側の半田ボールと接続される。そのため、第２の半導体チップまたは半導体装置への信号の入出力には、その半田ボールが用いられる。
【００１２】
また、第８の発明は、半導体装置において、表面と裏面とを有する基板と、その基板の表面に形成された第１の外部電極と、基板の表面に搭載されるとともに、第１の外部電極と電気的に接続された第１の半導体チップと、基板の表面に形成された第２の外部電極と、基板の裏面に搭載されるとともに、第２の外部電極と、基板に形成されたスルーホールを介して電気的に接続された第２の半導体チップとを含むようにしている。
【００１３】
第９の発明は、第８の発明の半導体装置において、第１の半導体装置は、基板の表面に形成された第１の配線パターンを介して第１の外部電極に電気的に接続し、第２の半導体チップは、基板の裏面に形成された第２の配線パターンを介して第２の外部電極に電気的に接続した構成にしている。
【００１４】
第１０の発明は、第８の発明の半導体装置における第２の外部電極は実質的に、基板のコーナー部近傍に設けている。第１１の発明は、第８の発明の半導体装置において、基板には凹部を形成し、第１の半導体チップはこの凹部内に配置している。第１２の発明は、第８の発明の半導体装置において、第１の外部電極及び第２の外部電極は半田ボールで構成している。第８から第１２の発明によれば、以上のように半導体装置を構成したので、基板の表面に第１の外部電極及び第２の外部電極が形成されている。基板の表面に第１の半導体チップが搭載され、裏面に第２の半導体チップが搭載される。第１の半導体チップは第１の外部電極に電気的に接続され、第２の半導体チップは、スルーホールを介して第２の外部電極に電気的に接続される。そのため、第２の半導体チップへの信号の入出力は、基板の表面に形成された第２の外部電極が用いられる。
【００１５】
【発明の実施の形態】
第１の実施形態図１は、本発明の第１の実施形態を示すＢＧＡパッケージの断面図である。図５（ａ）〜（ｃ）は、図１のＢＧＡパッケージのベースとなる基板２０を示す図であり、図１中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板２０には、厚さ０．３〜０．４ｍｍの銅板２１が基材として用いられている。銅板２１の表面側には、従来と同様に厚さ１０〜３０μｍのポリイミド等からなる絶縁材２２が貼付けられ、該絶縁材２２の上に厚さ１２〜３５μｍの第１の配線パターンである銅箔配線２３が形成されている。銅箔配線２３の上部は、一部を残してソルダーレジスト２４が塗布されている。銅板２１の裏面側には、図５（ｂ）のように、厚さ１０〜３０μｍのポリイミド等からなる絶縁材２５が貼付けられ、該絶縁材２５の上に厚さ１２〜３５μｍの第２の配線パターンである銅箔配線２６が形成されている。銅箔配線２６の上は、一部を残してソルダーレジスト２７が塗布されている。
【００１６】
例えば、金型絞り加工により、銅板２１の表面側には、第１の半導体チップ２８の搭載箇所２９が凹状に形成されている。銅板２１には、さらに、表面と裏面をつなぐスルーホール３０が形成されている。スルーホール３０は、銅板２１とは絶縁されている。各銅箔配線２３，２６の一端が、後述するボンディングワイヤに接続されるボンディングポスト２５ａ，２６ａになっている。裏面側の銅箔配線２６の他端は、スルーホール３０に接続されている。搭載箇所２９に例えば絶縁ペースト３１が塗布され、該搭載箇所２９に、半導体チップ２８が電極面とは反対の背面を向けて固着されている。半導体チップ２８の電極と銅箔配線２３とが第１の接続部材であるボンディングワイヤ３２で接続され、該半導体チップ２８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂３３によって封止されている。基板２０の表面側には、複数の半田ボール３４が例えば格子状に配置されている。銅箔配線２３のソルダーレジスト２７の開口した部分に、半田ボール３４が形成され、さらに、各スルーホール３０も半田ボール３４と導通を持つように形成されている。
【００１７】
このような基板２０の裏面側の一部に導電性或いは絶縁性のペースト３５が塗布され、図１のように、第２の半導体チップ３６が搭載され、半導体チップ３６の背面がペースト３５によって固着されている。半導体チップ３６の電極と銅箔配線２６のボンディングポスト２６ａとが、第２の接続部材であるボンディングワイヤ３７により、接続されている。この半導体チップ３６も、第２の封止樹脂であるエポキシ樹脂３８により、封止されている。半導体チップ２８，３６が搭載された図１のＢＧＡパッケージでは、信号が半田ボール３４及び銅箔配線２３を介して半導体チップ２８に入出力されるばかりでなく、半田ボール３４、スルーホール３０及び銅箔配線２６を介して半導体チップ３６に信号が入出力される。
【００１８】
以上のように、この第１の実施形態では、基材２１の表面側と裏面側の両方に銅泊配線２３，２６を形成すると共に、該基材２１にスルーホール３０を設け、基材２１の裏面側に搭載した半導体チップ３６の電極を表面側に配列した半田ボール３４に接続したので、半導体チップ２８に接続できなかった半田ボール３４、つまり、余剰端子を半導体チップ３６の端子として有効に使用することができる。また、半導体チップ２８と半導体チップ３６とを基材２１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。
【００１９】
第２の実施形態図６は、本発明の第２の実施形態を示すＢＧＡパッケージの断面図である。図７（ａ），（ｂ）は、図６のＢＧＡパッケージのベースとなる基板４０を示す図であり、図６中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板４０は、第１の実施形態と同様の銅板４１が基材として用いられ、該銅板４１の表面側には、厚さ１０〜３０μｍの絶縁材４２が貼付けられている。絶縁材４２の上に、厚さ１２〜３５μｍの第１の配線パターンである銅箔配線４３が形成されている。銅箔配線４３の上部は、一部を残してソルダーレジスト４４が塗布されている。
【００２０】
銅板４１の裏面側には、図７（ｂ）のように、厚さ１０〜３０μｍのポリアミド等からなる絶縁材４５が貼付けられ、該絶縁材４５の上に、厚さ１２〜３５μｍの第２の配線パターンである銅箔配線４６が形成されている。銅箔配線４６の上は、一部を残してソルダーレジスト４７が塗布されている。金型絞り加工により、銅板４１の表面側に第１の半導体チップ４８の搭載箇所４９が凹状に形成されている。銅板４１には、さらに、該銅板４１とは絶縁され、表面側と裏面側をつなぐスルーホール５０が形成されている。銅箔配線４３の一端が、ボンディングワイヤに接続されるボンディングポスト４３ａになっている。裏面側の銅箔配線４６の一端が後述する金バンプに接続されるランド４６ａになっており、例えば該ランド４６ａには、下地にＮｉメッキが施され、さらに、その上に金メッキが施されている。
【００２１】
銅箔配線４６の他端は、スルーホール５０に接続されている。搭載箇所４９の底部には例えば絶縁ペースト５１が塗布され、該搭載箇所４９に、第１の半導体チップ４８が電極面とは反対の背面を向けて搭載されている。半導体チップ４８の電極と銅箔配線４３とが第１の接続部材であるボンディングワイヤ５２で接続され、該半導体チップ４８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂５３によって封止されている。複数の半田ボール５４が基板５０の表面側に例えば格子状に配置されている。各銅箔配線４３のソルダーレジスト４７の開口した部分に、半田ボール５４が形成され、さらに、各スルーホール５０も半田ボール５４に接続されている。
【００２２】
以上のような基板４０の裏面側に、第２の接続部材である金バンプ５５が電極に突設された第２の半導体チップ５６が搭載されている。この場合、半導体チップ５６の電極が金バンプで銅箔配線４６に接続されているので、基板４０の裏面側に該半導体チップ５６の電極面が対向している。基板４０の裏面側と半導体チップ５６の電極面との間が、第２の封止樹脂５７によって封止されている。
【００２３】
図８（ａ）〜（ｄ）は、図６のＢＧＡパッケージの製造工程の概要を示す断面図である。この第２の実施形態のＢＧＡパッケージは、図８（ａ）〜（ｄ）の工程により、製造される。まず、図８の（ａ）の工程において、パターン形成処理により、銅板４１にスルーホール５０を形成し、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、さらに、該絶縁材４５の上に銅箔配線４６を形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布した後、第１の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第１の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておく。
【００２４】
図８（ｂ）の工程において、第２の搭載処理により、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。さらに、半導体チップ５６の電極面と銅板４１の裏面側との間に、液状の樹脂５７を側面から注入する。図８（ｃ）の工程において、第２の封止処理を行い、加熱により、注入した樹脂５７を硬化させ、半導体チップ５６の電極面を封止する。図８（ｄ）の工程において、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。半導体チップ４８，５６が搭載された図７のＢＧＡパッケージでは、信号が半田ボール５４及び銅箔配線４３を介して半導体チップ４８に入出力されるばかりでなく、半田ボール５４、スルーホール５０及び銅箔配線４６を介して信号が半導体チップ５４に入出力される。
【００２５】
以上のように、この第２の実施形態では、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半導体チップ４８に接続できなかった半田ボール５４を半導体チップ５６の端子として有効に使用することができる。また、半導体チップ４８と半導体チップ５６とを銅板４１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。さらに、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。
【００２６】
第３の実施形態図９（ａ）〜（ｄ）は、本発明の第３の実施形態を示すＢＧＡパッケージの製造方法の断面図であり、第２の実施形態の図６中の要素と共通の要素には共通の符号が付されている。
【００２７】
この第３の実施形態では、図６と同様のＢＧＡパッケージに対する第２の実施形態とは異なる製造方法を説明する。まず、図９（ａ）の工程において、パターン形成処理を行い、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、該絶縁材４５の上に銅箔配線４６を形成し、さらに、スルーホール５０も基材４１に形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布する。また、貫通孔形成処理を行い、銅板４１の表面側から裏面側に貫通する孔６０を、半導体チップ５６の搭載予定位置の中央に形成しておく。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておく。
【００２８】
図９（ｂ）の工程において、第１の搭載処理により、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。そして、孔６０を介して液状の樹脂５７を半導体チップ５６の電極面と基板４０の裏面側との間に注入する。図９（ｃ）の工程において、第１の封止処理を行い、液状の樹脂５７を加熱硬化させ、半導体チップ５６の電極面を封止する。
【００２９】
図９（ｄ）の工程において、第２の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第２の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。図９（ｅ）の工程において、半田ボール形成処理により、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。
【００３０】
以上のように、この第３の実施形態では、第２の実施形態と同様に、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半導体チップ４８に接続できなかった半田ボール５４を半導体チップ５６の端子として有効に使用することができる。半導体チップ４８と半導体チップ５６とを銅板４１の両側に搭載するので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。さらに、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。その上、樹脂５７が貫通孔６０から注入されるので、該樹脂５７が均一に分布し、完成後の熱応力による樹脂５７の膨脹収縮が原因で、半導体チップ５６の接続信頼性が劣化することを、予防できる。
【００３１】
第４の実施形態図１０（ａ）〜（ｃ）は、本発明の第４の実施形態を示すＢＧＡパッケージの製造方法の断面図であり、第２の実施形態の図６中の要素と共通の要素には共通の符号が付されている。この第３の実施形態では、図６と同様のＢＧＡパッケージに対する第２の実施形態とは異なる製造方法を説明する。まず、図１０（ａ）の工程において、パターン形成処理を行い、銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、該絶縁材４５の上に銅箔配線４６を形成し、スルーホール５０も基材４１に形成する。銅箔配線４３，４６の必要部分にソルダーレジスト４４，４７を塗布する。ここで、第１の搭載処理により、半導体チップ４８を搭載箇所４９に固着し、該半導体チップ４８の電極をボンディングワイヤ５２で銅箔配線４３と接続する。そして、第１の封止処理を行い、半導体チップ４８の電極面をエポキシ樹脂５３で封止する。一方、半導体チップ５６の電極面の電極には、金バンプ５５を突設させておくと共に、テープ状に形成された樹脂５７を用意する。
【００３２】
図１０（ｂ）の工程において、テープ載置処理により、基板４０の裏面側の半導体チップ５６の搭載予定領域にテープ状の樹脂５７を載置し、続いて、第２の搭載処理を行い、半導体チップ５６の電極面を銅板４１の裏面に対向させて金バンプ５５をランド４６ａに当接し、熱圧着法によって接続する。このとき、第２の封止処理が同時に行われ、テープ状の樹脂５７が加熱されて溶融して硬化するる。よって、半導体チップ５６の電極面が封止される。図１０（ｃ）の工程において、銅板４１の表面側の銅箔配線４３及びスルーホール５０の該表面側に半田ボール５４を形成する。
【００３３】
以上のように、この第４の実施形態では、第２及び第３の実施形態と同様に、銅板４１の裏面側に形成された銅泊配線４６とスルーホール５０とを設け、銅板４１の裏面側に搭載した半導体チップ４６の電極を表面側に配列した半田ボール５４に接続したので、半田ボール５４を半導体チップ５６の端子として有効に使用することができると共に、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。その上、半導体チップ５６の搭載を金バンプ５５にて行うので、第１の実施形態よりも短時間で接続できる。さらに、半導体チップ５６の封止を、バンプ５５の接続と同時にできるので、第２及び第３の実施形態よりも、短時間で封止できることなる。
【００３４】
第５の実施形態図１１は、本発明の第５の実施形態を示すＢＧＡパッケージの断面図である。図１２（ａ），（ｂ）は、図１１のＢＧＡパッケージのベースとなる基板７０を示す図であり、図１１中の要素と共通の要素には共通の符号が付されている。このＢＧＡパッケージのベースとなる基板７０は、第１の実施形態と同様の銅板７１が基材として用いられ、該銅板７１の表面側には、厚さ１０〜３０μｍの絶縁材７２が貼付けられている。絶縁材７２の上に、厚さ１２〜３５μｍの第１の配線パターンである銅箔配線７３が形成されている。銅箔配線７３の上部は、一部を残してソルダーレジスト７４が塗布されている。
【００３５】
銅板７１の裏面側には、図１２（ｂ）のように、厚さ１０〜３０μｍのポリイミド等からなる絶縁材７５が貼付けられ、該絶縁材７５の上に、厚さ１２〜３５μｍの第２の配線パターンである銅箔配線７６が形成されている。銅箔配線７６の上は、一部を残してソルダーレジスト７７が塗布されている。金型絞り加工により、銅板７１の表面側に第１の半導体チップ７８の搭載箇所７９が凹状に形成されている。銅板７１には、さらに、表面と裏面をつなぐスルーホール８０が形成されている。銅箔配線７３の一端が、ボンディングワイヤに接続されるボンディングポスト７３ａになっている。裏面側の銅箔配線７６の一端が半田ボール接続用ランド７６ａになっており、例えば該ランド７６ａは、例えば耐熱性プリフラックスがコートされている。
【００３６】
銅箔配線７６の他端は、スルーホール８０に接続されている。搭載箇所７９の底部には例えば絶縁ペースト８１が塗布され、該搭載箇所７９に、第１の半導体チップ７８が電極面とは反対の背面を向けて搭載されている。半導体チップ７８の電極と銅箔配線７３とが第１の接続部材であるボンディングワイヤ８２で接続され、該半導体チップ７８の搭載されているキャビティ部分が、第１の封止樹脂のエポキシ樹脂８３によって封止されている。複数の半田ボール８４が基板８０の表面側に例えば格子状に配置されている。各銅箔配線７３のソルダーレジスト７７の開口した部分に、半田ボール８４が形成され、さらに、各スルーホール８０も半田ボール８４に接続されている。
【００３７】
以上のような基板７０の裏面側に、第２の接続部材となる半田ボール８５のみが電極面から露出したチップ・サイズ・パッケージ等の半導体装置８６が搭載されている。半導体装置８６の端子が半田ボール８５で銅箔配線７６のランド７６ａに接続されている。このようなＢＧＡパッケージを製造する場合には、半導体装置８６の半田ボール８５を加熱リフローしては、該半導体装置８６の端子を銅箔配線７６のランド７６ａに接続し、最後に、半田ボール８４を形成することにより、半田ボール８４の変形が防止される。
【００３８】
以上のように、この第５の実施形態では、銅板７１の裏面側に形成された銅泊配線７６とスルーホール８０とを設け、銅板７１の裏面側に搭載した半導体装置８６の端子を表面側に配列した半田ボール８４に接続したので、半導体チップ７８に接続できなかった半田ボール８４を半導体装置８６の端子として有効に使用することができる。その上，半導体装置８６は、事前に封止されているので、第２から第４の実施形態では必要であった樹脂５７が不要であり、部材費の低減が可能である。なお、本発明は、上記実施形態に限定されず種々の変形が可能である。例えば、第１、第２及び第４の実施形態では、基板２０，４０の表面側の半導体チップ２８，４８をよりも先に搭載しているが、逆に、半導体チップ３６，５６を先に搭載するようにしていもよい。
【００３９】
【発明の効果】
以上詳細に説明したように、第１から第７の発明によれば、基材に形成されたスルーホールと、該基材の裏面側に形成された第２の配線パターンとを有すると共に、基材の表面側に第１の半導体チップを搭載し、基材の裏面側に第２の半導体チップまたは半導体装置を搭載し、該第２の半導体チップまたは半導体装置の電極或いは端子を第２の配線パターン及びスルーホールを介して半田ボールと接続したので、第１の半導体チップに接続できなかった半田ボール、つまり、余剰端子を第２の半導体チップまたは半導体装置の端子として有効に使用することができる。マザーボードに実装する時の実装面積を低減でき、マザーボードの面積も小さくできる。
【００４０】
第８から第１２の発明によれば、第１の半導体チップを基板の表面に搭載し、第２の半導体チップを基板の裏面に搭載し、これら第１及び第２の半導体チップの信号の入出力が、共に基板の表面に形成された第１及び第２の外部電極で行うようにしたので、マザーボードに実装する時の実装面積を低減でき、マザーボードの面積を小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＢＧＡパッケージの断面図である。
【図２】従来のＢＧＡパッケージの一例を示す断面図である。
【図３】従来のＢＧＡパッケージの他の例を示す断面図である。
【図４】図２及び図３のＢＧＡパッケージの課題の説明図である。
【図５】図１のＢＧＡパッケージのベースとなる基板２０を示す図である。
【図６】本発明の第２の実施形態を示すＢＧＡパッケージの断面図である。
【図７】図６のＢＧＡパッケージのベースとなる基板４０を示す図である。
【図８】図６のＢＧＡパッケージの製造工程の概要を示す断面図である。
【図９】本発明の第３の実施形態を示すＢＧＡパッケージの製造方法の断面図である。
【図１０】本発明の第４の実施形態を示すＢＧＡパッケージの製造方法の断面図である。
【図１１】本発明の第５の実施形態を示すＢＧＡパッケージの断面図である。
【図１２】図１１のＢＧＡパッケージのベースとなる基板７０を示す図である。
【符号の説明】
２１，４１，７１ 銅板
２３，２６，４３，４６，７３，７６ 銅箔配線
２８，３６，４８，５６ 半導体チップ
３０，５０，８０ スルーホール
３２，３７，４２，８２ ボンディングワイヤ
３４，５４，８４ 半田ボール
６０ 貫通孔
８６ 半導体装置
Claims (5)
- 表面と裏面とを有し、前記表面に凹部が形成され、前記裏面には前記凹部に対応する凸部が設けられ、前記凹部の外周部近傍の外部電極の形成予定領域に、複数の導電性スルーホールが設けられた基板を準備し、
前記基板の凹部と外部電極の一部とを接続する第１の配線と、前記スルーホールと前記基板のコーナー部近傍に位置する外部電極の他の一部とを接続する第２の配線とを前記表面上に形成し、
前記基板の凹部と前記スルーホールとを接続する第３の配線を形成し、
前記凹部に第１の半導体チップを搭載し、
前記第１の半導体チップと前記第１の配線とを電気的に接続し、
前記凸部に第２の半導体チップを搭載し、
前記第２の半導体チップと前記第３の配線とを電気的に接続し、
前記第１ないし第３の配線と前記外部電極の形成予定領域において電気的に接続される格子状の複数電極列を構成するよう前記外部電極を形成することを特徴とする半導体装置の製造方法。 - 前記基板は銅で構成されている請求項１記載の半導体装置の製造方法。
- 前記基板は、前記凸部と凹部とを貫通する貫通孔を有し、前記第２の半導体チップを搭載する際に、前記貫通孔から前記基板と前記第２の半導体チップとの間に樹脂を注入することを含む請求項１記載の半導体装置の製造方法。
- 前記第２の半導体チップを搭載する際に、前記基板と前記第２の半導体チップとの間に樹脂を注入することを含む請求項１記載の半導体装置の製造方法。
- 前記第２の半導体チップを搭載する際に、前記基板と前記第２の半導体チップとの間にテープ状の樹脂を介在させることを含む請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198678A JP3903025B2 (ja) | 2003-07-17 | 2003-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198678A JP3903025B2 (ja) | 2003-07-17 | 2003-07-17 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30249799A Division JP3485507B2 (ja) | 1999-10-25 | 1999-10-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158825A true JP2004158825A (ja) | 2004-06-03 |
| JP3903025B2 JP3903025B2 (ja) | 2007-04-11 |
Family
ID=32821706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198678A Expired - Fee Related JP3903025B2 (ja) | 2003-07-17 | 2003-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3903025B2 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
| JPH05226797A (ja) * | 1992-02-14 | 1993-09-03 | Mitsubishi Plastics Ind Ltd | 金属積層基板 |
| JPH1079405A (ja) * | 1996-09-04 | 1998-03-24 | Hitachi Ltd | 半導体装置およびそれが実装された電子部品 |
| JPH1093013A (ja) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
| JPH10270497A (ja) * | 1997-03-27 | 1998-10-09 | Sumitomo Bakelite Co Ltd | 半導体素子固定方法 |
| JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
| JPH1174421A (ja) * | 1997-08-30 | 1999-03-16 | Mitsui High Tec Inc | 複合型半導体装置 |
| JPH11233571A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材 |
| JPH11251360A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-07-17 JP JP2003198678A patent/JP3903025B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053183A (ja) * | 1991-06-26 | 1993-01-08 | Nec Corp | 半導体装置及びその製造方法 |
| JPH05226797A (ja) * | 1992-02-14 | 1993-09-03 | Mitsubishi Plastics Ind Ltd | 金属積層基板 |
| JPH1079405A (ja) * | 1996-09-04 | 1998-03-24 | Hitachi Ltd | 半導体装置およびそれが実装された電子部品 |
| JPH1093013A (ja) * | 1996-09-17 | 1998-04-10 | Seiko Epson Corp | 半導体装置 |
| JPH10270497A (ja) * | 1997-03-27 | 1998-10-09 | Sumitomo Bakelite Co Ltd | 半導体素子固定方法 |
| JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
| JPH1174421A (ja) * | 1997-08-30 | 1999-03-16 | Mitsui High Tec Inc | 複合型半導体装置 |
| JPH11233571A (ja) * | 1998-02-12 | 1999-08-27 | Hitachi Ltd | 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材 |
| JPH11251360A (ja) * | 1998-03-04 | 1999-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3903025B2 (ja) | 2007-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3485507B2 (ja) | 半導体装置 | |
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| US6975035B2 (en) | Method and apparatus for dielectric filling of flip chip on interposer assembly | |
| US7534660B2 (en) | Methods for assembly and packaging of flip chip configured dice with interposer | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| US8482134B1 (en) | Stackable package and method | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| KR20000057332A (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| TWI353046B (en) | Land grid array semiconductor device packages, ass | |
| JP2003031612A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP3475426B2 (ja) | 半導体装置の製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP3228339B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JP3903025B2 (ja) | 半導体装置の製造方法 | |
| JP3874115B2 (ja) | 半導体装置 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP4371238B2 (ja) | 半導体装置 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3257931B2 (ja) | 半導体パッケージとその製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |