JP2013168594A - 半導体装置の製造方法及び電子装置の製造方法 - Google Patents
半導体装置の製造方法及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP2013168594A JP2013168594A JP2012032297A JP2012032297A JP2013168594A JP 2013168594 A JP2013168594 A JP 2013168594A JP 2012032297 A JP2012032297 A JP 2012032297A JP 2012032297 A JP2012032297 A JP 2012032297A JP 2013168594 A JP2013168594 A JP 2013168594A
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhesive layer
- layer
- semiconductor element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000012790 adhesive layer Substances 0.000 claims abstract description 177
- 239000010410 layer Substances 0.000 claims abstract description 166
- 238000000034 method Methods 0.000 claims abstract description 92
- 229920005989 resin Polymers 0.000 claims abstract description 80
- 239000011347 resin Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims description 60
- 239000000853 adhesive Substances 0.000 claims description 56
- 230000001070 adhesive effect Effects 0.000 claims description 56
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 26
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 16
- 238000011282 treatment Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 11
- 239000004925 Acrylic resin Substances 0.000 description 10
- 229920000178 Acrylic resin Polymers 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 239000000945 filler Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920002050 silicone resin Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Adhesive Tapes (AREA)
- Dicing (AREA)
Abstract
【解決手段】半導体装置の製造方法は、支持体10上に粘着層20を設ける工程、粘着層20上にフィルム100を設ける工程、フィルム100上に半導体素子30を設ける工程、及びフィルム100上に樹脂層40を設け擬似ウェハ50を形成する工程を含む。更に、フィルム100を擬似ウェハ50と一体で粘着層20から剥離する工程を含む。擬似ウェハ50を、フィルム100を用い、フィルム100と一体で粘着層20から剥離することで、粘着層20の粘着力を低下させる処理を省略可能にし、粘着層20の再利用を可能にして、半導体装置の製造に要する工数、コストの削減を図る。
【選択図】図2
Description
以上のようにして形成された擬似ウェハ50の、フィルム100から剥離された面、即ち半導体素子30の電極面30aが露出する面に、半導体素子30の電極31に電気的に接続された導電部(ビア、配線等)を含む配線層(再配線層)が形成される。そして、配線層の形成後、半導体素子30の周囲で樹脂層40及び配線層が切断され、半導体素子30を含む半導体装置(半導体パッケージ)に個片化される。
図3は別形態の半導体装置の製造方法を示す図である。尚、図3(A)は粘着層配設工程の一例の要部断面模式図である。図3(B)は半導体素子配設工程の一例の要部断面模式図である。図3(C)は樹脂層配設(擬似ウェハ形成)工程の一例の要部断面模式図である。図3(D)は擬似ウェハ剥離工程の一例の要部断面模式図である。
まず、支持体10上に設ける粘着層20について説明する。
図4は粘着層の構成例を示す図である。尚、図4(A)は粘着層の一例の要部断面模式図、図4(B)は粘着層の一例の要部斜視模式図である。
例えば、粘着層20のクレータ状の凹凸部22を、インプリント法を用いて形成する場合には、図5(A)に示すように、粘着層20の凹凸部22に対応する凹凸部310を設けた型300を準備する。即ち、粘着層20の凸部22aに対応して凹部310aが設けられ、粘着層20の凹部22bに対応して凸部310bが設けられた型300を準備する。そして、このような型300を、粘着層20に用いる粘着性を示す所定の材料を用いて支持体10上に設けた層20aに押し当てる。それにより、図5(B)に示すような、型300の凹部310aと凸部310bに対応して、それぞれ凸部22aと凹部22bが形成された粘着層20が得られるようになる。
図7はフィルムの構成例を示す図である。尚、図7(A),(B)はフィルムの一例の要部断面模式図である。
以上の説明では、フィルム100上に設ける電子部品として半導体素子30を例示した。フィルム100上には、このような半導体素子30のほか、チップコンデンサ等の他の電子部品が設けられてもよい。以下に、半導体素子30と、チップコンデンサ等の他の電子部品(チップ部品)とが含まれる半導体装置の製造方法の例を、図8〜図17を参照して説明する。
以上の工程により、図12及び図13に示すように、フィルム100が剥離された面に半導体素子30の電極31及びチップ部品60の電極61が樹脂層40から露出する擬似ウェハ50が取得される。
図18は電子装置の一例を示す図である。尚、図18には、電子装置の一例の要部断面を模式的に図示している。
〔実施例〕
シリコンウェハ上に、シリコーン樹脂を主成分とした、膜厚50μmの粘着層を積層した。粘着層には、その表面にナノインプリント法で直径2μmの凹部を高さ0.3μmの凸部が囲むクレータ状の凹凸部を形成した。この粘着層上に、フィルム(粘着フィルム)を配置した。フィルムには、ポリイミドの基材表面にシリコーン系の粘着剤を形成した、膜厚50μmのものを用い、このようなフィルムを、基材側を上記粘着層側に向け、粘着剤側を上方に向けて、粘着層上に配置した。
(付記1) 支持体上に第1粘着層を配設する工程と、
前記第1粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記第1粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。
前記第1粘着層上に前記フィルムを配設する工程では、前記フィルムを、前記第2粘着層を上方に向けて配設し、
前記フィルム上に前記半導体素子を配設する工程では、上方に向いた前記第2粘着層上に前記半導体素子を配設する
ことを特徴とする付記1に記載の半導体装置の製造方法。
ことを特徴とする付記1又は2に記載の半導体装置の製造方法。
ことを特徴とする付記3に記載の半導体装置の製造方法。
ことを特徴とする付記4に記載の半導体装置の製造方法。
ことを特徴とする付記1乃至5のいずれかに記載の半導体装置の製造方法。
(付記8) 前記凹凸は、クレータ状凹凸部を含むことを特徴とする付記7に記載の半導体装置の製造方法。
ことを特徴とする付記1乃至8のいずれかに記載の半導体装置の製造方法。
ことを特徴とする付記1乃至9のいずれかに記載の半導体装置の製造方法。
前記第1粘着層上に第1フィルムを配設する工程と、
前記第1フィルム上に第1半導体素子を配設する工程と、
前記第1半導体素子が配設された前記第1フィルム上に第1樹脂層を配設し、前記第1フィルム上に前記第1半導体素子及び前記第1樹脂層を含む第1基板を形成する工程と、
前記第1フィルムを前記第1基板と一体で前記第1粘着層から剥離する工程と、
前記第1基板及び前記第1フィルムが剥離された前記第1粘着層上に第2フィルムを配設する工程と、
前記第2フィルム上に第2半導体素子を配設する工程と、
前記第2半導体素子が配設された前記第2フィルム上に第2樹脂層を配設し、前記第2フィルム上に前記第2半導体素子及び前記第2樹脂層を含む第2基板を形成する工程と、
前記第2フィルムを前記第2基板と一体で前記第1粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。
前記第2フィルムは、第2ベース層と、前記第2ベース層の両主面上の少なくとも一方に配設された第3粘着層とを有し、
前記第1粘着層上に前記第1フィルムを配設する工程では、前記第1フィルムを、前記第2粘着層を上方に向けて配設し、
前記第1粘着層上に前記第2フィルムを配設する工程では、前記第2フィルムを、前記第3粘着層を上方に向けて配設する
ことを特徴とする付記11に記載の半導体装置の製造方法。
一体で剥離された前記第2基板及び前記第2フィルムの、前記第2フィルムを前記第2基板から剥離する工程と
を更に含むことを特徴とする付記11又は12に記載の半導体装置の製造方法。
ことを特徴とする付記11乃至13のいずれかに記載の半導体装置の製造方法。
前記粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記粘着層から剥離する工程と、
一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程と、
前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程と、
前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程と、
前記半導体パッケージを回路基板に実装する工程と
を含む
ことを特徴とする電子装置の製造方法。
20 粘着層
20a,20b 層
20ba アクリル樹脂フィラー
20bb マトリックス材料
22 凹凸部
22a 凸部
22b 凹部
30 半導体素子
30a 電極面
31 電極
40 樹脂層
50 擬似ウェハ
60 チップ部品
61 電極
70 配線層
70a 導電部
70b 絶縁部
70c 保護膜
70d 外部接続端子
71 感光性樹脂
71a 開口部
72a シード層
72b めっき層
73 フォトレジスト
74 ビア
75 配線
76 ソルダーレジスト
77 ニッケル
78 金
79 バンプ
80 半導体装置
90 回路基板
91 電極パッド
100 フィルム
100a,100b,100c,100d 端部
110 基材
120 粘着剤
200 電子装置
300 型
310 凹凸部
310a 凹部
310b 凸部
320 酸素プラズマ
Claims (10)
- 支持体上に第1粘着層を配設する工程と、
前記第1粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記第1粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。 - 前記フィルムは、ベース層と、前記ベース層の両主面上の少なくとも一方に配設された第2粘着層とを有し、
前記第1粘着層上に前記フィルムを配設する工程では、前記フィルムを、前記第2粘着層を上方に向けて配設し、
前記フィルム上に前記半導体素子を配設する工程では、上方に向いた前記第2粘着層上に前記半導体素子を配設する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程を更に含む
ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 - 前記フィルムを前記基板から剥離する工程後に、前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程を更に含む
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記配線層を配設する工程後に、前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程を更に含む
ことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第1粘着層は、前記フィルムが剥離される方向の粘着力が、前記フィルムが配設される面方向の粘着力よりも弱い
ことを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。 - 前記基板を形成する工程では、形成後の前記基板から前記フィルムの一部がはみ出すように、前記基板を形成する
ことを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。 - 支持体上に第1粘着層を配設する工程と、
前記第1粘着層上に第1フィルムを配設する工程と、
前記第1フィルム上に第1半導体素子を配設する工程と、
前記第1半導体素子が配設された前記第1フィルム上に第1樹脂層を配設し、前記第1フィルム上に前記第1半導体素子及び前記第1樹脂層を含む第1基板を形成する工程と、
前記第1フィルムを前記第1基板と一体で前記第1粘着層から剥離する工程と、
前記第1基板及び前記第1フィルムが剥離された前記第1粘着層上に第2フィルムを配設する工程と、
前記第2フィルム上に第2半導体素子を配設する工程と、
前記第2半導体素子が配設された前記第2フィルム上に第2樹脂層を配設し、前記第2フィルム上に前記第2半導体素子及び前記第2樹脂層を含む第2基板を形成する工程と、
前記第2フィルムを前記第2基板と一体で前記第1粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。 - 前記第2フィルムを配設する工程では、前記第2フィルムとして、前記第1基板から剥離された前記第1フィルムを用いる
ことを特徴とする請求項8に記載の半導体装置の製造方法。 - 支持体上に粘着層を配設する工程と、
前記粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記粘着層から剥離する工程と、
一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程と、
前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程と、
前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程と、
前記半導体パッケージを回路基板に実装する工程と
を含む
ことを特徴とする電子装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032297A JP5810957B2 (ja) | 2012-02-17 | 2012-02-17 | 半導体装置の製造方法及び電子装置の製造方法 |
US13/749,159 US9312151B2 (en) | 2012-02-17 | 2013-01-24 | Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member |
TW102104165A TWI539508B (zh) | 2012-02-17 | 2013-02-04 | 半導體裝置之製造方法及電子裝置之製造方法 |
CN201310048766.2A CN103258770B (zh) | 2012-02-17 | 2013-02-06 | 制造半导体装置的方法和制造电子装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012032297A JP5810957B2 (ja) | 2012-02-17 | 2012-02-17 | 半導体装置の製造方法及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013168594A true JP2013168594A (ja) | 2013-08-29 |
JP5810957B2 JP5810957B2 (ja) | 2015-11-11 |
Family
ID=48962601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032297A Active JP5810957B2 (ja) | 2012-02-17 | 2012-02-17 | 半導体装置の製造方法及び電子装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9312151B2 (ja) |
JP (1) | JP5810957B2 (ja) |
CN (1) | CN103258770B (ja) |
TW (1) | TWI539508B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015053081A1 (ja) * | 2013-10-09 | 2015-04-16 | 日東電工株式会社 | 半導体装置の製造方法 |
WO2017038918A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート |
JP2017188645A (ja) * | 2016-03-31 | 2017-10-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファンアウト半導体パッケージ |
KR20170130279A (ko) | 2016-05-18 | 2017-11-28 | 도오꾜오까고오교 가부시끼가이샤 | 봉지체의 제조 방법, 및 적층체 |
WO2019026717A1 (ja) * | 2017-08-04 | 2019-02-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、電子機器、製造方法 |
WO2020179875A1 (ja) * | 2019-03-06 | 2020-09-10 | 日立化成株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
WO2021019877A1 (ja) * | 2019-07-30 | 2021-02-04 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
WO2022118925A1 (ja) * | 2020-12-04 | 2022-06-09 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
WO2022118929A1 (ja) * | 2020-12-04 | 2022-06-09 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI446501B (zh) * | 2012-01-20 | 2014-07-21 | 矽品精密工業股份有限公司 | 承載板、半導體封裝件及其製法 |
JP5810957B2 (ja) | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
JP5810958B2 (ja) * | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
JP5942823B2 (ja) * | 2012-12-03 | 2016-06-29 | 富士通株式会社 | 電子部品装置の製造方法、電子部品装置及び電子装置 |
US9576872B2 (en) * | 2013-12-18 | 2017-02-21 | Infineon Technologies Ag | Semiconductor devices and methods for manufacturing semiconductor devices |
US10163867B2 (en) | 2015-11-12 | 2018-12-25 | Amkor Technology, Inc. | Semiconductor package and manufacturing method thereof |
KR101674322B1 (ko) * | 2015-11-18 | 2016-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
CN106003385B (zh) * | 2016-07-12 | 2018-09-11 | 苏州宏泉高压电容器有限公司 | 一种高压陶瓷电容器瓷介质芯片成型用冲压模具 |
US10410999B2 (en) | 2017-12-19 | 2019-09-10 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
CN112930106B (zh) * | 2021-01-22 | 2022-11-22 | 杭州唯灵医疗科技有限公司 | 一种柔性电子设备及柔性电子设备的组装方法 |
DE102021103369A1 (de) | 2021-02-12 | 2022-08-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleitervorrichtung und verfahren zu dessen herstellung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019754A (ja) * | 2003-06-26 | 2005-01-20 | Sony Corp | 複合部品及びその製造方法 |
JP2005340655A (ja) * | 2004-05-28 | 2005-12-08 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法および半導体基板の支持構造体 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5915170A (en) * | 1994-09-20 | 1999-06-22 | Tessera, Inc. | Multiple part compliant interface for packaging of a semiconductor chip and method therefor |
US6555908B1 (en) * | 2000-02-10 | 2003-04-29 | Epic Technologies, Inc. | Compliant, solderable input/output bump structures |
JP4403631B2 (ja) | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
JP2002124527A (ja) | 2000-10-16 | 2002-04-26 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
JP2002299500A (ja) | 2001-04-04 | 2002-10-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ |
JP4330821B2 (ja) | 2001-07-04 | 2009-09-16 | 株式会社東芝 | 半導体装置の製造方法 |
AU2003279758A1 (en) | 2002-10-03 | 2004-04-23 | Pan Jit Americas, Inc. | Low temperature texturing layer to enhance adhesion of subsequent layers |
DE10333841B4 (de) * | 2003-07-24 | 2007-05-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils |
DE10334576B4 (de) | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse |
JP2007250598A (ja) * | 2006-03-14 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法 |
FR2917234B1 (fr) | 2007-06-07 | 2009-11-06 | Commissariat Energie Atomique | Dispositif multi composants integres dans une matrice semi-conductrice. |
US8258624B2 (en) * | 2007-08-10 | 2012-09-04 | Intel Mobile Communications GmbH | Method for fabricating a semiconductor and semiconductor package |
US7943423B2 (en) * | 2009-03-10 | 2011-05-17 | Infineon Technologies Ag | Reconfigured wafer alignment |
JP5042297B2 (ja) * | 2009-12-10 | 2012-10-03 | 日東電工株式会社 | 半導体装置の製造方法 |
JP5137937B2 (ja) | 2009-12-16 | 2013-02-06 | 日東電工株式会社 | 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法 |
JP5144634B2 (ja) * | 2009-12-22 | 2013-02-13 | 日東電工株式会社 | 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法 |
JP5232185B2 (ja) | 2010-03-05 | 2013-07-10 | 株式会社東芝 | 半導体装置の製造方法 |
CN102169840A (zh) * | 2011-01-30 | 2011-08-31 | 南通富士通微电子股份有限公司 | ***级扇出晶圆封装方法 |
JP5729290B2 (ja) * | 2011-12-16 | 2015-06-03 | 富士通株式会社 | 半導体装置の製造方法、電子装置の製造方法及び基板 |
JP5810957B2 (ja) | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
-
2012
- 2012-02-17 JP JP2012032297A patent/JP5810957B2/ja active Active
-
2013
- 2013-01-24 US US13/749,159 patent/US9312151B2/en not_active Expired - Fee Related
- 2013-02-04 TW TW102104165A patent/TWI539508B/zh active
- 2013-02-06 CN CN201310048766.2A patent/CN103258770B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019754A (ja) * | 2003-06-26 | 2005-01-20 | Sony Corp | 複合部品及びその製造方法 |
JP2005340655A (ja) * | 2004-05-28 | 2005-12-08 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法および半導体基板の支持構造体 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015053081A1 (ja) * | 2013-10-09 | 2015-04-16 | 日東電工株式会社 | 半導体装置の製造方法 |
WO2017038918A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート |
JPWO2017038918A1 (ja) * | 2015-09-01 | 2018-07-12 | リンテック株式会社 | 粘着シート |
JP2017188645A (ja) * | 2016-03-31 | 2017-10-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファンアウト半導体パッケージ |
US10373884B2 (en) | 2016-03-31 | 2019-08-06 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package for packaging semiconductor chip and capacitors |
KR20170130279A (ko) | 2016-05-18 | 2017-11-28 | 도오꾜오까고오교 가부시끼가이샤 | 봉지체의 제조 방법, 및 적층체 |
WO2019026717A1 (ja) * | 2017-08-04 | 2019-02-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、電子機器、製造方法 |
JPWO2020179875A1 (ja) * | 2019-03-06 | 2021-03-11 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
WO2020179875A1 (ja) * | 2019-03-06 | 2020-09-10 | 日立化成株式会社 | 電子部品装置を製造する方法、及びこれに用いられる積層フィルム |
WO2021019877A1 (ja) * | 2019-07-30 | 2021-02-04 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法、及び電子部品装置 |
JP6888749B1 (ja) * | 2019-07-30 | 2021-06-16 | 昭和電工マテリアルズ株式会社 | 電子部品装置を製造する方法 |
WO2022118925A1 (ja) * | 2020-12-04 | 2022-06-09 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
JPWO2022118925A1 (ja) * | 2020-12-04 | 2022-06-09 | ||
WO2022118929A1 (ja) * | 2020-12-04 | 2022-06-09 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法 |
JPWO2022118929A1 (ja) * | 2020-12-04 | 2022-06-09 | ||
JP7226664B2 (ja) | 2020-12-04 | 2023-02-21 | 株式会社レゾナック | 半導体装置の製造方法 |
JP7226669B2 (ja) | 2020-12-04 | 2023-02-21 | 株式会社レゾナック | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI539508B (zh) | 2016-06-21 |
TW201342455A (zh) | 2013-10-16 |
US20130217189A1 (en) | 2013-08-22 |
US9312151B2 (en) | 2016-04-12 |
CN103258770A (zh) | 2013-08-21 |
CN103258770B (zh) | 2016-08-03 |
JP5810957B2 (ja) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5810957B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
JP5810958B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
JP5903920B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4752825B2 (ja) | 半導体装置の製造方法 | |
TW201834088A (zh) | 晶片封裝方法及封裝結構 | |
KR101084924B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP6268990B2 (ja) | 半導体装置、半導体装置の製造方法、基板及び基板の製造方法 | |
TW200416912A (en) | Semiconductor device and its production method | |
TW201413905A (zh) | 晶片封裝體及其形成方法 | |
JP2011061116A (ja) | 半導体装置及びその製造方法 | |
TW202025408A (zh) | 封裝方法、面板組件、晶圓封裝體以及晶片封裝體 | |
TWI630665B (zh) | 製作晶片封裝結構之方法 | |
TW200941665A (en) | Semiconductor device and manufacturing method thereof | |
JP2007317857A (ja) | 半導体装置及びその製造方法 | |
JP2011155313A (ja) | 半導体装置 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
TW201415591A (zh) | 半導體裝置及其製造方法 | |
JP2009043858A (ja) | 半導体装置およびその製造方法 | |
JP7335036B2 (ja) | 半導体パッケージの製造方法 | |
KR20100027330A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP2014099526A (ja) | 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法 | |
JP5393649B2 (ja) | 半導体装置の製造方法 | |
KR20100068663A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2009010320A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5810957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |