JP2013168594A - 半導体装置の製造方法及び電子装置の製造方法 - Google Patents

半導体装置の製造方法及び電子装置の製造方法 Download PDF

Info

Publication number
JP2013168594A
JP2013168594A JP2012032297A JP2012032297A JP2013168594A JP 2013168594 A JP2013168594 A JP 2013168594A JP 2012032297 A JP2012032297 A JP 2012032297A JP 2012032297 A JP2012032297 A JP 2012032297A JP 2013168594 A JP2013168594 A JP 2013168594A
Authority
JP
Japan
Prior art keywords
film
adhesive layer
layer
semiconductor element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012032297A
Other languages
English (en)
Other versions
JP5810957B2 (ja
Inventor
Shinya Sasaki
伸也 佐々木
Yoshikatsu Ishizuki
義克 石月
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012032297A priority Critical patent/JP5810957B2/ja
Priority to US13/749,159 priority patent/US9312151B2/en
Priority to TW102104165A priority patent/TWI539508B/zh
Priority to CN201310048766.2A priority patent/CN103258770B/zh
Publication of JP2013168594A publication Critical patent/JP2013168594A/ja
Application granted granted Critical
Publication of JP5810957B2 publication Critical patent/JP5810957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置の製造に要する工数、コストの削減を図る。
【解決手段】半導体装置の製造方法は、支持体１０上に粘着層２０を設ける工程、粘着層２０上にフィルム１００を設ける工程、フィルム１００上に半導体素子３０を設ける工程、及びフィルム１００上に樹脂層４０を設け擬似ウェハ５０を形成する工程を含む。更に、フィルム１００を擬似ウェハ５０と一体で粘着層２０から剥離する工程を含む。擬似ウェハ５０を、フィルム１００を用い、フィルム１００と一体で粘着層２０から剥離することで、粘着層２０の粘着力を低下させる処理を省略可能にし、粘着層２０の再利用を可能にして、半導体装置の製造に要する工数、コストの削減を図る。
【選択図】図２

Description

本発明は、半導体素子を含む半導体装置の製造方法、及び半導体装置を含む電子装置の製造方法に関する。
ベアチップのような半導体素子（電子部品）を含む半導体パッケージ（半導体装置）の１つとして、ＷＬＰ（Wafer Level Package）が知られている。ＷＬＰは、ＷＬ−ＣＳＰ（Wafer Level-Chip Size Package）、Ｗ−ＣＳＰ（Wafer-Chip Size Package）と呼ばれることもある。ＷＬＰは、ベアチップの端部にある端子をチップエリア内に再配置する、つまりファンイン（Fan-in）することを可能にする。また、ベアチップの多端子化が進むとチップエリアだけで端子の再配置が困難になることに鑑み、チップエリア外に端子を再配置する、つまりファンアウト（Fan-out）するＷＬＰも開発されている。
このような半導体パッケージの製造に関し、支持体上に設けた粘着シートや粘着性物質等の粘着層の上に半導体素子を貼付し、その半導体素子を樹脂で封止して疑似ウェハとし、その疑似ウェハを粘着層から剥離する方法を用いる技術が知られている。そして、疑似ウェハの粘着層からの剥離後、その疑似ウェハの、粘着層から剥離された面上に配線層が形成され、ダイシングが行われて、個片化された半導体パッケージが取得される。このような製造方法において、疑似ウェハの粘着層からの剥離は、例えば、粘着層の粘着力を紫外線照射、薬液処理或いは加熱処理によって低下させて行われる。
また、半導体素子を封止する樹脂に対して離型性、溶媒溶解性を有する粘着性物質を粘着層に用いる技術等も知られている。
米国特許第７２０２１０７Ｂ２号明細書 特許第４４０３６３１号公報 特開２００２−２９９５００号公報
粘着層上に形成した疑似ウェハ（基板）をその粘着層から剥離する方法では、粘着層に対する紫外線照射、薬液処理或いは加熱処理によってその粘着力を低下させる手法が用いられ得る。
しかし、このようにして一旦粘着力を低下させた粘着層は、再利用が難しく、疑似ウェハ形成の度に、用いる粘着層が取り替えられることで、半導体装置（半導体パッケージ）の製造に要する工数、コストの削減が妨げられていた。また、そのように製造される半導体装置を用いることで、電子装置のコストが高くなる可能性があった。
本発明の一観点によれば、支持体上に粘着層を配設する工程と、前記粘着層上にフィルムを配設する工程と、前記フィルム上に半導体素子を配設する工程と、前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、前記フィルムを前記基板と一体で前記粘着層から剥離する工程とを含む半導体装置の製造方法が提供される。
また、本発明の一観点によれば、支持体上に粘着層を配設する工程と、前記粘着層上にフィルムを配設する工程と、前記フィルム上に半導体素子を配設する工程と、前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、前記フィルムを前記基板と一体で前記粘着層から剥離する工程と、一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程と、前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程と、前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程と、前記半導体パッケージを回路基板に実装する工程とを含む電子装置の製造方法が提供される。
開示の技術によれば、基板と粘着層の間のフィルムにより、基板の剥離を容易に行うことが可能になる。基板の剥離に際し、粘着層の粘着力を低下させる処理が省略可能になり、粘着層を再利用することが可能になるため、半導体装置の製造に要する工数、コストの削減を図ることが可能になる。また、半導体装置を用いた電子装置の低コスト化を図ることが可能になる。
半導体装置の製造方法の一例を示す図（その１）である。 半導体装置の製造方法の一例を示す図（その２）である。 別形態の半導体装置の製造方法を示す図である。 粘着層の構成例を示す図である。 粘着層の形成方法の一例を示す図（その１）である。 粘着層の形成方法の一例を示す図（その２）である。 フィルムの構成例を示す図である。 半導体装置の製造工程の一例を示す図（その１）である。 半導体装置の製造工程の一例を示す図（その２）である。 半導体装置の製造工程の一例を示す図（その３）である。 半導体装置の製造工程の一例を示す図（その４）である。 半導体装置の製造工程の一例を示す図（その５）である。 半導体装置の製造工程の一例を示す図（その６）である。 半導体装置の製造工程の一例を示す図（その７）である。 半導体装置の製造工程の一例を示す図（その８）である。 半導体装置の製造工程の一例を示す図（その９）である。 半導体装置の製造工程の一例を示す図（その１０）である。 電子装置の一例を示す図である。
図１及び図２は半導体装置の製造方法の一例を示す図である。尚、図１（Ａ）は粘着層及びフィルム配設工程の一例の要部断面模式図である。図１（Ｂ）は半導体素子配設工程の一例の要部断面模式図である。図１（Ｃ）は樹脂層配設（擬似ウェハ形成）工程の一例の要部断面模式図である。図２（Ａ），（Ｂ）は擬似ウェハとフィルムの一体剥離工程の一例の要部断面模式図である。図２（Ｃ），（Ｄ）はフィルム剥離工程の一例の要部断面模式図である。
半導体装置の製造では、まず、図１（Ａ）に示すように、支持体１０上に粘着層２０が設けられ、この粘着層２０上に、フィルム（粘着フィルム）１００が設けられる。支持体１０には、シリコン等の半導体基板、ガラス基板、ステンレス等の金属基板、セラミック基板等を用いることができる。粘着層２０及びフィルム１００には、粘着性を示す所定の材料、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。フィルム１００には、粘着性に加え、可撓性を有するものが用いられる。また、フィルム１００には、その下の粘着層２０と異なる形状のもの（ここでは一例としてフィルム１００の平面サイズが粘着層２０の平面サイズよりも小さい場合を図示）が用いられる。尚、粘着層２０及びフィルム１００の詳細については後述する。
支持体１０上に粘着層２０及びフィルム１００が設けられた後、図１（Ｂ）に示すように、そのフィルム１００の上に、電子部品として半導体素子３０が設けられる。半導体素子３０は、その電極３１が設けられている面（電極面）３０ａをフィルム１００側に向けて、フィルム１００に貼付される。半導体素子３０には、例えば、シリコン、ガリウムヒ素等の半導体材料を用いたＬＳＩ（Large Scale Integration）等のベアチップを用いることができる。半導体素子３０は、フリップチップボンダ、マウンター等を用いて、フィルム１００上に設けることができる。
尚、図１（Ｂ）には１つの半導体素子３０を図示しているが、フィルム１００上に設ける半導体素子３０は１つに限定されない。複数の半導体素子３０がそれぞれ、１枚のフィルム１００上の所定箇所に、図１（Ｂ）と同様にして、各電極面３０ａを粘着層２０側に向けて、設けられてもよい。
フィルム１００上に半導体素子３０が設けられた後、フィルム１００上には、図１（Ｃ）に示すように、樹脂層４０が設けられる。樹脂層４０には、半導体素子３０の封止に用いられる、様々な非導電性の封止樹脂材料を用いることができる。樹脂層４０には、非導電性のフィラー、例えば、アルミナ、シリカ、水酸化アルミニウム、若しくは窒化アルミニウム、又はこれらのうちの少なくとも１種を含む無機フィラーが含有されてもよい。樹脂層４０は、例えば、モールド成形によって、フィルム１００上に設けられる。或いは、樹脂層４０は、フィルム１００上の半導体素子３０を囲繞するように設けられた枠内に樹脂を流し込むことによって、フィルム１００上に設けられてもよい。フィルム１００上に設けられた樹脂層４０は、加熱、紫外線照射等によって硬化される。これにより、フィルム１００上に樹脂層４０が設けられ、半導体素子３０が樹脂層４０で封止された擬似ウェハ（基板）５０がフィルム１００上に形成される。
尚、樹脂層４０は、この段階では必ずしも完全に硬化されていることを要せず、後述のように粘着層２０及びフィルム１００から剥離した擬似ウェハ５０をそのウェハ状態を保持して取り扱うことのできる程度に硬化されていれば足りる。
また、この段階での樹脂層４０の硬化条件（温度条件、紫外線照射条件等）は、樹脂層４０並びに粘着層２０及びフィルム１００の材料に基づき、粘着層２０及びフィルム１００の粘着力が保持されるような条件に設定される。或いはまた、樹脂層４０の材料及び硬化条件に基づき、粘着層２０及びフィルム１００の材料が設定される。
擬似ウェハ５０は、フィルム１００よりも小さい平面サイズとなるように形成される。或いは、形成する擬似ウェハ５０の平面サイズよりも大きな平面サイズのフィルム１００が、予め粘着層２０上に設けられる。尚、フィルム１００は、平面視で、少なくともその一部が擬似ウェハ５０からはみ出すような形状及びサイズを有していればよい。
次いで、フィルム１００上に形成された擬似ウェハ５０が、図２（Ａ），（Ｂ）に示すように、フィルム１００と一体で粘着層２０から剥離される。擬似ウェハ５０をフィルム１００と一体で粘着層２０から剥離する際には、まず、図２（Ａ）に示すように、フィルム１００の、擬似ウェハ５０が形成されていない端部１００ａが粘着層２０から剥離される。そして、図２（Ｂ）に示すように、フィルム１００が、その剥離された端部１００ａが起点とされて、擬似ウェハ５０と共に粘着層２０から剥離される。このようにして、擬似ウェハ５０及びフィルム１００が一体で粘着層２０及び支持体１０から分離される。
擬似ウェハ５０及びフィルム１００を一体で粘着層２０から剥離する際には、その粘着層２０に対し、紫外線照射、薬液処理、加熱処理等、その粘着力を低下させる処理を行うことを要しない。粘着層２０の粘着力を低下させる処理を行わなくても、図２（Ａ），（Ｂ）のように、フィルム１００の端部１００ａを起点に剥離する方法を用いることで、擬似ウェハ５０及びフィルム１００を一体で容易に粘着層２０から剥離することができる。
このようにして擬似ウェハ５０及びフィルム１００が一体で粘着層２０から剥離された後、図２（Ｃ），（Ｄ）に示すように、フィルム１００が擬似ウェハ５０から剥離される。フィルム１００を擬似ウェハ５０から剥離する際には、まず、図２（Ｃ）に示すように、フィルム１００の、擬似ウェハ５０が形成されていない端部１００ｂが、擬似ウェハ５０から剥離される。そして、その剥離された端部１００ｂが起点とされて、図２（Ｄ）に示すように、フィルム１００全体が擬似ウェハ５０から剥離される。これにより、支持体１０、粘着層２０及びフィルム１００から分離された擬似ウェハ５０が取得される。
フィルム１００を擬似ウェハ５０から剥離する際には、そのフィルム１００に対し、紫外線照射、薬液処理、加熱処理等、その粘着力を低下させる処理を行うことを要しない。フィルム１００の粘着力を低下させる処理を行わなくても、図２（Ｃ），（Ｄ）のように、フィルム１００の端部１００ｂを起点に剥離する方法を用いることで、フィルム１００を容易に擬似ウェハ５０から剥離することができる。
フィルム１００から剥離された擬似ウェハ５０は、この後、加熱、紫外線照射等によって更に樹脂層４０の硬化が行われてもよい。
以上のようにして形成された擬似ウェハ５０の、フィルム１００から剥離された面、即ち半導体素子３０の電極面３０ａが露出する面に、半導体素子３０の電極３１に電気的に接続された導電部（ビア、配線等）を含む配線層（再配線層）が形成される。そして、配線層の形成後、半導体素子３０の周囲で樹脂層４０及び配線層が切断され、半導体素子３０を含む半導体装置（半導体パッケージ）に個片化される。
ここで、比較のため、別形態の半導体装置の製造方法について説明する。
図３は別形態の半導体装置の製造方法を示す図である。尚、図３（Ａ）は粘着層配設工程の一例の要部断面模式図である。図３（Ｂ）は半導体素子配設工程の一例の要部断面模式図である。図３（Ｃ）は樹脂層配設（擬似ウェハ形成）工程の一例の要部断面模式図である。図３（Ｄ）は擬似ウェハ剥離工程の一例の要部断面模式図である。
この方法では、まず、図３（Ａ）に示すように、支持体１０上に粘着層２０が設けられる。この粘着層２０上に、図３（Ｂ）に示すように、半導体素子３０が、その電極面３０ａを粘着層２０側に向けて、設けられる。そして、このように半導体素子３０が設けられた粘着層２０上に、図３（Ｃ）に示すように、樹脂層４０が設けられる。この樹脂層４０が硬化されることで、粘着層２０上に擬似ウェハ５０が形成される。その後、図３（Ｄ）に示すように、擬似ウェハ５０が粘着層２０から剥離される。粘着層２０から剥離された擬似ウェハ５０の、粘着層２０から剥離された面上に、配線層が形成され、その後、個々の半導体装置（半導体パッケージ）に個片化される。
この方法の図３（Ｄ）の工程で、擬似ウェハ５０を粘着層２０から剥離する際には、例えば、粘着層２０に紫外線照射処理、薬液処理、加熱処理等を行い、粘着層２０の粘着力を低下させたうえで、擬似ウェハ５０を粘着層２０から剥離する。しかし、このように紫外線照射、薬液処理、加熱処理等によって一旦粘着力を低下させた粘着層２０は、その後の再利用が難しい。そのため、この方法では、粘着力を低下させた使用済みの粘着層２０は廃棄され、擬似ウェハ５０を形成する度に、粘着層２０が新しいものと交換される。このように粘着層２０の粘着力を低下させる処理を行うこと、それによって粘着層２０を繰り返し使用できないことは、擬似ウェハ５０の製造工数の増加、高コスト化、更にそれから形成される半導体パッケージの高コスト化の一因となる。
また、より粘着力の弱い粘着層２０を予め支持体１０上に設け、その粘着層２０上に形成された擬似ウェハ５０を手で剥離する手法も考えられる。しかし、たとえこのような比較的粘着力の弱い粘着層２０を用いたとしても、樹脂層４０が硬化された擬似ウェハ５０、及び支持体１０は、いずれも一定の硬度を有していて変形し難いため、擬似ウェハ５０の粘着層２０からの剥離は必ずしも容易でない。また、粘着力の弱い粘着層２０を用いることで、その上に設けられた半導体素子３０が、モールド成形等で樹脂層４０を形成する際の圧力や、樹脂層４０が硬化する際の収縮によって位置ずれを引き起こしてしまう恐れがある。半導体素子３０の位置ずれは、その後の配線層形成時に、その導電部と半導体素子３０との電気的な接続不良を招く可能性がある。
これに対し、上記図１の方法のように、擬似ウェハ５０と粘着層２０の間にフィルム１００を介在させた場合には、擬似ウェハ５０を、粘着層２０の粘着力を低下させなくても、フィルム１００と一体で、容易に粘着層２０から剥離することができる。そして、その後、擬似ウェハ５０からフィルム１００を剥離することで、分離された擬似ウェハ５０を取得することができる。
このように、粘着層２０の粘着力を低下させる処理を行わなくても、フィルム１００を用いて擬似ウェハ５０を粘着層２０と分離することができるため、粘着層２０を再利用することが可能になる。即ち、図１（Ａ）〜（Ｃ）に示したように、まず支持体１０上の粘着層２０の上に、フィルム１００を介して半導体素子３０を設け、更に樹脂層４０を設けて、１枚目の擬似ウェハ５０を形成する。その後、図２（Ａ），（Ｂ）に示したように、擬似ウェハ５０をフィルム１００と一体で粘着層２０から剥離する。そして、擬似ウェハ５０及びフィルム１００を剥離した粘着層２０の上に、フィルム１００を介して別の半導体素子３０を設け、更に別の樹脂層４０を設けて、２枚目の擬似ウェハ５０を形成し、これをフィルム１００と一体で粘着層２０から剥離する。この２枚目の擬似ウェハ５０及びフィルム１００を剥離した粘着層２０を、同様にして、更に３枚目の擬似ウェハ５０の形成に利用してもよい。
粘着層２０の粘着力を低下させる処理を省略可能にし、粘着層２０の再利用を可能にすることで、そのような粘着力を低下させる処理の工数、及び支持体１０上に設ける粘着層２０を擬似ウェハ５０の形成の度に交換する工数を削減することが可能になる。このような工数の削減と共に、コストの削減を図ることが可能になる。その結果、擬似ウェハ５０及び半導体パッケージの低コスト化が実現可能になる。
更に、フィルム１００を用いる上記の方法は、次のような点でも粘着層２０の再利用に有効である。即ち、粘着層２０上にはフィルム１００を介して擬似ウェハ５０が形成され、粘着層２０は樹脂層４０とは接触しない。そのため、粘着層２０を再利用する場合、擬似ウェハ５０及びフィルム１００の剥離後に、洗浄工程を経ずに、粘着層２０を再利用することができる。
また、フィルム１００及び擬似ウェハ５０を一体で粘着層２０から剥離した後、その擬似ウェハ５０からフィルム１００を剥離する際も、そのフィルム１００の粘着力を低下させる処理を行うことを要しない。そのため、フィルム１００を再利用することもできる。粘着層２０と共に、フィルム１００も再利用することで、低コスト化を図ることが可能になる。
続いて、上記のような半導体装置の製造方法に用いられる粘着層２０及びフィルム１００について、より詳細に説明する。
まず、支持体１０上に設ける粘着層２０について説明する。
粘着層２０には、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、若しくはウレタン樹脂の各材料、又はこれらの材料の少なくとも１種を含む材料を用いることができる。粘着層２０は、このような材料を用いて形成された粘着フィルムを支持体１０上に貼付することで、支持体１０上に設けることができる。また、粘着層２０は、このような材料をスピンコート法、スプレーコート法、印刷法等で支持体１０上に塗布することで、支持体１０上に設けることもできる。
粘着層２０には、モールド成形等で樹脂層４０を設けてこれを加熱等で硬化した時にも粘着力が保持されるものを用いる。また、粘着層２０には、例えば、その面方向（図２の方向Ｓ）について、フィルム１００（及び擬似ウェハ５０）の剥離までの間、フィルム１００を、位置ずれを抑えて付着しておくことができるような粘着力を有するものが用いられる。更に、粘着層２０には、例えば、フィルム１００が剥離される方向（図２の方向Ｔ）について、それを剥離し易い粘着力を有するものが用いられる。例えば、粘着層２０として、フィルム１００が剥離される方向Ｔの粘着力が、フィルム１００が設けられる面方向Ｓの粘着力よりも弱いものが用いられる。
このような特性を有する粘着層２０としては、次の図４に示すようなものを用いることができる。
図４は粘着層の構成例を示す図である。尚、図４（Ａ）は粘着層の一例の要部断面模式図、図４（Ｂ）は粘着層の一例の要部斜視模式図である。
粘着層２０には、例えば、図４（Ａ）に示すように、表面、ここではフィルム１００が設けられる面に、凹凸部２２を有するものが用いられる。凹凸部２２は、例えば、凸部２２ａをドット状に配置したり、凸部２２ａを平行なライン状に配置したり、或いは平行なライン状の凸部２２ａを縦横に配置して格子状にしたりすることが可能である。また、凹凸部２２は、例えば、図４（Ｂ）に示すように、凸部２２ａが凹部２２ｂを囲むようなリング状になるようにし、クレータ状の凹凸形状にすることもできる。
凹凸部２２を有する粘着層２０の形成には、インプリント法、プラズマ処理、ドライエッチング処理、ウェットエッチング処理等を用いることができる。ここで、図４（Ｂ）のようなクレータ状の凹凸部２２を有する粘着層２０を例に、次の図５及び図６を参照して粘着層２０の形成方法について説明する。
図５及び図６は粘着層の形成方法の例を示す図である。尚、図５（Ａ），（Ｂ）及び図６（Ａ），（Ｂ）は、粘着層の凹凸部形成工程の要部断面模式図である。
例えば、粘着層２０のクレータ状の凹凸部２２を、インプリント法を用いて形成する場合には、図５（Ａ）に示すように、粘着層２０の凹凸部２２に対応する凹凸部３１０を設けた型３００を準備する。即ち、粘着層２０の凸部２２ａに対応して凹部３１０ａが設けられ、粘着層２０の凹部２２ｂに対応して凸部３１０ｂが設けられた型３００を準備する。そして、このような型３００を、粘着層２０に用いる粘着性を示す所定の材料を用いて支持体１０上に設けた層２０ａに押し当てる。それにより、図５（Ｂ）に示すような、型３００の凹部３１０ａと凸部３１０ｂに対応して、それぞれ凸部２２ａと凹部２２ｂが形成された粘着層２０が得られるようになる。
また、粘着層２０のクレータ状の凹凸部２２を形成する別の方法として、図６に示すようなプラズマ処理を利用する方法がある。この方法では、例えば、アクリル樹脂フィラー２０ｂａを、粘着性を示すエポキシ樹脂或いはポリイミド樹脂を含むマトリックス材料２０ｂｂに混合したものを、支持体１０上に設け、図６（Ａ）に示すような層２０ｂを形成する。この層２０ｂの表面を、例えば酸素プラズマ３２０で処理する。この時、アクリル樹脂フィラー２０ｂａのエッチングレートが、エポキシ樹脂或いはポリイミド樹脂を含むマトリックス材料２０ｂｂのエッチングレートよりも大きいために、層２０ｂの表面のアクリル樹脂フィラー２０ｂａが選択的に除去されるようになる。その結果、図６（Ｂ）に示すように、アクリル樹脂フィラー２０ｂａが選択的に除去された部分に凹部２２ｂが形成され、クレータ状の凹凸部２２が形成された粘着層２０が得られるようになる。
アクリル樹脂フィラー２０ｂａには、例えば、平均粒径が１００ｎｍ〜５００ｎｍのものを用いることができる。このようなアクリル樹脂フィラー２０ｂａを用い、クレータのように窪んだ凹部２２ｂを囲む凸部２２ａの直径Ｄが０．１μｍ〜１０μｍの範囲にあり、凸部２２ａの高さＨが０．２ｎｍ〜１０００ｎｍの範囲にあるような凹凸部２２を形成することができる。
尚、この図６に示したような方法で粘着層２０を形成する場合に用いることのできる材料の組み合わせは、上記の例に限定されるものではない。また、ここではプラズマ処理によって凹凸部２２を形成する場合を例に説明したが、プラズマ処理のほか、ドライエッチング処理又はウェットエッチング処理による選択エッチングによって凹凸部２２を形成してもよい。
以上述べたような粘着層２０によれば、フィルム１００が剥離される方向Ｔの粘着力を４００Ｎ／ｃｍ以下とすることができる。また、フィルム１００が設けられる面方向Ｓの粘着力を１０Ｎ／ｃｍ2以上とすることができる（縦５ｍｍ×横５ｍｍ×厚さ０．５ｍｍに切断したシリコンチップを粘着層２０上に配置し、ダイシェアテスタで面方向Ｓの粘着力を測定）。
上記のような凹凸部２２を有する粘着層２０を用いることで、上に設けられるフィルム１００（及び擬似ウェハ５０）の方向Ｓの位置ずれを抑制し、且つ、上に形成されるフィルム１００及び擬似ウェハ５０を容易に一体で剥離することが可能になる。
次に、粘着層２０上に設けるフィルム１００について説明する。
図７はフィルムの構成例を示す図である。尚、図７（Ａ），（Ｂ）はフィルムの一例の要部断面模式図である。
フィルム１００には、例えば、図７（Ａ）に示すような、基材（ベース層）１１０の一方の面に粘着剤（粘着層）１２０が設けられたものを用いることができる。図７（Ａ）に示したような基材１１０とその一面に設けた粘着剤１２０を有するフィルム１００は、支持体１０上の粘着層２０の上に設ける際（図１（Ａ））、基材１１０を粘着層２０側に向け、粘着剤１２０を上側（方向Ｔ）に向けて、設けられる。このようにして設けられるフィルム１００の粘着剤１２０上に、半導体素子３０及び樹脂層４０が設けられ、擬似ウェハ５０が形成される（図１（Ｂ），（Ｃ））。
基材１１０には、耐熱性を有する材料、例えば、ポリイミド樹脂、シリコーン樹脂、フッ素樹脂等の樹脂材料を用いることができる。粘着剤１２０には、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、シリコーン樹脂、若しくはウレタン樹脂の各材料、又はこれらの材料の少なくとも１種を含む材料を用いることができる。
粘着剤１２０には、フィルム１００を擬似ウェハ５０から剥離するまでの間、上に設けられる半導体素子３０を、その方向Ｓの位置ずれを抑えて付着させておくことができるものが用いられる。例えば、フィルム１００上に擬似ウェハ５０を形成する際、半導体素子３０を封止するように設けた樹脂層４０を硬化すると、樹脂層４０の収縮が生じ得る。仮に、このような樹脂層４０の硬化収縮に伴って半導体素子３０の方向Ｓの位置ずれが生じると、後に擬似ウェハ５０上に配線層を形成する際、その配線やビアと半導体素子３０との電気的な接続不良が生じる場合がある。フィルム１００に、半導体素子３０をその方向Ｓの位置ずれを抑えて付着させておくことのできる粘着剤１２０を設けることで、樹脂層４０の硬化収縮が生じるような場合にも、その後の配線層形成を一定条件で精度良く実施することができる。
基材１１０には、図７（Ｂ）に示すように、その両面に粘着剤１２０が設けられてもよい。このような基材１１０とその両面に設けた粘着剤１２０を有するフィルム１００が、一方の面の粘着剤１２０を支持体１０上の粘着層２０側に向け、他方の面の粘着剤１２０を上側（方向Ｔ）に向けて、設けられる（図１（Ａ））。このようにして設けられるフィルム１００の上側の粘着剤１２０上に、半導体素子３０及び樹脂層４０が設けられ、擬似ウェハ５０が形成される（図１（Ｂ），（Ｃ））。
基材１１０及び粘着剤１２０は、図７（Ａ），（Ｂ）のように積層されてフィルム１００とされた時に、そのフィルム１００が可撓性を有するように、各々の材料組成、厚みが設定される。尚、フィルム１００は、可撓性を有し、且つ、粘着層２０及び擬似ウェハ５０からの剥離時に破れ等を生じさせずに剥離が行える程度の強度を有するような材料組成、厚みに設定することが好ましい。フィルム１００の厚みは、例えば、１０μｍ以上に設定される。
尚、フィルム１００の、擬似ウェハ５０が形成される面側に設けられる粘着剤１２０に、粘着層２０と同様の凹凸部２２が設けられてもよい。
以上の説明では、フィルム１００上に設ける電子部品として半導体素子３０を例示した。フィルム１００上には、このような半導体素子３０のほか、チップコンデンサ等の他の電子部品が設けられてもよい。以下に、半導体素子３０と、チップコンデンサ等の他の電子部品（チップ部品）とが含まれる半導体装置の製造方法の例を、図８〜図１７を参照して説明する。
図８〜図１７は半導体装置の製造工程の一例を示す図である。尚、図８は粘着層及びフィルム配設工程の一例の要部断面模式図である。図９は電子部品配設工程の一例の要部断面模式図である。図１０は樹脂層配設（擬似ウェハ形成）工程の一例の要部断面模式図である。図１１は擬似ウェハとフィルムの一体剥離工程の一例の要部断面模式図である。図１２はフィルム剥離工程の一例要部断面模式図である。図１３は擬似ウェハのフィルム剥離面側から見た平面模式図である。図１４は配線層形成工程の一例の要部断面模式図である。図１５は個片化工程の一例の要部断面模式図である。また、図１６及び図１７は配線層形成工程の説明図である。
まず、図８に示すように、平板状の支持体１０上に粘着層２０を設ける。例えば、粘着層２０として、図４に示したような、方向Ｓ，Ｔについて上記のような粘着力を示すもの（方向Ｔの粘着力が方向Ｓの粘着力よりも弱いもの）を設ける。
この粘着層２０上に、図８に示すように、フィルム１００を設ける。例えば、フィルム１００として、図７（Ａ）に示したような、基材１１０とその一面に設けられた粘着剤１２０とを有するものを設ける。また、フィルム１００としては、例えば、粘着層２０と異なる形状（平面サイズ）のフィルム１００を設ける。このように粘着層２０上に、それとは異なる平面サイズのフィルム１００を設けることで、後述のようにフィルム１００を擬似ウェハ５０と共に剥離する際、その剥離を容易に行うことができる。尚、フィルム１００の平面サイズは、粘着層２０の平面サイズより小さくても大きくてもよい。図８には、フィルム１００の平面サイズが、粘着層２０の平面サイズよりも小さい場合を例示している。
次いで、図９に示すように、フィルム１００（粘着剤１２０）上の所定領域に、半導体素子３０、及びチップコンデンサ等のチップ部品６０を設ける。半導体素子３０は、その電極面３０ａの電極３１がフィルム１００の粘着剤１２０に貼付され、チップ部品６０は、その電極６１がフィルム１００の粘着剤１２０に貼付される。例えば、半導体素子３０をフリップチップボンダで、チップ部品６０をマウンターで、それぞれフィルム１００上の所定領域に設ける。
次いで、図１０に示すように、半導体素子３０及びチップ部品６０を設けたフィルム１００上に、樹脂層４０を設け、その樹脂層４０を硬化し、擬似ウェハ５０を形成する。このとき、擬似ウェハ５０の平面サイズが、フィルム１００の平面サイズよりも小さくなる（フィルム１００の端部１００ｃが擬似ウェハ５０からはみ出す）ように、樹脂層４０を設け、擬似ウェハ５０を形成する。このようにすることで、後述のように擬似ウェハ５０からフィルム１００を剥離する際、その剥離を容易に行うことができる。
次いで、図１１に示すように、フィルム１００を擬似ウェハ５０と一体で粘着層２０から剥離する。剥離の際には、まず、粘着層２０と異なる平面サイズとしたフィルム１００の端部１００ｃ（擬似ウェハ５０が形成されていない端部）を粘着層２０から剥離し、そこを起点にして、フィルム１００全体を擬似ウェハ５０と共に粘着層２０から剥離する。粘着層２０下の支持体１０、及びフィルム１００上の擬似ウェハ５０は、いずれも一定の硬さを有するが、このように間に介在させたフィルム１００を利用することで、擬似ウェハ５０を粘着層２０及び支持体１０から容易に分離することができる。
次いで、図１２に示すように、粘着層２０から一体で剥離された擬似ウェハ５０及びフィルム１００の、そのフィルム１００を、擬似ウェハ５０から剥離する。剥離の際には、フィルム１００の端部１００ｄ（擬似ウェハ５０が形成されていない端部）を起点にして、フィルム１００全体を擬似ウェハ５０から剥離する。フィルム１００に可撓性を持った、一定の強度を有するものを用い、その一部を擬似ウェハ５０からはみ出させておくことで、フィルム１００を、きれいに且つ容易に擬似ウェハ５０から剥離することができる。
フィルム１００を擬似ウェハ５０から剥離した後、加熱処理、紫外線照射処理等を行い、樹脂層４０を更に硬化（完全硬化）する。
以上の工程により、図１２及び図１３に示すように、フィルム１００が剥離された面に半導体素子３０の電極３１及びチップ部品６０の電極６１が樹脂層４０から露出する擬似ウェハ５０が取得される。
このようにして支持体１０、粘着層２０及びフィルム１００から分離された擬似ウェハ５０の、半導体素子３０の電極３１及びチップ部品６０の電極６１が露出する側の面に、図１４に示すような配線層７０が形成される。配線層７０は、半導体素子３０の電極３１及びチップ部品６０の電極６１に電気的に接続されたビア及び配線等の導電部７０ａと、その導電部７０ａの周りに設けられた絶縁部７０ｂとを含んでいる。更に、配線層７０は、その表面に、ソルダーレジスト等の保護膜７０ｃが設けられている。
このような配線層７０は、例えば、図１６及び図１７に示すような工程で形成することができる。尚、ここでは便宜上、擬似ウェハ５０内の一組の半導体素子３０及びチップ部品６０を例に、配線層７０の形成方法を説明する。
まず、図１６（Ａ）に示すような、フィルム１００が剥離された擬似ウェハ５０の上に、図１６（Ｂ）に示すように、感光性エポキシ等の感光性樹脂７１（７０ｂ）を塗布する。感光性樹脂７１は、擬似ウェハ５０の、フィルム１００が剥離された面側、即ち半導体素子３０の電極３１及びチップ部品６０の電極６１が露出する面側に、塗布する。次いで、図１６（Ｃ）に示すように、露光、現像、キュアを行い、半導体素子３０の電極３１及びチップ部品６０の電極６１に通じる開口部７１ａを形成する。開口部７１ａの形成後、プラズマ処理を行ってもよい。次いで、チタン、クロム等の金属密着層と、銅をスパッタ法で形成し、図１６（Ｄ）に示すように、シード層７２ａを形成する。
シード層７２ａの形成後、図１７（Ａ）に示すように、ビア、配線を形成する部分を開口したパターンのフォトレジスト７３を形成する。次いで、図１７（Ｂ）に示すように、先に形成したシード層７２ａを用いて銅の電気めっきを行い、めっき層７２ｂを形成する。そして、図１７（Ｃ）に示すように、フォトレジスト７３を剥離し、フォトレジスト７３が形成されていた領域に残存するシード層７２ａをエッチングにより除去する。これにより、図１７（Ｃ）に示すような、半導体素子３０の電極３１及びチップ部品６０の電極６１に繋がるビア７４及び配線７５（７０ａ）を形成する。配線７５には、密着性向上等の目的で表面処理を行ってもよい。
このようにして形成されるビア７４及び配線７５を第１層目の配線層とし、この上に第２層目以降の配線層を形成して多層配線とする場合には、図１６（Ａ）〜（Ｄ）及び図１７（Ａ）〜（Ｃ）に示した工程と同様の工程を繰り返せばよい。
最上層の配線７５には、図１７（Ｄ）に示すように、配線７５の一部（外部接続端子）が露出するようにソルダーレジスト７６（７０ｃ）を形成する。ソルダーレジスト７６から露出する配線７５の領域には、例えば、ニッケル７７と金７８の表面処理を行う。外部接続端子として機能する配線７５の領域（ニッケル７７と金７８の表面処理を行った場合はその処理後の表面）には、例えば、ソルダーボール等のバンプ７９が搭載される。
図１６及び図１７に示したようにして配線層７０を形成した後は、図１５に示すように、擬似ウェハ５０及び配線層７０を、ダイシング等によって所定の位置で切断する。これにより、各々半導体素子３０及びチップ部品６０を含む、個片化された個々の半導体装置８０が取得される。
このような半導体装置８０の製造方法においては、粘着層２０を設けた支持体１０と、擬似ウェハ５０との間に、フィルム１００を介在させる。そして、フィルム１００上に擬似ウェハ５０を形成した後、まず、フィルム１００を擬似ウェハ５０と一体で粘着層２０から剥離し、その後、擬似ウェハ５０からフィルム１００を剥離する。これにより、支持体１０、粘着層２０及びフィルム１００から、擬似ウェハ５０を容易に分離することができる。
その際、粘着層２０及びフィルム１００に対し、粘着力を低下させるための紫外線照射、薬液処理、加熱処理といった処理を行うことを要しない。それにより、粘着層２０の再利用が可能になり、フィルム１００を再利用することも可能になる。例えば、図１１に示した工程で一旦擬似ウェハ５０及びフィルム１００が剥離された支持体１０及び粘着層２０を、新たな擬似ウェハ５０を形成する際に再利用することが可能になる。また、図１２に示した工程で一旦擬似ウェハ５０から剥離されたフィルム１００を、新たな擬似ウェハ５０を形成する際に再利用することも可能になる。
上記のようなフィルム１００を用いた方法によれば、半導体装置８０の製造に要する工数、コストの削減を図ることが可能になり、半導体装置８０の低コスト化を図ることが可能になる。
上記のようにして得られる半導体装置８０は、回路基板に実装することができる。
図１８は電子装置の一例を示す図である。尚、図１８には、電子装置の一例の要部断面を模式的に図示している。
図１８に示す電子装置２００は、半導体装置８０及び回路基板９０を有している。半導体装置８０には、その配線層７０の外部接続端子７０ｄに、ニッケル７７、金７８、及びソルダーボール等のバンプ７９が搭載されている。半導体装置８０は、そのバンプ７９を用いて回路基板９０の電極パッド９１に電気的に接続され、回路基板９０に実装されている。
このように、個片化後の半導体装置８０は、回路基板９０に実装され、電子装置２００に利用することができる。工数、コストを削減して形成可能な半導体装置８０を用いることで、低コストで電子装置２００を実現することが可能になる。
尚、以上の説明では、擬似ウェハ５０として平面円形状のものを例にして述べたが、擬似ウェハ５０の形状は、これに限定されるものではなく、このような平面円形状のほか、平面矩形状とすることもできる。平面円形状の擬似ウェハ５０は、半導体製造設備を利用して形成することが可能であり、平面矩形状の擬似ウェハ５０は、プリント配線板製造設備を利用して形成することが可能である。
以下、実施例について述べる。
〔実施例〕
シリコンウェハ上に、シリコーン樹脂を主成分とした、膜厚５０μｍの粘着層を積層した。粘着層には、その表面にナノインプリント法で直径２μｍの凹部を高さ０．３μｍの凸部が囲むクレータ状の凹凸部を形成した。この粘着層上に、フィルム（粘着フィルム）を配置した。フィルムには、ポリイミドの基材表面にシリコーン系の粘着剤を形成した、膜厚５０μｍのものを用い、このようなフィルムを、基材側を上記粘着層側に向け、粘着剤側を上方に向けて、粘着層上に配置した。
このようにして設けたフィルムの粘着剤の上に、半導体素子を、フリップチップボンダを用い、電極面をフィルム側にして配置した。フィルム上の半導体素子を、金型を用いて樹脂層で封止し、その樹脂層を硬化して、擬似ウェハを形成した。その後、まず、フィルムを擬似ウェハと一体で、支持体上の粘着層から剥離し、次いで、擬似ウェハからフィルムを剥離した。得られた擬似ウェハを、２００℃、１時間で加熱処理し、樹脂層を完全硬化した擬似ウェハを形成した。
続いて、擬似ウェハ５０の、フィルム１００が剥離された面（半導体素子の電極が露出する面）に、スピンコート法で感光性エポキシワニスを塗布し、プリベーク、露光、現像、キュア、酸素プラズマ処理を行った。これにより、膜厚８μｍで、半導体素子の電極に通じる直径３０μｍの開口部を設けた絶縁層を形成した。次いで、スパッタ法でチタンと銅をそれぞれ０．１μｍと０．３μｍの厚さで形成し、シード層を形成した。その後、ビア及び配線を形成する領域を開口したパターンのフォトレジストを形成し、先に形成したシード層を用いて銅の電気めっきを行い、ビア及び配線を形成した。電気めっき後、フォトレジストを剥離し、そのフォトレジストで覆われていた部分のシード層を、ウェットエッチング処理とドライエッチング処理で除去した。その後、配線を部分的に露出させてソルダーレジストを形成し、露出する配線表面にニッケルと金の表面処理を行い、その上にバンプを形成した。擬似ウェハにこのようにして配線層を設けた基板を、所定の位置で切断し、個片化された半導体装置（半導体パッケージ）を得た。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 支持体上に第１粘着層を配設する工程と、
前記第１粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記第１粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。
（付記２） 前記フィルムは、ベース層と、前記ベース層の両主面上の少なくとも一方に配設された第２粘着層とを有し、
前記第１粘着層上に前記フィルムを配設する工程では、前記フィルムを、前記第２粘着層を上方に向けて配設し、
前記フィルム上に前記半導体素子を配設する工程では、上方に向いた前記第２粘着層上に前記半導体素子を配設する
ことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３） 一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程を更に含む
ことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４） 前記フィルムを前記基板から剥離する工程後に、前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程を更に含む
ことを特徴とする付記３に記載の半導体装置の製造方法。
（付記５） 前記配線層を配設する工程後に、前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程を更に含む
ことを特徴とする付記４に記載の半導体装置の製造方法。
（付記６） 前記第１粘着層は、前記フィルムが剥離される方向の粘着力が、前記フィルムが配設される面方向の粘着力よりも弱い
ことを特徴とする付記１乃至５のいずれかに記載の半導体装置の製造方法。
（付記７） 前記第１粘着層は、前記フィルムが配設される面に凹凸を有することを特徴とする付記６に記載の半導体装置の製造方法。
（付記８） 前記凹凸は、クレータ状凹凸部を含むことを特徴とする付記７に記載の半導体装置の製造方法。
（付記９） 前記基板を形成する工程では、形成後の前記基板から前記フィルムの一部がはみ出すように、前記基板を形成する
ことを特徴とする付記１乃至８のいずれかに記載の半導体装置の製造方法。
（付記１０） 前記フィルムを配設する工程では、前記フィルムとして、前記第１粘着層と異なる形状のフィルムを配設する
ことを特徴とする付記１乃至９のいずれかに記載の半導体装置の製造方法。
（付記１１） 支持体上に第１粘着層を配設する工程と、
前記第１粘着層上に第１フィルムを配設する工程と、
前記第１フィルム上に第１半導体素子を配設する工程と、
前記第１半導体素子が配設された前記第１フィルム上に第１樹脂層を配設し、前記第１フィルム上に前記第１半導体素子及び前記第１樹脂層を含む第１基板を形成する工程と、
前記第１フィルムを前記第１基板と一体で前記第１粘着層から剥離する工程と、
前記第１基板及び前記第１フィルムが剥離された前記第１粘着層上に第２フィルムを配設する工程と、
前記第２フィルム上に第２半導体素子を配設する工程と、
前記第２半導体素子が配設された前記第２フィルム上に第２樹脂層を配設し、前記第２フィルム上に前記第２半導体素子及び前記第２樹脂層を含む第２基板を形成する工程と、
前記第２フィルムを前記第２基板と一体で前記第１粘着層から剥離する工程と
を含む
ことを特徴とする半導体装置の製造方法。
（付記１２） 前記第１フィルムは、第１ベース層と、前記第１ベース層の両主面上の少なくとも一方に配設された第２粘着層とを有し、
前記第２フィルムは、第２ベース層と、前記第２ベース層の両主面上の少なくとも一方に配設された第３粘着層とを有し、
前記第１粘着層上に前記第１フィルムを配設する工程では、前記第１フィルムを、前記第２粘着層を上方に向けて配設し、
前記第１粘着層上に前記第２フィルムを配設する工程では、前記第２フィルムを、前記第３粘着層を上方に向けて配設する
ことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３） 一体で剥離された前記第１基板及び前記第１フィルムの、前記第１フィルムを前記第１基板から剥離する工程と、
一体で剥離された前記第２基板及び前記第２フィルムの、前記第２フィルムを前記第２基板から剥離する工程と
を更に含むことを特徴とする付記１１又は１２に記載の半導体装置の製造方法。
（付記１４） 前記第２フィルムを配設する工程では、前記第２フィルムとして、前記第１基板から剥離された前記第１フィルムを用いる
ことを特徴とする付記１１乃至１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 支持体上に粘着層を配設する工程と、
前記粘着層上にフィルムを配設する工程と、
前記フィルム上に半導体素子を配設する工程と、
前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
前記フィルムを前記基板と一体で前記粘着層から剥離する工程と、
一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程と、
前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程と、
前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程と、
前記半導体パッケージを回路基板に実装する工程と
を含む
ことを特徴とする電子装置の製造方法。
１０ 支持体
２０ 粘着層
２０ａ，２０ｂ 層
２０ｂａ アクリル樹脂フィラー
２０ｂｂ マトリックス材料
２２ 凹凸部
２２ａ 凸部
２２ｂ 凹部
３０ 半導体素子
３０ａ 電極面
３１ 電極
４０ 樹脂層
５０ 擬似ウェハ
６０ チップ部品
６１ 電極
７０ 配線層
７０ａ 導電部
７０ｂ 絶縁部
７０ｃ 保護膜
７０ｄ 外部接続端子
７１ 感光性樹脂
７１ａ 開口部
７２ａ シード層
７２ｂ めっき層
７３ フォトレジスト
７４ ビア
７５ 配線
７６ ソルダーレジスト
７７ ニッケル
７８ 金
７９ バンプ
８０ 半導体装置
９０ 回路基板
９１ 電極パッド
１００ フィルム
１００ａ，１００ｂ，１００ｃ，１００ｄ 端部
１１０ 基材
１２０ 粘着剤
２００ 電子装置
３００ 型
３１０ 凹凸部
３１０ａ 凹部
３１０ｂ 凸部
３２０ 酸素プラズマ

Claims (10)

  1. 支持体上に第１粘着層を配設する工程と、
    前記第１粘着層上にフィルムを配設する工程と、
    前記フィルム上に半導体素子を配設する工程と、
    前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
    前記フィルムを前記基板と一体で前記第１粘着層から剥離する工程と
    を含む
    ことを特徴とする半導体装置の製造方法。
  2. 前記フィルムは、ベース層と、前記ベース層の両主面上の少なくとも一方に配設された第２粘着層とを有し、
    前記第１粘着層上に前記フィルムを配設する工程では、前記フィルムを、前記第２粘着層を上方に向けて配設し、
    前記フィルム上に前記半導体素子を配設する工程では、上方に向いた前記第２粘着層上に前記半導体素子を配設する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程を更に含む
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記フィルムを前記基板から剥離する工程後に、前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程を更に含む
    ことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記配線層を配設する工程後に、前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程を更に含む
    ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１粘着層は、前記フィルムが剥離される方向の粘着力が、前記フィルムが配設される面方向の粘着力よりも弱い
    ことを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 前記基板を形成する工程では、形成後の前記基板から前記フィルムの一部がはみ出すように、前記基板を形成する
    ことを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
  8. 支持体上に第１粘着層を配設する工程と、
    前記第１粘着層上に第１フィルムを配設する工程と、
    前記第１フィルム上に第１半導体素子を配設する工程と、
    前記第１半導体素子が配設された前記第１フィルム上に第１樹脂層を配設し、前記第１フィルム上に前記第１半導体素子及び前記第１樹脂層を含む第１基板を形成する工程と、
    前記第１フィルムを前記第１基板と一体で前記第１粘着層から剥離する工程と、
    前記第１基板及び前記第１フィルムが剥離された前記第１粘着層上に第２フィルムを配設する工程と、
    前記第２フィルム上に第２半導体素子を配設する工程と、
    前記第２半導体素子が配設された前記第２フィルム上に第２樹脂層を配設し、前記第２フィルム上に前記第２半導体素子及び前記第２樹脂層を含む第２基板を形成する工程と、
    前記第２フィルムを前記第２基板と一体で前記第１粘着層から剥離する工程と
    を含む
    ことを特徴とする半導体装置の製造方法。
  9. 前記第２フィルムを配設する工程では、前記第２フィルムとして、前記第１基板から剥離された前記第１フィルムを用いる
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 支持体上に粘着層を配設する工程と、
    前記粘着層上にフィルムを配設する工程と、
    前記フィルム上に半導体素子を配設する工程と、
    前記半導体素子が配設された前記フィルム上に樹脂層を配設し、前記フィルム上に前記半導体素子及び前記樹脂層を含む基板を形成する工程と、
    前記フィルムを前記基板と一体で前記粘着層から剥離する工程と、
    一体で剥離された前記基板及び前記フィルムの、前記フィルムを前記基板から剥離する工程と、
    前記基板の、前記フィルムが剥離された面上に、前記半導体素子に電気的に接続された導電部を含む配線層を配設する工程と、
    前記半導体素子の周囲で前記樹脂層及び前記配線層を切断し、前記半導体素子並びに切断された前記樹脂層及び前記配線層を含む半導体パッケージを取得する工程と、
    前記半導体パッケージを回路基板に実装する工程と
    を含む
    ことを特徴とする電子装置の製造方法。
JP2012032297A 2012-02-17 2012-02-17 半導体装置の製造方法及び電子装置の製造方法 Active JP5810957B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012032297A JP5810957B2 (ja) 2012-02-17 2012-02-17 半導体装置の製造方法及び電子装置の製造方法
US13/749,159 US9312151B2 (en) 2012-02-17 2013-01-24 Method of manufacturing semiconductor device and method of manufacturing electronic device including an adhesive layer on a support member
TW102104165A TWI539508B (zh) 2012-02-17 2013-02-04 半導體裝置之製造方法及電子裝置之製造方法
CN201310048766.2A CN103258770B (zh) 2012-02-17 2013-02-06 制造半导体装置的方法和制造电子装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032297A JP5810957B2 (ja) 2012-02-17 2012-02-17 半導体装置の製造方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013168594A true JP2013168594A (ja) 2013-08-29
JP5810957B2 JP5810957B2 (ja) 2015-11-11

Family

ID=48962601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012032297A Active JP5810957B2 (ja) 2012-02-17 2012-02-17 半導体装置の製造方法及び電子装置の製造方法

Country Status (4)

Country Link
US (1) US9312151B2 (ja)
JP (1) JP5810957B2 (ja)
CN (1) CN103258770B (ja)
TW (1) TWI539508B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053081A1 (ja) * 2013-10-09 2015-04-16 日東電工株式会社 半導体装置の製造方法
WO2017038918A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
JP2017188645A (ja) * 2016-03-31 2017-10-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ
KR20170130279A (ko) 2016-05-18 2017-11-28 도오꾜오까고오교 가부시끼가이샤 봉지체의 제조 방법, 및 적층체
WO2019026717A1 (ja) * 2017-08-04 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法
WO2020179875A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
WO2022118925A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
WO2022118929A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5942823B2 (ja) * 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
US9576872B2 (en) * 2013-12-18 2017-02-21 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN106003385B (zh) * 2016-07-12 2018-09-11 苏州宏泉高压电容器有限公司 一种高压陶瓷电容器瓷介质芯片成型用冲压模具
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
CN112930106B (zh) * 2021-01-22 2022-11-22 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法
DE102021103369A1 (de) 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
JP4403631B2 (ja) 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2002124527A (ja) 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2002299500A (ja) 2001-04-04 2002-10-11 Sony Corp チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
AU2003279758A1 (en) 2002-10-03 2004-04-23 Pan Jit Americas, Inc. Low temperature texturing layer to enhance adhesion of subsequent layers
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10334576B4 (de) 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
FR2917234B1 (fr) 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP5137937B2 (ja) 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法
JP5144634B2 (ja) * 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5232185B2 (ja) 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 ***级扇出晶圆封装方法
JP5729290B2 (ja) * 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
JP5810957B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
JP2005340655A (ja) * 2004-05-28 2005-12-08 Shinko Electric Ind Co Ltd 半導体装置の製造方法および半導体基板の支持構造体

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053081A1 (ja) * 2013-10-09 2015-04-16 日東電工株式会社 半導体装置の製造方法
WO2017038918A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
JPWO2017038918A1 (ja) * 2015-09-01 2018-07-12 リンテック株式会社 粘着シート
JP2017188645A (ja) * 2016-03-31 2017-10-12 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファンアウト半導体パッケージ
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR20170130279A (ko) 2016-05-18 2017-11-28 도오꾜오까고오교 가부시끼가이샤 봉지체의 제조 방법, 및 적층체
WO2019026717A1 (ja) * 2017-08-04 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、製造方法
JPWO2020179875A1 (ja) * 2019-03-06 2021-03-11 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2020179875A1 (ja) * 2019-03-06 2020-09-10 日立化成株式会社 電子部品装置を製造する方法、及びこれに用いられる積層フィルム
WO2021019877A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP6888749B1 (ja) * 2019-07-30 2021-06-16 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法
WO2022118925A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
JPWO2022118925A1 (ja) * 2020-12-04 2022-06-09
WO2022118929A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
JPWO2022118929A1 (ja) * 2020-12-04 2022-06-09
JP7226664B2 (ja) 2020-12-04 2023-02-21 株式会社レゾナック 半導体装置の製造方法
JP7226669B2 (ja) 2020-12-04 2023-02-21 株式会社レゾナック 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI539508B (zh) 2016-06-21
TW201342455A (zh) 2013-10-16
US20130217189A1 (en) 2013-08-22
US9312151B2 (en) 2016-04-12
CN103258770A (zh) 2013-08-21
CN103258770B (zh) 2016-08-03
JP5810957B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
JP5810957B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP5903920B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4752825B2 (ja) 半導体装置の製造方法
TW201834088A (zh) 晶片封裝方法及封裝結構
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
JP6268990B2 (ja) 半導体装置、半導体装置の製造方法、基板及び基板の製造方法
TW200416912A (en) Semiconductor device and its production method
TW201413905A (zh) 晶片封裝體及其形成方法
JP2011061116A (ja) 半導体装置及びその製造方法
TW202025408A (zh) 封裝方法、面板組件、晶圓封裝體以及晶片封裝體
TWI630665B (zh) 製作晶片封裝結構之方法
TW200941665A (en) Semiconductor device and manufacturing method thereof
JP2007317857A (ja) 半導体装置及びその製造方法
JP2011155313A (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
TW201415591A (zh) 半導體裝置及其製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP7335036B2 (ja) 半導体パッケージの製造方法
KR20100027330A (ko) 반도체 패키지 및 그의 제조방법
JP2014099526A (ja) 半導体装置、半導体装置の製造方法、電子装置及び電子装置の製造方法
JP5393649B2 (ja) 半導体装置の製造方法
KR20100068663A (ko) 반도체 패키지 및 이의 제조 방법
JP2009010320A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R150 Certificate of patent or registration of utility model

Ref document number: 5810957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150