JP5942823B2 - 電子部品装置の製造方法、電子部品装置及び電子装置 - Google Patents

電子部品装置の製造方法、電子部品装置及び電子装置 Download PDF

Info

Publication number
JP5942823B2
JP5942823B2 JP2012264412A JP2012264412A JP5942823B2 JP 5942823 B2 JP5942823 B2 JP 5942823B2 JP 2012264412 A JP2012264412 A JP 2012264412A JP 2012264412 A JP2012264412 A JP 2012264412A JP 5942823 B2 JP5942823 B2 JP 5942823B2
Authority
JP
Japan
Prior art keywords
electronic component
layer
columnar conductor
conductive
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012264412A
Other languages
English (en)
Other versions
JP2014110337A (ja
Inventor
谷　元昭
元昭 谷
石月　義克
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012264412A priority Critical patent/JP5942823B2/ja
Publication of JP2014110337A publication Critical patent/JP2014110337A/ja
Application granted granted Critical
Publication of JP5942823B2 publication Critical patent/JP5942823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品装置の製造方法、電子部品装置及び電子装置に関する。
半導体チップ（半導体素子）等の電子部品を含む電子部品装置（パッケージ）の１つとして、ＷＬＰ（Wafer Level Package）（ＷＬ−ＣＳＰ（Wafer Level-Chip Size Package）、Ｗ−ＣＳＰ（Wafer-Chip Size Package）とも称される）が知られている。ＷＬＰは、電子部品の端子をその部品エリア内に再配置（ファンイン（Fan-in））することを可能にする。また、電子部品の多端子化に伴い、その部品エリアだけでは端子の再配置が困難になることに鑑み、部品エリア外に端子を再配置（ファンアウト（Fan-out））するＷＬＰも開発されている。
このようなパッケージの製造に関し、例えば、支持体上に半導体チップを配置し、その半導体チップを樹脂組成物で封止して所謂擬似ウェハとし、その擬似ウェハを支持体から剥離する方法を用いる技術が知られている。その擬似ウェハの、支持体から剥離した面上に配線層が設けられ、ダイシングにより個片化されて、個々の電子部品装置が得られる。
また、支持体上に形成した導電パターンに、半田等を用いて半導体チップ及び柱状導体をそれぞれ配置し、それらを、予め切断等で板形状にした樹脂組成物に埋設した後、支持体を取り去り、電子部品装置を得る技術も知られている。更に、得られた電子部品装置を積層する技術、樹脂組成物の層にレーザー加工等を利用して貫通ビアを形成する技術、樹脂組成物の層の表裏面に導電パターンを設ける技術等も知られている。
米国特許出願公開第２００６／０１８３２６９号明細書 特開２００１−３０８１１６号公報 特開２００２−１３４６５３号公報
電子部品装置において、半導体チップ等の電子部品を封止する樹脂組成物の層に貫通ビアを設けると、複数の電子部品装置を積層したり、樹脂組成物の層の両面に導電パターン、配線層を形成したりすることが可能になる。それにより、実装密度の向上を図ることが可能になる。
しかし、このような貫通ビアを設けるために、樹脂組成物の層にレーザー加工で貫通孔を形成して導電材料を埋め込む方法を用いると、レーザー加工、埋め込みに時間がかかる場合がある。
また、半導体チップ等の電子部品と共に柱状導体を樹脂組成物で封止する方法では、封止の際、柱状導体が配置された導電パターンと支持体との接続が弱いと、封止時の圧力で導電パターンが支持体から剥がれ、柱状導体が倒れてしまう場合がある。
本発明の一観点によれば、支持体上に粘着層を設ける工程と、前記粘着層上に、開口部を有する導電膜を設ける工程と、前記開口部の前記粘着層上に電子部品を設ける工程と、前記導電膜上に柱状導体を立てる工程と、前記粘着層上に、前記導電膜、前記電子部品及び前記柱状導体を樹脂組成物で被覆した基板を形成する工程と、前記基板を前記粘着層から分離する工程と、前記粘着層から分離された前記基板の前記導電膜を部分的に除去し、前記柱状導体に対応する部分を含む導電パターンを形成する工程と、前記基板の前記導電パターンが形成された第１面上に、前記電子部品及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層を形成する工程とを含む電子部品装置の製造方法が提供される。
また、本発明の一観点によれば、上記のような方法を用いて製造される電子部品装置、及びそのような電子部品装置を含む電子装置が提供される。
開示の技術によれば、樹脂組成物の層内に電子部品及び柱状導体を含み、高密度実装が可能な電子部品装置を、柱状導体の倒れを抑えて安定的に製造することが可能になる。
電子部品装置の製造方法の一例を示す図（その１）である。 電子部品装置の製造方法の一例を示す図（その２）である。 電子部品装置の製造方法の別例を示す図（その１）である。 電子部品装置の製造方法の別例を示す図（その２）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その１）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その２）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その３）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その４）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その５）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その６）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その７）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その８）である。 第１の実施の形態に係る電子部品装置の製造方法の説明図（その９）である。 第２の実施の形態に係る電子部品装置の製造方法の説明図（その１）である。 第２の実施の形態に係る電子部品装置の製造方法の説明図（その２）である。 電子装置の第１構成例を示す図である。 電子装置の第２構成例を示す図である。 電子装置の第３構成例を示す図である。 電子装置の第４構成例を示す図である。 電子装置の別例を示す図である。
図１及び図２は電子部品装置の製造方法の一例を示す図である。尚、図１（Ａ）〜図１（Ｅ）はそれぞれ、電子部品装置の各製造工程の要部断面模式図である。図２は、図１（Ｂ）に示す製造工程の平面模式図である。
この方法では、まず図１（Ａ）に示すように、支持体１０上に粘着層２０を設ける。支持体１０には、金属基板、ガラス基板、プリント基板、半導体基板、セラミックス基板等が用いられる。粘着層２０には、所定の基材上に粘着剤を設けた粘着フィルムのほか、支持体１０上に粘着剤をスピンコート法、スプレーコート法、印刷法等で塗布したものが用いられる。粘着層２０には、後述のように擬似ウェハ５０Ａを形成した後、その擬似ウェハ５０Ａを剥離することができるもの、例えば、剥離時に加熱や紫外線照射でその粘着力を低下させることができるものが用いられる。このような粘着層２０として、加熱により発泡して粘着力が低下する熱発泡型粘着層、紫外線照射により発泡して粘着力が低下する紫外線発泡型粘着層が用いられる。また、加熱や紫外線照射といった処理を行わずに擬似ウェハ５０Ａを剥離することができるものを用いてもよい。
支持体１０上に粘着層２０を設けた後、図１（Ｂ）に示すように、粘着層２０上に、半導体素子等の電子部品３０を、その電極３１が設けられている面（電極面）３０ａを粘着層２０側に向けて設ける。図１（Ｂ）には１つの電子部品３０を図示しているが、粘着層２０上には、図２に示すように、複数（ここでは一例として４つ）の電子部品３０が、それぞれ所定の箇所に、図１（Ｂ）と同様に各電極面３０ａを粘着層２０側に向けて、設けられる。尚、ここでは便宜上、１つの電子部品３０に着目し、以降の工程について説明する。
粘着層２０上に電子部品３０を設けた後、粘着層２０上に樹脂組成物を供給し、それを成型して、図１（Ｃ）に示すような樹脂組成物層４０を形成する。樹脂組成物層４０に用いる樹脂組成物には、絶縁性の樹脂及びフィラーが含まれる。樹脂組成物の樹脂には、熱硬化性樹脂、熱可塑性樹脂、紫外線照射によって硬化する樹脂等が用いられる。樹脂組成物のフィラーには、非導電性フィラー、例えば、酸化アルミニウム、酸化シリコン、水酸化アルミニウム、窒化アルミニウム等の無機フィラーが用いられる。粘着層２０上に供給した樹脂組成物を、形成する樹脂組成物層４０の形状に合わせて設けられた凹部（内面）を備える金型（モールド）を用いて加圧成型（モールド成型）することで、粘着層２０上に樹脂組成物層４０を形成する。
形成された樹脂組成物層４０は、その樹脂の種類に応じた手法で硬化される。これにより、粘着層２０上に、電子部品３０が樹脂組成物層４０で被覆（封止）された擬似ウェハ（基板）５０Ａが形成される。尚、樹脂組成物層４０は、この段階では必ずしも完全に硬化されていることを要せず、後述のように粘着層２０から剥離した擬似ウェハ５０Ａをそのウェハ状態を保持して取り扱うことができる程度に硬化されていれば足りる。また、この段階での樹脂組成物層４０の硬化条件は、樹脂組成物層４０及び粘着層２０の材料に基づき、粘着層２０の粘着力が保持されるような条件に設定される。或いはまた、樹脂組成物層４０の材料及び硬化条件に基づき、粘着層２０の材料が設定される。
擬似ウェハ５０Ａの形成後は、図１（Ｄ）に示すように、擬似ウェハ５０Ａを、粘着層２０から剥離し、粘着層２０及び支持体１０から分離する。擬似ウェハ５０Ａを粘着層２０から剥離する際には、例えば、その粘着層２０に対し、その粘着力を低下させる処理（加熱、紫外線照射等）を行う。このような処理によって粘着層２０の粘着力を低下させ、擬似ウェハ５０Ａを粘着層２０から剥離する。剥離後、擬似ウェハ５０Ａの樹脂組成物層４０は、その樹脂の種類に応じた所定の手法で更に硬化（完全硬化）される。剥離された擬似ウェハ５０Ａを、粘着層２０から剥離された面と反対側の面側から研削（バックグラインド）するようにしてもよい。
擬似ウェハ５０Ａの、粘着層２０から剥離された面には、図１（Ｅ）に示すように、配線層（再配線層）６０Ａを形成する。再配線層６０Ａは、電子部品３０の電極３１に電気的に接続されたビア及び配線等の導電部６１、並びに、導電部６１の周りに設けられた絶縁部６２を含む。導電部６１には、銅、銅合金、アルミニウム等の導電材料が用いられる。絶縁部６２には、エポキシ樹脂、ポリイミド樹脂等の絶縁材料が用いられる。この例に示す擬似ウェハ５０Ａでは、電子部品３０の電極３１が、再配線層６０Ａによってその電子部品３０のエリア外の端子６３に再配置（Fan-out）されている。
擬似ウェハ５０Ａには、複数の電子部品３０が含まれており、図１（Ｅ）に示すような構造部が複数含まれる。再配線層６０Ａが形成された擬似ウェハ５０Ａは、この図１（Ｅ）に示すような構造部の周囲の位置でダイシングが行われ、それにより、個々の電子部品装置１Ａに個片化される。電子部品装置１Ａは、再配線層６０Ａを用いて、他の電子部品装置や回路基板に実装することができる。
上記のような電子部品装置１Ａに対し、その樹脂組成物層４０を貫通し、再配線層６０Ａに電気的に接続されるような導体、例えば貫通ビアを設けることもできる。このような貫通ビアを設けると、樹脂組成物層４０の、再配線層６０Ａと反対側の面に露出する貫通ビアを端子に用いることが可能になる。また、貫通ビアを設けると、樹脂組成物層４０の、再配線層６０Ａと反対側の面に、貫通ビアでその再配線層６０Ａと電気的に接続される別の再配線層を形成し、その再配線層に端子を設けることも可能になる。貫通ビアを設けることで得られる端子を利用することで、その電子部品装置１Ａの上にも他の電子部品装置を実装することができるようになるため、高密度実装を実現することが可能になる。
貫通ビアを樹脂組成物層４０に形成する方法として、樹脂組成物層４０にレーザー加工で貫通孔を形成し、その貫通孔を導電材料で埋め込む方法が考えられる。しかし、この方法では、レーザー加工を行う樹脂組成物層４０の厚みによっては、そのレーザー加工に要する時間が長くなったり、貫通孔への導電材料の埋め込みに要する時間が長くなったりする場合がある。
また、別の方法として、樹脂組成物層４０内に電子部品３０と共に柱状導体を設け、これを貫通ビアとして用いる方法も考えられる。以下に、このような柱状導体を用いる方法について説明する。
図３及び図４は電子部品装置の製造方法の別例を示す図である。尚、図３（Ａ）〜図３（Ｃ）はそれぞれ、電子部品装置の各製造工程の要部断面模式図である。図４は、図３（Ａ）に示す製造工程の平面模式図である。
この方法では、図３（Ａ）及び図４に示すように、支持体１０上に設けられた粘着層２０の上に、電極パッド（導電パターン）７０Ａを設ける。粘着層２０上には、例えば、複数の導電パターン７０Ａが、後述のように柱状導体８０を設ける位置にそれぞれ設けられる。導電パターン７０Ａには、銅等の金属材料が用いられる。
導電パターン７０Ａを設けた後、図３（Ｂ）に示すように、粘着層２０上に半導体チップ等の電子部品３０を設け、粘着層２０上の導電パターン７０Ａの上に柱状導体８０を設ける。電子部品３０は、その電極面３０ａが粘着層２０に貼付され、柱状導体８０は、導電材料９０を用いて、導電パターン７０Ａ上に立てて接合される。柱状導体８０には、導電性のピン、例えば、銅等の金属ピンが用いられる。導電材料９０には、例えば、半田等の金属材料、金属材料を用いた導電性ペーストが用いられる。
上記のようにして粘着層２０上に電子部品３０並びに、導電パターン７０、導電材料９０及び柱状導体８０が設けられた後、その粘着層２０上に、図３（Ｃ）に示すように、樹脂組成物層４０を設ける。しかし、この樹脂組成物層４０を上記同様モールド成型によって設けようとすると、図３（Ｃ）に示すように、柱状導体８０が、導電材料９０で接合された導電パターン７０Ａと共に、モールド成型時に加圧される樹脂組成物に押されて倒れてしまう場合がある。
この原因として、樹脂組成物が樹脂にフィラーを含有しているため比較的その粘度が高いこと、及び、柱状導体８０の断面サイズに合わせたサイズの導電パターン７０Ａを設けると導電パターン７０Ａと粘着層２０の接着面積が小さいこと等を挙げることができる。一方、半田等の導電材料９０で接合される柱状導体８０と導電パターン７０Ａとの接合強度は、導電パターン７０Ａと粘着層２０との接着強度に比べると高い。そのため、柱状導体８０が、モールド成型時に加圧される比較的粘度の高い樹脂組成物に押され、柱状導体８０を導電材料９０で接合した導電パターン７０Ａが粘着層２０から剥がれ、柱状導体８０が倒れてしまう。
１枚の擬似ウェハ５０Ａについて、このようなモールド成型時の導電パターン７０Ａの剥離によって全ての柱状導体８０が倒れてしまう場合や、倒れたり倒れなかったりした柱状導体８０が混在する場合が起こり得る。また、擬似ウェハ５０Ａ内の１つの電子部品装置に相当する構造部内に、倒れた柱状導体８０と倒れなかった柱状導体８０が混在する場合等が起こり得る。図３及び図４に示すような方法では、柱状導体８０を上記のように貫通ビアとして用いる電子部品装置を、安定的に製造することができない場合がある。
そこで、このようなモールド成型時の柱状導体８０の倒れに鑑み、以下に実施の形態として示すような方法を用いる。
図５〜図１３は第１の実施の形態に係る電子部品装置の製造方法の説明図である。以下、図５〜図１３を参照して、第１の実施の形態に係る電子部品装置の製造方法の一例について説明する。
図５（Ａ）は第１の実施の形態に係る粘着層配設工程の要部断面模式図、図５（Ｂ）は第１の実施の形態に係る導電膜配設工程の要部断面模式図、図５（Ｃ）は第１の実施の形態に係る電子部品及び柱状導体配設工程の要部断面模式図である。図６（Ａ）〜図６（Ｃ）はそれぞれ、図５（Ａ）〜図５（Ｃ）に示す各製造工程の平面模式図である。
この方法では、上記同様、図５（Ａ）及び図６（Ａ）に示すように、支持体１０上に粘着層２０を設けた後、図５（Ｂ）及び図６（Ｂ）に示すように、粘着層２０上に、開口部７１を有する導電膜７０ａを設ける。導電膜７０ａには、金属膜を用いることができる。導電膜７０ａとして用いる金属膜には、銅のほか、アルミニウム、ニッケル等の金属材料が用いられる。導電膜７０ａの開口部７１は、半導体チップ等の電子部品３０を配置する領域に設けられる。
金属膜を導電膜７０ａとして形成する場合、導電膜７０ａは、粘着層２０上に金属箔や金属板を貼付したり、スパッタ法や蒸着法により堆積したりすることで、形成することができる。このような方法を用いて導電膜７０ａを粘着層２０上に形成した後、その導電膜７０ａに開口部７１を形成する。開口部７１は、粘着層２０上の導電膜７０ａに対するエッチング加工により、形成することができる。導電膜７０ａの材料には、良好な導電性を有すると共に、このようなエッチング加工が比較的容易に行える上記のような銅、アルミニウム、ニッケル等の材料が好適である。
尚、開口部７１を有する導電膜７０ａを粘着層２０上に設ける方法としては、このほか、予め開口部７１を設けた金属箔等の導電膜７０ａを準備し、それを粘着層２０上に貼付する方法を用いることもできる。
上記のようにして粘着層２０上に導電膜７０ａを設けた後、図５（Ｃ）及び図６（Ｃ）に示すように、その導電膜７０ａの開口部７１に露出する粘着層２０上に、電子部品３０をその電極面３０ａを粘着層２０側に向けて設ける。電子部品３０は、フリップチップボンダーやマウンターを用いて粘着層２０上に設けることができる。
導電膜７０ａ上には、図５（Ｃ）及び図６（Ｃ）に示すように、柱状導体８０を、導電材料９０を用いて接合する。柱状導体８０は、例えば、開口部７１の粘着層２０上に設けられる電子部品３０の周囲に、導電膜７０ａ上の所定の位置に立てて、設ける。柱状導体８０を設ける位置は、導電膜７０ａの開口部７１の位置（例えば開口部７１の角）を基準にして、設定することができる。
柱状導体８０は、例えば、次の図７又は図８に示すような方法を用いて導電膜７０ａ上に設けることができる。
図７は柱状導体配置方法の第１の例を示す図である。
この方法では、まず図７（Ａ）に示すような、ステンレス等の金属板１１０ａに貫通孔１１０ｂを形成した金型１１０を準備する。このような金型１１０を、支持体１０上の粘着層２０の上に設けられた導電膜７０ａに対向させて配置する。柱状導体８０の片側の先端部には、図７（Ｂ）に示すように、予め半田等の導電材料９０を設ける。このように先端部に導電材料９０を設けた柱状導体８０を、金型１１０の貫通孔１１０ｂに挿通し、導電材料９０の溶融、凝固により、導電膜７０ａ上に接合する。
尚、ここでは柱状導体８０の先端部に予め導電材料９０を設け、それを金型１１０の貫通孔１１０ｂに挿通する場合を例示した。このほか、導電材料９０は、予め導電膜７０ａ上に設けておき、金型１１０の貫通孔１１０ｂには単体の柱状導体８０を挿通し、導電材料９０の溶融と凝固により、柱状導体８０を導電膜７０ａ上に接合するようにしてもよい。貫通孔１１０ｂは、先端部に導電材料９０が設けられた柱状導体８０或いは単体の柱状導体８０が挿通可能な内径とされる。
図８は柱状導体配置方法の第２の例を示す図である。
この方法では、図８（Ａ）に示すような柱状導体８０を用いる。図８（Ａ）に示す柱状導体８０は、軸部８１と、それよりも大径の頭部８２を有する。頭部８２には、予め半田等の導電材料９０を設ける。このような柱状導体８０の軸部８１を、ステンレス等の金属板１２０ａに貫通孔１２０ｂを形成した金型１２０の、その貫通孔１２０ｂに挿入する。貫通孔１２０ｂは、柱状導体８０の頭部８２よりも小径とされ、貫通孔１２０ｂに上方から軸部８１が挿入された柱状導体８０は、その頭部８２で金型１２０の上面に引っ掛かり、支持される。
図８（Ａ）に示すように、粘着層２０及び導電膜７０ａが設けられた支持体１０は、柱状導体８０及び導電材料９０を設けた金型１２０の上方（柱状導体８０の頭部８２側）に、導電膜７０ａと金型１２０が対向するように配置される。そして、例えば、柱状導体８０及び導電材料９０を設けた金型１２０を導電膜７０ａ側に押圧し、導電材料９０の溶融、凝固により、図８（Ｂ）に示すように、柱状導体８０を導電材料９０で導電膜７０ａ上に接合する。
図５（Ｃ）及び図６（Ｃ）に示す工程では、この図７又は図８のような方法を用いて、柱状導体８０を導電材料９０で導電膜７０ａ上に接合することができる。
導電材料９０には、半田等、比較的低融点の金属材料が用いられる。導電材料９０に用いる金属材料としては、例えば、錫、鉛、銀、銅、ビスマス、アンチモン、インジウムのうち少なくとも１種を含む材料を用いることが好ましい。更に、導電材料９０には、柱状導体８０と導電膜７０ａとの接合時に、溶融によって融点がその溶融前の融点よりも高温側にシフトするような金属材料を用いることが好ましい。例えば、予め導電材料９０に、接合時の溶融、凝固によって、その融点が高温側にシフトするような成分を所定濃度含めておく。
柱状導体８０は、開口部７１の粘着層２０上に電子部品３０を設けた後、導電膜７０ａ上に導電材料９０で接合することができる。或いは、導電膜７０ａ上に導電材料９０で柱状導体８０を接合した後、開口部７１の粘着層２０上に電子部品３０を設けることもできる。
尚、図５（Ｃ）には１つの電子部品３０を図示するが、粘着層２０上には、図６（Ｃ）に示すように、複数（ここでは一例として４つ）の電子部品３０が、それぞれ所定の箇所に、図５（Ｃ）と同様に各電極面３０ａを粘着層２０側に向けて設けられる。各電子部品３０の周囲に複数の柱状導体８０が設けられる。柱状導体８０の個数、配置は、図６（Ｃ）の例に限定されるものではない。尚、ここでは便宜上、１つの電子部品３０とその周囲の柱状導体８０に着目し、続く図９及び図１０の工程について説明する。
図９（Ａ）は第１の実施の形態に係る樹脂組成物層形成工程の要部断面模式図、図９（Ｂ）は第１の実施の形態に係る擬似ウェハ分離工程の要部断面模式図、図９（Ｃ）は第１の実施の形態に係るレジストパターン形成工程の要部断面模式図、図９（Ｄ）は第１の実施の形態に係る導電パターン形成工程の要部断面模式図である。図１０（Ａ）は第１の実施の形態に係るバックグラインド工程の要部断面模式図、図１０（Ｂ）は第１の実施の形態に係る第１再配線層形成工程の要部断面模式図、図１０（Ｃ）は第１の実施の形態に係る第２再配線層形成工程の要部断面模式図である。
上記図５（Ｃ）及び図６（Ｃ）のように、導電膜７０ａの開口部７１の粘着層２０上に電子部品３０を設け、導電膜７０ａ上に導電材料９０で柱状導体８０を設けた後、図９（Ａ）に示すように、それらを被覆する樹脂組成物層４０を形成する。樹脂組成物層４０は、上記同様、絶縁性の樹脂及びフィラーを含む樹脂組成物をモールド成型することで形成する。樹脂組成物層４０は、その樹脂の種類に応じた手法で硬化又は半硬化される。これにより、粘着層２０上の導電膜７０ａ、その開口部７１に設けられた電子部品３０、及び導電膜７０ａ上に導電材料９０で接合された柱状導体８０が、樹脂組成物層４０で被覆された擬似ウェハ５０が、粘着層２０上に形成される。
ここで、柱状導体８０は、導電材料９０で導電膜７０ａ上に接合されており、この導電膜７０ａは、上記の図３及び図４に示したような導電パターン７０Ａに比べ、より大きな面積で粘着層２０に接着されている。そのため、導電膜７０ａ上に導電材料９０で接合された柱状導体８０が、モールド成型時に比較的粘度の高い樹脂組成物で押されても、導電膜７０ａの粘着層２０からの剥離が抑えられ、柱状導体８０の倒れが抑えられる。これにより、擬似ウェハ５０内、或いは擬似ウェハ５０内の１つの電子部品装置に相当する構造部内に、倒れた柱状導体８０が含まれるような事態を効果的に抑制することができる。
樹脂組成物層４０の形成後、図９（Ｂ）に示すように、擬似ウェハ５０を粘着層２０から分離する。例えば、粘着層２０に対し、その粘着力を低下させる処理（加熱、紫外線照射等）を行い、擬似ウェハ５０を粘着層２０から剥離する。粘着層２０から剥離された擬似ウェハ５０の一面（表面５０ａ）には、導電膜７０ａ、及び電子部品３０の電極面３０ａが露出する。
擬似ウェハ５０の剥離後、図９（Ｃ）に示すように、擬似ウェハ５０の、導電膜７０ａが露出する表面５０ａ上に、レジストパターン１３０を形成する。レジストパターン１３０は、導電膜７０ａ上で、擬似ウェハ５０内の柱状導体８０に対応する部分を含む領域に、形成される。レジストパターン１３０は、導電膜７０ａの開口部７１の位置を基準にして、柱状導体８０に対応する部分を含む領域に形成される。また、レジストパターン１３０は、導電膜７０ａと共に露出する電子部品３０の上にも形成される。
レジストパターン１３０の形成後、そのレジストパターン１３０をマスクにして導電膜７０ａのエッチングを行い、図９（Ｄ）に示すように、柱状導体８０に対応する部分を含む領域に、導電パターン７０を形成する。導電パターン７０の形成は、ウェットエッチングで行うことができる。ウェットエッチングの際、図９（Ｃ）に示したように、導電パターン７０の形成領域のほか、電子部品３０の上にもレジストパターン１３０を設けておくことで、電子部品３０の電極面３０ａがエッチング液から保護される。
図９（Ｄ）の工程で形成する導電パターン７０としては、柱状導体８０に対応する部分に設けられる電極パッドを形成することができる。また、導電パターン７０として、柱状導体８０に対応する部分に設けられる電極パッドと、その電極パッドから延在された配線とを形成することもできる。更にまた、このような電極パッド、或いは電極パッドから延在された配線のほか、柱状導体８０に対応する部分からは独立した配線を導電パターン７０として形成することもできる。図９（Ｃ）の工程では、この図９（Ｄ）の工程で所定の導電パターン７０が形成されるように、レジストパターン１３０が形成される。導電パターン７０の形成後、レジストパターン１３０は除去される。
導電パターン７０の形成後、図１０（Ａ）に示すように、擬似ウェハ５０の、導電パターン７０の形成面（表面５０ａ）と反対側の面（裏面５０ｂ）を研削し、柱状導体８０を露出させる。その際は、柱状導体８０の端面が、電子部品３０の電極面３０ａと反対側の面（背面）３０ｂよりも高く残るようにすることが好ましい。これは、金属材料を用いた柱状導体８０と、半導体チップ等の電子部品３０とを同時に研削すると、柱状導体８０の研削屑が、電子部品３０の背面３０ｂに付着する可能性があるためである。電子部品３０の背面３０ｂに付着した柱状導体８０の研削屑は、例えば、その後加熱が行われた時に、その成分が電子部品３０の内部等に拡散する可能性があり、その場合、電子部品３０の性能劣化が生じる恐れがある。このようなことから、擬似ウェハ５０の研削は、柱状導体８０の端面が、電子部品３０の背面３０ｂよりも高い位置となるように、即ち、電子部品３０の背面３０ｂが樹脂組成物層４０で被覆されている状態の位置まで、行うことが好ましい。
このように、導電パターン７０に導電材料９０で接合された柱状導体８０の端面を、擬似ウェハ５０の研削により、その表面５０ａと反対側の裏面５０ｂに露出させる。これにより、導電パターン７０、導電材料９０及び柱状導体８０を、擬似ウェハ５０を貫通する貫通ビアとして用いることが可能になる。
尚、この図１０（Ａ）に示す、柱状導体８０を露出させる研削は、次の図１０（Ｂ）に示す再配線層６０の形成後に行うこともできる。
擬似ウェハ５０の表面５０ａ、即ち電子部品３０の電極面３０ａ及び導電パターン７０の形成面の側には、図１０（Ｂ）に示すように、再配線層６０を形成する。再配線層６０は、電子部品３０の電極３１及び導電パターン７０に電気的に接続されたビア及び配線等の導電部６１、並びに、導電部６１の周りに設けられた絶縁部６２を含む。導電部６１には、銅、銅合金、アルミニウム等の導電材料が用いられる。絶縁部６２には、エポキシ樹脂、ポリイミド樹脂等の絶縁材料が用いられる。擬似ウェハ５０では、電子部品３０の電極３１が、再配線層６０によってその電子部品３０のエリア外の端子６３に再配置（Fan-out）される。再配線層６０の導電部６１は、導電パターン７０、導電材料９０及び柱状導体８０によって、擬似ウェハ５０の裏面５０ｂに引き出される。
擬似ウェハ５０上の再配線層６０は、例えば、次の図１１に示すような方法を用いて形成することができる。
図１１は再配線層の形成方法の一例を示す図である。ここでは、電子部品３０の電極３１及び導電パターン７０に電気的に接続される導電部６１を例に、再配線層６０の形成方法を説明する。図１１（Ａ）〜図１１（Ｅ）は再配線層の各形成工程の要部断面模式図である。
まず図１１（Ａ）に示すように、擬似ウェハ５０の表面５０ａ側、即ち電子部品３０の電極面３０ａ及び導電パターン７０の側に、感光性エポキシ、感光性ポリベンゾオキサゾール、感光性ポリイミド等の感光性樹脂６２ａを塗布する。そして、塗布した感光性樹脂６２ａの露光、現像、キュアを行い、電子部品３０の電極３１に通じる開口部６２ｂ、及び導電パターン７０に通じる開口部６２ｃを形成する。尚、感光性樹脂６２ａのキュア後にはプラズマ処理を行ってもよい。
次いで、チタン、クロム等の金属密着層と、銅をスパッタ法で形成し、シード層を形成する。その後、ビア及び配線が形成される部分を開口したレジストパターン（図示せず）を形成し、先に形成したシード層を用いた銅の電気めっきを行う。そして、レジストパターンの剥離後、そのレジストパターンが形成されていた領域に残存するシード層をエッチングにより除去する。エッチングには、ウェットエッチングを用いてもよいし、ドライエッチングを用いてもよい。このようにして、図１１（Ｂ）に示すような、電子部品３０の電極３１に繋がるビア６１ａ及び配線６１ｂを形成する。配線６１ｂには、密着性向上等の目的で、更に表面処理を行ってもよい。図１１（Ａ）及び図１１（Ｂ）に示すような方法により、擬似ウェハ５０の表面５０ａ側に、第１層目の配線層が形成される。
第２層目の配線層を形成する場合は、第１層目の配線層上に、上記同様、図１１（Ｃ）に示すように、感光性樹脂６２ｄの塗布、露光、現像、キュアを行い、配線６１ｂに通じる開口部６２ｅを形成する。次いで、上記同様、シード層の形成、レジストパターンの形成、銅の電気めっき、レジストパターンの剥離、シード層のエッチングを行い、図１１（Ｄ）に示すようなビア６１ｃ及び配線６１ｄを形成する。図１１（Ｃ）及び図１１（Ｄ）に示すような方法により、擬似ウェハ５０の表面５０ａ側に、第２層目の配線層が形成される。
擬似ウェハ５０の表面５０ａ側に３層目以降の配線層を形成する場合には、上記の図１１（Ａ）及び図１１（Ｂ）に示した工程（或いは上記の図１１（Ｃ）及び図１１（Ｄ）に示した工程）と同様の工程を繰り返せばよい。
再配線層６０の最表面の配線層、この例では第２層目の配線６１ｄ上には、図１１（Ｅ）に示すように、配線６１ｄの一部（外部接続端子）が露出するように保護膜（ソルダーレジスト）６２ｆを形成する。保護膜６２ｆから露出する配線６１ｄの領域には、例えば、図１１（Ｅ）に示すように、ニッケル６１ｅと金６１ｆの表面処理を行ってもよい。外部接続端子として機能する配線６１ｄの領域（ニッケル６１ｅと金６１ｆの表面処理を行った場合はその処理後の表面）には、例えば、半田ボール等のバンプ（図示せず）が搭載される。
図１０（Ｂ）に示すように、擬似ウェハ５０の表面５０ａ側に再配線層６０を形成する場合には、擬似ウェハ５０の裏面５０ｂ側に露出する柱状導体８０の端面は、外部接続端子として利用することができる。
擬似ウェハ５０には、このように表面５０ａ側に再配線層６０を形成することができるほか、更に図１０（Ｃ）に示すように、裏面５０ｂ側にも同様にして再配線層６０を形成することができる。
この場合は、擬似ウェハ５０の裏面５０ｂ側に対し、上記の図１１（Ａ）と同様に、感光性樹脂の塗布、露光、現像、キュアを行い、柱状導体８０に通じる開口部を形成する。そして、上記の図１１（Ｂ）と同様に、シード層の形成、レジストパターンの形成、銅の電気めっき、レジストパターンの剥離、シード層のエッチングを行い、ビア及び配線を形成する。これにより、擬似ウェハ５０の裏面５０ｂ側に、第１層目の配線層が形成される。擬似ウェハ５０の裏面５０ｂ側に２層目以降の配線層を形成する場合も、上記の図１１（Ａ）及び図１１（Ｂ）に示した工程（或いは上記の図１１（Ｃ）及び図１１（Ｄ）に示した工程）と同様の工程を繰り返せばよい。
導電パターン７０、導電材料９０及び柱状導体８０は、このように擬似ウェハ５０の表面５０ａ側と裏面５０ｂ側に形成される再配線層６０の導電部６１同士を電気的に接続する貫通ビアとして機能する。
尚、擬似ウェハ５０の表面５０ａ側と裏面５０ｂ側の双方に再配線層６０を形成する場合には、例えば、次のような手順で各配線層（ビア及び配線）を形成することができる。即ち、表面５０ａ側に１層目の配線層を形成した後、裏面５０ｂ側に１層目の配線層を形成し、次いで表面５０ａ側に２層目の配線層を形成するというように、各配線層を表面５０ａ側、裏面５０ｂ側に交互に形成していく。このような手順を用いると、再配線層６０を形成する際の擬似ウェハ５０の反りを抑制することができる。
擬似ウェハ５０の表面５０ａ側、又は表面５０ａ側と裏面５０ｂ側の双方に再配線層６０を形成した後は、擬似ウェハ５０及び再配線層６０を所定の位置で切断（ダイシング）し、個々の電子部品装置に分割する。
図１２及び図１３は第１の実施の形態に係るダイシング工程の要部断面模式図である。尚、図１２（Ａ）は擬似ウェハの表面側に再配線層を形成した構造体を示す図、図１２（Ｂ）はダイシング後の電子部品装置を示す図である。図１３（Ａ）は擬似ウェハの表面側と裏面側の双方に再配線層を形成した構造体を示す図、図１３（Ｂ）はダイシング後の電子部品装置を示す図である。
擬似ウェハ５０の表面５０ａ側に再配線層６０を形成し、裏面５０ｂ側に再配線層６０を形成しない構造体には、図１２（Ａ）に示すように、図１０（Ｂ）のような構造部１ａが複数（ここでは一例として２つ）含まれる。図１２（Ａ）の例では、各構造部１ａの周囲の位置（図１２（Ａ）に鎖線で示す位置）でダイシングが行われ、図１２（Ｂ）に示すような、個々の電子部品装置１に個片化される。
擬似ウェハ５０の表面５０ａ側と裏面５０ｂ側の双方に再配線層６０を形成した構造体には、図１３（Ａ）に示すように、図１０（Ｃ）のような構造部１ｂが複数（ここでは一例として２つ）含まれる。図１３（Ａ）の例では、各構造部１ｂの周囲の位置（図１３（Ａ）に鎖線で示す位置）でダイシングが行われ、図１３（Ｂ）に示すような、個々の電子部品装置１に個片化される。
以上説明したように、この第１の実施の形態に係る電子部品装置１の製造方法では、粘着層２０上に、電子部品３０を配置する開口部７１を設けた導電膜７０ａを形成し、その導電膜７０ａ上に導電材料９０で柱状導体８０を接合する。柱状導体８０が接合される導電膜７０ａと粘着層２０との接着面積を増大させることで、モールド成型時の導電膜７０ａの剥離、それによる柱状導体８０の倒れを効果的に抑制することが可能になる。それにより、貫通ビアとして利用可能な柱状導体８０とそれに導電材料９０で接合される導電パターン７０を、擬似ウェハ５０内に安定的に設けることが可能になり、貫通ビアを有する電子部品装置１を安定的に製造することが可能になる。
尚、以上述べた柱状導体８０には、円柱状のもののほか、角柱状のものを用いることもできる。また、柱状導体８０には、ピン状のもののほか、板状のものを用いることもできる。
また、以上の説明では、各電子部品装置１に半導体チップ等の電子部品３０が１つ含まれるものを例にして述べたが、各電子部品装置には複数の電子部品３０が含まれていてもよい。また、各電子部品装置には、半導体チップ等の電子部品３０のほか、受動部品、例えばチップコンデンサ等のチップ部品が含まれていてもよい。
以下に、半導体チップ等の電子部品やチップコンデンサ等の受動部品といった各種部品を複数含む電子部品装置の製造方法の一例を、第２の実施の形態として述べる。
図１４及び図１５は第２の実施の形態に係る電子部品装置の製造方法の説明図である。以下、図１４及び図１５を参照して、第２の実施の形態に係る電子部品装置の製造方法の一例について説明する。
図１４（Ａ）は第２の実施の形態に係る部品及び柱状導体配設工程の要部断面模式図、図１４（Ｂ）は第２の実施の形態に係る樹脂組成物層形成工程の要部断面模式図、図１４（Ｃ）は第２の実施の形態に係る擬似ウェハ分離工程の要部断面模式図、図１４（Ｄ）は第２の実施の形態に係るレジストパターン形成工程の要部断面模式図、図１４（Ｅ）は第２の実施の形態に係る導電パターン形成工程の要部断面模式図である。図１５（Ａ）は第２の実施の形態に係るバックグラインド工程の要部断面模式図、図１５（Ｂ）は第２の実施の形態に係る第１再配線層形成工程の要部断面模式図、図１５（Ｃ）は第２の実施の形態に係る第２再配線層形成工程の要部断面模式図である。
まず、図１４（Ａ）に示すように、支持体１０上に設けられた粘着層２０の上に、開口部７１を有する導電膜７０ａを設ける。開口部７１は、半導体チップ等の電子部品３０が配置される領域、及びチップコンデンサ等の受動部品１４０が配置される領域を包含する領域に設けられる。このような開口部７１を有する導電膜７０ａは、所定の箔、板又は膜を粘着層２０上に形成した後、所定の領域に開口部７１をエッチング加工で形成することで、設けることができる。或いは、導電膜７０ａは、予め開口部７１を設けた箔等を粘着層２０上に貼付することで、設けることができる。
上記のようにして粘着層２０上に導電膜７０ａを設けた後、その導電膜７０ａの開口部７１に露出する粘着層２０上に、電子部品３０及び受動部品１４０を設ける。
導電膜７０ａ上には、柱状導体８０を、導電材料９０を用いて接合する。柱状導体８０は、例えば、開口部７１の粘着層２０上に設けられる電子部品３０及び受動部品１４０の周囲に、導電膜７０ａ上の所定の位置に立てて、設ける。柱状導体８０を設ける位置は、導電膜７０ａの開口部７１の位置を基準にして、設定することができる。尚、柱状導体８０は、例えば、上記の図７又は図８のような方法を用いて設けることができる。
次いで、図１４（Ｂ）に示すように、粘着層２０上の導電膜７０ａ、電子部品３０、受動部品１４０、並びに、導電膜７０ａ上の導電材料９０及び柱状導体８０を被覆する樹脂組成物層４０を形成し、粘着層２０上に擬似ウェハ５０を形成する。樹脂組成物層４０は、所定の樹脂組成物を用いたモールド成型によって形成される。
ここで、柱状導体８０が導電材料９０で接合される導電膜７０ａは、比較的大面積で粘着層２０に接着されているため、モールド成型時に柱状導体８０が樹脂組成物で押されても、導電膜７０ａの粘着層２０からの剥離、それによる柱状導体８０の倒れが抑えられる。これにより、擬似ウェハ５０内、或いは擬似ウェハ５０内の１つの電子部品装置に相当する構造部内に、倒れた柱状導体８０が含まれるような事態が効果的に抑えられる。
擬似ウェハ５０の形成後は、図１４（Ｃ）に示すように、擬似ウェハ５０を粘着層２０から剥離する。
そして、図１４（Ｄ）に示すように、擬似ウェハ５０の、粘着層２０から剥離された表面５０ａ上に、レジストパターン１３０を形成する。レジストパターン１３０は、導電膜７０ａ上で、擬似ウェハ５０内の柱状導体８０に対応する部分を含む領域に、形成される。また、レジストパターン１３０は、導電膜７０ａと共に露出する電子部品３０及び受動部品１４０の上にも形成される。
このようなレジストパターン１３０の形成後、それをマスクにして導電膜７０ａのエッチングを行い、図１４（Ｅ）に示すように、柱状導体８０に対応する部分を含む領域に、導電パターン７０を形成する。導電パターン７０の形成後、レジストパターン１３０は除去される。
導電パターン７０の形成後、図１５（Ａ）に示すように、擬似ウェハ５０の裏面５０ｂを研削し、柱状導体８０を露出させる。その際は、柱状導体８０の研削屑が電子部品３０及び受動部品１４０に付着するとそれらに悪影響を及ぼす可能性があることに鑑み、柱状導体８０の端面が、電子部品３０及び受動部品１４０よりも高く残るようにすることが好ましい。柱状導体８０の端面を擬似ウェハ５０の裏面５０ｂに露出させことで、導電パターン７０、導電材料９０及び柱状導体８０を、擬似ウェハ５０を貫通する貫通ビアとして用いることが可能になる。
尚、この図１５（Ａ）に示す、柱状導体８０を露出させる研削は、次の図１５（Ｂ）に示す再配線層６０の形成後に行うこともできる。
擬似ウェハ５０の表面５０ａ側には、図１５（Ｂ）に示すように、再配線層６０を形成する。再配線層６０は、電子部品３０の電極３１、受動部品１４０の電極１４１及び導電パターン７０に電気的に接続されたビア及び配線等の導電部６１、並びに、導電部６１の周りに設けられた絶縁部６２を含む。再配線層６０の導電部６１は、導電パターン７０、導電材料９０及び柱状導体８０によって、擬似ウェハ５０の裏面５０ｂに引き出される。擬似ウェハ５０の裏面５０ｂ側に露出する柱状導体８０の端面は、外部接続端子として利用することができる。
擬似ウェハ５０には、図１５（Ｃ）に示すように、擬似ウェハ５０の裏面５０ｂ側にも同様に、裏面５０ｂ側に露出する柱状導体８０に電気的に接続された導電部６１を有する再配線層６０を形成することができる。導電パターン７０、導電材料９０及び柱状導体８０は、擬似ウェハ５０の表面５０ａ側と裏面５０ｂ側に形成される再配線層６０の導電部６１同士を電気的に接続する貫通ビアとして機能する。
尚、擬似ウェハ５０上の再配線層６０は、例えば、上記の図１１に示すような方法を用いて形成することができる。また、その際は、表面５０ａ側及び裏面５０ｂ側の再配線層６０に含まれる各配線層を、表面５０ａ側、裏面５０ｂ側に交互に形成していくと、再配線層６０を形成する際の擬似ウェハ５０の反りを抑制することができる。
擬似ウェハ５０の表面５０ａ側、又は表面５０ａ側と裏面５０ｂ側の双方に再配線層６０を形成した後は、上記の図１２及び図１３の例に従い、擬似ウェハ５０及び再配線層６０を所定の位置で切断し、個々の電子部品装置に分割する。
このように、電子部品３０及び受動部品１４０を含む電子部品装置を製造する場合にも、粘着層２０上に、電子部品３０及び受動部品１４０を配置する開口部７１を設けた導電膜７０ａを形成し、その上に導電材料９０で柱状導体８０を接合する。これにより、モールド成型時の導電膜７０ａの剥離、それによる柱状導体８０の倒れを効果的に抑制することが可能になり、擬似ウェハ５０内に貫通ビアを安定的に設け、貫通ビアを有する電子部品装置を安定的に製造することが可能になる。
尚、ここでは、導電膜７０ａに１つの開口部を設け、そこに電子部品３０と受動部品１４０を共に配置する場合を例示したが、導電膜７０ａには、電子部品３０を配置する開口部と、受動部品１４０を配置する開口部とを、それぞれ設けるようにしてもよい。
また、擬似ウェハ５０内の個々の電子部品装置に相当する構造部内、擬似ウェハ５０とその上の再配線層６０を分割して得られる個々の電子部品装置内には、複数の電子部品３０が含まれていてもよく、複数の受動部品１４０が含まれていてもよい。このような場合も、上記同様の方法を用いることで、貫通ビアを設けた電子部品装置を安定的に製造することが可能である。
上記のようにして得られる電子部品装置は、他の電子部品装置や回路基板に実装することができる。また、上記のようにして得られる電子部品装置に、他の電子部品装置を積層し、実装することができる。
ここで、電子部品装置を積層したデバイス（電子装置）の構成例を図１６〜図１９に示す。
図１６は電子装置の第１構成例を示す図である。尚、図１６には、第１構成例の電子装置の要部断面を模式的に図示している。
図１６に示す電子装置２００Ａは、下側の電子部品装置２１０と、その上に積層、実装された上側の電子部品装置２２０を備えている。
下側の電子部品装置２１０は、上記第１及び第２の実施の形態で述べたような方法を用いて形成される。電子部品装置２１０は、樹脂組成物層４０内に複数の半導体チップ等の電子部品３０（ここでは一例として２つを図示）、及び複数のチップコンデンサ等の受動部品１４０（ここでは一例として３つを図示）を含み、樹脂組成物層４０を貫通する貫通ビア１５０を含む。貫通ビア１５０には、上記のような柱状導体８０が含まれる。このような樹脂組成物層４０の一面に電子部品３０、受動部品１４０及び貫通ビア１５０に電気的に接続された導電部を有する再配線層６０が形成されている。尚、図１６において、電子部品装置２１０の貫通ビア１５０及び再配線層６０は、便宜上、簡略化して図示している。
このような下側の電子部品装置２１０の再配線層６０に設けられる端子上に、半田ボール等のバンプ１５１が搭載される。再配線層６０と反対の側で樹脂組成物層４０から露出する貫通ビア１５０は、上側の電子部品装置２２０と電気的に接続される端子１５２となる。
上側の電子部品装置２２０は、基板（パッケージ基板）２２１と、その上に搭載されてワイヤ２２２で接続された半導体チップ２２３とを含む。パッケージ基板２２１上のワイヤ２２２及び半導体チップ２２３は、樹脂組成物層２２４で被覆されている。例えば、この上側の電子部品装置２２０は、その半導体チップ２２３として半導体メモリを用いたメモリパッケージである。
このような上側の電子部品装置２２０のパッケージ基板２２１に設けられる端子上に、半田ボール等のバンプ２２５が搭載される。上側の電子部品装置２２０のバンプ２２５は、下側の電子部品装置２１０の端子１５２（貫通ビア１５０）に接合され、これにより、下側の電子部品装置２１０と上側の電子部品装置２２０とが電気的に接続される。
図１７は電子装置の第２構成例を示す図である。尚、図１７には、第２構成例の電子装置の要部断面を模式的に図示している。
図１７に示す電子装置２００Ｂは、下側と上側に同種の電子部品装置２１０を備えている。下側と上側の電子部品装置２１０は、いずれも上記図１６に示したものと同様の構造を有している。下側と上側の電子部品装置２１０は、いずれも上記第１及び第２の実施の形態で述べたような方法を用いて形成される。
下側の電子部品装置２１０の再配線層６０に設けられる端子上、上側の電子部品装置２１０の再配線層６０に設けられる端子上には、それぞれ所定数のバンプ１５１が搭載される。上側の電子部品装置２１０のバンプ１５１は、下側の電子部品装置２１０の端子１５２（貫通ビア１５０）に接合され、これにより、下側の電子部品装置２１０と上側の電子部品装置２１０とが電気的に接続される。
図１８は電子装置の第３構成例を示す図である。尚、図１８には、第３構成例の電子装置の要部断面を模式的に図示している。
図１８に示す電子装置２００Ｃは、下側の電子部品装置２１０ａと、その上に積層、実装された上側の電子部品装置２２０を備えている。下側の電子部品装置２１０ａは、樹脂組成物層４０の、上側の電子部品装置２２０が積層される側に、端子１５２（貫通ビア１５０）に電気的に接続される導電部を有する再配線層６０が設けられている点で、上記図１６に示した電子部品装置２１０と相違する。下側の電子部品装置２１０ａは、上記第１及び第２の実施の形態で述べたような方法を用いて形成される。
上側の電子部品装置２２０のバンプ２２５は、下側の電子部品装置２１０ａの再配線層６０に設けられる端子に接合され、これにより、下側の電子部品装置２１０ａと上側の電子部品装置２２０とが電気的に接続される。
図１９は電子装置の第４構成例を示す図である。尚、図１９には、第４構成例の電子装置の要部断面を模式的に図示している。
図１９に示す電子装置２００Ｄは、下側の電子部品装置２１０ａと、その上に積層、実装された上側の電子部品装置２１０を備えている。下側の電子部品装置２１０ａは、上記図１８に示したものと同様の構造を有している。上側の電子部品装置２１０は、上記図１７に示したものと同様の構造を有している。下側の電子部品装置２１０ａ及び上側の電子部品装置２１０は、いずれも上記第１及び第２の実施の形態で述べたような方法を用いて形成される。
上側の電子部品装置２１０のバンプ１５１は、下側の電子部品装置２１０ａの再配線層６０に設けられる端子に接合され、これにより、下側の電子部品装置２１０ａと上側の電子部品装置２１０とが電気的に接続される。
尚、図１６〜図１９に示した電子装置２００Ａ，２００Ｂ，２００Ｃ，２００Ｄの、上側の電子部品装置２２０，２１０の更に上には、他の電子部品装置を積層、実装することが可能である。
また、図１６〜図１９に示した電子装置２００Ａ，２００Ｂ，２００Ｃ，２００Ｄはいずれも、下側の電子部品装置２１０，２１０ａのバンプ１５１を用いて、回路基板に実装することが可能である。
図２０は電子装置の別例を示す図である。
図２０には、第１構成例の電子装置２００Ａを、下側の電子部品装置２１０のバンプ１５１を用いて、回路基板２３０に実装した場合の電子装置の要部断面を模式的に図示している。ここでは電子装置２００Ａを回路基板２３０に実装した場合を例示したが、他の電子装置２００Ｂ，２００Ｃ，２００Ｄも同様に、回路基板２３０に実装することが可能である。
上記第１及び第２の実施の形態で述べた方法を用いることで、電子部品装置内に貫通ビアを安定的に設けることができ、貫通ビアを利用して複数の電子部品装置を積層し、実装密度の高い電子装置を実現することができる。
以下、電子部品装置及び電子装置の実施例について述べる。
〔実施例１〕
支持体として縦１７０ｍｍ×横１７０ｍｍ×厚さ０．３ｍｍのステンレス基板を用い、そのステンレス基板上に熱発泡型の粘着層を貼付し、その粘着層上に、厚さ３μｍの銅箔を貼付した。その銅箔上にドライフィルムレジストを形成し、ドライフィルムレジストに縦６ｍｍ×横６ｍｍの開口パターンを１２ｍｍピッチで１０行×１０列形成し、これをマスクにして銅箔をエッチングし、銅箔に縦６ｍｍ×横６ｍｍの開口部を形成した。
このようにして形成した銅箔の開口部から露出する粘着層上にそれぞれ、フリップチップボンダーを用いて、縦５ｍｍ×横５ｍｍ×厚さ０．４ｍｍのベアチップ（半導体チップ）をその電極面が粘着層の表面に接するように配置した。また、直径０．２ｍｍ、長さ０．５ｍｍの銅ピンを準備し、その片側の先端部に、銅と錫とビスマスを含む半田（低融点金属）を設け、これを、ステンレス板に貫通孔を形成した金型を用いて、ベアチップ周囲の銅箔上の所定位置に接合した。
その後、モールド成型用の金型を用いて樹脂組成物層を形成し、その樹脂組成物層を硬化して、粘着層上に、厚さ０．６ｍｍ、直径１５０ｍｍの擬似ウェハを形成した。このモールド成型時には、粘着層とその上の銅箔との接着面積が比較的大きく、このような銅箔に接合された銅ピンは、樹脂組成物層に押されても倒れることがなかった。
モールド成型後、１８０℃で加熱し、熱発泡型の粘着層の粘着力を低下させ、粘着層から擬似ウェハを剥離した。その後、２００℃、１時間で加熱処理を行い、擬似ウェハを完全硬化した。この擬似ウェハの銅箔の、銅ピンを立てた部分に対応する領域に、その銅箔の開口部の角で位置合わせを行って直径０．３ｍｍのレジストパターンを形成し、これをマスクにして銅箔をエッチングし、銅ピンを立てた部分に対応する領域に電極パッドを形成した。このエッチングの際には、銅箔の開口部に設けられているベアチップの電極面にもレジストパターンを形成しておき、電極面をエッチングから保護するようにした。
次いで、擬似ウェハの、ベアチップの電極面が露出する表面側に、感光性エポキシワニスをスピンコート法で塗布し、プリベーク、露光、現像、キュアを行い、更に酸素プラズマ処理を行った。これにより、膜厚８μｍで、ベアチップの電極に通じる直径３０μｍの開口部を設けた絶縁層を形成した。次いで、スパッタ法でチタンと銅をそれぞれ０．１μｍ、０．３μｍの厚さで形成し、シード層を形成した。その後、ビア及び配線を形成する領域を開口したレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行い、ビア及び配線を形成した。電気めっき後、レジストパターンを剥離し、そのレジストパターンで覆われていた部分のシード層を、ウェットエッチングとドライエッチングで除去した。その後、配線を部分的に露出させてソルダーレジストを形成し、露出する配線表面にニッケルと金の表面処理を行った。
その後、このようにして配線層を設けた擬似ウェハの裏面側から樹脂組成物層を厚さ０．１１ｍｍ研削し、銅ピンの端面を露出させた。そして、このようにして擬似ウェハに配線層を設け、銅ピンを露出させた基板を、所定の位置で切断し、個片化された電子部品装置（パッケージ）を得た。
〔実施例２〕
支持体として縦１７０ｍｍ×横１７０ｍｍ×厚さ０．３ｍｍのガラス基板を用い、そのガラス基板上に紫外線発泡型の粘着層を貼付した。その粘着層上に、厚さ７μｍの銅箔であって、予めドライフィルムレジストを用いたエッチングによって縦６ｍｍ×横６ｍｍの開口部を１２ｍｍピッチで１０行×１０列形成した銅箔を貼付した。
この銅箔の開口部から露出する粘着層上にそれぞれ、マウンターを用いて、縦４ｍｍ×横４ｍｍ×厚さ０．５ｍｍのベアチップ（半導体チップ）と、０６０３型（縦０．６ｍｍ×横０．３ｍｍ×厚さ０．３ｍｍ）のチップコンデンサをそれらの電極面が粘着層の表面に接するように配置した。また、直径０．１５ｍｍ、長さ０．６ｍｍの銅ピンを準備し、その片側の先端部に、銅と錫と銀とビスマスを含む低融点金属を設け、これを、ステンレス板に貫通孔を形成した金型を用いて、ベアチップ及びチップコンデンサ周囲の銅箔上の所定位置に接合した。
その後、モールド成型用の金型を用いて樹脂組成物層を形成し、その樹脂組成物層を硬化して、粘着層上に、厚さ０．７ｍｍ、直径１５０ｍｍの擬似ウェハを形成した。このモールド成型時には、粘着層とその上の銅箔との接着面積が比較的大きく、このような銅箔に接合された銅ピンは、樹脂組成物層に押されても倒れることがなかった。
モールド成型後、ガラス基板側から紫外線を照射し、紫外線発泡型の粘着層の粘着力を低下させ、粘着層から擬似ウェハを剥離した。その後、２００℃、１時間で加熱処理を行い、擬似ウェハを完全硬化した。この擬似ウェハの銅箔の、銅ピンを立てた部分に対応する領域に、その銅箔の開口部の角で位置合わせを行って直径０．３ｍｍのレジストパターンを形成し、これをマスクにして銅箔をエッチングし、銅ピンを立てた部分に対応する領域に電極パッドを形成した。このエッチングの際には、銅箔の開口部に設けられているベアチップ及びチップコンデンサの電極面にもレジストパターンを形成しておき、電極面をエッチングから保護するようにした。
次いで、擬似ウェハの、ベアチップ及びチップコンデンサの電極面が露出する表面側と反対の裏面側から樹脂組成物層を厚さ０．１１ｍｍ研削し、銅ピンの端面を露出させた。その後、擬似ウェハの表面側に、感光性エポキシワニスをスピンコート法で塗布し、プリベーク、露光、現像、キュアを行い、更に酸素プラズマ処理を行った。これにより、膜厚８μｍで、ベアチップ及びチップコンデンサの電極に通じる直径５０μｍの開口部を設けた絶縁層を形成した。次いで、スパッタ法でチタンと銅をそれぞれ０．１μｍ、０．３μｍの厚さで形成し、シード層を形成した。その後、ビア及び配線を形成する領域を開口したレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行い、ビア及び配線を形成した。電気めっき後、レジストパターンを剥離し、そのレジストパターンで覆われていた部分のシード層を、ウェットエッチングとドライエッチングで除去した。擬似ウェハの裏面側にも同様にして、銅ピンに接続されるビア及び配線を形成した。その後、表裏面の配線をそれぞれ部分的に露出させてソルダーレジストを形成し、露出する配線表面にニッケルと金の表面処理を行った。
擬似ウェハにこのようにして配線層を設けた基板を、所定の位置で切断し、個片化された電子部品装置（パッケージ）を得た。更に、このパッケージ上に、ＦＢＧＡ（Fine pitch Ball Grid Array）のパッケージを、半田バンプを用いて積層接合し、積層パッケージ型の電子装置を得た。
〔実施例３〕
支持体として縦１７０ｍｍ×横１７０ｍｍ×厚さ０．３ｍｍのガラス基板を用い、そのガラス基板上に紫外線発泡型の粘着層を貼付し、その粘着層上に、真空蒸着によって厚さ０．２μｍのニッケル膜を形成した。そのニッケル膜上にドライフィルムレジストを形成し、ドライフィルムレジストに縦７ｍｍ×横７ｍｍの開口パターンを１２ｍｍピッチで１０行×１０列形成し、これをマスクにしてニッケル膜をエッチングし、銅箔に縦７ｍｍ×横７ｍｍの開口部を形成した。
このニッケル膜の開口部から露出する粘着層上にそれぞれ、マウンターを用いて、縦５ｍｍ×横５ｍｍ×厚さ０．５ｍｍのベアチップ（半導体チップ）と、１００５型（縦１．０ｍｍ×横０．５ｍｍ×厚さ０．５ｍｍ）のチップコンデンサをそれらの電極面が粘着層の表面に接するように配置した。また、直径０．２ｍｍ、長さ０．６ｍｍの銅ピンを準備し、その片側の先端部に銀ペーストを設け、これを、ステンレス板に貫通孔を形成した金型を用いて、ベアチップ及びチップコンデンサ周囲のニッケル膜上の所定位置に接合した。
その後、モールド成型用の金型を用いて樹脂組成物層を形成し、その樹脂組成物層を硬化して、粘着層上に、厚さ０．６ｍｍ、直径１５０ｍｍの擬似ウェハを形成した。このモールド成型時には、粘着層とその上のニッケル膜との接着面積が比較的大きく、このようなニッケル膜に接合された銅ピンは、樹脂組成物層に押されても倒れることがなかった。
モールド成型後、ガラス基板側から紫外線を照射し、紫外線発泡型の粘着層の粘着力を低下させ、粘着層から擬似ウェハを剥離した。その後、２００℃、１時間で加熱処理を行い、擬似ウェハを完全硬化した。この擬似ウェハのニッケル膜の、銅ピンを立てた部分に対応する領域に、そのニッケル膜の開口部の角で位置合わせを行って直径０．３ｍｍのレジストパターンを形成し、これをマスクにしてニッケル膜をエッチングし、銅ピンを立てた部分に対応する領域に電極パッドを形成した。このエッチングの際には、ニッケル膜の開口部に設けられているベアチップ及びチップコンデンサの電極面にもレジストパターンを形成しておき、電極面をエッチングから保護するようにした。
次いで、擬似ウェハの、ベアチップ及びチップコンデンサの電極面が露出する表面側と反対の裏面側から樹脂組成物層を厚さ０．１５ｍｍ研削し、銅ピンの端面を露出させた。その後、擬似ウェハの表面側に、感光性エポキシワニスをスピンコート法で塗布し、プリベーク、露光、現像、キュアを行い、更に酸素プラズマ処理を行った。これにより、膜厚８μｍで、ベアチップ及びチップコンデンサの電極に通じる直径５０μｍの開口部を設けた絶縁層を形成した。次いで、スパッタ法でチタンと銅をそれぞれ０．１μｍ、０．３μｍの厚さで形成し、シード層を形成した。その後、ビア及び配線を形成する領域を開口したレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行い、ビア及び配線を形成した。電気めっき後、レジストパターンを剥離し、そのレジストパターンで覆われていた部分のシード層を、ウェットエッチングとドライエッチングで除去した。擬似ウェハの裏面側にも同様にして、銅ピンに接続されるビア及び配線を形成した。その後、表裏面の配線をそれぞれ部分的に露出させてソルダーレジストを形成し、露出する配線表面にニッケルと金の表面処理を行った。
擬似ウェハにこのようにして配線層を設けた基板を、所定の位置で切断し、個片化された電子部品装置（パッケージ）を得た。更に、このようにして得られたパッケージ同士を、半田バンプを用いて積層接合し、積層パッケージ型の電子装置を得た。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 支持体上に粘着層を設ける工程と、
前記粘着層上に、開口部を有する導電膜を設ける工程と、
前記開口部の前記粘着層上に電子部品を設ける工程と、
前記導電膜上に柱状導体を立てる工程と、
前記粘着層上に、前記導電膜、前記電子部品及び前記柱状導体を樹脂組成物で被覆した基板を形成する工程と、
前記基板を前記粘着層から分離する工程と、
前記粘着層から分離された前記基板の前記導電膜を部分的に除去し、前記柱状導体に対応する部分を含む導電パターンを形成する工程と、
前記基板の前記導電パターンが形成された第１面上に、前記電子部品及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層を形成する工程と
を含むことを特徴とする電子部品装置の製造方法。
（付記２） 前記柱状導体を立てる工程は、前記導電膜上に導電材料を用いて前記柱状導体を固定する工程を含むことを特徴とする付記１に記載の電子部品装置の製造方法。
（付記３） 前記導電膜上に前記導電材料を用いて前記柱状導体を固定する工程は、
流動性の前記導電材料を介して前記柱状導体を前記導電膜上に配置する工程と、
前記導電材料を凝固させて前記柱状導体を前記導電膜上に固定する工程と
を含むことを特徴とする付記２に記載の電子部品装置の製造方法。
（付記４） 前記導電材料は、溶融する材料であって、溶融し凝固することによって溶融前よりも融点が高温側に変化する材料であることを特徴とする付記２又は３に記載の電子部品装置の製造方法。
（付記５） 前記第１配線層を形成する工程前、又は、前記第１配線層を形成する工程後に、前記基板の前記第１面と反対側の第２面を研削する工程を更に含むことを特徴とする付記１乃至４のいずれかに記載の電子部品装置の製造方法。
（付記６） 前記第１配線層を形成する工程後に、前記電子部品、前記柱状導体、前記導電パターン及び前記第１導電部を含む領域の周囲で、前記樹脂組成物の層及び前記第１配線層を切断する工程を更に含むことを特徴とする付記１乃至５のいずれかに記載の電子部品装置の製造方法。
（付記７） 前記第１配線層を形成する工程後に、前記基板の前記第１面と反対側の第２面上に、前記柱状導体に電気的に接続された第２導電部を有する第２配線層を形成する工程を更に含むことを特徴とする付記１乃至５のいずれかに記載の電子部品装置の製造方法。
（付記８） 前記第２配線層を形成する工程後に、前記電子部品、前記柱状導体、前記導電パターン、前記第１導電部及び前記第２導電部を含む領域の周囲で、前記樹脂組成物の層、前記第１配線層及び前記第２配線層を切断する工程を更に含むことを特徴とする付記７に記載の電子部品装置の製造方法。
（付記９） 樹脂組成物層と、
前記樹脂組成物層内に設けられ、前記樹脂組成物層の第１面に電極が露出する電子部品と、
前記樹脂組成物層内に設けられた柱状導体と、
前記柱状導体上に設けられ、前記第１面から上面及び側面が露出する導電パターンと、
前記第１面上に設けられ、前記電極及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層と
を含むことを特徴とする電子部品装置。
（付記１０） 前記樹脂組成物層の前記第１面と反対側の第２面上に設けられ、前記柱状導体に電気的に接続された第２導電部を有する第２配線層を更に含むことを特徴とする付記９に記載の電子部品装置。
（付記１１） 第１電子部品装置と、
前記第１電子部品装置に実装された第２電子部品装置と
を有し、
前記第１電子部品装置は、
樹脂組成物層と、
前記樹脂組成物層内に設けられ、前記樹脂組成物層の第１面に電極が露出する電子部品と、
前記樹脂組成物層内に設けられた柱状導体と、
前記柱状導体上に設けられ、前記第１面から上面及び側面が露出する導電パターンと、
前記第１面上に設けられ、前記電極及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層と
を含み、
前記第２電子部品装置は、前記樹脂組成物層の前記第１面と反対の第２面側に実装され、前記柱状導体を用いて前記第１電子部品装置と電気的に接続されていることを特徴とする電子装置。
（付記１２） 前記柱状導体の端面が前記第２面に露出し、
前記第２電子部品装置は、前記第２面に露出する前記端面に電気的に接続されていることを特徴とする付記１１に記載の電子装置。
（付記１３） 前記第１電子部品装置は、前記第２面上に設けられ、前記柱状導体に電気的に接続された第２導電部を有する第２配線層を更に含み、
前記第２電子部品装置は、前記第２配線層に電気的に接続されていることを特徴とする付記１１に記載の電子装置。
（付記１４） 前記第１電子部品装置の前記第１配線層側に配置され、前記第１配線層に電気的に接続された回路基板を更に含むことを特徴とする付記１１乃至１３のいずれかに記載の電子装置。
１，１Ａ，２１０，２１０ａ，２２０ 電子部品装置
１ａ，１ｂ 構造部
１０ 支持体
２０ 粘着層
３０ 電子部品
３０ａ 電極面
３０ｂ 背面
３１，１４１ 電極
４０，２２４ 樹脂組成物層
５０，５０Ａ 擬似ウェハ
５０ａ 表面
５０ｂ 裏面
６０，６０Ａ 再配線層
６１ 導電部
６１ａ，６１ｃ ビア
６１ｂ，６１ｄ 配線
６１ｅ ニッケル
６１ｆ 金
６２ 絶縁部
６２ａ，６２ｄ 感光性樹脂
６２ｂ，６２ｃ，６２ｅ，７１ 開口部
６２ｆ 保護膜
６３，１５２ 端子
７０，７０Ａ 導電パターン
７０ａ 導電膜
８０ 柱状導体
８１ 軸部
８２ 頭部
９０ 導電材料
１１０，１２０ 金型
１１０ａ，１２０ａ 金属板
１１０ｂ，１２０ｂ 貫通孔
１３０ レジストパターン
１４０ 受動部品
１５０ 貫通ビア
１５１，２２５ バンプ
２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ 電子装置
２２１ パッケージ基板
２２２ ワイヤ
２２３ 半導体チップ
２３０ 回路基板

Claims (8)

  1. 支持体上に粘着層を設ける工程と、
    前記粘着層上に、開口部を有する導電膜を設ける工程と、
    前記開口部の前記粘着層上に電子部品を設ける工程と、
    前記導電膜上に柱状導体を立てる工程と、
    前記粘着層上に、前記導電膜、前記電子部品及び前記柱状導体を樹脂組成物で被覆した基板を形成する工程と、
    前記基板を前記粘着層から分離する工程と、
    前記粘着層から分離された前記基板の前記導電膜を部分的に除去し、前記柱状導体に対応する部分を含む導電パターンを形成する工程と、
    前記基板の前記導電パターンが形成された第１面上に、前記電子部品及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層を形成する工程と
    を含むことを特徴とする電子部品装置の製造方法。
  2. 前記柱状導体を立てる工程は、前記導電膜上に導電材料を用いて前記柱状導体を固定する工程を含むことを特徴とする請求項１に記載の電子部品装置の製造方法。
  3. 前記第１配線層を形成する工程前、又は、前記第１配線層を形成する工程後に、前記基板の前記第１面と反対側の第２面を研削する工程を更に含むことを特徴とする請求項１又は２に記載の電子部品装置の製造方法。
  4. 前記第１配線層を形成する工程後に、前記電子部品、前記柱状導体、前記導電パターン及び前記第１導電部を含む領域の周囲で、前記樹脂組成物の層及び前記第１配線層を切断する工程を更に含むことを特徴とする請求項１乃至３のいずれかに記載の電子部品装置の製造方法。
  5. 前記第１配線層を形成する工程後に、前記基板の前記第１面と反対側の第２面上に、前記柱状導体に電気的に接続された第２導電部を有する第２配線層を形成する工程を更に含むことを特徴とする請求項１乃至３のいずれかに記載の電子部品装置の製造方法。
  6. 前記第２配線層を形成する工程後に、前記電子部品、前記柱状導体、前記導電パターン、前記第１導電部及び前記第２導電部を含む領域の周囲で、前記樹脂組成物の層、前記第１配線層及び前記第２配線層を切断する工程を更に含むことを特徴とする請求項５に記載の電子部品装置の製造方法。
  7. 樹脂組成物層と、
    前記樹脂組成物層内に設けられ、前記樹脂組成物層の第１面に電極が露出する電子部品と、
    前記樹脂組成物層内に設けられた柱状導体と、
    前記柱状導体上に設けられ、前記第１面から上面及び側面が露出する導電パターンと、
    前記第１面上に設けられ、前記電極及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層と
    を含むことを特徴とする電子部品装置。
  8. 第１電子部品装置と、
    前記第１電子部品装置に実装された第２電子部品装置と
    を有し、
    前記第１電子部品装置は、
    樹脂組成物層と、
    前記樹脂組成物層内に設けられ、前記樹脂組成物層の第１面に電極が露出する電子部品と、
    前記樹脂組成物層内に設けられた柱状導体と、
    前記柱状導体上に設けられ、前記第１面から上面及び側面が露出する導電パターンと、
    前記第１面上に設けられ、前記電極及び前記導電パターンに電気的に接続された第１導電部を有する第１配線層と
    を含み、
    前記第２電子部品装置は、前記樹脂組成物層の前記第１面と反対の第２面側に実装され、前記柱状導体を用いて前記第１電子部品装置と電気的に接続されていることを特徴とする電子装置。
JP2012264412A 2012-12-03 2012-12-03 電子部品装置の製造方法、電子部品装置及び電子装置 Expired - Fee Related JP5942823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012264412A JP5942823B2 (ja) 2012-12-03 2012-12-03 電子部品装置の製造方法、電子部品装置及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012264412A JP5942823B2 (ja) 2012-12-03 2012-12-03 電子部品装置の製造方法、電子部品装置及び電子装置

Publications (2)

Publication Number Publication Date
JP2014110337A JP2014110337A (ja) 2014-06-12
JP5942823B2 true JP5942823B2 (ja) 2016-06-29

Family

ID=51030803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012264412A Expired - Fee Related JP5942823B2 (ja) 2012-12-03 2012-12-03 電子部品装置の製造方法、電子部品装置及び電子装置

Country Status (1)

Country Link
JP (1) JP5942823B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626367B2 (en) 2020-01-03 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139752A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
TW201724291A (zh) * 2015-09-01 2017-07-01 Lintec Corp 黏著薄片及半導體裝置之製造方法
JP6632324B2 (ja) * 2015-10-28 2020-01-22 リンテック株式会社 粘着シート及び半導体装置製造方法
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
WO2018150724A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
CN110800101B (zh) * 2017-06-30 2023-09-15 株式会社村田制作所 电子部件模块
JP2019149507A (ja) 2018-02-28 2019-09-05 東芝メモリ株式会社 半導体装置及びその製造方法
WO2020129808A1 (ja) * 2018-12-21 2020-06-25 株式会社村田製作所 電子部品モジュールの製造方法及び電子部品モジュール
US11296030B2 (en) * 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JPWO2020250660A1 (ja) * 2019-06-14 2020-12-17

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4627957B2 (ja) * 2002-05-29 2011-02-09 日立化成工業株式会社 半導体装置の製造方法及び積層型半導体装置
JP4268560B2 (ja) * 2004-04-27 2009-05-27 大日本印刷株式会社 電子部品内蔵モジュールおよびその製造方法
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5696462B2 (ja) * 2010-12-13 2015-04-08 住友ベークライト株式会社 半導体パッケージの製造方法
US8535980B2 (en) * 2010-12-23 2013-09-17 Stmicroelectronics Pte Ltd. Method for producing vias in fan-out wafers using dry film and conductive paste, and a corresponding semiconductor package
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626367B2 (en) 2020-01-03 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP2014110337A (ja) 2014-06-12

Similar Documents

Publication Publication Date Title
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
CN109786266B (zh) 半导体封装件及其形成方法
TWI536519B (zh) 半導體封裝結構以及其製造方法
US9646856B2 (en) Method of manufacturing a semiconductor device including removing a relief layer from back surface of semiconductor chip
TWI597788B (zh) 半導體裝置及其製造方法
US9368474B2 (en) Manufacturing method for semiconductor device
CN110660753B (zh) 半导体封装件和方法
JP4752825B2 (ja) 半導体装置の製造方法
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
TW200303609A (en) Semiconductor device and manufacturing method thereof
US11562964B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP2003249601A (ja) 半導体装置用基板及びその製造方法及び半導体パッケージ
JP2011096903A (ja) 半導体素子実装配線基板の製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN109786274B (zh) 半导体器件及其制造方法
US7964493B2 (en) Method of manufacturing semiconductor device
KR101711294B1 (ko) 반도체 구조물 및 이의 제조 방법
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
CN111106020B (zh) 集成电路封装件和方法
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
TWI730629B (zh) 封裝結構及其形成方法
JP2011029370A (ja) 積層型半導体装置及びその製造方法
TWI843675B (zh) 電子封裝件及其電子結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160509

R150 Certificate of patent or registration of utility model

Ref document number: 5942823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees