JP5393649B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5393649B2 JP5393649B2 JP2010290883A JP2010290883A JP5393649B2 JP 5393649 B2 JP5393649 B2 JP 5393649B2 JP 2010290883 A JP2010290883 A JP 2010290883A JP 2010290883 A JP2010290883 A JP 2010290883A JP 5393649 B2 JP5393649 B2 JP 5393649B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal layer
- lower insulating
- semiconductor device
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 159
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000010410 layer Substances 0.000 claims description 136
- 239000010953 base metal Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 25
- 239000012790 adhesive layer Substances 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000007788 roughening Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 description 16
- 229920000647 polyepoxide Polymers 0.000 description 16
- 238000007747 plating Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は半導体装置の製造方法に関する。
従来の半導体装置には、シリコン基板下に複数の外部接続用の柱状電極が設けられたものがある。しかしながら、従来のこのような半導体装置は、半導体構成体の平面の面積領域内に外部接続用電極を設ける（Ｆａｎ−ｉｎ）構成であるため、外部接続用電極の配置数が多くなり配置ピッチが所定の寸法、例えば、０．５μｍ程度より小さくなる場合には適用ができないものであった。
そこで、従来の他の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設け、このベース板のほぼ全領域を半導体構成体の外部接続用電極の配置領域とする（Ｆａｎ−ｏｕｔ）ことにより、外部接続用電極の配置数が多い場合にも、小型の半導体装置としたものがある。
しかしながら、上記従来の半導体装置では、ベース板を用いているため、装置全体が厚くなってしまうという問題があった。
そこで、この発明は、外部接続用電極の配置領域が半導体構成体の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化を図ることができる半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置の製造方法は、ベース板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上において、半導体構成体搭載領域の周囲に、上層配線を形成する工程と、前記下層絶縁膜上の前記半導体構成体搭載領域に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、前記下層絶縁膜上に、前記半導体構成体の周囲を覆う封止膜を形成する工程と、前記ベース板を除去する工程と、下層配線を前記半導体構成体の外部接続用電極に接続させて形成するとともに前記上層配線に接続させて形成する工程と、前記半導体構成体間における前記下層絶縁膜および前記封止膜を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層配線を形成する前に、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、金属からなる前記ベース板上に保護金属層および第１の下地金属層が形成され、前記下層絶縁膜は前記第１の下地金属層上に形成し、前記ベース板を除去する工程は前記保護金属層を除去する工程を含むことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記下層絶縁膜を形成する前に、前記第１の下地金属層の上面に表面粗化処理を施し、前記下層絶縁膜を樹脂を含む材料によって形成することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記ベース板および前記保護金属層を除去した後に、前記半導体構成体の外部接続用電極に対応する部分における前記第１の下地金属層、前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記下層配線を形成する工程は、前記第１の下地金属層上に第２の下地金属層を形成し、前記第２の下地金属層上に電解メッキにより上部金属層を形成する工程を含み、前記下層配線は前記第１、第２の下地金属層および前記上部金属層の３層構造であることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記ベース板、前記第１、第２の下地金属層および前記上部金属層は銅からなり、前記保護金属層はニッケルからなることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記封止膜の形成はモールド法により行なうことを特徴とするものである。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記下層配線を形成する前に、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、金属からなる前記ベース板上に保護金属層および第１の下地金属層が形成され、前記下層絶縁膜は前記第１の下地金属層上に形成し、前記ベース板を除去する工程は前記保護金属層を除去する工程を含むことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記下層絶縁膜を形成する前に、前記第１の下地金属層の上面に表面粗化処理を施し、前記下層絶縁膜を樹脂を含む材料によって形成することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記ベース板および前記保護金属層を除去した後に、前記半導体構成体の外部接続用電極に対応する部分における前記第１の下地金属層、前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記下層配線を形成する工程は、前記第１の下地金属層上に第２の下地金属層を形成し、前記第２の下地金属層上に電解メッキにより上部金属層を形成する工程を含み、前記下層配線は前記第１、第２の下地金属層および前記上部金属層の３層構造であることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記ベース板、前記第１、第２の下地金属層および前記上部金属層は銅からなり、前記保護金属層はニッケルからなることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記封止膜の形成はモールド法により行なうことを特徴とするものである。
この発明によれば、半導体構成体下およびその周囲に設けられた下層絶縁膜下に下層配線を半導体構成体の外部接続用電極に接続させて設けているので、ファンアウト端子構造とすることができ、しかもベース板を備えていないので、薄型化することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面中央部には半導体構成体２がエポキシ系樹脂等からなる接着層３を介して搭載されている。この場合、下層絶縁膜１の平面サイズは半導体構成体２の平面サイズよりも大きくなっている。
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面中央部には半導体構成体２がエポキシ系樹脂等からなる接着層３を介して搭載されている。この場合、下層絶縁膜１の平面サイズは半導体構成体２の平面サイズよりも大きくなっている。
半導体構成体２は平面方形状のシリコン基板（半導体基板）４を備えている。シリコン基板４の下面４ａには所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の下面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の下面には配線１０が設けられている。配線１０は、保護膜８の下面に設けられた銅からなる下地金属層１１と、下地金属層１１の下面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。
配線１０の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の下面にはエポキシ系樹脂等からなる封止用樹脂膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。そして、半導体構成体２は、その柱状電極１３および封止用樹脂膜１４の下面がエポキシ系樹脂等からなる接着層３を介して下層絶縁膜１の上面中央部に接着されていることにより、下層絶縁膜１の上面中央部に搭載されている。
半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３には開口部２１が設けられている。下層絶縁膜１の下面には下層配線２２が設けられている。下層配線２２は、下層絶縁膜１の下面に設けられた銅からなる下地金属層２３と、下地金属層２３の下面に設けられた銅からなる上部金属層２４との２層構造となっている。下層配線２２の一端部は、下層絶縁膜１および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
下層配線２２を含む下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５には開口部２６が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が下層配線２２の接続パッド部に接続されて設けられている。半導体構成体２を含む下層絶縁膜１の上面にはエポキシ系樹脂等からなる封止膜２８が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔からなるベース板３１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合、この用意したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。そして、図２において、符号３２で示す領域は個片化するための切断ラインに対応する領域である。
また、半導体構成体２を用意する。この半導体構成体２は、ウエハ状態のシリコン基板４下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６、ポリイミド系樹脂等からなる保護膜８、配線１０（銅からなる下地金属層１１および銅からなる上部金属層１２）、銅からなる柱状電極１３およびエポキシ系樹脂等からなる封止用樹脂膜１４を形成した後、ダイシングにより個片化することにより得られる。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止用樹脂膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)といわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。
次に、図３に示すように、トランスファモールド法等のモールド法により、半導体構成体２を含む下層絶縁膜１の上面にエポキシ系樹脂等からなる封止膜２８を形成する。なお、封止膜２８の形成は、スクリーン印刷法やスピンコート法等であってもよい。次に、ベース板３１をエッチングにより除去すると、図４に示すように、下層絶縁膜１の下面が露出される。この状態では、ベース板３１を除去しても、封止膜２８および下層絶縁膜１の存在により、強度を十分に確保することができる。
次に、図５に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。次に、図６に示すように、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面を含む下層絶縁膜１の下面全体に、銅の無電解メッキにより、下地金属層２３を形成する。
次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３の下面全体に上部金属層２４を形成する。次に、フォトリソグラフィ法により、上部金属層２４および下地金属層２３をパターニングすると、図７に示すように、下層絶縁膜１の下面に、下地金属層２３および上部金属層２４からなる２層構造の下層配線２２が形成される。
次に、図８に示すように、下層配線２２を含む下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。次に、下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５に、レーザビームの照射によるレーザ加工により、開口部２６を形成する。
次に、下層オーバーコート膜２５の開口部２６内およびその下方に半田ボール２７を下層配線２２の接続パッド部に接続させて形成する。次に、図９に示すように、互いに隣接する半導体構成体２間において、封止膜２８、下層絶縁膜１および下層オーバーコート膜２５を切断ライン３２に沿って切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体２下およびその周囲に設けられた下層絶縁膜１下に下層配線２２を半導体構成体２の柱状電極１３に接続させて設けているので、半田ボール（外部接続用電極）２７の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）とすることができ、しかもベース板３１を備えていないので、薄型化することができる。なお、ベース板３１はアルミニウム等の他の金属によって形成してもよい。
ところで、図６に示す工程において、下地金属層２３を形成した後に、図１０に示すようにしてもよい。すなわち、下地金属層２３の下面にメッキレジスト膜３３をパターン形成する。この場合、上部金属層２４形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。
次に、下地金属層２３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の下地金属層２３の下面に上部金属層２４を形成する。次に、メッキレジスト膜３３を剥離し、次いで、上部金属層２４をマスクとして下地金属層２３の不要な部分をエッチングして除去すると、図７に示すように、上部金属層２４上にのみ下地金属層２３が残存される。
（第２実施形態）
図１１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２２を、銅からなる第１の下地金属層２３ａ、銅からなる第２の下地金属層２３ｂおよび銅からなる上部金属層２４の３層構造とした点である。この場合、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１、絶縁層３および第１の下地金属層２３ａには開口部２１が設けられている。
図１１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２２を、銅からなる第１の下地金属層２３ａ、銅からなる第２の下地金属層２３ｂおよび銅からなる上部金属層２４の３層構造とした点である。この場合、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１、絶縁層３および第１の下地金属層２３ａには開口部２１が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図１２に示すように、銅箔からなるベース板３１の上面に無電解ニッケルメッキからなる保護金属層３５、無電解銅メッキからなる第１の下地金属層２３ａおよびエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。
この場合も、この用意したもののサイズは、図１１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、図１２において、符号３２で示す領域は個片化するための切断ラインに対応する領域である。ここで、第１の下地金属層２３ａの上面は、その上面に形成される樹脂を含む材料からなる下層絶縁膜１との密着性を良くするため、表面粗化処理を施すことにより粗化面となっている。この点が上記第１実施形態の場合と大きく異なる点である。ここで、表面疎化処理の一例として、第１の下地金属層２３ａの上面を、適宜なエッチング液に浸漬する方法が挙げられるが、この方法に限定されるものではない。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止用樹脂膜１４の下面をエポキシ系樹脂等からなる接着層３を介して接着することにより、半導体構成体２を搭載する。この場合も、ＮＣＰ(Non-Conductive Paste)といわれる接着材、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを、下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱圧着により半導体構成体２を下層絶縁膜１に固着する。
次に、図１３に示すように、スクリーン印刷法、スピンコート法、トランスファモールド法等により、半導体構成体２を含む下層絶縁膜１の上面にエポキシ系樹脂等からなる封止膜２８を形成する。次に、ベース板３１および保護金属層３５をエッチングにより連続して除去すると、図１４に示すように、第１の下地金属層２３ａの下面が露出される。
この場合、ニッケルからなる保護金属層３５は、銅からなるベース板３１をエッチングにより除去するとき、同じく銅からなる第１の下地金属層２３ａがエッチングされないように保護するためのものである。そして、この状態では、ベース板３１および保護金属層３５を除去しても、封止膜２８、下層絶縁膜１および第１の下地金属層２３ａの存在により、強度を十分に確保することができる。
次に、図１５に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。次に、図１６に示すように、第１の下地金属層２３ａ、下層絶縁膜１および接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面を含む第１の下地金属層２３ａの下面全体に、銅の無電解メッキにより、第２の下地金属層２３ｂを形成する。
次に、第１、第２の下地金属層２３ａ、２３ｂをメッキ電流路とした銅の電解メッキを行なうことにより、第２の下地金属層２３ｂの下面全体に上部金属層２４を形成する。次に、フォトリソグラフィ法により、上部金属層２４および第１、第２の下地金属層２３、２３ｂをパターニングすると、図１７に示すように、下層絶縁膜１の下面に、第１、第２の下地金属層２３ａ、２３ｂおよび上部金属層２４からなる３層構造の下層配線２２が形成される。以下、上記第１実施形態の場合と同様の工程を経ると、図１１に示す半導体装置が複数個得られる。
（第３実施形態）
図１８はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に無電解銅メッキからなる下地金属層４２および電解銅メッキからなる上部金属層４３からなる２層構造の上層配線４１を予め形成した点である。すなわち、上層配線４１は、例えば、図２に示すように、ベース板１の上面に形成された下層絶縁膜１の上面に、半導体構成体２が搭載される前に、形成される。
図１８はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に無電解銅メッキからなる下地金属層４２および電解銅メッキからなる上部金属層４３からなる２層構造の上層配線４１を予め形成した点である。すなわち、上層配線４１は、例えば、図２に示すように、ベース板１の上面に形成された下層絶縁膜１の上面に、半導体構成体２が搭載される前に、形成される。
そして、例えば、図５に示すような工程において、下層絶縁膜１および接着層３への開口部２１の形成と同時に、上層配線４１の接続パッド部に対応する部分における下層絶縁膜１に開口部４４を形成する。この開口部４４を介して、下層配線２２の一部は上層配線４４の接続パッド部に接続されている。
（第４実施形態）
図１９はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、下層配線を２層配線構造とした点である。すなわち、第１の下層絶縁膜１Ａの下面に設けられた第１の下層配線２２Ａの一端部は、第１の下層絶縁膜１Ａおよび接着層３に設けられた開口部２１Ａを介して半導体構成体２の柱状電極１３に接続されている。第１の下層配線２２Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。
図１９はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、下層配線を２層配線構造とした点である。すなわち、第１の下層絶縁膜１Ａの下面に設けられた第１の下層配線２２Ａの一端部は、第１の下層絶縁膜１Ａおよび接着層３に設けられた開口部２１Ａを介して半導体構成体２の柱状電極１３に接続されている。第１の下層配線２２Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。
第２の下層絶縁膜１Ｂの下面に設けられた第２の下層配線２２Ｂの一端部は、第２の下層絶縁膜１Ｂに設けられた開口部２１Ｂを介して第１の下層配線２２Ａの接続パッド部に接続されている。第２の下層配線２２Ｂを含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜２５が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が第２の下層配線２２Ｂの接続パッド部に接続されて設けられている。なお、下層配線は３層以上の配線構造としてもよい。
（第５実施形態）
図２０はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に抵抗やコンデンサ等からなるチップ部品５１を接着層５２を介して接着した点である。この場合、２本の下層配線２２の各一端部は、下層絶縁膜１および接着層５２に形成された開口部５３を介してチップ部品５１の両電極５４に接続されている。
図２０はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に抵抗やコンデンサ等からなるチップ部品５１を接着層５２を介して接着した点である。この場合、２本の下層配線２２の各一端部は、下層絶縁膜１および接着層５２に形成された開口部５３を介してチップ部品５１の両電極５４に接続されている。
（第６実施形態）
図２１はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１８に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に設けられた上層配線４１の上面にチップ部品５１を搭載した点である。この場合、チップ部品５１の両電極５４は上層配線４１に半田５５を介して接続されている。
図２１はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１８に示す半導体装置と大きく異なる点は、半導体構成体２の周囲における下層絶縁膜１の上面に設けられた上層配線４１の上面にチップ部品５１を搭載した点である。この場合、チップ部品５１の両電極５４は上層配線４１に半田５５を介して接続されている。
（第７実施形態）
図２２はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２が封止用樹脂膜１４を備えていない点である。したがって、この場合、半導体構成体２の配線１０および柱状電極１３を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
図２２はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２が封止用樹脂膜１４を備えていない点である。したがって、この場合、半導体構成体２の配線１０および柱状電極１３を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
（第８実施形態）
図２３はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置において、図２２に示す半導体装置と異なる点は、半導体構成体２がさらに柱状電極１３を備えていない点である。したがって、この場合、半導体構成体２の配線１０を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の配線１０の接続パッド部（外部接続用電極）に接続されている。
図２３はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置において、図２２に示す半導体装置と異なる点は、半導体構成体２がさらに柱状電極１３を備えていない点である。したがって、この場合、半導体構成体２の配線１０を含む保護膜８の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および接着層３の開口部２１を介して半導体構成体２の配線１０の接続パッド部（外部接続用電極）に接続されている。
（第９実施形態）
図２４はこの発明の第９実施形態としての半導体装置の断面図を示す。この半導体装置において、図２３に示す半導体装置と異なる点は、半導体構成体２の配線１０を含む保護膜８の下面にポリイミド系樹脂、エポキシ樹脂等の絶縁材からなる静電気防止用の保護膜６１を設けた点である。したがって、この場合、半導体構成体２の保護膜６１の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２、接着層３および保護膜６１の開口部２１を介して半導体構成体２の配線１０の接続パッド部に接続されている。
図２４はこの発明の第９実施形態としての半導体装置の断面図を示す。この半導体装置において、図２３に示す半導体装置と異なる点は、半導体構成体２の配線１０を含む保護膜８の下面にポリイミド系樹脂、エポキシ樹脂等の絶縁材からなる静電気防止用の保護膜６１を設けた点である。したがって、この場合、半導体構成体２の保護膜６１の下面は接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２、接着層３および保護膜６１の開口部２１を介して半導体構成体２の配線１０の接続パッド部に接続されている。
ところで、半導体構成体２を下層絶縁膜１上に搭載する前においては、保護膜６１には開口部２１は形成されていない。そして、開口部２１を有しない保護膜６１は、それ自体がウエハ状態のシリコン基板４下に形成された時点から半導体構成体２が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板４下に形成された集積回路を静電気から保護するものである。
１ 下層絶縁膜
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 下層配線
１３ 柱状電極
１４ 封止用樹脂膜
２２ 下層配線
２５ 下層オーバーコート膜
２７ 半田ボール
２８ 封止膜
３１ ベース板
３２ 切断ライン
３５ 保護金属層
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 下層配線
１３ 柱状電極
１４ 封止用樹脂膜
２２ 下層配線
２５ 下層オーバーコート膜
２７ 半田ボール
２８ 封止膜
３１ ベース板
３２ 切断ライン
３５ 保護金属層
Claims (10)
- ベース板上に下層絶縁膜を形成する工程と、
前記下層絶縁膜上において、半導体構成体搭載領域の周囲に、上層配線を形成する工程と、
前記下層絶縁膜上の前記半導体構成体搭載領域に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、
前記下層絶縁膜上に、前記半導体構成体の周囲を覆う封止膜を形成する工程と、
前記ベース板を除去する工程と、
下層配線を前記半導体構成体の外部接続用電極に接続させて形成するとともに前記上層配線に接続させて形成する工程と、
前記半導体構成体間における前記下層絶縁膜および前記封止膜を切断して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記下層配線を形成する前に、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、金属からなる前記ベース板上に保護金属層および第１の下地金属層が形成され、前記下層絶縁膜は前記第１の下地金属層上に形成し、前記ベース板を除去する工程は前記保護金属層を除去する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項５に記載の発明において、前記下層絶縁膜を形成する前に、前記第１の下地金属層の上面に表面粗化処理を施し、前記下層絶縁膜を樹脂を含む材料によって形成することを特徴とする半導体装置の製造方法。
- 請求項６に記載の発明において、前記ベース板および前記保護金属層を除去した後に、前記半導体構成体の外部接続用電極に対応する部分における前記第１の下地金属層、前記下層絶縁膜および前記接着層に開口部を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項７に記載の発明において、前記下層配線を形成する工程は、前記第１の下地金属層上に第２の下地金属層を形成し、前記第２の下地金属層上に電解メッキにより上部金属層を形成する工程を含み、前記下層配線は前記第１、第２の下地金属層および前記上部金属層の３層構造であることを特徴とする半導体装置の製造方法。
- 請求項８に記載の発明において、前記ベース板、前記第１、第２の下地金属層および前記上部金属層は銅からなり、前記保護金属層はニッケルからなることを特徴とする半導体装置の製造方法。
- 請求項１に記載の発明において、前記封止膜の形成はモールド法により行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010290883A JP5393649B2 (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010290883A JP5393649B2 (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007206066A Division JP2009043857A (ja) | 2007-08-08 | 2007-08-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011066454A JP2011066454A (ja) | 2011-03-31 |
| JP5393649B2 true JP5393649B2 (ja) | 2014-01-22 |
Family
ID=43952286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010290883A Active JP5393649B2 (ja) | 2010-12-27 | 2010-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5393649B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004221418A (ja) * | 2003-01-16 | 2004-08-05 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2005353837A (ja) * | 2004-06-10 | 2005-12-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101213448A (zh) * | 2005-07-05 | 2008-07-02 | 皇家飞利浦电子股份有限公司 | 在液体中使用的封装半导体传感器芯片 |
-
2010
- 2010-12-27 JP JP2010290883A patent/JP5393649B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011066454A (ja) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4752825B2 (ja) | 半導体装置の製造方法 | |
| TWI427755B (zh) | 半導體裝置及其製造方法 | |
| JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
| TWI390696B (zh) | 半導體裝置及其製造方法 | |
| TWI384595B (zh) | 半導體裝置及其製造方法 | |
| US7843071B2 (en) | Semiconductor device including wiring and manufacturing method thereof | |
| JP2009260165A (ja) | 半導体装置 | |
| JP2011155313A (ja) | 半導体装置 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP5042762B2 (ja) | 半導体装置 | |
| JP2009043858A (ja) | 半導体装置およびその製造方法 | |
| JP5393649B2 (ja) | 半導体装置の製造方法 | |
| JP4913372B2 (ja) | 半導体装置 | |
| JP2011014843A (ja) | 半導体装置およびその製造方法 | |
| JP2006073844A (ja) | 半導体装置 | |
| JP2009064879A (ja) | 半導体装置およびその製造方法 | |
| JP2008060100A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5393649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |