KR100228280B1 - 표시 장치, 그 구동 회로 및 구동 방법 - Google Patents
표시 장치, 그 구동 회로 및 구동 방법 Download PDFInfo
- Publication number
- KR100228280B1 KR100228280B1 KR1019960077970A KR19960077970A KR100228280B1 KR 100228280 B1 KR100228280 B1 KR 100228280B1 KR 1019960077970 A KR1019960077970 A KR 1019960077970A KR 19960077970 A KR19960077970 A KR 19960077970A KR 100228280 B1 KR100228280 B1 KR 100228280B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- data
- lines
- data line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명에 따른 표시 장치에서는 두 게이트선에 동시에 주사 신호를 공급하여 주사 신호 공급 시간을 종래의 두 배로 하고, 프레임 메모리에 입력되는 화상 데이터의 주기보다 프레임 메모리로부터 출력되는 화상 데이터의 주기를 두 배로 늘여, 화상 데이터 전압이 화소에 충전되는 시간을 두 배로 늘임으로써, 양호한 화질을 얻을 수 있다. 뿐만 아니라, 한 프레임의 화상 데이터는 행별로 차례로 인가되도록 하여 모든 행의 화소가 동일한 조건하에서 충전되도록 하므로, 화질이 우수하다.
Description
본 발명은 표시 장치, 그 구동 회로 및 구동 방법에 관한 것으로서, 더욱 상세하게는, 화소에 충분한 데이터를 인가할 수 있는 행렬형 표시 장치, 그 구동 회로 및 구동 방법에 관한 것이다.
컴퓨터(computer) 모니터(monitor) 따위의 표시 장치로 주로 사용되고 있는 무겁고 소비 전력이 큰 종래의 음극선관(CRT : cathode ray tube)을 대신하는 것들에는 액정 표시 장치(LCD : liquid crystal display), 플라스마 표시 장치(PDP : plasma display panel), EL(electroluminescence), FED(field emission display) 따위의 각종 평판 표시 장치(FPD : flat panel display)가 있다. 이러한 평판 표시 장치의 화소는 행렬의 형태로 배열된다.
액정 표시 장치는 휴대가 간편한 행렬형 평판 표시 장치 중에서 대표적인 것으로서 이 중에서도 박막 트랜지스터를 스위칭 소자로 이용한 능동 행렬형(active matrix) 액정 표시 장치가 주로 이용되고 있다.
액정 표시 장치는 두 개의 기판의 그 사이의 액정 물질로 이루어진다. 한 기판에는 다수의 화소, 스위칭 소자 및 배선이 형성되어 있고, 다른 기판에는 공통 전극과 컬러 필터가 형성되어 있다. 화소 전극과 공통 전극은 그 사이의 액정과 더불어 액정 축전기(liquid crystal capacitor)를 이루며, 두 전극 사이에 전위차를 줌으로써 액정 분자를 비틀리게 하고, 이에 따라 입사광의 편광이 회전한다. 액정 축전기와 스위칭 소자는 액정 표시 장치의 화소를 이루지만, 때로는 화소 전극과 스위칭 소자만을 화소라고 하기도 한다.
그러면, 종래의 능동 행렬형 액정 표시 장치 및 그 구동 회로에 대하여 제1도를 참고로 하여 상세히 설명한다.
액정 기판(1)에는 표시 동작을 하는 다수의 화소(도시하지 않음)가 행렬의 형태로 형성되어 있는데, 이때 이 화소의 행렬을 "화소 행렬"이라고 정의하고, "화소행" 및 "화소열"은 각각 화소 행렬의 행 및 열의 의미로 사용한다. 또한, 어떤 화소행 및 화소열의 화소는 각각 "행 화소" 및 "열 화소"라고 부르기로 한다.
이 화소들은 배선을 통하여 인가되는 신호에 의하여 구동되며, 배선에는 화소에 주사 신호를 전달하는 주사 신호선 또는 게이트선(G1, G2, ……, Gm-1, Gm, Gm+1, ……, GM), 화소에 화상 신호 또는 화상 데이터를 전달하는 화상 신호선 또는 데이터선(D1, D2, ……, D2N)이 있으며, 각 화소는 하나의 게이트선 및 하나의 데이터선과 연결되어 있다. 게이트선(G1, G2, ……, Gm-1, Gm, Gm+1, ……, GM)의 수는 화소행의 수와 동일하며, 데이터선(D1, D2, ……, D2N)의 수는 화소열의 수와 동일하다.
일반적으로, 액정 표시 장치의 화소는 액정 축전기에 충전된 데이터 전압을 유지하기 위하여 유지 축전기를 가지고 있다. 여기에서, 데이터 전압이란 공통 전극의 전위에 대한 화소 전극의 전위, 즉 액정 축전기의 두 단자의 전위차를 의미한다. 그런데 이 유지 축전기는 두 가지 방식, 즉 전단 게이트 방식 및 독립 배선 방식으로 만들어진다. 전단 게이트 방식에서는, 어떤 화소의 유지 축전기의 한 단자가 그 화소의 화소 전극에 연결되어 있고, 다른 한 단자는 전단 게이트, 즉 전행(前行) 화소에 연결되어 있는 게이트선에 연결된다. 이 전단 게이트 방식의 액정 표시 장치에는 첫째 행 화소를 위한 유지 게이트선 또는 0번 게이트선이라고 하는 부가적인 배선이 필요하다. 이 유지 게이트선은 통상 제1 게이트선(G1)의 위에 형성되며, 첫째 행 화소의 유지 축전기의 한 단자가 이 유지 게이트선에 연결된다. 유지 게이트선에는 주사 신호 또는 공통 신호(공통 전극에 인가됨)가 인가된다. 한편, 독립 배선 방식의 액정 표시 장치는 게이트선의 사이에 형성되어 있는 다수의 유지 전극선을 가지고 있으며, 유지 축전기의 한 전극이 이 유지 전극선에 연결된다.
게이트선(G1, G2, ……, Gm-1, Gm, Gm+1, ……, GM)은 액정 기판(1)에 가로로 형성되어 게이트 구동부(20)와 연결되어 있고, 데이터선(D1, D2, ……, D2N)은 세로로 형성되어 소스 구동부(12, 14)와 연결되어 있다. 소스 구동부(12, 14)는 기판(1)의 하부 및 상부에 각각 위치하고 있으며, 데이터선(D1, D2, ……, D2N) 중 홀수 번째의 데이터선(D1, D3, D5, ……, D2N-1)은 하부 소스 구동부(14)에, 짝수 번째의 데이터선(D2, D4, D6, ……, D2N)은 상부 소스 구동부(12)에 연결되어 있다. 그리고, 상부 소스 구동부(12) 및 하부 소스 구동부(14)는 각각 제어부(100)와 연결되어 있다.
이러한 종래의 액정 표시 장치에서 각 화소에 화상 신호 또는 화상 데이터를 인가하는 방식은 다음과 같다.
외부로부터 입력되는 화상 데이터가 제어부(100)로 입력되면, 제어부(100)는 홀수 열의 화소의 화상 데이터는 하부 소스 구동부(14)로, 짝수 열의 화소의 화상 데이터는 상부 소스 구동부(12)로 출력한다.
시작 신호(시작)가 게이트 구동부(20)에 인가되면, 게이트 구동부(20)는 첫재 게이트선(G1)에 주사 신호를 공급하고, 이에 따라 첫째 게이트선(G1)과 연결되어 있는 화소의 스위칭 소자가 턴온(turn on)된다. 이때 상부 소스 구동부(12) 및 하부 소스 구동부(14)는 첫째 화소행에 해당하는 화상 데이터를 각 데이터선(D1, D2, ……, D2N)을 통하여 첫째 화소행에 인가한다.
이어 첫째 화소행에 데이터가 모두 인가되면, 첫째 게이트선(G1)에 인가되던 주사 신호는 끊어지고 둘째 게이트선(G2)에 주사 신호가 인가된다. 그러면 첫째 게이트선(G1)에 연결되어 있는 스위칭 소자가 턴오프(turn off)되고 둘째 게이트선(G2)에 연결되어 있는 스위칭 소자가 턴온되면서 둘째 화소행에 해당하는 화상 신호가 인가된다.
이러한 방식으로 마지막 게이트선(GM)까지 차례로 주사 신호가 주사되면 한 프레임(frame)의 주사가 종료되고 다시 첫째 게이트선(G1)부터 주사를 시작하여 다음 프레임으로 넘어간다.
그러나, 표시 화면의 해상도가 높아짐에 따라 더욱 많은 수의 게이트선이 필요한 반면 첫 번째 개이트선으로부터 마지막 게이트선까지 주사하는 데 걸리는 시간, 즉 한 프레임을 주사하는 데 걸리는 시간은 제한되어 있으므로 한 행의 화소에 화상 신호를 인가하는 시간이 작아 화질이 떨어진다는 문제점이 있다. 또한, 표시 화면의 대면적화에 따라 데이터선이 길어지고 이에 따른 RC 지연이 커지는 문제점이 있다.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로서 화면을 분할 구동함으로써 화소에 데이터를 인가하는 시간을 늘여 화질을 개선하기 위한 것이다.
본 발명의 다른 과제는, 분할 구동시 한 프레임의 주사 신호를 차례로 연속적으로 화소에 인가하여 화질의 저하를 막는 것이다.
제1도는 종래의 액정 표시 장치 및 그 구동 회로를 도시한 구역도이고,
제2도 및 제3도는 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 회로를 도시한 구역도이고,
제4도 내지 제7도는 본 발명의 실시예에 따른 액정 표시 장치를 도시한 등가회로도이고,
제8도 내지 제10도는 본 발명의 제1 실시예에 따른 액정 표시 장치의 구동 방법에 이용되는 각종 신호의 타이밍도이고,
제11도는 본 발명의 제1 실시예에 따른 액정 표시 장치의 구동 방법에서 실제로 입력되는 주사 신호를 도시한 타이밍도이며,
제12도는 본 발명의 제2 실시예에 따른 액정 표시 장치의 구동 방법에 이용되는 각종 신호의 타이밍도이다.
이러한 과제를 달성하기 위한 본 발명에 따른 행렬형 표시 장치는 다수의 묶음으로 나누어져 있는 화소, 화상 신호선 및 주사 신호선을 포함한다. 이 때, 하나의 화소 묶음에 속하는 화소들은 동일한 화상 신호선 묶음에 속하는 화상 신호선 및 동일한 주사 신호선 묶음에 속하는 주사 신호선과 연결되어 있으며, 서로 다른 화소 묶음에 속하는 화소들은 서로 다른 화상 신호선 묶음에 속하는 화상 신호선 및 서로 다른 주사 신호선 묶음에 속하는 주사 신호선과 연결되어 있다.
여기에서, 상기 각 묶음의 수는 둘일 수 있으며, 표시 장치의 상부에 배열되어 있는 상부 화소 묶음과 하부에 배열되어 있는 하부 화소 묶음으로 나눌 수 있다. 이에 따라 주사 신호선 묶음 및 화상 신호선 묶음도 상부 묶음 및 하부 묶음으로 나뉜다.
이 경우, 상부와 하부의 경계 부분에서의 화상 신호선은 상부 화상 신호선과 하부 화상 신호선의 신호가 동일한 전기적 부담을 가지도록 여러 가지 방법으로 배치할 수 있다.
이러한 표시 장치를 구동할 때에는 둘 이상의 주사선에 동시에 신호가 인가되도록 하고, 화상 데이터를 메모리로부터 읽는 속도가 메모리에 쓰는 속도보다 느리게 출력하여 화상 데이터 전압이 화소 전극에 입력되는 시간을 길게 한다.
이 때, 각 화소행의 구동 조건을 동일하게 하기 위하여 하나의 프레임에 속하는 화상 데이터를 연속적으로 출력한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치, 그 구동 회로 및 구동 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
제2도 및 제3도는 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 회로를 도시한 구역도(block diagram)이다.
제2도에서 알 수 있는 바와 같이, 본 발명의 제1 실시예에 따른 액정 기판(1)에 가로로 형성되어 있는 2m개의 게이트선(G1, G2, ……, G2m)은 기판(1)의 상부에 위치한 상부 게이트선(G1, G2, ……, Gm)과 하부에 위치한 하부 게이트선(Gm+1, Gm+2, ……, G2m)의 두 묶음으로 분류되고 각 묶음에는 동일한 수의 게이트선이 존재한다. 여기에서 상부 게이트선(G1, G2, ……, Gm,)은 상부 게이트 구동부(22)와 연결되어 있고, 하부 게이트선(Gm+1, Gm+2, ……, G2m)은 하부 게이트 구동부(24)와 연결되어 있다.
또한, 세로로 형성되어 있는 각 데이터선(C1, C2, ……, Cl; D1, D2, ……, Dl)은 상하가 분리되어 있다. 상세히 말하면, 상부 게이트선(G1, G2, ……, Gm)과 연결된 상부 화소행의 화소(도시하지 않음, 이하 상부 화소라 한다)와 연결되는 상부 데이터선(D1, D2, ……, Dl)과, 하부 게이트선(Gm+1, Gm+2, ……, G2m)과 연결된 하부 화소행의 화소(도시하지 않음, 이하 하부 화소라 한다)와 연결되는 하부 데이터선(C1, C2, ……, Cl)은 서로 분리되어 있다. 예를 들면, 첫째 열의 상부 화소는 상부 데이터선(D1)과 연결되어 있고, 같은 열의 하부 화소는 하부 데이터선(C1)과 연결되어 있다. 여기에서, 상부 데이터선(D1, D2, ……, Dl)은 상부 소스 구동부(12)와 연결되어 있고, 하부 데이터선(C1, C2, ……, Cl)은 하부 소스 구동부(14)와 연결되어 있다. 물론, 각 화소는 하나의 게이트선과 하나의 데이터선에만 연결되어 있다.
상부 및 하부 소스 구동부(12, 14)는 상부 및 하부 프레임 메모리(42, 44)와 연결되어 있는데, 그 사이에는 각각 상부 및 하부 출력 버퍼(32, 34)가 존재한다. 그리고 상부 및 하부 프레임 메모리(42, 44)의 입력단은 입력 신호가 들어오는 입력 버퍼(50)와 연결되어 있다. 여기에서 상부 및 하부 프레임 메모리(42, 44)는 하나의 프레임 메모리로 이루어질 수도 있다.
한편, 제3도에 도시한 구조에서는, 게이트 구동부(20) 및 프레임 메모리(40)가 각각 하나만 존재한다는 점이 제2도의 구조와는 다르다. 즉, 상부 게이트선(G1, G2, ……, Gm)과 하부 게이트선(Gm+1, Gm+2, ……, G2m)이 하나의 게이트 구동부(20)와 연결되어 있고, 상부 및 하부 소스 구동부(12, 14)가 상부 및 하부 출력 버퍼(32, 34)를 매개로 하여 하나의 프레임 메모리(40)와 연결되어 있다.
여기에서, 상부 데이터선(D1, D2, ……, Dl)과 하부 데이터선(C1, C2, ……, Cl)의 경계 부분에서 각 데이터선들을 배치하는 문제가 있는데, 이를 전단 게이트 방식과 독립 배선 방식으로 나누어 설명한다. 설명의 편의상 m=2인 경우에 하나의 상부 및 하부 데이터선만을 도시하여 설명한다.
전단 게이트 방식을 채용하는 경우를 제4도 및 제5도의 등가 회로도를 예를 들어 설명한다.
제4도에서 보면, 상부 게이트선인 첫째, 둘째 게이트선(G1, G2)과 하부 게이트선인 셋째, 넷째 게이트선(G3, G4)이 가로로 배치되어 있고, 세로로 상부 데이터선(D) 및 하부 데이터선(C)이 상부 및 하부 게이트선(G1, G2, G3, G4)과 교차하며 지나가고 있다. 가장 상단의 게이트선인 첫째 게이트선(G1) 상단에는 유지 정전 용량을 형성해주기 위한 유지 전극용 게이트선(G0)이 다른 게이트선(G1, G2, G3, G4)과 평행하게 배치되어 주사 신호가 인가된다. 한편, 각 화소는 화소 전극(PX1, PX2, PX3, PX4), 유지 축전기(CS1, CS2, CS3, CS4) 및 박막 트랜지스터(TFT1, TFT2, TFT3, TFT4)로 이루어져 있는데, 상부 화소인 첫째, 둘째 화소행의 화소는 박막 트랜지스터(TFT1, TFT2)를 통하여 상부 게이트선(G1, G2) 및 상부 데이터선(D) 중 각 하나와 연결되어 있고, 하부 화소인 셋째, 넷째 화소행의 화소는 박막 트랜지스터(TFT3, TFT4)를 통하여 하부 게이트선(G3, G4) 및 하부 데이터선(C) 중 각 하나와 연결되어 있다. 즉, 각 화소 전극(PX1, PX2, PX3, PX4)과 연결되어 이를 구동하는 박막 트랜지스터(TFT1, TFT2, TFT3, TFT4)의 게이트 전극은 게이트선(G1, G2, G3, G4)과, 소스 전극은 데이터선(D; C)과, 드레이 전극은 화소 전극(PX1, PX2, PX3, PX4)과 각각 연결되어 있어, 게이트선(G1, G2, G3, G4)으로부터의 신호에 따라 온 또는 오프되며 온 되었을 때에 데이터선으로부터의 화상 신호를 화소 전극에 전달한다. 그리고, 각 화소 전극(PX1, PX2, PX3, PX4)은 각 유지 축전기(CS1, CS2, CS3, CS4)를 매개로 전단의 게이트선(G0,G1, G2, G3)과 연결되어 있다. 여기에서, 상부 데이터선(D)은 유지 전극용 게이트선(G0) 및 상부 게이트선(G1, G2)과 교차하고, 하부 데이터선(C)은 하부 게이트선(G3, G4)과 교차한다. 또한, 상부 데이터선(D)은 상부 화소행의 화소 전극(PX1, PX2)에 인접하여 있고, 하부 데이터선(C)은 하부 첫째 화소행을 제외한 나머지, 즉, 넷째 화소행의 화소 전극(PX4)과 인접하여 있다.
이때 게이트선(G0,G1, G2, G3, G4), 화소 전극(PX1, PX2, PX3, PX4)등은 상부 및 하부 데이터선(D, C)과 축전기를 이루어 데이터선(D, C)에 흐르는 신호에 부담을 주는 정전 용량으로 작용하는데, 이를 나누어보면, 데이터선(D, C)과 각 게이트선(G0,G1, G2, G3, G4)과의 중첩으로 인한 게이트 정전 용량(C0), 데이터선(D, C)과 각 화소 전극(PX1, PX2, PX3, PX4)과의 중첩으로 인한 화소 전극 정전 용량(Cdp), 데이터선(D, C)과 상부 기판(도시하지 않음)의 공통 전극(도시하지 않음) 사이에 발생하는 정전 용량, 데이터선(D, C)과 각 박막 트랜지스터(TFT1, TFT2, TFT3, TFT4) 사이에 발생하는 정전 용량 등이 있을 수 있으며, 이 중에서도 게이트 정전 용량(C0)과 화소 전극 정전 용량(Cdp)이 중요하다. 편의상, 축전기와 그 축전기의 정전 용량은 동일한 도면 부호를 사용하여 표현한다.
먼저, 상부 데이터선(D)의 신호에 걸리는 정전 용량을 고려하자. 상부 데이터선(D)은 3개의 게이트선(G0,G1, G2)과 교차하고 두 개의 화소 전극(PX1, PX2)에 인접하여 화소 전극 정전 용량(Cdp)을 이루고 있으므로, 상부 데이터선(D)의 신호에 부담을 주는 정전 용량을 계산하면 (3C0+ 2Cdp)이 된다. 다음, 하부 데이터선(C)은 2개의 게이트선(G3, G4)과 교차하고 한 개의 화소 전극(PX4)에 인접하여 화소 전극 정전 용량(Cdp)을 이루고 있으므로, 하부 데이터선(C)의 신호에 부담을 주는 정전 용량을 계산하면 (2C0+ Cdp)가 되어 상부 및 하부 데이터선(D, C)의 신호에 걸리는 정전 용량이 차이가 난다. 따라서, 상부 및 하부 데이터선에 동일한 신호를 인가하더라도 RC 지연이 달라져서 화소에 충전되는 전압 크기가 차이가 난다.
이러한 문제점을 없애기 위하여 제5도에서와 같이 유지 전극용 게이트선(G0)의 상부에 주사 신호가 인가되는 추가 게이트선(Gadd)을 추가하여 상부 데이터선(D)과 교차하도록 하는 대신, 상부 게이트선(G1, G2)의 마지막 게이트선, 즉, 둘째 게이트선(G2)이 상부 데이터선(D)과 교차하지 않고 하부 데이터선(C)과 교차하도록 한다. 결국, 상부 데이터선(D)은 상부 게이트선(G1, G2) 중 마지막 게이트선(G2)을 제외한 모든 상부 게이트선(G1), 유지 전극용 게이트선(G0) 및 추가 게이트선(Gadd)과 교차하고, 하부 데이터선(C)은 상부 게이트선(G1, G2) 중 마지막 게이트선(G2)과 하부 게이트선(G3, G4)과 교차한다. 이와 더불어 상부 화소행의 화소 전극(PX1, PX2)은 상부 데이터선(D)과 인접하고, 하부 화소행의 화소 전극(PX1, PX2)은 하부 데이터선(C)과 인접하도록 한다.
이렇게 하면 제5도에서, 상부 데이터선(D)은 세 개의 게이트선(Gadd, G0, G1)과 교차하고 두 개의 화소 전극(PX1, PX2)과 인접하여 화소 전극 정전 용량(Cdp)을 이루고 있으며, 하부 데이터선(C) 역시 세 개의 게이트선(G2, G3, G4)과 교차하고 두 개의 화소 전극(PX3, PX4)과 인접하여 화소 전극 정전 용량(Cdp)을 이루고 있으므로, 상부 및 하부 데이터선(D, C)의 신호 각각에 부담을 주는 정전 용량을 계산하면 둘 다 (3C0+ 2Cdp)가 되어, 상부 및 하부 데이터선(D, C)의 신호에 걸리는 정전 용량이 동일해진다.
다음, 독립 배선 방식을 채용하는 경우를 제6도 및 제7도의 회로도를 예를 들어 설명한다.
제6도에서 보면, 상부 및 하부 게이트선(G1, G2; G3, G4)이 가로로 배치되어 있고, 각 게이트선(G1, G2, G3, G4)의 상부에는 이와 평행하게 상부 유지 전극선인 첫째, 둘째 유지 전극선(S1, S2) 및 하부 유지 전극선인 셋째, 넷째 유지 전극선(S3, S4)이 형성되어 있다. 상부 데이터선(D) 및 하부 데이터선(C)이 유지 전극선(S1, S2, S3, S4) 및 게이트선(G1, G2, G3, G4)과 교차하며 세로로 지나가고 있다. 각 화소 전극(PX1, PX2, PX3, PX4)은 각 유지 축전기(CS1, CS2, CS3, CS4)를 매개로 유지 전극선(S1, S2, S3, S4)과 각각 연결되어 있고, 각 화소 전극(PX1, PX2, PX3, PX4)과 연결되어 이를 구동하는 박막 트랜지스터(TFT1, TFT2, TFT3, TFT4)의 게이트 전극은 게이트선(G1, G2, G3, G4)과, 소스 전극은 하나의 데이터선(D, C)과, 드레인 전극은 화소 전극(PX1, PX2, PX3, PX4)과 각각 연결되어 있다.
여기에서, 상부 데이터선(D)은 상부 유지 전극선(S1, S2) 및 상부 게이트선(G1, G2)과 교차하고, 하부 데이터선(C)은 하부 유지 전극선(S3, S4) 및 하부 게이트선(G3, G4)과 교차한다. 그리고, 상부 데이터선(D)은 상부 화소행의 화소 전극(PX1, PX2)에 인접하여 있고, 하부 데이터선(C)은 하부 화소행의 화소 전극(PX3, PX4)에 인접하여 있다.
독립 배선 방식에서의 또다른 배치 방법인 제7도에서 보면, 상부 및 하부 게이트선(G1, G2; G3, G4)이 가로로 배치되어 있고, 홀수 번째 게이트선(G1; G3)과 그 다음 짝수 번째 게이트선(G2; G4)의 사이에 게이트선(G1, G2, G3, G4)과 평행한 상부 유지 전극선(S12) 및 하부 유지 전극선(S34)이 각각 배치되어 있다. 상부 데이터선(D) 및 하부 데이터선(C)이 게이트선(G1, G2, G3, G4) 및 유지 전극선(S12, S34)과 교차하며 세로로 지나가고 있다. 홀수 번째 화소행 및 그 다음 짝수 번째 화소행의 화소 전극(PX1, PX2; PX3, PX4)은 각 유지 축전기(CS1, CS2; CS3, CS4)를 매개로 두 화소행 사이에 배치되어 있는 유지 전극선(S12; S34)과 각각 연결되어 있고, 각 화소 전극(PX1, PX2, PX3, PX4)과 연결되어 이를 구동하는 박막 트랜지스터(TFT1, TFT2, TFT3, TFT4)의 게이트 전극은 게이트선(G1, G2, G3, G4)과, 소스 전극은 하나의 데이터선(D, C)과, 드레인 전극은 화소 전극(PX1, PX2, PX3, PX4)과 각각 연결되어 있다.
여기에서, 상부 데이터선(D)은 상부 게이트선(G1, G2) 및 상부 유지 전극선(S12)과 교차하고, 하부 데이터선(C)은 하부 게이트선(G3, G4) 및 하부 유지 전극선(S34)과 교차한다. 그리고, 상부 데이터선(D)은 상부 화소행의 화소 전극(PX1, PX2)에 인접하여 있고, 하부 데이터선(C)은 하부 화소행의 화소 전극(PX3, PX4)에 인접하여 있다.
이때 데이터선에 부담을 주는 정전 용량으로는 데이터선과 게이트선과의 중첩으로 인하여 발생하는 게이트 정전 용량(C0), 데이터선과 화소 전극과의 중첩으로 인하여 발생하는 화소 전극 정전 용량(Cdp) 외에도 데이터선과 유지 전극선의 중첩으로 인하여 발생하는 유지 전극선 정전 용량(S0)이 주요하며, 기타 데이터선과 공통 전극 사이에 발생하는 정전 용량, 데이터선과 박막 트랜지스터 사이에 발생하는 정전 용량 등이 있을 수 있다.
제6도의 구조에서는, 상부 및 하부 데이터선(D; C)은 각각 두 개의 게이트선(G1, G2; G3, G4) 및 두 개의 유지 전극선(S1, S2; S3, S4)과 교차하고, 각각 두 개의 화소 전극(PX1, PX2; PX3, PX4)에 인접하여 있으므로, 상부 및 하부 데이터선(D, C)의 신호에 부담을 주는 정전 용량은 둘다 (2C0+ 2Cdp+ 2S0)가 된다. 한편, 제7도의 구조에서는 상부 및 하부 데이터선(D; C)은 각각 두 개의 게이트선(G1, G2; G3, G4) 및 한 개의 유지 전극선(S12; S34)과 교차하고, 각각 두 개의 화소 전극(PX1, PX2; PX3, PX4)에 인접하여 있으므로, 상부 및 하부 데이터선(D, C)의 신호에 부담을 주는 정전 용량은 둘다(2C0+ 2Cdp+ S0)가 된다. 결국, 독립 배선의 경우에는 제6도 및 제7도 두 경우 모두 다 상부 및 하부 데이터선(D, C)의 신호에 걸리는 정전 용량이 동일하다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치의 동작을 제2도와 함께 제8도 및 제9도의 타이밍도를 참고로 설명한다.
먼저, 화소의 화상 데이터를 담고 있는 입력 신호가 외부로부터 입력 버퍼(50)로 입력된다. 입력 버퍼(50)로부터의 화상 데이터는, 첫 번째 화소행에 해당하는 화상 데이터로부터 차례로 수직 및 수평 동기 신호(Vsync, Hsync)에 의하여 정해지는 시각에, 그리고 쓰기 클럭 신호(WCK)에 의하여 정해진 속도에 맞추어 상부 프레임 메모리(42)에 쓰여지고 저장된다. 이렇게 하여 상부 프레임 메모리(42)에 저장되는 화상 데이터는 중간 화소행, 즉 m번째 화소행에 해당하는 화상 데이터가 쓰여질 때까지 출력되지 않는다.
(m+1) 번째 화소행에 해당하는 화상 데이터가 하부 프레임 메모리(44)에 쓰여지기 시작함과 동시에, 첫 번째 화소행 및 (m+1) 번째 화소행에 해당하는 화상 데이터가 프레임 메모리(42, 44)로부터 읽기 클럭 신호(RCK)로 정해지는 속도에 따라 출력되어 각각 상부 출력 버퍼(32) 및 하부 출력 버퍼(34)로 입력되기 시작한다. 이때 읽기 클럭 신호(RCK)는 쓰기 클럭 신호(WCK)의 1/2의 주파수를 가지므로, 출력되는 화상 데이터는 입력된 화상 데이터에 비하여 주기가 두 배 늘어난다.
상부 및 하부 출력 버퍼(32, 34)에 저장된 화상 데이터들은 각각 상부 및 하부 소스 구동부(12, 14)로 입력된다.
한편 이와 동시에, 상부 게이트 구동부(22) 및 하부 게이트 구동부(24)에는 동시에 시작 신호(시작1, 시작2)가 인가되고 첫 번째 게이트선(G1) 및 (m+1)번째 게이트선(Gm+1)에 주사 신호가 동시에 공급되기 시작한다. 이 때 각 게이트선에 주사 신호가 공급되는 시간은 종래에 비하여 두 배로 한다. 그러면, 상부 및 하부 소스 구동부(12, 14)로부터의 화상 데이터가 각각 상부 및 하부 데이터선(D1, D2, ……, Dl; C1, C2, ……, Cl)을 통하여 첫 번째 화소행 및 (m+1)번째 화소행에 입력된다. 이때 각 게이트선에 주사 신호가 공급되는 시간이 종래의 두 배일 뿐 아니라 프레임 메모리(42, 44)로부터 출력되는 화상 데이터의 주기가 종래의 두 배이므로, 종래의 방법에 비하여 화소에 데이터가 입력되는 시간이 두 배로 늘어난다.
제8도에서 보면, 프레임 A의 절반인 m째 화소행의 화상 데이터가 입력 되었을 때 프레임 A의 상부 데이터(up A)와 하부 데이터(down A)가 동시에 출력되기 시작하고, 프레임 B의 절반이 입력되기 조금 전에 프레임 A의 출력이 종료되고, 프레임 B의 절반이 입력된 직후 프레임 B의 출력이 시작된다.
이와 같이 위에서는 프레임 A의 절반이 입력된 후 상부 데이터(up A)와 하부 데이터(down A)가 동시에 출력되는 방식을 택하고 있지만, 상부 데이터(up A)의 출력 시각은 임의로 할 수도 있다. 예를 들면, 제9도에서와 같이 상부 데이터(up A)는 프레임 A가 입력됨과 동시에 출력되고, 프레임 A의 절반이 입력된 후 하부 데이터(down A)가 출력될 수도 있다. 이렇게 하는 경우에는, 제2도에서 프레임 A가 입력될 때, 시작 신호(시작 1)가 상부 게이트 구동부(22)에 인가되어 첫째 게이트선(G1)부터 주사 신호가 인가되고, 프레임 A의 절반이 입력된 직후 바로 시작 신호(시작 2)가 하부 게이트 구동부(24)에 인가되어 (m+1)째 게이트선(Gm+1)부터 주사 신호가 인가된다.
또한, 프레임 A의 절반 이상이 입력된 후 어느 시점에서든지 프레임 A의 상부 데이터(up) 및 하부 데이터(down A)가 동시에 출력될 수도 있다. 예를 들면, 제10도에서와 같이, 프레임 A의 입력이 종료되고, 프레임 B의 입력이 시작될 때, 상부 게이트 구동부(22) 및 하부 게이트 구동부(24)에 동시에 시작 신호(시작 1, 시작 2)가 인가되어 프레임 A의 상부 및 하부 데이터(up A, down A)가 첫째 화소행 및 (m+1)째 화소행부터 차례로 인가된다.
그런데, 이상과 같은 구동 방법에서는 어떤 프레임의 (m+1)번째 화소행의 화상 데이터 출력 시각은 이전 프레임의 m번째 화소행의 출력 시각과는 일정한 시간 간격(t1)을 가지고 있다. 이러한 출력 시각의 차이는 (m+1)째 화소행의 전압 유지비(holding ratio)가 다른 화소행과는 차이가 나게 하고 이에 따라 (m+1)째 화소행의 밝기가 다른 화소행의 밝기와 차이가 나는 문제점이 있다.
뿐만 아니라, 전단 게이트 방식인 경우에는 화소의 유지 축전기가 전단 게이트선에 연결되어 있으므로 이 유지 축전기의 정전 용량이 게이트선의 저항과 혼합되어 화상 신호에 RC 왜곡이 발생한다. 즉, 제11도에서 보면, 실제로 입력되는 주사 신호의 펄스가 이상적인 계단파 형태를 나타내지 못하고, 일정 시간 동안 잔류 전압(V)이 남아 있다. 그런데, 유지 축전기와 병렬로 연결되어 있는 액정 축전기는 정전 용량이 상대적으로 큰 유지 축전기와 연결되어 있는 전단 게이트 파형을 기준으로 하여 충전되고, 첫째 내지 m째 화소행 및 (m+2)째 내지 마지막 화소행은 전단에 이어 연속적으로 충전되기 때문에, 제11도에 도시한 바와 같이, 각 화소행의 충전 전압은 전단 게이트 전압에서 나타나는 잔류 전압(V)만큼 줄어든다. 그러나, m째 화소열의 주사 신호와 (m+1)째 주사 신호와는 t1만큼의 시간 차이가 있으므로, 다시 말하면, m째 화소행의 주사 신호가 이미 일정한 값을 유지하는 이상적인 직류 전압의 상태에 있을 때, (m+1)째 화소행의 화소가 충전되므로 전단 게이트선의 잔류 전압의 영향을 전혀 받지 않는다. 따라서, (m+1)번째 화소들은 동일한 데이터 전압을 인가하더라도 다른 화소와는 밝기가 달라진다.
이러한 문제점을 없애기 위해서는 (m+1)번째 화소행의 구동 조건을 다른 화소행의 구동 조건과 동일하게 할 필요가 있다. 이를 본 발명의 제2 실시예와 관련된 제2도, 제3도 및 제12도를 참고로 하여 설명한다. 단, 제2도에서는 프레임 메모리(42, 44)가 둘인 것으로 도시하고 있으나, 본 실시예에 적용할 경우에는 하나만 있어도 충분하다. 편의상, 제3도를 기준으로 설명하되 제2도의 경우는 설명을 부가하고, 제2도에서의 상부 및 하부 프레임 메모리(42, 44)는 하나인 것으로 하여 설명한다.
먼저, 화소의 화상 데이터를 담고 있는 입력 신호가 외부로부터 입력 버퍼(50)로 입력된다. 입력 버퍼(50)로부터의 화상 데이터는, 첫 번째 화소행에 해당하는 화상 데이터로부터 차례로 수직 및 수평 동기 신호(Hsync, Vsync)에 의하여 정해지는 시각에, 그리고 쓰기 클럭 신호(WCK)에 의하여 정해진 속도에 맞추어 프레임 메모리(40)에 쓰여지고 저장된다. 이와 동시에 첫 번째 화소행에 해당하는 화상 데이터가 프레임 메모리(40)로부터 읽기 클럭 신호(RCK)로 정해지는 속도에 따라 출력되어 상부 출력 버퍼(32)로 입력되기 시작한다.
한편, 이와 동시에 게이트 구동부(20)에는 시작 신호 A(시작)가 인가되고 이에 따라 첫째 게이트선(G1)으로부터 주사 신호가 차례로 인가된다. 단, 제2도의 경우에는 상부 게이트 구동부(22)에 시작 신호 B(시작 1)가 인가되고 이에 따라 첫째 게이트선(G1)으로부터 주사 신호가 차례로 인가된다.
그런데, 읽기 클럭 신호(RCK)는 쓰기 클럭 신호(WCK)의 1/2의 주파수를 가지므로, 프레임 A의 입력이 종료될 때 상부 데이터(up A)의 출력이 종료된다.
상부 데이터(up A)의 출력이 종료됨과 동시에 프레임 메모리(40)에 저장되어 있는 하부 데이터(down A)가 출력되기 시작한다. 한편, 제2도의 경우에는, m째 게이트선(Gm)의 주사 신호가 인가되는 도중에 하부 게이트 구동부(24)에 시작 신호 B(시작 2)가 인가되고 이에 따라 m째 게이트선(Gm)에 대한 주사 신호의 인가가 종료된 직후, 곧이어 (m+1)째 게이트선에 주사 신호가 인가되기 시작한다. 따라서 하부 데이터(down A)의 출력은 상부 데이터(up A)의 출력과 연속성을 가진다.
한편, 프레임 B의 입력이 프레임 A의 입력이 종료된 후 시간 간격(t2)을 두고 시작되고, 이와 더불어 다시 시작 신호 A(시작) 또는 시작 신호 B(시작 1)가 게이트 구동부(20, 22)에 인가되고 프레임 B의 상부 데이터(up B)가 입력됨과 동시에 출력된다.
이와 같이 하면, 화상 데이터가 첫째 화소행으로부터 마지막 화소행에 이르기까지 연속적으로 입력되므로 모든 화소가 동일한 구동 조건을 갖추게 되어 본 발명의 제1실시예에서의 문제점을 해결할 수 있다.
그런데, 앞에서는 프레임 A의 입력과 더불어 상부 데이터(up A)가 출력되고 연속적으로 하부 데이터(down A)가 출력되는 방법을 취하고 있지만, 상부 데이터(up A)의 출력 시기는 적절히 조절될 수 있다. 예를 들면, 프레임 A의 입력이 시작된 후 일정 시간 지나서 프레임 A의 상부 데이터(up A)가 출력되고 상부 데이터(up A)의 출력이 종료됨과 동시에 하부 데이터(down A)의 출력이 시작되는 방법이 있을 수 있다.
이와 같이 본 실시예에서는 각 게이트선에 주사 신호가 공급되는 시간을 종래의 두 배로 하고, 프레임 메모리로부터 출력되는 화상 데이터의 주기를 입력 데이터의 두 배로 하여 구동하므로, 종래의 방법에 비하여 화소에 데이터가 입력되는 시간이 두 배로 늘어난다. 이렇게 하여 화소를 충분히 충전하여 화질을 개선할 뿐 아니라 전자기 간섭으로부터 데이터를 보호할 수 있다. 뿐만 아니라, 한 프레임의 화상 데이터를 연속하여 화소에 인가함으로써, 각 화소의 구동 조건을 동일하게 함으로써 화질을 개선할 수 있다.
Claims (24)
- 짝수 개의 행을 가지고 있으며 각각 동일한 수의 상부 행 및 하부 행으로 이루어진 행렬의 형태로 배열되어 있는 다수의 화소, 상기 상부 행에 속하는 한 행의 화소와 각각 연결되어 있고 가로로 형성되어 있으며 상기 상부 행에 속하는 행의 수와 동일한 수의 게이트선을 포함하는 제1 게이트선 묶음, 상기 하부 행에 속하는 한 행의 화소와 각각 연결되어 있으며 가로로 형성되어 있으며 상기 하부 행에 속하는 행의 수와 동일한 수의 게이트선을 포함하는 제2 게이트선 묶음, 상기 상부 행의 화소와 각각 연결되어 있으며 세로로 형성되어 있는 데이터선을 포함하는 제1 데이터선 묶음, 상기 하부 행의 화소와 각각 연결되어 있으며 세로로 형성되어 있는 데이터선을 포함하는 제2 데이터선 묶음을 포함하는 행렬형 표시 장치.
- 제1항에서, 상기 화소는, 상기 데이터선에 인접하여 형성되어 있는 화소 전극, 상기 게이트선과 연결되어 있는 제1 단자, 상기 데이터선과 연결되어 있는 제2 단자 및 상기 화소 전극에 연결되어 있는 제3 단자를 가지고 있어 상기 게이트선으로부터의 신호에 의하여 온 또는 오프되며 온 되었을 때에 상기 데이터선으로부터의 신호를 상기 화소 전극에 전달하는 3 단자 스위칭 소자를 포함하는 행렬형 표시 장치.
- 제2항에서, 상기 화소는 상기 화소 전극에 인가되는 신호의 크기를 일정하게 유지시켜 주는 유지 축전기를 더 포함하며 상기 유지 축전기의 한 단자는 상기 화소 전극과 연결되어 있는 행렬형 표시 장치.
- 제3항에서, 상기 제1 게이트선 묶음 위에 가로로 형성도어 있는 유지 전극용 게이트선을 더 포함하며, 한 행의 화소에 연결되어 있는 상기 유지 축전기의 다른 한 단자는 상기 행의 바로 위 행의 화소와 연결되어 있는 상기 게이트선과 연결되어 있고 첫째 행의 유지 축전기의 다른 한 단자는 상기 유지 전극용 게이트선과 연결되어 있는 행렬형 표시 장치.
- 제4항에서, 상기 제1 데이터선 묶음에 속하는 데이터선은 상기 유지 전극용 게이트선 및 상기 제1 게이트선 묶음에 속하는 게이트선과 교차하고, 상기 제2 데이터선 묶음에 속하는 데이터선은 상기 제2 게이트선 묶음에 속하는 게이트선과 교차하며, 상기 하부 행 중 첫째 행과 상기 상부 행의 화소 전극은 상기 제1 데이터선 묶음에 속하는 데이터선과 인접하고, 상기 하부 행 중 첫째 행을 제외한 나머지 하부 행의 화소 전극은 상기 제2 데이터선 묶음에 속하는 데이터선과 인접하는 행렬형 표시 장치.
- 제4항에서, 상기 유지 전극용 게이트선 상부에 가로로 형성되어 있는 추가 게이트선을 더 포함하며, 상기 제1 데이터선 묶음에 속하는 데이터선은 상기 추가 게이트선, 상기 유지 전극용 게이트선과 교차하고 상기 제1 게이트선 묶음에 속하는 게이트선 중 마지막 행의 게이트선을 제외한 나머지 게이트선과도 교차하며, 상기 제2 데이터선 묶음에 속하는 데이터선은 상기 제1 게이트선 묶음에 속하는 게이트선 중 마지막 행의 게이트선 및 상기 제2 게이트선 묶음에 속하는 게이트선과 교차하며, 상기 상부 행의 화소 전극은 상기 제1 데이터선 묶음에 속하는 데이터선과 인접하고, 상기 하부 행의 화소 전극은 상기 제2 데이터선 묶음에 속하는 데이터선과 인접한 행렬형 표시 장치.
- 제3항에서, 상기 각 게이트선 위에 가로로 형성되어 있는 상기 게이트선과 동일한 수의 유지 전극선을 더 포함하며, 상기 화소에 연결되어 있는 상기 유지 축전기의 다른 한 단자는 상기 유지 전극에 연결되어 있는 행렬형 표시 장치.
- 제7항에서, 상기 제1 데이터선 묶음에 속하는 데이터선은 상기 제1 게이트선 묶음에 속하는 게이트선 및 이와 동일한 수의 유지 전극선과 교차하고, 상기 제2 데이터선 묶음에 속하는 데이터선은 상기 제2 게이트선 묶음에 속하는 게이트선 및 이와 동일한 수의 유지 전극선과 교차하며, 상기 상부 행의 화소 전극은 상기 제1 데이터선 묶음에 속하는 데이터선과 인접하고, 상기 하부 행의 화소 전극은 상기 제2 데이터선 묶음에 속하는 데이터선과 인접하는 행렬형 표시 장치.
- 제3항에서, 상기 게이트선 중 홀수 행의 게이트선과 짝수 행의 게이트선 사이에 하나씩 형성되어 있는 유지 전극선을 더 포함하며, 상기 화소에 연결되어 있는 상기 유지 축전기의 다른 한 단자는 상기 유지 전극선에 연결되어 있는 행렬형 표시 장치.
- 제9항에서, 상기 제1 데이터선 묶음에 속하는 데이터선은 상기 제1 게이트선 묶음에 속하는 게이트선 및 그 사이에 형성되어 있는 유지 전극선과 교차하고, 상기 제2 데이터선 묶음에 속하는 데이터선은 상기 제2 게이트선 묶음에 속하는 게이트선 및 그 사이에 형성되어 있는 유지 전극선과 교차하며, 상기 상부 행의 화소 전극은 상기 제1 데이터선 묶음에 속하는 데이터선과 인접하고, 상기 하부 행의 화소 전극은 상기 제2 데이터선 묶음에 속하는 데이터선과 인접하는 행렬형 표시 장치.
- 가로로 배치되어 있는 다수의 게이트선과 세로로 배열되어 있는 다수의 데이터선을 통하여 인가되는 신호에 따라 표시 동작을 하며 각각 하나의 게이트선 및 하나의 데이터선과 연결되어 행령의 형태로 배치되어 있는 다수의 화소를 포함하며 상기 주사선은 상부에 위치한 첫째 주사선 묶음과 하부에 위치한 둘째 주사선 묶음으로 나뉘어 있으며 상기 데이터선은 상기 첫째 주사선 묶음과 연결된 화소에 연결된 다수의 첫째 데이터선과 상기 둘째 주사선 묶음과 연결된 화소에 연결된 다수의 둘째 데이터선으로 나뉘어 있는 액정 표시 장치의 구동 방법으로서, 첫째 프레임의 화상 데이터를 일정한 쓰기 속도로 차례로 메모리에 쓰는 제1 쓰기 단계, 상기 첫째 주사선 묶음에 속하는 상기 주사선들에 차례로 주사 신호를 공급하는 단계, 상기 첫째 주사선 묶음에 속하는 주사선과 연결되어 있는 화소행에 해당하는 화상 데이터를 상기 쓰기 속도의 절반의 읽기 속도로 상기 메모리로부터 차례로 읽어 상기 첫째 데이터선을 통하여 상기 화소에 공급하는 제1 읽기 단계, 상기 둘째 주사선 묶음에 속하는 상기 주사선들에 차례로 주사 신호를 공급하는 단계, 그리고 상기 둘째 주사선 묶음에 속하는 주사선과 연결되어 있는 화소행에 해당하는 화상 데이터를 상기 쓰기 속도의 절반의 읽기 속도로 상기 메모리로부터 차례로 읽어 상기 둘째 데이터선을 통하여 상기 화소에 공급하는 제2 읽기 단계를 포함하는 액정 표시 장치의 구동 방법.
- 제11항에서, 상기 제2 읽기 단계는 상기 제1 읽기 단계가 종료한 후 연이어 진행되는 액정 표시 장치의 구동 방법.
- 제12항에서, 상기 제1 읽기 단계는 상기 제1 쓰기 단계와 동시에 진행되는 액정 표시 장치의 구동 방법.
- 제13항에서, 상기 제1 쓰기 단계가 종료되고 일정 시간 후에 둘째 프레임의 화상 데이터를 일정한 쓰기 속도로 차례로 메모리에 쓰는 제2 쓰기 단계를 더 포함하는 액정 표시 장치의 구동 방법.
- 기판 상부에 한 방향으로 형성되어 있는 다수의 게이트선과 상기 게이트선과 교차하며 상부 및 하부로 분리되어 있는 다수의 데이터선과 상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있는 스위칭 소자와 상기 스위칭 소자와 전기적으로 연결되어 있는 다수의 화소 전극과 상기 게이트선의 한 단부에 연결되어 상기 게이트선을 통하여 상기 스위칭 소자에 주사 신호를 인가하는 게이트 구동부와 상부 및 하부로 분리된 상기 데이터선 각각의 한 단부에 연결되어 각각의 상기 데이터선에 데이터 신호를 인가하는 상부 및 하부 데이터 구동부를 포함하는 행렬형 액정 표시 장치의 구동 방법으로서, 상기 게이트 구동부는 적어도 2개의 주사 신호를 별도로 각각의 상기 상부 및 하부 데이터선에 연결된 각각의 상기 스위칭 소자에 연결된 각각의 게이트선에 인가하여 다수의 상기 스위칭 소자를 통하여 상기 상부 및 하부의 데이터 구동부로부터 각각 인가되는 데이터 신호를 각각의 상기 화소 전극에 인가하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
- 제15항에서, 상기 주사 신호는 서로 이웃하는 상기 게이트선에 순차적으로 인가하는 액정 표시 장치의 구동 방법.
- 제15항에서, 상기 상부 데이터선에 연결된 마지막 게이트선에 인가되는 주사 신호와 상기 하부 데이터선에 연결된 첫 번째 게이트선이 인가되는 주사 신호는 서로 이웃하는 상기 게이트선을 통하여 순차적으로 인가하는 액정 표시 장치의 구동 방법.
- 제15항에서, 상기 상부 데이터선에 연결된 첫 번째 게이트선과 상기 하부 데이터선에 연결된 첫 번째 게이트선에는 주사 신호를 동시에 인가하는 액정 표시 장치의 구동 방법.
- 제15항에서, 상기 상부 데이터선에 연결된 마지막 상기 게이트선과 상기 하부 데이터선에 연결된 첫 번째 상기 게이트선에 연결된 상기 스위칭 소자와 전기적으로 연결된 상기 화소 전극 사이에는 유지 용량이 형성되는 액정 표시 장치의 구동 방법.
- 기판 상부에 한 방향으로 형성되어 있는 다수의 게이트선, 상기 게이트선과 교차하며 상부 및 하부로 분리되어 있는 다수의 데이터선, 상기 게이트선과 상기 데이터선이 교차하는 부분에 형성되어 있으며, 상기 게이트선과 연결된 제1 단자, 상기 데이터선과 연결된 제2 단자 및 제3 단자를 포함하는 스위칭 소자, 상기 스위칭 소자의 상기 제3 단자와 전기적으로 연결되어 있는 다수의 화소 전극, 상기 게이트선의 한 단부에 연결되어 상기 게이트선을 통하여 상기 스위칭 소자에 주사 신호를 인가하는 게이트 구동부, 상부 및 하부로 분리된 상기 데이터선 각각의 한 단부에 연결되어 각각의 상기 데이터선에 데이터 신호를 인가하는 상부 및 하부 데이터 구동부를 포함하는 행렬형 액정 표시 장치.
- 제20항에서, 상기 상부 데이터선에 연결된 마지막 상기 게이트선과 상기 하부 데이터선에 연결된 첫 번째 상기 게이트선에 연결된 상기 스위칭 소자와 전기적으로 연결된 상기 화소 전극 사이에는 유지 용량이 형성되는 액정 표시 장치.
- 제20항에서, 상기 화소 전극의 하부에 상기 화소 전극과 중첩되어 유지 용량을 형성하는 유지 용량용 전극을 더 포함하는 액정 표시 장치의 구동 방법.
- 상기 상부 및 하부 데이터선은 일직선상에 형성되어 있는 액정 표시 장치.
- 제23항에서, 상기 화소 전극의 하부에 화소 전극과 중첩되어 유지 용량을 형성하는 유지 용량용 전극을 더 포함하는 액정 표시 장치의 구동 방법.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR95-68232 | 1995-12-30 | ||
KR101995068232 | 1995-12-30 | ||
KR19950068232 | 1995-12-30 | ||
KR96-27722 | 1996-07-10 | ||
KR101996027722 | 1996-07-10 | ||
KR19960027722 | 1996-07-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970050068A KR970050068A (ko) | 1997-07-29 |
KR100228280B1 true KR100228280B1 (ko) | 1999-11-01 |
Family
ID=26631563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960077970A KR100228280B1 (ko) | 1995-12-30 | 1996-12-30 | 표시 장치, 그 구동 회로 및 구동 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6229516B1 (ko) |
JP (2) | JPH09297564A (ko) |
KR (1) | KR100228280B1 (ko) |
TW (1) | TW334554B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408097B1 (ko) * | 2000-05-31 | 2003-12-03 | 알프스 덴키 가부시키가이샤 | 액정표시장치 및 그 구동방법 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990070226A (ko) * | 1998-02-18 | 1999-09-15 | 윤종용 | 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치 |
KR100312760B1 (ko) * | 1999-02-24 | 2001-11-03 | 윤종용 | 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법 |
KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
US6590553B1 (en) | 1999-07-23 | 2003-07-08 | Nec Corporation | Liquid crystal display device and method for driving the same |
KR100363679B1 (ko) * | 2000-04-19 | 2002-12-05 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100367015B1 (ko) * | 2000-12-29 | 2003-01-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치의 구동방법 |
KR100733879B1 (ko) * | 2000-12-30 | 2007-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
US7057586B2 (en) * | 2001-03-20 | 2006-06-06 | Lg Electronics Inc. | Flat panel display and operation method thereof |
US7365713B2 (en) * | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP4047626B2 (ja) * | 2002-05-16 | 2008-02-13 | 株式会社 日立ディスプレイズ | 画像表示装置 |
US7369111B2 (en) | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
JP4010308B2 (ja) * | 2004-05-24 | 2007-11-21 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
TWI253050B (en) * | 2004-07-14 | 2006-04-11 | Au Optronics Corp | Method of multiple-frame scanning for a display |
KR100624311B1 (ko) * | 2004-08-30 | 2006-09-19 | 삼성에스디아이 주식회사 | 프레임 메모리 제어 방법 및 그것을 이용한 표시 장치 |
KR101191157B1 (ko) * | 2004-12-31 | 2012-10-15 | 엘지디스플레이 주식회사 | 액정표시장치의 구동부 |
TWI301961B (en) * | 2005-02-17 | 2008-10-11 | Au Optronics Corp | Liquid crystal display, timing crontroller and scan method |
US7990358B2 (en) * | 2005-03-14 | 2011-08-02 | Sharp Kabushiki Kaisha | Display apparatus |
WO2006098449A1 (ja) * | 2005-03-18 | 2006-09-21 | Sharp Kabushiki Kaisha | 液晶表示装置 |
US7948463B2 (en) * | 2005-03-18 | 2011-05-24 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR101152129B1 (ko) * | 2005-06-23 | 2012-06-15 | 삼성전자주식회사 | 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치 |
KR101219043B1 (ko) * | 2006-01-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 장치 |
US7978273B2 (en) * | 2006-03-06 | 2011-07-12 | Sharp Kabushiki Kaisha | Active-matrix substrate, display device, and television receiver |
TWI392908B (zh) * | 2008-05-16 | 2013-04-11 | Au Optronics Corp | 顯示裝置 |
US9286848B2 (en) * | 2010-07-01 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
JP2013167772A (ja) * | 2012-02-16 | 2013-08-29 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
CN103839523A (zh) * | 2012-11-20 | 2014-06-04 | 北京京东方光电科技有限公司 | 一种降低液晶面板功耗的装置及方法 |
CN104155820B (zh) | 2014-08-13 | 2017-09-22 | 深圳市华星光电技术有限公司 | 一种阵列基板及驱动方法 |
WO2018021131A1 (ja) * | 2016-07-27 | 2018-02-01 | シャープ株式会社 | 表示装置およびその駆動方法 |
US10127892B2 (en) * | 2016-11-11 | 2018-11-13 | A.U. Vista, Inc. | Display device using overlapped data lines near center to dim Mura defect |
KR20180057101A (ko) * | 2016-11-21 | 2018-05-30 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 표시패널 |
US10741128B2 (en) * | 2017-03-28 | 2020-08-11 | Intel Corporation | Dual scan out display system |
CN110322827B (zh) * | 2019-08-15 | 2022-05-10 | 成都辰显光电有限公司 | 一种显示面板的数字驱动方法和显示面板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707692A (en) * | 1984-11-30 | 1987-11-17 | Hewlett-Packard Company | Electroluminescent display drive system |
US4739320A (en) * | 1985-04-30 | 1988-04-19 | Planar Systems, Inc. | Energy-efficient split-electrode TFEL panel |
US4797667A (en) * | 1985-04-30 | 1989-01-10 | Planar Systems, Inc. | Split screen electrode structure for TFEL panel |
US4837566A (en) * | 1985-07-12 | 1989-06-06 | The Cherry Corporation | Drive circuit for operating electroluminescent display with enhanced contrast |
JPS6249327A (ja) * | 1985-08-29 | 1987-03-04 | Asahi Glass Co Ltd | 画像表示装置 |
DE3685821T2 (de) * | 1985-10-16 | 1993-02-11 | Sanyo Electric Co | Anzeigeanordnung mit fluessigkristall. |
US5049865A (en) * | 1987-10-29 | 1991-09-17 | Nec Corporation | Display apparatus |
JP2660528B2 (ja) * | 1988-02-03 | 1997-10-08 | 株式会社日立製作所 | 液晶表示装置の駆動方法 |
US5206634A (en) * | 1990-10-01 | 1993-04-27 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
JPH05224239A (ja) * | 1992-02-18 | 1993-09-03 | Nec Corp | アクティブマトリクス液晶表示ディスプレイ |
JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
US5801672A (en) * | 1993-09-09 | 1998-09-01 | Kabushiki Kaisha Toshiba | Display device and its driving method |
JP3400082B2 (ja) * | 1994-03-31 | 2003-04-28 | 株式会社日立製作所 | 液晶表示装置 |
JP3298301B2 (ja) * | 1994-04-18 | 2002-07-02 | カシオ計算機株式会社 | 液晶駆動装置 |
US5771031A (en) * | 1994-10-26 | 1998-06-23 | Kabushiki Kaisha Toshiba | Flat-panel display device and driving method of the same |
JPH09319342A (ja) * | 1996-03-26 | 1997-12-12 | Sharp Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JPH10133172A (ja) * | 1996-10-30 | 1998-05-22 | Sharp Corp | 単純マトリクス型表示装置の駆動回路 |
-
1996
- 1996-12-30 KR KR1019960077970A patent/KR100228280B1/ko active IP Right Grant
- 1996-12-30 US US08/774,523 patent/US6229516B1/en not_active Expired - Lifetime
- 1996-12-30 TW TW085116293A patent/TW334554B/zh not_active IP Right Cessation
-
1997
- 1997-01-06 JP JP9000421A patent/JPH09297564A/ja active Pending
-
2008
- 2008-01-11 JP JP2008004188A patent/JP4638917B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408097B1 (ko) * | 2000-05-31 | 2003-12-03 | 알프스 덴키 가부시키가이샤 | 액정표시장치 및 그 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
TW334554B (en) | 1998-06-21 |
JP4638917B2 (ja) | 2011-02-23 |
JP2008107851A (ja) | 2008-05-08 |
JPH09297564A (ja) | 1997-11-18 |
KR970050068A (ko) | 1997-07-29 |
US6229516B1 (en) | 2001-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100228280B1 (ko) | 표시 장치, 그 구동 회로 및 구동 방법 | |
JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
US8416231B2 (en) | Liquid crystal display | |
KR100228282B1 (ko) | 액정 표시 장치 | |
KR100668544B1 (ko) | 액정 표시 장치 | |
KR950003345B1 (ko) | 액정 표시 장치 | |
US20060038767A1 (en) | Gate line driving circuit | |
US5867141A (en) | Driving method for liquid crystal display of gate storage structure | |
EP0313876A2 (en) | A method for eliminating crosstalk in a thin film transistor/liquid crystal display | |
US20060028463A1 (en) | Gate line driving circuit | |
US20030227428A1 (en) | Display device and method for driving the same | |
KR20080006037A (ko) | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 | |
JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
JP4597939B2 (ja) | 液晶表示装置とその駆動方法 | |
KR20200020328A (ko) | Oled 표시패널과 이를 이용한 oled 표시 장치 | |
US6587089B1 (en) | LCD panel and LCD device equipped therewith | |
US11100882B1 (en) | Display device | |
US20070164958A1 (en) | Active matrix liquid crystal display device | |
JP3297334B2 (ja) | 液晶表示装置 | |
JPH04251892A (ja) | 液晶表示装置 | |
JP2625248B2 (ja) | 液晶表示装置 | |
US7525613B2 (en) | Liquid crystal display device and display control method thereof | |
JP3297335B2 (ja) | 液晶表示装置 | |
JPH10198321A (ja) | アクティブマトリクス表示装置 | |
KR19980067902A (ko) | 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120713 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 15 |