JP2016080929A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置 Download PDFInfo
- Publication number
- JP2016080929A JP2016080929A JP2014213429A JP2014213429A JP2016080929A JP 2016080929 A JP2016080929 A JP 2016080929A JP 2014213429 A JP2014213429 A JP 2014213429A JP 2014213429 A JP2014213429 A JP 2014213429A JP 2016080929 A JP2016080929 A JP 2016080929A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- output
- signal line
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】 タイミングコントローラ58内のタイミング制御部53からソースドライバ56に出力する画像表示制御信号3が、垂直ブランキング期間Td終了時点から所定の期間に亘り先行して出力するよう構成する。この先行出力によりアナログ電源Vsの電圧変動を垂直ブランキング期間Td中に生じせしめる。
【選択図】 図2
Description
入力信号はクロック、画像データ、同期信号などからなり、これをタイミングコントローラ部で受けて、所望のタイミングで駆動制御信号、クロックおよび表示データが生成される。
また、電源回路部では入力電圧からロジック電圧、アナログ電圧(出力駆動用電圧)、階調電圧、ゲートON電圧、ゲートOFF電圧、コモン電圧などが生成される。
タイミングコントローラ部からの出力信号(駆動制御信号、クロック、表示データ)と前記各電源電圧によりゲートドライバICとソースドライバICが所望のタイミングで駆動され、表示パネル内の画素駆動TFT(薄膜トランジスタ:Thin Film Transistor)を制御し、表示画像に応じた電圧が液晶に印加される。
言い換えれば、この最低電圧値は、前記最大階調電圧(Vref−Max)にソースドライバICで必要とされるアナログ電圧値と上記最大階調電圧(Vref−Max)との電位差を加えた電圧値となる。このため、アナログ電圧値の設定値として上記電圧ドロップを見込んて十分高い値を設定する必要がある。
<<回路構成>>
図1は、実施の形態1における液晶表示装置50の回路構成を示しており、複数の走査信号線51と複数の画像信号線52とそれらの交差部に画素54とそれを駆動するTFT59がマトリクス状に形成されたマトリクスTFT基板と、図示しない対向基板との間に液晶層を挟持するよう構成された液晶パネル55、この液晶パネル55を駆動するための周辺回路の構成を示すものである。
一例として768行×1024列の画素からなるXGA(Extended Graphics Array)の解像度を持つカラー液晶パネルの場合は、走査信号線51が768本、画像信号線52が3072本(=1024列×3本(RGBドット))から構成される。
なお、図1では走査信号線51は第一番目の配線、画像信号線52は最も左の配線、それらに接続された画素54、それを駆動するTFT59、および共通配線61を代表して図示し、その他の配線、画素、TFT、共通配線は省略している。
図2は本実施の形態1に係る電源回路部60の動作中におけるアナログ電圧Vsdの変動とDENA信号の動作タイミングを示す模式図である。図3は、図2においてDENA信号の垂直ブランキング期間Tb終了後、データイネーブル期間Tdの開始部分を拡大するとともに、S−IC56に入力するラッチパルス信号LPとアナログ電圧の消費電流Isを加えた動作タイミングを示す模式図である。アナログ電圧の消費電流Isは、主にS−IC56にて発生し、液晶パネル55へ1H毎に極性反転させて画素電圧を書き込み際の電流である。ここで、前記記号“H”は水平走査期間を示す。以後、水平走査期間を“H”と表す。
なお、垂直ブランキング期間は、G−IC57が走査信号線51の駆動を行わず、全ての走査信号線51がゲートOFF電圧Vglに保持される。従って全てのTFT59はOFF状態となり、画素54への電圧印加は行われず、表示への影響はない。
図4の(a)は、図1で示したT−CON58の内部において一点鎖線で図示したタイミング制御部53内のソースドライバ先行動作付加回路部62(破線で図示)の構成を示すブロック図である。ソースドライバ先行動作付加回路62は、図4の(a)にて示したとおり入力信号判別回路63、1水平期間カウント回路64、ブランキング期間カウント・保持回路65、疑似DENA判別・生成回路66からなる。
図4の(a)に記載のDENAとCLKが入力する入力信号判別回路63によって、1stDENA(垂直ブランキング期間終了後の最初のデータ有効信号)の立上りからLastDENA(データイネーブル期間中の最後のデータ有効信号)の立下りまでをデータイネーブル期間Tdと判別し、それ以外を垂直ブランキング期間Tbとし、ブランキング期間判別信号8を、1水平期間カウント回路64、ブランキング期間カウント・保持回路65、疑似DENA判別・生成回路66に出力する。
その信号タイミングは図3の符号8で示したように、垂直ブランキング期間TbにてHigh、データイネーブル期間TdでLowとなる波形である。
あるいは他の判別方法として、入力信号2に垂直同期信号や水平同期信号が含まれる場合はこれらの入力信号を合わせ用いて判別してもよい。
さらに1stDENAの立ち上がりタイミングをトリガにしてこのブランキング期間カウント値10を保持するとともに疑似DENA判別・生成回路66に、当該ブランキング期間カウント値10(例えば上記カウント数38)を出力する。
さらに前記第2のカウンタのカウント値CNがブランキング期間出力信号(疑似DENA信号)11を生成すべきカウント値(例えば8)以下であれば、疑似DENA判別・生成回路66にて、CLKとカウント出力CYに基づいて液晶パネル55の解像度(一例として1024列)に応じた所定の疑似DENA波形を繰り返し出力するように構成する。ここで、カウント出力CYは疑似DENA波形の出力開始のトリガーとなり、前記第2のカウンタのカウント値CNが所定の値(一例として8)以下であれば疑似DENA波形を繰り返し出力する。
上記のように構成した疑似DENA判別・生成回路66から生成されるブランキング期間出力信号(疑似DENA信号)11は、その信号波形は図2および図3の符号11で示したように、垂直ブランキング期間Tbにおいて、垂直ブランキング期間Tbの終了の数H前(図3の例では8H前)からブランキング期間出力信号(疑似DENA信号)11の出力を開始し、データイネーブル期間Tdの開始と同時に終了する(疑似DENA期間)。
なお、上述の実施の形態1では、第2のカウンタの初期値一例としてブランキング期間カウント値10(保持値:単位H)と同一H相当数としたが、この初期値としてブランキング期間カウント値10(一例38H)−8HのようにT−CON58内部で算出させて、第2のカウンタの初期値として設定し、次フレームの垂直ブランキング期間Tb中にダウンカウント動作を実行し、カウント値が0となった以降からブランキング期間出力信号(疑似DENA信号)11を生成するように構成してもよい。
さらには、図4の(b)で示した疑似DENA判別・生成回路66内の疑似DENA生成回路の代わりに疑似LP生成回路を採用し、疑似LP信号を生成して、T−CON58内のタイミング制御部53において生成したLP信号と前記疑似LP信号との論理和をとり、合成LP信号を生成し、この合成LP信号をソースドライバIC出力する信号処理を実行してもよい。
図2および図3においては、液晶パネル55の画像信号線52の駆動電圧波形を記載していないが、垂直ブランキング期間Tb終了間際に(すなわちデータイネーブル期間Tdの開始に対して先行して)電圧印加を始める場合に、駆動電圧を液晶パネル55が採用している液晶モードによって切り替えることができる。例えば、上述のTNモードなどのノーマリホワイトの画素構成の表示パネルであれば黒電圧、VAモードやIPSモードなどのノーマリブラックの画素構成の表示パネルであれば白電圧とするなどして、アナログ電源回路を高負荷駆動させ出力電流を上げておくことでデータイネーブル期間Td開始時点での電圧ドロップを抑制する。切り替えの方法はT−CON58用ICの設定ピンであったり、T−CON58に読み込まれる各種設定情報を格納するROMのデータ設定など方法は問わない。
垂直ブランキング期間Tb終了間際に(すなわちデータイネーブル期間Tdの開始に対して先行して)画像信号線52への電圧印加を始める場合に、印加電圧を中間調電圧とする。このようにすることでアナログ電源回路を中間負荷駆動させ出力電流を上げ、少なくともブースト回路の連続モードへ移行させておくことで、データイネーブル期間Td開始時点での電圧ドロップを抑制する。
垂直ブランキング期間Tb終了間際に(すなわちデータイネーブル期間Tdの開始に対して先行して)画像信号線52への電圧印加を始める場合に、印加電圧を前フレームの1ライン目表示データ12とする。
図5は、図1で示したT−CON58の内部において一点鎖線で図示したタイミング制御部53内のソースドライバ先行動作付加回路部62(破線で図示)の構成を示すブロック図である。同図で明らかなように、本実施の形態2では上述の実施の形態1に対して、ソースドライバ先行動作付加回路部62内に、液晶パネル55の1行目の各画素に表示するV−Dataを保持するためのラインメモリ67を追加している。その他、入力信号判別回路63、1水平期間カウント回路64、ブランキング期間カウント・保持回路65、疑似DENA判別・生成回路66などは、上述の実施の形態1と同様であるので、詳細な説明は省略する。
このように、内部DENA信号を生成中の電源回路を1行目とほぼ同じ負荷で駆動させておくことで、データイネーブル期間Td開始時点での電圧ドロップを抑制できるとともに、1行目の画素書き込み時間も十分に確保することができる。
図6は本実施の形態3に係る電源回路部60の動作中において、データイネーブル期間Td開始前後の変動波形とDENA信号の動作タイミングとS−IC出力Sout(ほぼ画素への印加電圧に相当する)波形、およびアナログ電圧(出力駆動用電圧)の消費電流Isの関係を示す模式図である。図6に示すように垂直ブランキング期間Tb終了間際(すなわちデータイネーブル期間Tdの開始に対して先行して)に画像信号線52への電圧印加を始める場合に、S−IC出力Soutを軽負荷(小振幅)から重負荷(正規の表示データに対応した振幅)に徐々に上げていく。
また、どのようなステップ数で切り替えるかや、どのような電圧振幅値を使うかはT−CON58で設定できるようにすると多種の液晶モードに対応可能となる。
図7は本実施の形態4に係る電源回路部60の動作中において、データイネーブル期間Td開始前後の変動波形とDENA信号の動作タイミングとS−IC用画像信号線極性信号POL、およびアナログ電圧(出力駆動用電圧)の消費電流Isの関係を示す模式図である。図7に示すように、データイネーブル期間Tdの画像信号線極性信号POLは2H毎にHigh、Lowが交番する。この結果、例えば1行目の画素と、それと隣接する2行目の画素の印加電圧極性が同極性となり、3行目の画素とそれと隣接する4行目の画素の印加電圧極性も同極性であり、一方2行目の画素とそれと隣接する3行目の画素の印加電圧極性は逆極性となる所謂2ライン反転駆動となる。
4 ゲートドライバ制御信号
8 ブランキング期間判別信号
11 ブランキング期間出力信号(疑似DENA信号)
50 液晶表示装置
51 走査信号線
52 画像信号線
53 タイミング制御部
54 画素
55 液晶パネル
56 ソースドライバIC(S−IC)
57 ゲートドライバIC(G−IC)
58 タイミングコントローラ(T−CON)
60 電源回路部
67 ラインメモリ
V−Data 画像データ
DENA 画像データが有効である期間
CLK クロック
Vsd アナログ電圧
Vref 階調電圧
Vref−Max 最大階調電圧
Td データイネーブル期間
Tb 垂直ブランキング期間
LP ラッチパルス信号
POL 画像信号線極性信号
Is アナログ電圧の消費電流
Sout S−IC出力
Claims (8)
- マトリクス状に配置された複数の画素と該画素の各列に配置された複数の画像信号線と前記画素の各行に配置された複数の走査信号線とを備えた表示パネルと、
該走査信号線を駆動する走査信号線駆動手段と、
前記画像信号線に前記画素を駆動するための画像信号を供給する画像信号線駆動手段と、
前記走査信号線駆動手段と前記画像信号線駆動手段とを駆動制御するタイミング制御手段と、
昇圧回路により構成され前記画像信号線駆動手段と階調電圧生成手段とに出力駆動用電圧を供給する電源手段と、を具備するアクティブマトリクス表示装置において、
前記タイミング制御手段は、該タイミング制御手段から前記画像信号線駆動手段に出力する画像表示制御信号が、垂直ブランキング期間終了時点から所定の期間に亘り先行して出力するよう構成され、前記先行出力により前記出力駆動用電圧の電圧変動が前記垂直ブランキング期間中に生じることを特徴とするアクティブマトリクス表示装置。 - 前記画像表示制御信号は、前記画素の表示輝度に対応する表示データと、該表示データの前記画像信号線駆動手段での入出力タイミングを制御する駆動制御信号とに分別され、
前記先行出力用の前記表示データは、前記表示パネルにとって最大電圧に対応すること、を特徴とする請求項1に記載のアクティブマトリクス表示装置。 - 前記画像表示制御信号は、前記画素の表示輝度に対応する表示データと、該表示データの前記画像信号線駆動手段での入出力タイミングを制御する駆動制御信号とに分別され、
前記先行出力用の前記表示データは、前記表示パネルにとって中間調電圧に対応することを特徴とする請求項1に記載のアクティブマトリクス表示装置。 - 前記画像表示制御信号は、前記画素の表示輝度に対応する表示データと、該表示データの前記画像信号線駆動手段での入出力タイミングを制御する駆動制御信号とに分別され、
1フレーム前の第1行目の画像データを記憶するラインメモリをさらに具備し、
前記先行出力用の前記表示データは、前記ラインメモリに記憶された前記画像データに基づいて生成されることを特徴とする請求項1に記載のアクティブマトリクス表示装置。 - 前記画像表示制御信号は、前記画素の表示輝度に対応する表示データと、該表示データの前記画像信号線駆動手段での入出力タイミングを制御する駆動制御信号とに分別され、
前記先行出力用の前記表示データは、前記表示パネルの画素の構成に応じて選択できることを特徴とする請求項1に記載のアクティブマトリクス表示装置。 - 前記画像表示制御信号は、前記画素の表示輝度に対応する表示データと、該表示データの前記画像信号線駆動手段での入出力タイミングを制御する駆動制御信号とに分別され、
前記先行出力用の前記表示データは、前記画像信号線駆動手段の画像信号線駆動用出力電圧が徐々に上昇するよう生成されることを特徴とする請求項1に記載のアクティブマトリクス表示装置。 - 前記所定の期間中の前記画像信号線駆動手段の出力極性の正負交番周期を、表示期間における交番周期より短くすることを特徴とする請求項1ないし6のいづれか一項に記載のアクティブマトリクス表示装置。
- 前記所定の期間は、水平走査期間の2倍ないし20倍に相当する期間であることを特徴とする請求項1ないし7のいづれか一項に記載のアクティブマトリクス表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213429A JP6413610B2 (ja) | 2014-10-20 | 2014-10-20 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213429A JP6413610B2 (ja) | 2014-10-20 | 2014-10-20 | アクティブマトリクス表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016080929A true JP2016080929A (ja) | 2016-05-16 |
JP2016080929A5 JP2016080929A5 (ja) | 2017-11-02 |
JP6413610B2 JP6413610B2 (ja) | 2018-10-31 |
Family
ID=55958607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213429A Active JP6413610B2 (ja) | 2014-10-20 | 2014-10-20 | アクティブマトリクス表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6413610B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060199A (ja) * | 2016-10-07 | 2018-04-12 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | フレームレートの変更が可能な表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742269A (en) * | 1991-01-25 | 1998-04-21 | International Business Machines Corporation | LCD controller, LCD apparatus, information processing apparatus and method of operating same |
JP2000330089A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 液晶表示装置 |
JP2003091266A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
JP2013167772A (ja) * | 2012-02-16 | 2013-08-29 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
-
2014
- 2014-10-20 JP JP2014213429A patent/JP6413610B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5742269A (en) * | 1991-01-25 | 1998-04-21 | International Business Machines Corporation | LCD controller, LCD apparatus, information processing apparatus and method of operating same |
JP2000330089A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 液晶表示装置 |
JP2003091266A (ja) * | 2001-09-18 | 2003-03-28 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
JP2013167772A (ja) * | 2012-02-16 | 2013-08-29 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060199A (ja) * | 2016-10-07 | 2018-04-12 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | フレームレートの変更が可能な表示装置 |
US11172161B2 (en) | 2016-10-07 | 2021-11-09 | Samsung Display Co., Ltd. | Display device capable of changing frame rate and operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP6413610B2 (ja) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101264709B1 (ko) | 액정표시장치 및 이의 구동방법 | |
US20170287425A1 (en) | Display apparatus | |
US11081040B2 (en) | Pixel circuit, display device and driving method | |
CN106297689B (zh) | 驱动显示面板的方法、执行该方法的显示设备及驱动设备 | |
JP4510530B2 (ja) | 液晶表示装置とその駆動方法 | |
JP5122396B2 (ja) | ドライバ及び表示装置 | |
KR20080068420A (ko) | 표시 장치 및 이의 구동 방법 | |
CN107564448B (zh) | 显示控制及触摸控制器件、以及显示及触摸检测面板单元 | |
JP2007034305A (ja) | 表示装置 | |
KR100755599B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자기기 | |
JPWO2011148655A1 (ja) | シフトレジスタ | |
US10565947B2 (en) | Detecting apparatus and display apparatus | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
KR20090009586A (ko) | 표시 장치 및 이의 구동 방법 | |
JP2008186011A (ja) | 液晶表示装置及びその駆動方法 | |
US8471796B2 (en) | Apparatus for providing grayscale voltages and display device using the same | |
US9117512B2 (en) | Gate shift register and flat panel display using the same | |
JP2007286237A (ja) | 表示装置 | |
JP6413610B2 (ja) | アクティブマトリクス表示装置 | |
JP2002099256A (ja) | 平面表示装置 | |
KR20080086060A (ko) | 액정표시장치 및 이의 구동방법 | |
KR20140091399A (ko) | 액정표시장치 및 이의 구동회로 | |
JP2006011004A (ja) | 液晶表示装置ならびにその駆動回路および駆動方法 | |
JP2009069626A (ja) | 液晶表示装置およびその駆動方法 | |
KR20110075414A (ko) | 액정표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170922 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170922 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180917 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6413610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |