JP2005189758A - 表示デバイス及び投射型表示装置 - Google Patents

Abstract

【課題】 スイッチング素子として単結晶シリコントランジスタを用いた点順次駆動方式の液晶表示デバイスのような、画素への書き込み時間が非常に短い表示デバイスにおいて、表示領域を複数の領域に分割した場合にも、画質の劣化を防止して高画質な表示を行えるようにする。
【解決手段】 行方向のゲート線Ｘと列方向のデータ線Ｙとをマトリクス状に配列し、ゲート線とデータ線との交点位置に画素Ｐを配置したマトリクス駆動方式の表示デバイスにおいて、表示領域を、互いに独立して駆動される２以上の領域１Ａ，１Ｂに分割し、各領域１Ａ，１Ｂに表示データｄを伝送する信号線８Ａ，８Ｂの配線レイアウトを、それらの領域１Ａ，１Ｂの分割境界線を中心にして略対称にし、少なくともこの分割境界線を挟んで隣り合う画素Ｐへの表示データｄの書き込みを略同一タイミングで行わせる制御手段１２を備える。
【選択図】 図１

Description

本発明は、マトリクス駆動方式の表示デバイスや、そうした表示デバイスを用いた投射型表示装置（プロジェクションシステム）に関する。

近年、プロジェクションシステムは、小型化・高精細化・高輝度化がますます進む傾向にある。それに伴い、プロジェクションシステムで用いる表示デバイスは、小型で高精細化が可能であり、なおかつ光源からの光の利用効率が高いものであることが要求されている。

そうした要求を満たす表示デバイスの一つに、アクティブマトリクス駆動方式の反射型液晶表示デバイスがある。これは、透明電極を形成したガラス基板と、駆動基板との間に液晶を注入したものである。駆動基板には、行方向のゲート線と列方向のデータ線とがマトリクス状に配列される。ゲート線とデータ線との交点位置には、スイッチング素子と、液晶への電圧印加及び光の反射とを行うための画素電極と、補助容量とが配置される。

ゲート線が走査されるとともにデータ線に表示データ（信号電圧）が供給されると、その交点位置では、スイッチング素子がオンになり、スイッチング素子を介して画素電極に信号電圧が供給される。すなわち、画素に信号電圧が書き込まれる。この信号電圧は、補助容量に充電されて、１フレーム期間（例えば約１６．７ｍｓ）保持される。

このとき、画素電極とガラス基板の透明電極との間に電位差が生じ、液晶に電圧が印加される、液晶は、この印加された電圧に応じて光学的な特性が変化し、通過する光（ガラス基板に入射した光や、画素電極で反射されてガラス基板から再び出射される光）を変調する。これによって階調表示が行われる。

アクティブマトリクス駆動方式は、各画素への書き込みの順序によって、線順次駆動方式と点順次駆動方式とに分けられる。線順次駆動方式は、１行のゲート線を走査する期間に、全てのデータ線に同時に表示データを供給することにより、そのゲート線上の全ての画素に同時に書き込みを行う方式である。

他方、点順次駆動方式は、１行のゲート線を走査した状態で、データ線を１列ずつ（または隣接する複数列ずつ）順次切り替えて表示データを供給することにより、そのゲート線上の１個ずつの画素に（または隣接する複数個の画素を単位として）順次書き込みを行い、最終列のデータ線に達すると、次の行のゲート線を走査して同様な順序で書き込みを繰り返す方式である。

図９は、隣接する８個の画素を単位とした点順次駆動方式の液晶表示デバイスの駆動基板上の構成を示す。行方向のゲート線Ｘと列方向のデータ線Ｙとがマトリクス状に配列されており、ゲート線Ｘとデータ線Ｙとの交点位置に画素Ｐが配置されている。

図示しない信号処理回路から出力されて信号入力端子５８に入力した表示データｄが、８本の信号線５７によってデータ線ドライバ５２内の切替スイッチ５３〜５５に伝送される。

また、図示しないタイミング制御回路から出力されて信号入力端子５８に入力したコントロール信号ｃが、ゲート線ドライバ５１及びデータ線ドライバ５２に供給される。

ゲート線ドライバ２は、このコントロール信号ｃに基づいてゲート線Ｘを走査する。データ線ドライバ５２内では、このコントロール信号ｃに基づき、切替制御回路５６が切替スイッチ５３〜５５を制御する。

この表示デバイスにおいて、図に矢印で示すように、ゲート線Ｘの走査方向を表示領域の下端から上端向きにし、データ線Ｙの切替方向を表示領域の右端から左端向きにした場合の点順次駆動動作は、次の通りである。

最初に、ゲート線ドライバ５１で最下行のゲート線Ｘを走査するとともに、データ線ドライバ５２内の切替制御回路５６で切替スイッチ５５のみをオンにすることにより、右側の８本のデータ線Ｙに同時に表示データｄを供給する。これにより、最下行の右側の８個の画素への書き込みが行われる。

続いて、最下行のゲート線を走査したまま、データ線ドライバ５２内の切替制御回路５６で切替スイッチ５４のみをオンにすることによって中央の８本のデータ線Ｙに同時に表示データｄを供給する。これにより、最下行の中央の８個の画素への書き込みが行われる。

続いて、最下行のゲート線を走査したまま、データ線ドライバ５２内の切替制御回路５６で切替スイッチ５３のみをオンにすることによって左側の８本のデータ線Ｙに同時に表示データｄを供給する。これにより、最下行の左側の８個の画素への書き込みが行われる。

このようにして最下行の画素への書き込みが完了すると、次に、下から２行目のゲート線を走査して、同様な順序で書き込みを行う。以下、走査するゲート線を１行ずつ上方向に切り替えて、同様な順序で書き込みを繰り返す。

以上に説明した線順次駆動方式，点順次駆動方式のうち、線順次駆動方式では、全てのデータ線に同時に表示データを供給しなければならないので、表示デバイス内の回路や周辺回路の数・規模が大きくなってしまう。これに対し、点順次駆動方式は、それらの回路の数・規模を小さくすることができる。したがって、表示デバイスの小型化を実現するためには、点順次駆動方式のほうが有利である。

その反面、点順次駆動方式では、１個ずつの画素に（または隣接する複数個の画素を単位として）順次書き込みを行うことによって１フレーム内に全ての画素への書き込みを完了しなければならないので、個々の画素への書き込みに費やすことのできる時間が短くなり、駆動周波数が高くなる。そして、高精細化のためには画素数を増やすことが必要であるが、画素数を増やせば増やすほど、個々の画素への書き込み時間を一層短くしなければならなくなり、駆動周波数を一層高くしなければならなくなる。

しかし、画素への書き込みには最低限必要な時間（補助容量に充電するための時間）があり、また、駆動周波数をあまり高くすることは、回路の負担の増大を招いてしまう。したがって、そのままでは高精細化に限界がある。

そこで、個々の画素への書き込み時間を短縮することなく画素数を増やす方法として、表示デバイスの表示領域を、互いに独立して駆動される複数の領域に分割するという方法が存在している。例えば表示領域を上下２つの領域に分割してそれらの領域を互いに独立して駆動すれば、個々の画素への書き込み時間を短縮することなく、画素数を２倍に増やすことができる。

しかし、この分割駆動方法には、表示領域の分割境界線を挟んで互いに隣り合う画素への書き込みタイミングがずれた場合に、それらの画素で輝度差などが生じることによって分割境界線が継ぎ目として視認されるので、画質が劣化するという問題がある。

従来、分割駆動方法におけるこうした画質の劣化を回避する技術としては、表示デバイスの表示領域を上下方向に複数に分割するとともに、表示領域の分割境界線を挟んで互いに隣り合うゲート線を同じタイミングで走査するようにした技術が開示されている（例えば、特許文献１参照。）。
特開平１１−１０２１７２号公報（段落番号０１１８〜０１２３、図１〜図２）

しかし、この従来技術は、主に、電子移動度の遅いアモルファスシリコン型トランジスタをスイッチング素子として用いた線順次駆動方式の液晶表示デバイスに適用することを前提としたものである。そうした液晶表示デバイスは、通常、画素への書き込み時間が数μｓｅｃなので、分割境界線を挟んで互いに隣り合う画素に表示データが供給されるタイミングが１００ｎｓｅｃ（ナノ秒）程度ずれたとしても、それらの画素に書き込まれる電圧には影響がないといえる。

これに対し、例えば電子移動度の速い単結晶シリコントランジスタをスイッチング素子として用いた点順次駆動方式の液晶表示デバイスでは、画素への書き込み時間が、数１０ｎｓｅｃという非常に短い時間になっている。そのため、従来技術のように分割境界線を挟んで互いに隣り合うゲート線を同じタイミングで走査しても、分割境界線を挟んで互いに隣り合う画素に表示データが供給されるタイミングが数１０ｎｓｅｃ程度ずれた場合には、それらの画素に書き込まれる電圧が相違してしまうので、やはり分割境界線が継ぎ目として視認されることになる。

ここで、図１０に示す点順次駆動方式の液晶表示デバイスを例にとって、こうした表示データの供給タイミングのずれについて検討することにする。この液晶表示デバイスは、表示領域を列方向上で上下に２つの領域６１Ａ，６１Ｂに分割したものであり、図９と共通する部分には同一符号を付している。

各表示領域６１Ａ，６１Ｂには、それぞれゲート線ドライバ５１及びデータ線ドライバ５２が設けられている。図示しない信号処理回路から出力されて、表示領域６１Ｂの下側に位置する信号入力端子５８に入力した表示領域６１Ａ用（画面の上半分用）の表示データｄが、８本の信号線５７Ａによって表示領域６１Ａのデータ線ドライバ５２内の切替スイッチ５３〜５５に伝送される。

また、信号処理回路から出力されて信号入力端子５８に入力した表示領域６１Ｂ用（画面の下半分用）の表示データｄが、８本の信号線５７Ｂによって表示領域６１Ｂのデータ線ドライバ５２内の切替スイッチ５３〜５５に伝送される。

また、図示しないタイミング制御回路から出力されてこの表示デバイスの信号入力端子に入力したコントロール信号ｃが、各表示領域６１Ａ，６１Ｂのゲート線ドライバ５１及びデータ線ドライバ５２に供給される。

図１１は、この液晶表示デバイスの一部の画素についての等価回路である。各ゲート線Ｘとデータ線Ｙとの交点位置に、スイッチング素子として単結晶シリコントランジスタ６２が接続されており、ゲート線Ｘが走査されると、この単結晶シリコントランジスタ６２がオンになる。そして、データ線Ｙに表示データｄが供給されると、単結晶シリコントランジスタ６２を介して補助容量６３が充電されて、液晶６４に電圧が印加される。

この液晶表示デバイスを点順次駆動する際には、例えば図１０に図に矢印で示すように、表示領域６１Ａについては、ゲート線Ｘの走査方向を下端から上端向きにするとともにデータ線Ｙの切替方向を右端から左端向きにし、表示領域６１Ｂについては、ゲート線Ｘの走査方向を上端から下端向きにするとともにデータ線Ｙの切替方向を右端から左端向きにする。そして、表示領域６１Ａの最下行のゲート線Ｘと表示領域６１Ｂの最上行のゲート線Ｘ（分割境界線を挟んで互いに隣り合うゲート線Ｘ）を同じタイミングで走査する。

ところで、この液晶表示デバイスにおいて、例えば各表示領域６１Ａ，６１Ｂの画素数をそれぞれ横１９２０×縦１０８０個にするとともにリフレッシュレートを１２０Ｈｚにした場合には、例えば隣接する８個の画素ではなく隣接する２４個の画素を単位としても、個々の画素への書き込み時間は、２４／｛（１９２０＋α）×（１０８０＋β）×１２０）｝＝約８０nｓという非常に短い時間になる。（α，βは回路制御用の信号割当分である。）

そのため、信号入力端子５８に入力した表示データｄが表示領域６１Ａの画素に供給されるまでの遅延時間と、信号入力端子５８に入力した表示データｄが表示領域６１Ｂの画素に供給されるまでの遅延時間とに数１０ｎｓｅｃ程度の差が生じると、表示領域６１Ａと表示領域６１Ｂとの分割境界線を挟んで互いに隣り合う画素への表示データの供給タイミングが数１０ｎｓｅｃ程度ずれるので、それらの画素に書き込まれる電圧が相違してしまう。

図１２は、表示データが遅延した場合の画素への書き込み波形を、理想的な書き込み波形と対比して例示した図であり、各期間Ｔは画素への書き込み時間である。液晶表示デバイスは、アナログ電圧で駆動されて表示を行うデバイスであり、表示データ（アナログデータ）が遅延すると、画素に書き込むアナログ波形がなまるので、想定していた電圧を書き込み時間内に書き込むことができなくなる。

そして、このアナログ波形のなまり具合は、遅延時間の長さによって変化する。そのため、単純に、表示領域６１Ａの画素への書き込みタイミングと表示領域６１Ｂの画素への書き込みタイミングとを遅延時間の差だけシフトさせたとしても、表示領域６１Ａの画素への書き込み電圧と表示領域６１Ｂの画素への書き込み電圧とを同じにすることはできない。

また、図１２にも表れているように、遅延時間が長くなることによってアナログ波形のなまり具合が大きくなると、書き込み電圧が安定するまでに必要な時間が長くなるので、前段の画素（例えば図１０の液晶表示デバイスにおいて、中央の８個の画素にとっては、右側の８個の画素）に書き込んだ波形の影響が残ることによって表示画面にゴーストが発生し、このことも画質の劣化につながる。

このように、スイッチング素子として単結晶シリコントランジスタを用いた点順次駆動方式の液晶表示デバイスのような、画素への書き込み時間が非常に短い表示デバイスにおいて、表示領域を複数の領域に分割した場合には、各表示領域の画素に表示データが供給されるまでの遅延時間が、画質の劣化の原因となる。

本発明は、上述の点に鑑み、スイッチング素子として単結晶シリコントランジスタを用いた点順次駆動方式の液晶表示デバイスのような、画素への書き込み時間が非常に短い表示デバイスにおいて、表示領域を複数の領域に分割した場合にも、画質の劣化を防止して高画質な表示を行えるようにすることを課題としてなされたものである。

この課題に関し、種々の実験を繰り返して調査した結果、表示データが遅延する要因としては、データ線ドライバに表示データを伝送する信号線（図１０では信号線５７Ａ，５７Ｂ）の配線抵抗・寄生容量や、データ線の配線抵抗・寄生容量や、ゲート線の配線抵抗・寄生容量が挙げられるが、その中で、分割した各表示領域の画素に表示データが供給されるまでの遅延時間の差は、主にそれぞれの表示領域のデータ線ドライバに表示データを伝送する信号線の配線抵抗・寄生容量の差によって生じることを見出した。

例えば、図１０に示した液晶表示デバイスでは、信号線５７Ａのほうが信号線５７Ｂよりも長いので配線抵抗・寄生容量が大きくなっており、そのため、信号線５７Ｂでの遅延時間が４０ｎｓｅｃ程度であるとすると、信号線５７Ａでの遅延時間が１００ｎｓｅｃ程度になって、数１０ｎｓｅｃ程度の遅延時間の差が生じてしまう。

そこで、本発明は、行方向のゲート線と列方向のデータ線とをマトリクス状に配列し、ゲート線とデータ線との交点位置に画素を配置したマトリクス駆動方式の表示デバイスにおいて、表示領域が、互いに独立して駆動される２以上の領域に分割されており、各領域に表示データを伝送する信号線の配線レイアウトが、それらの領域の分割境界線を中心にして略対称になっており、少なくともこの分割境界線を挟んで隣り合う画素への表示データの書き込みを略同一タイミングで行わせる制御手段を備えたことを特徴とする。

この表示デバイスでは、表示領域が、互いに独立して駆動される２以上の領域に分割されており、各領域に表示データを伝送する信号線の配線レイアウトが、それらの領域の分割境界線を中心にして略対称になっている。

このように、分割した各表示領域に表示データを伝送する信号線の配線レイアウトを分割境界線を中心にして略対称にすることにより、それらの信号線の配線抵抗・寄生容量が互いに略等しくなるので、各表示領域の画素に表示データが供給されるまでの遅延時間が略等しくなる（遅延時間の差がほぼなくなる）。

そして、この表示デバイスでは、制御手段が、少なくとも分割境界線を挟んで隣り合う画素への表示データの書き込みを略同一タイミングに行わせる。したがって、分割境界線を挟んで隣り合う画素には、この制御手段によるタイミングから略等しい時間だけ信号線で遅延したタイミング（すなわち略同一のタイミング）で、略同一の書き込み波形によって略等しい電圧が書き込まれる。

これにより、分割境界線を挟んで隣り合う画素で輝度差などが生じることがなくなるので、分割境界線が継ぎ目として視認されることがなくなり、画質が向上する。

なお、この表示デバイスにおいて、一例として、表示領域を、列方向上で２つに分割するとともに行方向上で２つに分割することにより、４つの領域に分割することが好適である。

このように、表示領域を列方向上だけでなく行方向上でも２つに分割することにより、各表示領域のゲート線の長さが半分になるので、ゲート線の配線抵抗・寄生容量も小さくすることができる。これにより、ゲート線の配線抵抗・寄生容量を原因とする走査タイミングの遅れ（ゲート線上の各画素のスイッチング素子がオンにされるタイミングの遅れ）が低減されるので、この走査タイミングの遅れを原因とする画質の劣化も防止できるようになる。

次に、本発明は、光源からの射出光を光変調デバイスに照射し、表示データに応じて光変調デバイスで変調された光を投射する投射型表示装置において、この光変調デバイスは、行方向のゲート線と列方向のデータ線とをマトリクス状に配列し、ゲート線とデータ線との交点位置に画素を配置したマトリクス駆動方式の表示デバイスであって、表示領域が、互いに独立して駆動される２以上の領域に分割されており、各領域に表示データを伝送する信号線の配線レイアウトが、それらの領域の分割境界線を中心にして略対称になっており、少なくともこの分割境界線を挟んで隣り合う画素への表示データの書き込みを略同一タイミングで行わせる制御手段を備えたことを特徴とする。

この投射型表示装置は、前述の本発明に係る表示デバイスを光変調デバイスとして用いたものであり、投影画面上で光変調デバイスの各表示領域の分割境界線が継ぎ目として視認されることがなくなるので、高画質な大画面表示が可能になる。

本発明によれば、マトリクス駆動方式の表示デバイスで、表示領域を２以上の領域に分割してそれらの領域を互いに独立して駆動する際に、各表示領域の分割境界線を挟んで隣り合う画素で輝度差などが生じることがなくなるので、分割境界線が継ぎ目として視認されることがなくなり、画質が向上するという効果が得られる。

また、表示領域を列方向上だけでなく行方向上でも２つに分割することにより、ゲート線の配線抵抗・寄生容量を原因とする走査タイミングの遅れが低減されるので、この走査タイミングの遅れを原因とする画質の劣化も防止できるという効果が得られる。

以下、点順次駆動方式の液晶表示デバイスに本発明を適用した例について、図面を用いて具体的に説明する。

図１は、本発明を適用した点順次駆動方式の液晶表示デバイスの構成例を示す。この液晶表示デバイスは、透明電極を形成したガラス基板と、駆動基板（例えばシリコン基板）との間に液晶を注入した反射型液晶表示デバイスであり、図では駆動基板側の構成を示している。この駆動基板１０上では、表示領域が列方向（図の縦方向）上で上下に２つの領域１Ａ，１Ｂに分割されている。

各領域１Ａ，１Ｂでは、それぞれ行方向（図の横方向）のゲート線Ｘと列方向のデータ線Ｙとがマトリクス状に配列されている。各ゲート線Ｘとデータ線Ｙとの交点位置には、液晶への電圧印加と光の反射とを行うための画素電極（例えばアルミニウムを主成分とした金属）と、スイッチング素子としての単結晶シリコントランジスタと、補助容量とが配置されている（図ではこれらの画素電極，スイッチング素子，補助容量と液晶とを合せて画素Ｐとして示している）。

各表示領域１Ａ，１Ｂには、それぞれゲート線ドライバ２及びデータ線ドライバ３が設けられている。

信号処理回路１１は、外部から供給される映像信号に直並列変換・ガンマ補正・増幅等の処理を施し、表示領域１Ａ用（画面の上半分用）の表示データｄ，表示領域１Ｂ用（画面の下半分用）の表示データｄを出力する回路である。これらの表示データｄは、それぞれ隣り合う８個の画素に同時に書き込むための８相ずつのアナログデータである。

タイミング制御回路１２は、外部から入力される同期信号に基づき、ゲート線ドライバ２やデータ線ドライバ３に対するコントロール信号ｃを出力する回路である。

駆動基板１０には、表示領域１Ａ，１Ｂの右側に、信号入力端子９が設けられている。信号入力端子９には、信号処理回路１１から各表示領域１Ａ，１Ｂ用の表示データｄが入力するとともに、タイミング制御回路１２からコントロール信号ｃが入力する。なお、前述のように表示データｄはアナログデータであるが、デジタルデータを信号入力端子９に入力させる場合には、そのデジタルデータをアナログ変換するＤ／Ａ変換器を駆動基板１０に設ければよい。

信号処理回路１１から信号入力端子９に入力した表示領域１Ａ用の表示データｄは、８本の信号線８Ａによって表示領域１Ａのデータ線ドライバ３内の切替スイッチ４〜６に伝送される。

また、信号処理回路１１から信号入力端子９に入力した表示領域１Ｂ用の表示データｄは、８本の信号線８Ｂによって表示領域１Ｂのデータ線ドライバ３内の切替スイッチ４〜６に伝送される。

これらの信号線８Ａと信号線８Ｂとは、図にも表れているように、表示領域１Ａと表示領域１Ｂとの分割境界線（横方向の線）を中心にして、配線レイアウトが対称になっている。

タイミング制御回路１２から信号入力端子９に入力したコントロール信号ｃは、各表示領域１Ａ，１Ｂのゲート線ドライバ２及びデータ線ドライバ３に供給される。

表示領域１Ａ，１Ｂのゲート線ドライバ２は、このコントロール信号ｃに基づいてゲート線Ｘを走査する。また、表示領域１Ａ，１Ｂのデータ線ドライバ３内では、このコントロール信号ｃに基づき、切替制御回路７が切替スイッチ４〜６を制御する。

なお、ここでは図示の都合上画素数を少なく描いているが、実際の各表示領域１Ａ，１Ｂの画素数は、例えばそれぞれ横１９２０×縦１０８０個である。また、ここでは隣接する８個の画素を単位として書き込みを行うように描いているが、実際には隣接する２４個の画素を単位として書き込みを行う（それに対応して、データ線ドライバ３内には切替スイッチが１９２０／２４＝８０個設けられる）。また、この液晶表示デバイスのリフレッシュレートは１２０Ｈｚである。したがって、個々の画素への書き込み時間は、隣接する２４個の画素を単位としても、２４×２／｛（１９２０＋α）×２×（１０８０＋β）×１２０）＝約８０nｓという非常に短い時間になる。（α，βは回路制御用の信号割当分である。）

図２は、この液晶表示デバイスの一部の画素についての等価回路である。各ゲート線Ｘとデータ線Ｙとの交点位置に、スイッチング素子として単結晶シリコントランジスタ１３が接続されており、ゲート線Ｘが走査されると、この単結晶シリコントランジスタ１３がオンになる。そして、データ線Ｙに表示データｄが供給されると、単結晶シリコントランジスタ１３を介して補助容量１４が充電されて、液晶１５に電圧が印加される。

次に、この液晶表示デバイスの駆動動作について説明する。信号処理回路１１からは、表示領域１Ａ用の表示データｄは、表示領域１Ａの最下行の右側の８個の画素用のデータ→表示領域１Ａの最下行の中央の８個の画素用のデータ→表示領域１Ａの最下行の左側の８個の画素用のデータ→表示領域１Ａの下から２行目の右側の８個の画素用のデータ→……→表示領域１Ａの最上行の左側の８個の画素用のデータの順に出力される。

また、表示領域１Ｂ用の表示データｄは、表示領域１Ｂの最上行の右側の８個の画素用のデータ→表示領域１Ｂの最上行の中央の８個の画素用のデータ→表示領域１Ｂの最上行の左側の８個の画素用のデータ→表示領域１Ｂの上から２行目の右側の８個の画素用のデータ→……→表示領域１Ｂの最下行の左側の８個の画素用のデータの順に出力される。

それに対応して、この液晶表示デバイスの点順次駆動の方向は、図１に矢印に示すように、表示領域１Ａについては、ゲート線Ｘの走査方向が下端から上端向きにされるとともに、データ線Ｙの切替方向が右端から左端向きにされる。また、表示領域１Ｂについては、ゲート線Ｘの走査方向が上端から下端向きにされるとともにデータ線Ｙの切替方向が右端から左端向きにされる。

そして、最初に、表示領域１Ａのゲート線ドライバ２で最下行のゲート線Ｘが走査されるとともに、表示領域１Ａのデータ線ドライバ３内の切替制御回路７で切替スイッチ６のみがオンにされることにより、表示領域１Ａの右側の８本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域１Ｂのゲート線ドライバ２で最上行のゲート線Ｘが走査されるとともに、表示領域１Ｂのデータ線ドライバ３内の切替制御回路７で切替スイッチ６のみがオンにされることにより、表示領域１Ｂの右側の８本のデータ線Ｙに同時に表示データｄが供給される。

続いて、表示領域１Ａでは、最下行のゲート線を走査したまま、データ線ドライバ３内の切替制御回路７で切替スイッチ５のみがオンにされることによって中央の８本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域１Ｂでは、最上行のゲート線を走査したまま、データ線ドライバ３内の切替制御回路７で切替スイッチ５のみがオンにされることによって中央の８本のデータ線Ｙに同時に表示データｄが供給される。

続いて、表示領域１Ａでは、最下行のゲート線を走査したまま、データ線ドライバ３内の切替制御回路７で切替スイッチ４のみがオンにされることによって左側の８本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域１Ｂでは、最上行のゲート線を走査したまま、データ線ドライバ３内の切替制御回路７で切替スイッチ４のみがオンにされることによって左側の８本のデータ線Ｙに同時に表示データｄが供給される。

このようにして、表示領域１Ａの最下行の画素と、表示領域１Ｂの最上行の画素（表示領域１Ａと表示領域１Ｂとの分割境界線を挟んで隣り合う画素）への書き込み動作が同一タイミングで行われる。

表示領域１Ａの最下行の画素と表示領域１Ｂの最上行の画素への書き込みが完了すると、次に、表示領域１Ａのゲート線ドライバ２で下から２行目のゲート線Ｘが走査されるとともに、それと同じタイミングで、表示領域１Ｂのゲート線ドライバ２で上から２行目行のゲート線Ｘが走査されて、同様な順序で書き込みが行われる。

以下、表示領域１Ａでは走査するゲート線Ｘが１行ずつ上方向に切り替られるとともに、表示領域１Ｂでは走査するゲート線Ｘが同じタイミング１行ずつ下方向に切り替られて、同様な順序で書き込みが繰り返される。

なお、信号処理回路１１からは、隣り合うゲート線上の画素に同じ極性の表示データが供給される。すなわち、この液晶表示デバイスでは、ライン反転駆動は行われない。したがって、表示領域１Ａと表示領域１Ｂとの分割境界線を挟んで隣り合う画素にも、同じ極性の電圧が供給されて書き込まれるようになっている。

この液晶表示デバイスでは、表示領域が、互いに独立して駆動される２つの領域１Ａ，１Ｂに分割されており、各領域１Ａ，１Ｂに表示データを伝送する信号線８Ａ，８Ｂの配線レイアウトが、それらの領域１Ａ，１Ｂの分割境界線を中心にして対称になっている。

このように、分割した各表示領域１Ａ，１Ｂに表示データを伝送する信号線８Ａ，８Ｂの配線レイアウトを分割境界線を中心にして対称にすることにより、それらの信号線８Ａ，８Ｂの配線抵抗・寄生容量が互いに等しくなるので、それらの信号線８Ａ，８Ｂでの表示データの遅延時間が等しくなる（遅延時間の差がなくなる）。

そして、この液晶表示デバイスでは、タイミング制御回路１２が、分割境界線を挟んで隣り合う画素へのデータの書き込みを同一タイミングで行わせる。したがって、分割境界線を挟んで隣り合う画素には、このタイミング制御回路１２によるタイミングから等しい時間だけ信号線８Ａ，８Ｂで遅延されたタイミング（個々の画素への書き込み時間である８０nｓというスケールからみても略同一のタイミング）で電圧が書き込まれる。

これにより、分割境界線を挟んで隣り合う画素で輝度差などが生じることがなくなるので、分割境界線が継ぎ目として視認されることがなくなり、画質が向上する。

さらに、この液晶表示デバイスでは、図１０に示した液晶表示デバイスとの比較から明らかなように、信号線８Ａ，８Ｂの長さそのものが短くなっている（信号処理回路１１から出力される表示データを、駆動基板１０上においてほぼ最短距離で表示領域１Ａ，１Ｂに伝送するようになっている）。

したがって、信号線８Ａ，８Ｂの配線抵抗・寄生容量が小さくなるので、信号線８Ａ，８Ｂでの表示データｄの遅延時間そのものが短くなる。例えば、図１０の信号線５７Ａでの遅延時間が１００ｎｓｅｃ程度であるとすると、信号線８Ａ，８Ｂでの遅延時間は４０ｎｓｅｃ程度あるいはそれ以下になる。

図３は、信号線８Ａ，８Ｂでの遅延による画素への書き込み波形を、理想的な書き込み波形と対比して例示した図であり、各期間Ｔは画素への書き込み時間（例えば約８０nｓ）である。図１２に示した書き込み波形との比較から明らかなように、遅延時間が短くなることにより、アナログ波形のなまり具合が小さくなるので、想定していた電圧を書き込み時間内に書き込むことができる。

また、遅延時間が短くなることによってアナログ波形のなまり具合が小さくなり、書き込み電圧が安定するまでに必要な時間が短くなるので、前段の画素に書き込んだ波形の影響が残ることがなくなる。これにより、表示画面にゴーストが発生しなくなる。

なお、この液晶表示デバイスの点順次駆動の方向は、図１に矢印に示した方向以外に、図４Ａ〜図４Ｃに矢印で示すような方向であってもよい。それらの場合にも、表示領域１Ａの最下行のゲート線Ｘを走査にするタイミングと、表示領域１Ｂの最上行のゲート線Ｘを走査にするタイミングとを同じにすれば、分割境界線を挟んで隣り合う画素へのデータ書き込み動作が同一タイミングで行われる。

次に、図５は、本発明を適用した点順次駆動方式の液晶表示デバイスの別の構成例を示す。この液晶表示デバイスは、透明電極を形成したガラス基板と、駆動基板（例えばシリコン基板）との間に液晶を注入した反射型液晶表示デバイスであり、図では駆動基板側の構成を示している。この駆動基板３０上では、表示領域が、列方向（図の縦方向）上で上下に２つに分割されるとともに行方向（図の横方向）上で左右に分割されることにより、４つの領域２１Ａ〜２１Ｄに分割されている。

各領域２１Ａ〜２１Ｄでは、それぞれ行方向（図の横方向）のゲート線Ｘと列方向のデータ線Ｙとがマトリクス状に配列されている。各ゲート線Ｘとデータ線Ｙとの交点位置には、液晶への電圧印加と光の反射とを行うための画素電極（例えばアルミニウムを主成分とした金属）と、スイッチング素子としての単結晶シリコントランジスタと、補助容量とが配置されている。

各表示領域２１Ａ〜２１Ｄには、それぞれゲート線ドライバ２２及びデータ線ドライバ２３が設けられている。

信号処理回路３１は、外部から供給される映像信号に直並列変換・ガンマ補正・増幅等の処理を施し、表示領域２１Ａ用（画面の左上用）の表示データｄ，表示領域２１Ｂ用（画面の左下用）の表示データｄ，表示領域２１Ｃ（画面の右下用）の表示データｄ，表示領域２１Ｄ用（画面の右上用）の表示データｄを出力する回路である。これらの表示データｄは、それぞれ隣り合う４個の画素に同時に書き込むための４相ずつのデータである。

タイミング制御回路３２は、外部から入力される同期信号に基づき、ゲート線ドライバ２２やデータ線ドライバ２３に対するコントロール信号ｃを出力する回路である。

駆動基板３０には、表示領域２１Ａ〜２１Ｄの左側，右側に、それぞれ信号入力端子２９Ａ，２９Ｂが設けられている。信号入力端子２９Ａには、信号処理回路３１から表示領域２１Ａ，２１Ｂ用の表示データｄが入力するとともに、タイミング制御回路３２から表示領域２１Ａ，２１Ｂ用のコントロール信号ｃが入力する。

信号入力端子２９Ｂには、信号処理回路３１から表示領域２１Ｃ，２１Ｄ用の表示データｄが入力するとともに、タイミング制御回路３２から表示領域２１Ｃ，２１Ｄ用のコントロール信号ｃが入力する。

信号処理回路３１から信号入力端子２９Ａに入力した表示領域２１Ａ用の表示データｄは、４本の信号線２８Ａによって表示領域２１Ａのデータ線ドライバ２３内の切替スイッチ２４〜２６に伝送される。

また、信号処理回路３１から信号入力端子２９Ａに入力した表示領域２１Ｂ用の表示データｄは、４本の信号線２８Ｂによって表示領域２１Ｂのデータ線ドライバ２３内の切替スイッチ２４〜２６に伝送される。

また、信号処理回路３１から信号入力端子２９Ｂに入力した表示領域２１Ｃ用の表示データｄは、４本の信号線２８Ｃによって表示領域２１Ｃのデータ線ドライバ２３内の切替スイッチ２４〜２６に伝送される。

また、信号処理回路３１から信号入力端子２９Ｂに入力した表示領域２１Ｄ用の表示データｄは、４本の信号線２８Ｄによって表示領域２１Ｄのデータ線ドライバ２３内の切替スイッチ２４〜２６に伝送される。

これらの信号線２８Ａ〜２９Ｄは、図にも表れているように、表示領域２１Ａ〜２１Ｄの分割境界線（横方向の線と縦方向の線とが交差する十字の線）を中心にして、配線レイアウトが対称になっている。

タイミング制御回路３２から信号入力端子２９Ａに入力した表示領域２１Ａ，２１Ｂ用のコントロール信号ｃは、各表示領域２１Ａ，２１Ｂのゲート線ドライバ２２及びデータ線ドライバ２３に供給される。

また、タイミング制御回路３２から信号入力端子２９Ｂに入力した表示領域２１Ｃ，２１ＢＤのコントロール信号ｃは、各表示領域２１Ｃ，２１Ｄのゲート線ドライバ２２及びデータ線ドライバ２３に供給される。

表示領域２１Ａ〜２１Ｄのゲート線ドライバ２２は、このコントロール信号ｃに基づいてゲート線Ｘを走査する。また、表示領域２１Ａ〜２１Ｄのデータ線ドライバ２３内では、このコントロール信号ｃに基づき、切替制御回路２７が切替スイッチ２４〜２６を制御する。

なお、ここでは図示の都合上画素数を少なく描いているが、実際の各表示領域２１Ａ〜２１Ｄの画素数は、例えばそれぞれ横１９２０×縦１０８０個である。また、ここでは隣接する８個の画素を単位として書き込みを行うように描いているが、実際には隣接する２４個の画素を単位として書き込みを行う（それに対応して、データ線ドライバ２３内には切替スイッチが１９２０／２４＝８０個設けられる）。また、この液晶表示デバイスのリフレッシュレートは１２０Ｈｚである。したがって、個々の画素への書き込み時間は、隣接する２４個の画素を単位としても、２４×２×２／｛（１９２０＋α）×２×（１０８０＋β）×２×１２０）＝約８０nｓという非常に短い時間になる。（α，βは回路制御用の信号割当分である。）

図６は、この液晶表示デバイスの一部の画素についての等価回路であり、図２と共通する部分には同一符号を付している。各ゲート線Ｘとデータ線Ｙとの交点位置に、スイッチング素子として単結晶シリコントランジスタ１３が接続されており、ゲート線Ｘが走査されると、この単結晶シリコントランジスタ１３がオンになる。そして、データ線Ｙに表示データｄが供給されると、単結晶シリコントランジスタ１３を介して補助容量１４が充電されて、液晶１５に電圧が印加される。

次に、この液晶表示デバイスの駆動動作について説明する。信号処理回路３１からは、表示領域２１Ａ用の表示データｄは、表示領域２１Ａの最下行の右側の４個の画素用のデータ→表示領域２１Ａの最下行の中央の４個の画素用のデータ→表示領域２１Ａの最下行の左側の４個の画素用のデータ→表示領域２１Ａの下から２行目の右側の４個の画素用のデータ→……→表示領域２１Ａの最上行の左側の４個の画素用のデータの順に出力される。

また、表示領域２１Ｂ用の表示データｄは、表示領域２１Ｂの最上行の右側の４個の画素用のデータ→表示領域２１Ｂの最上行の中央の４個の画素用のデータ→表示領域２１Ｂの最上行の左側の４個の画素用のデータ→表示領域２１Ｂの上から２行目の右側の４個の画素用のデータ→……→表示領域２１Ｂの最下行の左側の４個の画素用のデータの順に出力される。

また、表示領域２１Ｃ用の表示データｄは、表示領域２１Ｃの最上行の左側の４個の画素用のデータ→表示領域２１Ｃの最上行の中央の４個の画素用のデータ→表示領域２１Ｃの最上行の右側の４個の画素用のデータ→表示領域２１Ｃの上から２行目の左側の４個の画素用のデータ→……→表示領域２１Ｃの最下行の右側の４個の画素用のデータの順に出力される。

また、表示領域２１Ｄ用の表示データｄは、表示領域２１Ｄの最下行の左側の４個の画素用のデータ→表示領域２１Ｄの最下行の中央の４個の画素用のデータ→表示領域２１Ｄの最下行の右側の４個の画素用のデータ→表示領域２１Ｄの下から２行目の左側の４個の画素用のデータ→……→表示領域２１Ｄの最上行の右側の４個の画素用のデータの順に出力される。

それに対応して、この液晶表示デバイスの点順次駆動の方向は、図５に矢印に示すように、表示領域２１Ａについては、ゲート線Ｘの走査方向が下端から上端向きにされるとともに、データ線Ｙの切替方向が右端から左端向きにされる。また、表示領域２１Ｂについては、ゲート線Ｘの走査方向が上端から下端向きにされるとともにデータ線Ｙの切替方向が右端から左端向きにされる。

また、表示領域２１Ｃについては、ゲート線Ｘの走査方向が上端から下端向きにされるとともに、データ線Ｙの切替方向が左端から右端向きにされる。また、表示領域２１Ｄについては、ゲート線Ｘの走査方向が下端から上端向きにされるとともにデータ線Ｙの切替方向が左端から右端向きにされる。

そして、最初に、表示領域２１Ａのゲート線ドライバ２２で最下行のゲート線Ｘが走査されるとともに、表示領域２１Ａのデータ線ドライバ２３内の切替制御回路２７で切替スイッチ２６のみがオンにされることにより、表示領域２１Ａの右側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｂのゲート線ドライバ２２で最上行のゲート線Ｘが走査されるとともに、表示領域２１Ｂのデータ線ドライバ２３内の切替制御回路２７で切替スイッチ２６のみがオンにされることにより、表示領域２１Ｂの右側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｃのゲート線ドライバ２２で最上行のゲート線Ｘが走査されるとともに、表示領域２１Ｃのデータ線ドライバ２３内の切替制御回路２７で切替スイッチ２４のみがオンにされることにより、表示領域２１Ｃの左側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｄのゲート線ドライバ２２で最下行のゲート線Ｘが走査されるとともに、表示領域２１Ｄのデータ線ドライバ２３内の切替制御回路２７で切替スイッチ２４のみがオンにされることにより、表示領域２１Ｄの左側の４本のデータ線Ｙに同時に表示データｄが供給される。

続いて、表示領域２１Ａでは、最下行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路２７で切替スイッチ２５のみがオンにされることによって中央の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｂでは、最上行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路２７で切替スイッチ２５のみがオンにされることによって中央の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｃでは、最上行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路２７で切替スイッチ２５のみがオンにされることによって中央の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｄでは、最下行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路２７で切替スイッチ２５のみがオンにされることによって中央の４本のデータ線Ｙに同時に表示データｄが供給される。

続いて、表示領域２１Ａでは、最下行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路２７で切替スイッチ２４のみがオンにされることによって左側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｂでは、最上行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路７で切替スイッチ２４のみがオンにされることによって左側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｃでは、最上行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路７で切替スイッチ２６のみがオンにされることによって右側の４本のデータ線Ｙに同時に表示データｄが供給される。

また、それと同じタイミングで、表示領域２１Ｄでは、最下行のゲート線を走査したまま、データ線ドライバ２３内の切替制御回路７で切替スイッチ２６のみがオンにされることによって右側の４本のデータ線Ｙに同時に表示データｄが供給される。

このようにして、表示領域２１Ａ及び２１Ｄの最下行の画素と、表示領域２１Ｂ及び２１Ｃの最上行の画素（表示領域２１Ａ及び２１Ｄと表示領域２１Ｂ及び２１Ｃとの横方向の分割境界線を挟んで隣り合う画素）への書き込み動作が同一タイミングで行われる。

表示領域２１Ａ及び２１Ｄの最下行の画素と表示領域２Ｂ及び２１Ｃの最上行の画素への書き込みが完了すると、次に、表示領域２１Ａ，２１Ｄのゲート線ドライバ２２でそれぞれ下から２行目のゲート線Ｘが走査されるとともに、それと同じタイミングで、表示領域２１Ｂ，２１Ｃのゲート線ドライバ２２でそれぞれ上から２行目行のゲート線Ｘが走査されて、同様な順序で書き込みが行われる。

以下、表示領域２１Ａ，２１Ｄでは走査するゲート線Ｘが１行ずつ上方向に切り替られるとともに、表示領域２１Ｂ，２１Ｃでは走査するゲート線Ｘが同じタイミング１行ずつ下方向に切り替られて、同様な順序で書き込みが繰り返される。

これにより、表示領域２１Ａ及び２１Ｂと表示領域２１Ｃ及び２１Ｄとの縦方向の分割境界線を挟んで隣り合う画素への書き込み動作も同一タイミングで行われる。

なお、信号処理回路３１からは、隣り合うゲート線上の画素に同じ極性の表示データが供給される。すなわち、この液晶表示デバイスでは、ライン反転駆動は行われない。したがって、表示領域２１Ａ及び２１Ｄと表示領域２１Ｂ及び２１Ｃとの分割境界線を挟んで隣り合う画素にも、同じ極性の電圧が供給されて書き込まれるようになっている。

この液晶表示デバイスでは、表示領域が、互いに独立して駆動される４つの領域２１Ａ〜２１Ｂに分割されており、各領域２１Ａ〜２１Ｄに表示データを伝送する信号線２８Ａ〜２８Ｄの配線レイアウトが、それらの領域２１Ａ〜２１Ｂの分割境界線を中心にして対称になっている。

このように、分割した各表示領域２１Ａ〜２１Ｄに表示データを伝送する信号線２８Ａ〜２８Ｄの配線レイアウトを分割境界線を中心にして対称にすることにより、それらの信号線２８Ａ〜２８Ｄの配線抵抗・寄生容量が互いに等しくなるので、各表示領域２１Ａ〜２１Ｄの画素に表示データが供給されるまでの遅延時間が等しくなる（遅延時間の差がなくなる）。

そして、この液晶表示デバイスでは、タイミング制御回路３２が、分割境界線を挟んで隣り合う画素へのデータの書き込みを同一タイミングで行わせる。したがって、分割境界線を挟んで隣り合う画素には、このタイミング制御回路３２によるタイミングから等しい時間だけ信号線２８Ａ〜２８Ｄで遅延されたタイミング（（個々の画素への書き込み時間である８０nｓというスケールからみても略同一のタイミング）で電圧が書き込まれる。

これにより、分割境界線を挟んで隣り合う画素で輝度差などが生じることがなくなるので、分割境界線が継ぎ目として視認されることがなくなり、画質が向上する。

さらに、この液晶表示デバイスでは、図１０に示した液晶表示デバイスとの比較から明らかなように、信号線２８Ａ〜２８Ｄの長さそのものが短くなっている（信号処理回路３１から出力される表示データを、駆動基板３０上においてほぼ最短距離で表示領域２１Ａ〜２１Ｄに伝送するようになっている）。

したがって、信号線２８Ａ〜２８Ｄの配線抵抗・寄生容量が小さくなるので、信号線２８Ａ〜２８Ｄでの表示データｄの遅延時間そのものが短くなる。例えば、図１０の信号線５７Ａでの遅延時間が１００ｎｓｅｃ程度であるとすると、信号線２８Ａ〜２８Ｄでの遅延時間は４０ｎｓｅｃ程度あるいはそれ以下になる。

これにより、〔実施例１〕について図３を用いて説明したのと全く同様にして、想定していた電圧を書き込み時間内に書き込むことができるとともに、表示画面にゴーストが発生しなくなる。

さらに、この液晶表示デバイスでは表示領域を列方向上だけでなく行方向上でも２つに分割することにより、各表示領域２１Ａ〜２１Ｄのゲート線Ｘの長さが半分になるので、ゲート線Ｘの配線抵抗・寄生容量も小さくすることができる。これにより、ゲート線Ｘの配線抵抗・寄生容量を原因とする走査タイミングの遅れ（ゲート線Ｘ上の各画素のスイッチング素子がオンにされるタイミングの遅れ）が低減されるので、この走査タイミングの遅れを原因とする画質の劣化も防止できる。

なお、この液晶表示デバイスの点順次駆動の方向は、図５に矢印に示した方向以外に、図７Ａ〜図７Ｃに矢印で示すような方向であってもよい。それらの場合にも、表示領域２１Ａ及び２１Ｄの上からｉ行目（ｉ＝１，２，３…）のゲート線Ｘを走査にするタイミングと、表示領域２１Ｂ及び２１Ｃの下からｉ行目（ｉ＝１，２，３…）のゲート線Ｘを走査にするタイミングとを同じにすれば、分割境界線を挟んで隣り合う画素へのデータ書き込み動作が同一タイミングで行われる。

次に、図８は、本発明を適用した液晶プロジェクターの光学系の構成例を示す。この液晶プロジェクターでは、光源である放電ランプ４１から放射した光が、リフレクタ４２で平行光にされ、集光レンズ４３を経て、青色光を反射するダイクロイックミラー４４に入射する。ダイクロイックミラー４４を透過した赤色光及び緑色光は、ミラー４５で反射され、緑色光を反射するダイクロイックミラー４６に入射する。

ダイクロイックミラー４６を透過した赤色光, ダイクロイックミラー４６で反射された緑色光, ダイクロイックミラー４４で反射された青色光は、それぞれ偏光ビームスプリッタ４７（Ｒ）, ４７（Ｇ）,４７（Ｂ）に入射する。そして、それらの青色光, 緑色光, 赤色光のうちのそれぞれ特定の直線偏光（Ｐ偏光, Ｓ偏光のうちのいずれか一方）が、偏光ビームスプリッタ４７（Ｒ）, ４７（Ｇ）,４７（Ｂ）を経て反射型の液晶表示デバイス４８（Ｒ）,４８（Ｇ）,４８（Ｂ）に入射する。

液晶表示デバイス４８（Ｒ）,４８（Ｇ）,４８（Ｂ）としては、〔実施例１〕で図１に示した構成の液晶表示デバイスか、〔実施例２〕で図５に示した構成の液晶表示デバイスかのいずれかを用いる。

液晶表示デバイス４８（Ｒ）,４８（Ｇ）,４８（Ｂ）の信号処理回路（図１の液晶表示デバイスでは信号処理回路１１、 図５の液晶表示デバイスでは信号処理回路３１）には、この液晶プロジェクターに外部から入力した映像信号のうちのＲ，Ｇ，Ｂ信号がそれぞれ供給される。液晶表示デバイス４８（Ｒ）,４８（Ｇ）,４８（Ｂ）に入射した光は、このＲ，Ｇ，Ｂ信号に応じて変調される。

液晶表示デバイス４８（Ｒ）,４８（Ｇ）,４８（Ｂ）で反射された光のうちの特定の直線偏光は、それぞれ偏光ビームスプリッタ４７（Ｒ）, ４７（Ｇ）,４７（Ｂ）を経てダイクロイック４９で合成され、投射レンズ５０から液晶プロジェクターの外部に投射される。

この液晶プロジェクターでは、〔実施例１〕や〔実施例２〕で示した液晶表示デバイスを光変調デバイスとして用いているので、投影画面上で光変調デバイスの各表示領域の分割境界線が継ぎ目として視認されることがなくなり、高画質な大画面表示が可能になる。

なお、以上の〔実施例１〕，〔実施例２〕では、反射型液晶表示デバイスに本発明を適用している。しかし、これに限らず、透過型液晶表示デバイスにも本発明を適用してよい。さらには、液晶表示デバイス以外のマトリクス駆動方式の表示デバイスにも本発明を適用してよい。

また、以上の〔実施例３〕では、本発明を液晶プロジェクターに適用した例を示した。しかし、本発明による表示デバイスは、液晶プロジェクターなどのプロジェクションシステムに限らず、テレビジョン受像機，パーソナルコンピュータのモニター，ヘッドマウントディスプレイ，ビデオカメラ・デジタルカメラのビューファインダー，携帯電話・情報端末装置のディスプレイといった様々な表示装置に用いることができる。

本発明を適用した液晶表示デバイスの構成例を示す図である。 図１の液晶表示デバイスの等価回路を示す図である。 図１の信号線での遅延による画素への書き込み波形を例示する図である。 図１の液晶表示デバイスの駆動方向の変更例を示す図である。 本発明を適用した液晶表示デバイスの構成例を示す図である。 図５の液晶表示デバイスの等価回路を示す図である。 図５の液晶表示デバイスの駆動方向の変更例を示す図である。 本発明を適用した液晶プロジェクターの構成例を示す図である。 点順次駆動方式の液晶表示デバイスの構成例を示す図である。 表示領域を２分割した点順次駆動方式の液晶表示デバイスの構成例を示す図である。 図１０の液晶表示デバイスの等価回路を示す図である。 表示データの遅延による画素への書き込み波形を例示する図である。

符号の説明

１Ａ 表示領域
１Ｂ 表示領域
２ ゲート線ドライバ
３ データ線ドライバ
８Ａ 信号線
８Ｂ 信号線
９ 信号入力端子
１０ 駆動基板
１１ 信号処理回路
１２ タイミング制御回路
１３ 単結晶シリコントランジスタ
２１Ａ 表示領域
２１Ｂ 表示領域
２１Ｃ 表示領域
２１Ｄ 表示領域
２２ ゲート線ドライバ
２３ データ線ドライバ
２８Ａ 信号線
２８Ｂ 信号線
２９Ａ 信号入力端子
２９Ｂ 信号入力端子
３０ 駆動基板
３１ 信号処理回路
３２ タイミング制御回路
４８（Ｒ） 液晶表示デバイス
４８（Ｇ） 液晶表示デバイス
４８（Ｂ） 液晶表示デバイス

Claims (7)

1. 行方向のゲート線と列方向のデータ線とをマトリクス状に配列し、前記ゲート線と前記データ線との交点位置に画素を配置したマトリクス駆動方式の表示デバイスにおいて、
   表示領域が、互いに独立して駆動される２以上の領域に分割されており、
   各々の前記領域に表示データを伝送する信号線の配線レイアウトが、前記領域の分割境界線を中心にして略対称になっており、
   少なくとも前記分割境界線を挟んで隣り合う画素への表示データの書き込みを略同一タイミングで行わせる制御手段を備えたことを特徴とする表示デバイス。
2. 請求項１に記載の表示デバイスにおいて、
   表示領域が、前記列方向上で２つの領域に分割されていることを特徴とする表示デバイス。
3. 請求項１に記載の表示デバイスにおいて、
   表示領域が、前記列方向上で２つに分割されるとともに前記行方向上で２つに分割されることにより、４つの領域に分割されていることを特徴とする表示デバイス。
4. 請求項１に記載の表示デバイスにおいて、
   前記分割境界線を挟んで隣り合う画素に、同じ極性の表示データを供給する信号処理手段
   をさらに備えたことを特徴とする表示デバイス。
5. 請求項１に記載の表示デバイスにおいて、
   単結晶シリコントランジスタをスイッチング素子として用いたアクティブマトリクス駆動方式の液晶表示デバイスであることを特徴とする表示デバイス。
6. 光源からの射出光を光変調デバイスに照射し、表示データに応じて前記光変調デバイスで変調された光を投射する投射型表示装置において、
   前記光変調デバイスは、
   行方向のゲート線と列方向のデータ線とをマトリクス状に配列し、前記ゲート線と前記データ線との交点位置に画素を配置したマトリクス駆動方式の表示デバイスであって、表示領域が、互いに独立して駆動される２以上の領域に分割されており、
   各々の前記領域に表示データを伝送する信号線の配線レイアウトが、前記領域の分割境界線を中心にして略対称になっており、
   少なくとも前記分割境界線を挟んで隣り合う画素への表示データの書き込みを略同一タイミングで行わせる制御手段を備えたことを特徴とする投射型表示装置。
7. 請求項６に記載の投射型表示装置において、
   前記光変調デバイスは、スイッチング素子として単結晶シリコントランジスタを用いたアクティブマトリクス駆動方式の液晶表示デバイスであることを特徴とする投射型表示装置。

Images