JP2013084992A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013084992A JP2013084992A JP2013008265A JP2013008265A JP2013084992A JP 2013084992 A JP2013084992 A JP 2013084992A JP 2013008265 A JP2013008265 A JP 2013008265A JP 2013008265 A JP2013008265 A JP 2013008265A JP 2013084992 A JP2013084992 A JP 2013084992A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- layer
- voltage
- type
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】実施形態によれば、半導体装置は、入力電圧ラインと誘導性負荷との間に接続される第1のスイッチング素子と、誘導性負荷と基準電圧ラインとの間に並列接続される第2のスイッチング素子とを備えている。0<(第2のスイッチング素子の閾値電圧)<(第2のスイッチング素子の内蔵ダイオードのオン電圧)である。第2のスイッチング素子のゲート電圧が基準電位の場合に、第1のスイッチング素子と第2のスイッチング素子との接続点の電位が、−(第2のスイッチング素子の閾値電圧)より大きくなると第2のスイッチング素子はオフし、接続点の電位が、−(第2のスイッチング素子の閾値電圧)より小さくなると第2のスイッチング素子はオンする。
【選択図】図11
Description
0<(前記第2のスイッチング素子の閾値電圧)<(前記第2のスイッチング素子の内蔵ダイオードのオン電圧)であり、前記第2のスイッチング素子のゲート電圧が基準電位の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より大きくなると前記第2のスイッチング素子はオフし、前記接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より小さくなると前記第2のスイッチング素子はオンする。
本発明の実施形態に係る半導体装置は、複数のスイッチング素子を有し、例えばDC−DCコンバータに用いることができる。
図1は、そのDC−DCコンバータの構成例を示す模式図である。
図3は、その第3のスイッチング素子M3の要部断面構造を示す模式図である。
図10は、図9に示すDC−DCコンバータにおけるスイッチング素子M1、M2、M4の動作タイミングおよびインダクタ電流ILの波形を示す。
また、第3のスイッチング素子M4の閾値電圧は次のように設定されている。
0<(第3のスイッチング素子M4の閾値電圧)<(第2のスイッチング素子M2の内蔵ダイオードd1のオン電圧)…(1)。
その後、インダクタ電流ILが負荷10からグランドへ向かって流れようとすると、第1のスイッチング素子M1と第2のスイッチング素子M2との接続点の電位は正となり、第3のスイッチング素子M4はオフ状態となる。したがって、負荷10からグランドへ流れる無効電流をなくすことができる。また、第3のスイッチング素子M4のオン、オフをする制御回路が必要ないために回路構成を簡単にすることができる。
図12は、図11に示すDC−DCコンバータにおけるスイッチング素子M1、M2の動作タイミング、スイッチング素子M2のゲート電圧g2、ハイサイドスイッチング素子(第1のスイッチング素子M1)とローサイドスイッチング素子(第2のスイッチング素子M2)との接続点の電位Vx、インダクタ電流ILの波形を示す。
0<(第2のスイッチング素子M2の閾値電圧)<(第2のスイッチング素子M2の内蔵ダイオードd1のオン電圧)…(2)。
入力電圧ラインと誘導性負荷との間に接続される第1のスイッチング素子を有するハイサイドスイッチング素子と、
前記誘導性負荷と基準電圧ラインとの間に並列接続される第2のスイッチング素子と第3のスイッチング素子とを有するローサイドスイッチング素子と、
を備え、
前記ローサイドスイッチング素子における前記誘導性負荷に接続される端子にサージが印加されたとき、サージ電流は前記第3のスイッチング素子を介して前記基準電圧ラインへと放電されることを特徴とする半導体装置。
(付記2)
前記ローサイドスイッチング素子は、第1導電型の半導体層と、前記半導体層の表層部に設けられた第2導電型のソース層と、前記半導体層の表層部に前記ソース層に対して離間して設けられた第2導電型のドレイン層と、前記ソース層と前記ドレイン層の間で前記ドレイン層に接して設けられ前記ドレイン層よりも不純物濃度が低い第2導電型のドリフト層と、前記ドレイン層に接続された第1の主電極と、前記ソース層に接続された第2の主電極と、前記ソース層と前記ドリフト層との間の前記半導体層の表面上に絶縁膜を介して設けられたゲート電極と、を有し、
前記第2のスイッチング素子における前記ドリフト層の長さをL1、前記第3のスイッチング素子における前記ドリフト層の長さをL2とすると、L1>L2であることを特徴とする付記1記載の半導体装置。
(付記3)
前記第3のスイッチング素子は、
前記ドレイン層、前記ドリフト層、前記ゲート電極下に形成されるチャネルおよび前記ソース層を介して前記第1の主電極と前記第2の主電極との間を結ぶ主電流経路と、
前記主電流経路に対して並列に前記第1の主電極と前記第2の主電極間に設けられ、前記サージにより活性化されサージ電流が流れるサージ電流経路と、
を有することを特徴とする付記2記載の半導体装置。
(付記4)
入力電圧ラインと誘導性負荷との間に接続される第1のスイッチング素子を有するハイサイドスイッチング素子と、
前記誘導性負荷と基準電圧ラインとの間に並列接続される第2のスイッチング素子と第3のスイッチング素子とを有するローサイドスイッチング素子と、
を備え、
前記第2のスイッチング素子のサイズは前記第3のスイッチング素子のサイズよりも大きく、
0<(前記第3のスイッチング素子の閾値電圧)<(前記第2のスイッチング素子の内蔵ダイオードのオン電圧)であり、
前記第1のスイッチング素子と前記第2のスイッチング素子との接続点の電位が、−(前記第3のスイッチング素子の閾値電圧)より大きくなると前記第3のスイッチング素子はオフし、前記接続点の電位が、−(前記第3のスイッチング素子の閾値電圧)より小さくなると前記第3のスイッチング素子はオンすることを特徴とする半導体装置。
(付記5)
前記第3のスイッチング素子のゲート電極とソース電極は電気的に短絡されていることを特徴とする付記4記載の半導体装置。
(付記6)
前記ローサイドスイッチング素子における前記誘導性負荷に接続される端子にサージが印加されたとき、サージ電流は前記第3のスイッチング素子を介して前記基準電圧ラインへと放電されることを特徴とする付記4または5に記載の半導体装置。
(付記7)
入力電圧ラインと誘導性負荷との間に接続される第1のスイッチング素子と、
前記誘導性負荷と基準電圧ラインとの間に並列接続される第2のスイッチング素子と、
を備え、
0<(前記第2のスイッチング素子の閾値電圧)<(前記第2のスイッチング素子の内蔵ダイオードのオン電圧)であり、
前記第2のスイッチング素子のゲート電圧が基準電位の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より大きくなると前記第2のスイッチング素子はオフし、前記接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より小さくなると前記第2のスイッチング素子はオンすることを特徴とする半導体装置。
Claims (2)
- 入力電圧ラインと誘導性負荷との間に接続される第1のスイッチング素子と、
前記誘導性負荷と基準電圧ラインとの間に並列接続される第2のスイッチング素子と、
を備え、
0<(前記第2のスイッチング素子の閾値電圧)<(前記第2のスイッチング素子の内蔵ダイオードのオン電圧)であり、
前記第2のスイッチング素子のゲート電圧が基準電位の場合に、前記第1のスイッチング素子と前記第2のスイッチング素子との接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より大きくなると前記第2のスイッチング素子はオフし、前記接続点の電位が、−(前記第2のスイッチング素子の閾値電圧)より小さくなると前記第2のスイッチング素子はオンすることを特徴とする半導体装置。 - 前記第2の素子は、
第1導電型の半導体層と、
前記半導体層の表層部に設けられた第2導電型のソース層と、
前記半導体層の表層部に前記ソース層に対して離間して設けられた第2導電型のドレイン層と、
前記ソース層と前記ドレイン層の間で前記ドレイン層に接して設けられ前記ドレイン層よりも不純物濃度が低い第2導電型のドリフト層と、
前記ドレイン層に接続された第1の主電極と、
前記ソース層に接続された第2の主電極と、
前記ソース層と前記ドリフト層との間の前記半導体層の表面上に絶縁膜を介して設けられたゲート電極と、
を有することを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008265A JP5537683B2 (ja) | 2013-01-21 | 2013-01-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013008265A JP5537683B2 (ja) | 2013-01-21 | 2013-01-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010227297A Division JP5259671B2 (ja) | 2010-10-07 | 2010-10-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013084992A true JP2013084992A (ja) | 2013-05-09 |
JP5537683B2 JP5537683B2 (ja) | 2014-07-02 |
Family
ID=48529785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013008265A Expired - Fee Related JP5537683B2 (ja) | 2013-01-21 | 2013-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5537683B2 (ja) |
Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106960A (ja) * | 1988-10-17 | 1990-04-19 | Mitsubishi Electric Corp | Lcd駆動回路内蔵半導体装置 |
JPH03225952A (ja) * | 1990-01-31 | 1991-10-04 | Sanyo Electric Co Ltd | 半導体集積回路 |
JPH03278570A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体装置およびその製造方法 |
JPH0621343A (ja) * | 1992-05-06 | 1994-01-28 | Xerox Corp | 静電放電保護デバイス |
JP2000512805A (ja) * | 1996-05-15 | 2000-09-26 | シリコニックス・インコーポレイテッド | シンクロナス整流器或いは電圧クランプ用の3端子パワーmosfetスイッチ |
JP2001502846A (ja) * | 1996-07-26 | 2001-02-27 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 高電圧用の半導体素子 |
JP2001320047A (ja) * | 2000-03-03 | 2001-11-16 | Toshiba Corp | 半導体装置 |
JP2002076868A (ja) * | 2000-08-16 | 2002-03-15 | Internatl Business Mach Corp <Ibm> | 半導体モジュール、保護回路、および電圧変換装置 |
JP2002084742A (ja) * | 2000-09-04 | 2002-03-22 | Sharp Corp | 降圧dcdcコンバータの過電流保護動作制御方法、降圧dcdcコンバータの過電流保護動作判定集積回路、降圧dcdcコンバータの過電流保護動作判定回路モジュールおよび降圧dcdcコンバータの制御集積回路並びにコンピュータ用の基板 |
JP2002203964A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005065447A (ja) * | 2003-08-19 | 2005-03-10 | Fuji Electric Holdings Co Ltd | Dc−dcコンバータの電流検出方法及び電流検出装置 |
JP2005295360A (ja) * | 2004-04-02 | 2005-10-20 | Toshiba Corp | 電流検出回路およびそれを用いた半導体集積装置、レギュレータ装置 |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
JP2006006070A (ja) * | 2004-06-21 | 2006-01-05 | Fujitsu Access Ltd | 負荷保護装置 |
JP2006042576A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Dc−dcコンバータ |
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006509360A (ja) * | 2002-12-10 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積ハーフブリッジ電力回路 |
JP2006073626A (ja) * | 2004-08-31 | 2006-03-16 | Denso Corp | 半導体装置およびその製造方法 |
JP2006202847A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 半導体装置 |
JP2006333595A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 端子保護回路 |
JP2007049892A (ja) * | 2005-07-14 | 2007-02-22 | Toshiba Corp | 電源装置及びその制御方法 |
JP2007150125A (ja) * | 2005-11-30 | 2007-06-14 | Sharp Corp | 半導体装置およびそれの製造方法 |
JP2007228711A (ja) * | 2006-02-23 | 2007-09-06 | Renesas Technology Corp | Dc/dcコンバータ |
JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP2007329748A (ja) * | 2006-06-08 | 2007-12-20 | Toyota Motor Corp | スイッチング素子制御装置 |
JP2008070680A (ja) * | 2006-09-15 | 2008-03-27 | Fuji Electric Device Technology Co Ltd | 表示駆動装置 |
JP2011040777A (ja) * | 2010-10-07 | 2011-02-24 | Toshiba Corp | 半導体装置 |
-
2013
- 2013-01-21 JP JP2013008265A patent/JP5537683B2/ja not_active Expired - Fee Related
Patent Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106960A (ja) * | 1988-10-17 | 1990-04-19 | Mitsubishi Electric Corp | Lcd駆動回路内蔵半導体装置 |
JPH03225952A (ja) * | 1990-01-31 | 1991-10-04 | Sanyo Electric Co Ltd | 半導体集積回路 |
JPH03278570A (ja) * | 1990-03-28 | 1991-12-10 | Nec Corp | 半導体装置およびその製造方法 |
JPH0621343A (ja) * | 1992-05-06 | 1994-01-28 | Xerox Corp | 静電放電保護デバイス |
JP2000512805A (ja) * | 1996-05-15 | 2000-09-26 | シリコニックス・インコーポレイテッド | シンクロナス整流器或いは電圧クランプ用の3端子パワーmosfetスイッチ |
JP2001502846A (ja) * | 1996-07-26 | 2001-02-27 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 高電圧用の半導体素子 |
JP2001320047A (ja) * | 2000-03-03 | 2001-11-16 | Toshiba Corp | 半導体装置 |
JP2002076868A (ja) * | 2000-08-16 | 2002-03-15 | Internatl Business Mach Corp <Ibm> | 半導体モジュール、保護回路、および電圧変換装置 |
JP2002084742A (ja) * | 2000-09-04 | 2002-03-22 | Sharp Corp | 降圧dcdcコンバータの過電流保護動作制御方法、降圧dcdcコンバータの過電流保護動作判定集積回路、降圧dcdcコンバータの過電流保護動作判定回路モジュールおよび降圧dcdcコンバータの制御集積回路並びにコンピュータ用の基板 |
JP2002203964A (ja) * | 2000-12-28 | 2002-07-19 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2006509360A (ja) * | 2002-12-10 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積ハーフブリッジ電力回路 |
JP2005065447A (ja) * | 2003-08-19 | 2005-03-10 | Fuji Electric Holdings Co Ltd | Dc−dcコンバータの電流検出方法及び電流検出装置 |
JP2005295360A (ja) * | 2004-04-02 | 2005-10-20 | Toshiba Corp | 電流検出回路およびそれを用いた半導体集積装置、レギュレータ装置 |
JP2005304210A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
JP2006006070A (ja) * | 2004-06-21 | 2006-01-05 | Fujitsu Access Ltd | 負荷保護装置 |
JP2006042576A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Dc−dcコンバータ |
JP2006049341A (ja) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006073626A (ja) * | 2004-08-31 | 2006-03-16 | Denso Corp | 半導体装置およびその製造方法 |
JP2006202847A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 半導体装置 |
JP2006333595A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Device Technology Co Ltd | 端子保護回路 |
JP2007049892A (ja) * | 2005-07-14 | 2007-02-22 | Toshiba Corp | 電源装置及びその制御方法 |
JP2007150125A (ja) * | 2005-11-30 | 2007-06-14 | Sharp Corp | 半導体装置およびそれの製造方法 |
JP2007228711A (ja) * | 2006-02-23 | 2007-09-06 | Renesas Technology Corp | Dc/dcコンバータ |
JP2007329748A (ja) * | 2006-06-08 | 2007-12-20 | Toyota Motor Corp | スイッチング素子制御装置 |
JP2008070680A (ja) * | 2006-09-15 | 2008-03-27 | Fuji Electric Device Technology Co Ltd | 表示駆動装置 |
JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP2011040777A (ja) * | 2010-10-07 | 2011-02-24 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5537683B2 (ja) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4762274B2 (ja) | 半導体装置 | |
US9595602B2 (en) | Switching device for power conversion and power conversion device | |
JP5882407B2 (ja) | 逆導通igbtおよびゲートドライバ回路を有する電子回路 | |
US9166028B2 (en) | Circuit configured to adjust the activation state of transistors based on load conditions | |
JP4995873B2 (ja) | 半導体装置及び電源回路 | |
US11152936B2 (en) | Gate drive circuit for reducing reverse recovery current of power device | |
US10644601B2 (en) | Dead-time conduction loss reduction for buck power converters | |
JP4695961B2 (ja) | 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置 | |
JP5259671B2 (ja) | 半導体装置 | |
US20120139005A1 (en) | Semiconductor device | |
JP2007288774A (ja) | 低スイッチング損失、低ノイズを両立するパワーmos回路 | |
US20140232281A1 (en) | Rectifier Circuit and Power Source Circuit | |
US7863707B2 (en) | DC-DC converter | |
JP5636235B2 (ja) | Dcdc変換装置 | |
JP5121976B2 (ja) | 半導体装置 | |
TWI647840B (zh) | Metal oxide semiconductor field effect transistor and power conversion circuit | |
JP5537683B2 (ja) | 半導体装置 | |
CN110635687B (zh) | 降压转换器电路以及降压转换方法 | |
TWI638460B (zh) | Metal oxide semiconductor field effect transistor and power conversion circuit | |
JP5264869B2 (ja) | 高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置 | |
US20230246615A1 (en) | III-nitride power semiconductor based heterojunction device | |
US20110109295A1 (en) | Semiconductor device and dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
LAPS | Cancellation because of no payment of annual fees |