TWI638460B - Metal oxide semiconductor field effect transistor and power conversion circuit - Google Patents

Metal oxide semiconductor field effect transistor and power conversion circuit Download PDF

Info

Publication number
TWI638460B
TWI638460B TW106128441A TW106128441A TWI638460B TW I638460 B TWI638460 B TW I638460B TW 106128441 A TW106128441 A TW 106128441A TW 106128441 A TW106128441 A TW 106128441A TW I638460 B TWI638460 B TW I638460B
Authority
TW
Taiwan
Prior art keywords
region
effect transistor
type
type columnar
oxide semiconductor
Prior art date
Application number
TW106128441A
Other languages
English (en)
Other versions
TW201814907A (zh
Inventor
新井大輔
久田茂
北田瑞枝
淺田毅
Original Assignee
新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業股份有限公司 filed Critical 新電元工業股份有限公司
Publication of TW201814907A publication Critical patent/TW201814907A/zh
Application granted granted Critical
Publication of TWI638460B publication Critical patent/TWI638460B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)100，用於具備：反應器；電源；MOSFET100；以及整流元件，的電力轉換電路中，其包括：半導體基體110，具有n型柱形區域114以及p型柱形區域116，並且由n型柱形區域114以及p型柱形區域116構成超級結結構，其中，n型柱形區域114以及p型柱形區域116被形成為：p型柱形區域116的摻雜物總量比n型柱形區域114的摻雜物總量更高，在開啟MOSFET後，運作為：從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域。根據本發明的MOSFET，在開啟MOSFET後，就能夠使MOSFET更難產生振盪，並且，更能夠降低整流元件的浪湧。

Description

金屬氧化物半導體場效電晶體以及電力轉換電路
本發明有關於金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及電力轉換電路。
以往，具備由n型柱形(Column)區域以及p型柱形區域所構成超級結(Super junction)結構的半導體基體的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)被普遍認知(例如，參照專利文獻1)。
另外，在本說明書中，超級結結構是指：從規定的截面上觀看時，n型柱形區域與p型柱形區域交互地重複排列的結構。
以往的金屬氧化物半導體場效電晶體900如第14圖所示，包括：半導體基體910，具有n型柱形區域914以及p型柱形區域916、形成在n型柱形區域914的一部分以及p型柱形區域916的全部表面的p型基極區域918、以及形成在p型基極區域918的表面的n型源極區域920，並且由n型柱形區域914以及p型柱形區域916構成超級結結構；以及閘電極926，經由閘極絕緣膜924形成在被源極區域920與n型柱形區域914夾住的基極區域918上。在第14圖中，符號930表示源電極，符號932表示汲電極。
在以往的金屬氧化物半導體場效電晶體900中，n型柱形區域914以及p型柱形區域916被形成為：使n型柱形區域914的摻雜物總量與p型柱形區域 916的摻雜物總量相等。即，n型柱形區域914以及p型柱形區域916處於電荷平衡(Charge balance)狀態。
根據以往的金屬氧化物半導體場效電晶體900，由於具備有由n型柱形區域914以及p型柱形區域916構成超級結結構的半導體基體910，因此是一種具有低導通(ON)電阻、且高耐壓的開關元件。
先行技術文獻：
專利文獻1：特表2003-273355號公報
專利文獻2：特表2012-143060號公報
由於以往的金屬氧化物半導體場效電晶體900如上述般是一種具有低導通電阻、且高耐壓的開關元件，因此可以考慮將其運用在電力轉換電路中(例如，參照專利文獻2)。然而，在將以往的金屬氧化物半導體場效電晶體900運用於電力轉換電路時，由於在開啟(Turn on)MOSFET後，會因從整流元件流入MOSFET的反向恢復電流，從而可能導致MOSFET容易產生振盪，或導致整流元件的浪湧電壓變大。
因此，本發明鑒於上述問題的解決，目的是提供一種：在開啟MOSFET後，比以往的MOSFET更難產生振盪的，並且，比以往更能夠降低整流元件的浪湧電壓的MOSFET，以及提供一種：使用這樣的MOSFET的電力轉換電路。
本發明的金屬氧化物半導體場效電晶體 (Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，用於至少具備：反應器(Reactor)；向所述反應器提供電流的電源；對從所述電源提供至所述反應 器的電流進行控制的金屬氧化物半導體場效電晶體；以及對從所述電源提供至所述反應器的電流或對來自於所述反應器的電流進行整流運作的整流元件，的電力轉換電路中，其包括：半導體基體，具有n型柱形區域以及p型柱形區域，並且由所述n型柱形區域以及所述p型柱形區域構成超級結結構，其中，所述n型柱形區域以及所述p型柱形區域被形成為：所述p型柱形區域的摻雜物總量比所述n型柱形區域的摻雜物總量更高，在開啟所述金屬氧化物半導體場效電晶體後，運作為：從平面上看在所述n型柱形區域的中央，出現電場強度比所述n型柱形區域的中央以外的區域更低的低電場區域。
另外，在本說明書中，“n型柱形區域的中央”是指：從平面上看，n型柱形區域中相向的側壁的中間位置及其周邊區域。
另外，“n型柱形區域以及p型柱形區域被形成為：p型柱形區域的摻雜物總量比n型柱形區域的摻雜物總量更高”則表示p型柱形區域的摻雜物總量高於n型柱形區域的摻雜物總量，換言之，表示n型柱形區域以及p型柱形區域所具有的構成為：p型柱形區域的摻雜物總量高於n型柱形區域的摻雜物總量。
再有，“在開啟金屬氧化物半導體場效電晶體後，運作為：從平面上看在n型柱形區域的中央，出現電場強度比n型柱形區域的中央以外的區域更低的低電場區域”是指金屬氧化物半導體場效電晶體所具有的構成為：在開啟金屬氧化物半導體場效電晶體後，從平面上看在n型柱形區域的中央，出現電場強度比n型柱形區域的中央以外的區域更低的低電場區域(例如，n型柱形區域以及p型柱形區域的構造、大小、形狀、摻雜物濃度等)。
在本說明書中，即使在n型柱形區域以及p型柱形區域的表面上形成有其他構造(區域)，形成有該其他構造(例如，基極區域、源極區域、表面高濃度擴散區域等)部分也被定為n型柱形區域以及p型柱形區域。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述p型柱形區域的摻雜物總量在所述n型柱形區域的摻雜物總量的1.05倍至1.15倍的範圍內。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述半導體基體進一步具有：形成在所述n型柱形區域的一部分以及所述p型柱形區域的全部表面上的p型基極區域；以及形成在所述基極區域的表面上的n型源極區域，所述金屬氧化物半導體場效電晶體為平面閘極型金屬氧化物半導體場效電晶體，其進一步包括經由閘極絕緣膜形成在被夾在所述源極區域與所述n型柱形區域之間的所述基極區域上的閘電極。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述半導體基體進一步具有：形成在所述n型柱形區域的表面上未形成有所述基極區域的部分上的n型表面高濃度擴散區域。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述半導體基體進一步具有：形成在所述n型柱形區域以及所述p型柱形區域的表面上的p型基極區域；以及形成在所述基極區域的表面上的n型源極區域，所述金屬氧化物半導體場效電晶體為溝槽閘極型金屬氧化物半導體場效電晶體，其進一步包括：從平面上看在所述n型柱形區域所在的區域內，被形成至比所述基極區域的最深部更深的位置上的，並且被形成為使所述源極區域的一部分外露 在內周面上的溝槽；以及經由形成在所述溝槽的內周面上的閘極絕緣膜被埋設在所述溝槽的內部後形成的閘電極。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述半導體基體具有：形成在比所述基極區域的最底部更深的，並且比所述溝槽的最底部更淺的區域上的n型高濃度摻雜物區域。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述p型柱形區域所具有的構造為：所述p型柱形區域的寬度隨著從所述p型柱形區域的深部朝著其表面逐漸變寬。
在本發明的金屬氧化物半導體場效電晶體中，理想的情況是：所述p型柱形區域所具有的構造為：所述p型柱形區域的摻雜物濃度隨著從所述p型柱形區域的深部朝著其表面逐漸變高。
本發明的電力轉換電路，其至少包括：反應器；向所述反應器提供電流的電源；對從所述電源提供至所述反應器的電流進行控制的上述所述的金屬氧化物半導體場效電晶體；以及對從所述電源提供至所述反應器的電流或對來自於所述反應器的電流進行整流運作的整流元件。
在本發明的電力轉換電路中，理想的情況是：所述整流元件為快速恢復二極體(Fast recovery diode)。
在本發明的電力轉換電路中，理想的情況是：所述整流元件為所述金屬氧化物半導體場效電晶體的內置二極體。
在本發明的電力轉換電路中，理想的情況是：所述整流元件為碳化矽肖特基勢壘二極體(Silicon carbide Schottky Barrier Diode)。
根據本發明的金屬氧化物半導體場效電晶體以及電力轉換電路，由於在開啟金屬氧化物半導體場效電晶體後，運作為：從平面上看在n型柱形區域的中央，出現電場強度比n型柱形區域的中央以外的區域更低的低電場區域(參照後述的第4圖(a))，因此該低電場區域的電子就難以移動，從而就能夠減少單位時間內的汲極電流的增加量。其結果就是，即便反向恢復電流從整流元件流入金屬氧化物半導體場效電晶體，也能夠使金屬氧化物半導體場效電晶體不易產生振盪，並且，能夠降低整流元件的浪湧電壓。
另外，根據本發明的金屬氧化物半導體場效電晶體以及電力轉換電路，由於n型柱形區域以及p型柱形區域被形成為：p型柱形區域的摻雜物總量比n型柱形區域摻雜物總量更高，因此在關斷金屬氧化物半導體場效電晶體後，(1)由於n型柱形區域容易耗盡，因此就能夠縮短關斷所需的時間，其結果就是，能夠減小關斷損耗；(2)由於容易將n型柱形區域的空穴吸引至源電極，因此就能夠使雪崩擊穿不易引發。
再有，根據本發明的金屬氧化物半導體場效電晶體，由於具有由n型柱形區域以及p型柱形區域交互排列所構成的超級結結構，因此其與以往的金屬氧化物半導體場效電晶體900一樣，是一種具有低導通電阻、且高耐壓的開關元件。
1、2、3、4‧‧‧電力轉換電路
10‧‧‧反應器
100、100a、100b、100c、100d、102、900‧‧‧金屬氧化物半導體場效電晶體
110、910‧‧‧半導體基體
112‧‧‧低電阻半導體層
113‧‧‧緩衝層
114、914‧‧‧n型柱形區域
115‧‧‧n型半導體層
116、916‧‧‧p型柱形區域
118、918‧‧‧基極區域
12‧‧‧第一端子
120、920‧‧‧源極區域
122‧‧‧溝槽
124、140、924‧‧‧閘極絕緣膜
126、142、926‧‧‧閘電極
128‧‧‧層間絕緣膜
130、930‧‧‧源電極
132、932‧‧‧汲電極
134‧‧‧表面高濃度擴散區域
136‧‧‧低電場區域
138‧‧‧溝槽
14‧‧‧第二端子
144‧‧‧高濃度摻雜物區域
20‧‧‧電源
30‧‧‧整流元件
40‧‧‧負載
50‧‧‧電容器
第1圖是實施方式一有關的電力轉換電路1的電路圖。
第2圖是實施方式一有關的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)100的截面圖。 第3圖是實施方式一有關的電力轉換電路1中，展示在開啟MOSFET後汲極電極Id、汲源電壓Vds、以及閘源電壓Vgs的時間推移模擬結果的曲線圖。第3圖(a)是展示在開啟MOSFET後汲極電極Id、以及汲源電壓Vds的時間推移模擬結果的曲線圖。第3圖(b)是展示在開啟MOSFET後閘源電壓Vgs的時間推移模擬結果的曲線圖。另外，實施例有關的MOSFET為實施方式一有關的金屬氧化物半導體場效電晶體100，比較例有關的MOSFET與以往的金屬氧化物半導體場效電晶體900一樣，為n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等的MOSFET。另外，電力轉換電路1的電源電壓為300V。
第4圖是開啟MOSFET後的n型柱形區域114的電場強度示意圖。第4圖(a)是第3圖(a)的時間點(A)時的n型柱形區域114的電場強度示意圖，第4圖(b)是第3圖(a)的時間點(B)時的n型柱形區域114的電場強度示意圖，第4圖(c)是第3圖(a)的時間點(C)時的n型柱形區域114的電場強度示意圖。另外，第4圖的下端為低電阻半導體層112與緩衝層113之間的界面，第4圖的左右端為p型柱形區域116的相向的側壁的中間位置。在第4圖中，黑虛線表示p型柱形區域116以及基極區域118與n型柱形區域之間的界面，白虛線表示載流子為通常時的5%以下的區域與除此之外的區域之間的界面，被黑點劃線包圍的區域表示低電場區域136(在第5圖也一樣)。
第5圖是開啟MOSFET後的n型柱形區域114的電子密度示意圖。第5圖(a)是第3圖(a)的時間點(A)時的n型柱形區域114的電子密度示意圖，第5圖(b)是第3圖(a)的時間點(B)時的n型柱形區域114的電子密度示意圖，第5圖(c)是第3圖(a)的時間點(C)時的n型柱形區域114的電子密度示意圖。
第6圖是金屬氧化物半導體場效電晶體100在關斷(OFF)時，電力轉換電路1、金屬氧化物半導體場效電晶體100以及整流元件30的運作狀況展示圖。第6圖(a)是 電力轉換電路1的運作狀況展示圖，第6圖(b)是金屬氧化物半導體場效電晶體100的運作狀況展示圖，第6圖(c)是整流元件30的運作狀況展示圖(以下的第7圖至第9圖也一樣)。
第7圖是開啟MOSFET時的開啟期間前半階段的電力轉換電路1、金屬氧化物半導體場效電晶體100以及整流元件30的運作狀況展示圖。
第8圖是開啟MOSFET時的開啟期間後半階段的電力轉換電路1、金屬氧化物半導體場效電晶體100以及整流元件30的運作狀況展示圖。
第9圖是MOSFET處於導通狀態時的電力轉換電路1、金屬氧化物半導體場效電晶體100以及整流元件30的運作狀況展示圖。
第10圖是變形例1有關的電力轉換電路2的電路圖。第12圖中符號40表示負載，符號50表示電容器。
第11圖是變形例2有關的電力轉換電路3的電路圖。第13圖中符號40表示負載，符號50表示電容器。
第12圖是實施方式二有關的金屬氧化物半導體場效電晶體102的截面圖。
第13圖是實施方式三有關的電力轉換電路4的電路圖。
第14圖是以往的金屬氧化物半導體場效電晶體900的截面圖。圖中符號912表示低電阻半導體層。
以下，將依據圖式中所示的實施方式，對本發明的金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)以及電力轉換電路進行說明。另外，各圖式僅為簡圖，並不一定嚴謹地反映實際尺寸。
實施方式一
1.實施方式一有關的電力轉換電路1的構成以及運作
實施方式一有關的電力轉換電路1為作為DC-DC變頻器或逆變器等構成要素的斬波電路。實施方式一有關的電力轉換電路1如第1圖所示，包括：反應器10；電源20；金屬氧化物半導體場效電晶體100；以及整流元件30。金屬氧化物半導體場效電晶體100為實施方式一有關的金屬氧化物半導體場效電晶體100。
反應器10為能夠將能量積蓄在由通過流通的電流形成的磁場中的被動元件。
電源20是對反應器10提供電流的直流電源。
金屬氧化物半導體場效電晶體100對由電源20提供給反應器10的電流進行控制。具體來說，金屬氧化物半導體場效電晶體100在響應由驅動電路(未圖示)施加至金屬氧化物半導體場效電晶體100的閘電極的訊號(例如時鐘訊號)後進行開關轉換，一旦其處於導通狀態，則會使反應器10與電源20的負極之間導通。金屬氧化物半導體場效電晶體100的具體構成將後述。
整流元件30是對從電源20提供給反應器10的電流進行整流運作的矽快速恢復二極體。具體來說，整流元件30是一個被進行壽命控制(Lifetime control)的pin二極體。
電源20的正極(+)與反應器10的一端12以及整流元件30的陰電極電氣連接，電源20的負極(-)與金屬氧化物半導體場效電晶體100的源電極電氣連接。金屬氧化物半導體場效電晶體100的汲電極與反應器10的另一端14以及整流元件30的陽電極電氣連接。
在這樣的電力轉換電路1中，當金屬氧化物半導體場效電晶體100處於斷開狀態時，在從電源20的正極(+)經由反應器10以及金屬氧化物半導體場效電晶體100直至負極(-)的電流路徑上流通的電流就會變為零(參照第6圖(a))，另一方面，反應器10由於自感應作用，從而在阻礙電流變化的方向上產生電動勢(積蓄於反應器10的電能被釋放出)。因反應器10的電動勢產生的電流向著整流元件30流通，並在整流元件30處流通正方向電流(參照第6圖(a))。
另外，當金屬氧化物半導體場效電晶體100處於導通狀態時，就會形成從電源20的正極(+)經由反應器10以及金屬氧化物半導體場效電晶體100直至負極(-)的電流路徑，並且電流會流通該電流路徑(參照第9圖(a))。此時，反應器10處會積蓄電源20的電能。
另外，金屬氧化物半導體場效電晶體100處流通的電流量與整流元件30處流通的電流量之和，與反應器10處流通的電流量相等。並且由於金屬氧化物半導體場效電晶體100的開關轉換期間很短(保守計算最長也只有100納秒)，因此在其期間內反應器10處流通的電流幾乎不會發生變化。所以，金屬氧化物半導體場效電晶體100處流通的電流量與整流元件30處流通的電流量之和，在斷開狀態、開啟期間、以及導通狀態中的任何一個情況下都幾乎不會發生變化。
2.實施方式一有關的金屬氧化物半導體場效電晶體100的構成
實施方式一有關的金屬氧化物半導體場效電晶體100如第2圖所示，是一個包括：半導體基體110；閘極絕緣膜124；閘電極126；層間絕緣膜128；源電極130；以及汲電極132的平面閘極型MOSFET。金屬氧化物半導體場效電晶體100的汲源電壓為300V以上，例如為600V。
半導體基體110具有：低電阻半導體層112、形成在低電阻半導體層112上的比低電阻半導體層112摻雜物濃度更低的n型緩衝層113、在緩衝層113上沿水平方向交互地排列的n型柱形區域114以及p型柱形區域116、形成在n型柱形區域114的一部分以及p型柱形區域116的全部表面的p型基極區域118、形成在基極區域118的表面的n型源極區域120、以及形成在n型柱形區域114的表面中未形成有基極區域118的部分上的n型表面高濃度擴散區域134，並且由n型柱形區域114以及p型柱形區域116構成超級結結構。另外，緩衝層113以及n型柱形區域114被形成為一體，緩衝層113與n型柱形區域114構成n型半導體層115。
在半導體基體110中，n型柱形區域114以及p型柱形區域116被形成為：p型柱形區域116的摻雜物總量比n型柱形區域114的摻雜物總量更高。具體來說，p型柱形區域116的摻雜物總量在n型柱形區域114的摻雜物總量的1.05倍至1.15倍的範圍內，例如為1.10倍。
“摻雜物總量”是指：作為MOSFET內的構成要素(n型柱形區域或p型柱形區域)的摻雜物(n型摻雜物或p型摻雜物)的總量。
p型柱形區域116所具有的構造為：p型柱形區域116的寬度隨著從p型柱形區域116的深部朝著其表面逐漸變寬。p型柱形區域116的摻雜物濃度不受深度影響，保持固定。
n型柱形區域114、p型柱形區域116、源極區域120、以及閘電極126中的任意一個均被形成為從平面上看呈條紋(Stripe)狀。
低電阻半導體層112的厚度例如在100μm至400μm範圍內，低電阻半導體層112的摻雜物濃度例如在1×1019cm-3至1×1020cm-3範圍內。n型半導體層115的厚度例如在5μm至120μm範圍內，n型半導體層115的摻雜物濃度例如在 5×1013cm-3至1×1016cm-3範圍內。p型柱形區域116的摻雜物濃度例如在5×1013cm-3至1×1016cm-3範圍內。基極區域118的最深部的深度位置例如在1.0μm至3.0μm範圍內，基極區域118的摻雜物濃度例如在5×1016cm-3至1×1018cm-3範圍內。源極區域120的最深部的深度位置例如在0.1μm至0.4μm範圍內，源極區域120的摻雜物濃度例如在5×1019cm-3至2×1020cm-3範圍內，表面高濃度擴散區域134的最深部的深度位置，例如在1.0μm至3.0μm範圍內，表面高濃度擴散區域134的摻雜物濃度例如在1×1014cm-3至1×1016cm-3範圍內。另外，n型半導體層115以及p型柱形區域116是以半導體基體110的表面為上端。
閘電極126經由閘極絕緣膜124形成在被源極區域120與n型柱形區域114夾住的基極區域118上。閘極絕緣膜124由通過熱氧化法形成的厚度例如為100nm的二氧化矽膜所構成。閘電極126由通過CVD法以及離子注入法形成的低電阻多晶矽所構成。
層間絕緣膜128被形成為覆蓋閘電極126。層間絕緣膜128由通過CVD法形成的厚度例如為1000nm的PSG膜所構成。
源電極130被形成為覆蓋基極區域118、源極區域120的一部分、以及層間絕緣膜128，並且與基極區域118以及源極區域120電氣連接。汲電極132被形成在低電阻半導體層112的表面上。源電極130由通過濺射法形成的厚度例如為4μm的鋁系金屬(例如Al-Cu系合金)所構成。汲電極132通過Ti-Ni-Au等多層金屬膜形成。多層金屬膜整體的厚度例如為0.5μm。
低電場區域136從平面上看出現在閘電極126的正下方(閘電極126的中央正下方)。並且，低電場區域136從平面上看位於相鄰的基極區域118的中 間位置上。在低電場區域136中會滯留電子，並且電子會因擴散移動至汲電極一側。
3.開啟MOSFET後的金屬氧化物半導體場效電晶體100的波形及運作
為了對實施方式一有關的MOSFET進行說明，首先對比較例有關的MOSFET進行說明。
比較例有關的MOSFET基本上與實施方式一有關的金屬氧化物半導體場效電晶體100具有同樣的構成，但是在n型柱形區域的摻雜物總量與p型柱形區域的摻雜物總量相等這一點上不同於實施方式一有關的金屬氧化物半導體場效電晶體100。
在實施方式一有關的電力轉換電路1中，在使用比較例有關的MOSFET來取代實施方式一有關的金屬氧化物半導體場效電晶體100的情況下，在開啟比較例有關的MOSFET後，其運作為汲極電流Id在較短的期間內(大約0.05usec)增加至8.5A(即，運作為汲極電流Id急劇地增加。參照第3圖(a)以及中的粗虛線)。並且，比較例有關的MOSFET更運作為：汲極電流Id在到達峰值後以較大的振幅振動，之後隨著衰減穩定在大約6A的水平上。
另外，比較例有關的MOSFET更運作為：汲源電壓Vds從300V急劇下降至大約50V的水平上(參照第3圖(a)中的細虛線)。
再有，比較例有關的MOSFET更運作為：閘源電壓Vgs單調地增加並穩定在大約6V的水平上(參照第3圖(b)中的粗虛線)。
相對於此，在使用了實施方式一有關的金屬氧化物半導體場效電晶體100(以下稱為實施例有關的MOSFET)的實施方式一有關的電力轉換電路1 中，實施例有關的MOSFET在開啟金屬氧化物半導體場效電晶體100後，運作為：汲極電流Id以比使用了比較例有關的MOSFET後的情況更長的期間(大約0.08usec)增加至大約8A(即，運作為汲極電流Id緩慢地增加。參照第3圖(a)中的粗虛線)。而且，實施例有關的MOSFET更運作為：汲極電流Id在到達峰值後以小於比較例有關的MOSFET的振幅振動，之後隨著衰減穩定在大約6A的水平上。
另外，實施例有關的MOSFET更運作為：汲源電壓Vds在比較例有關的MOSFET更加晚的時間點上急劇下降至大約50V以下(參照第3圖(a)中的細虛線)。
再有，實施例有關的MOSFET更運作為：閘源電壓Vgs與比較例有關的MOSFET一樣，單調地增加並穩定在大約6V的水平上(參照第3圖(b)中的粗虛線)。
另外，實施例有關的MOSFET運作為：在開啟MOSFET後，從平面上看在n型柱形區域114的中央(從截面看在n型柱形區域114中央的表面附近)，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136(參照第4圖(a))。低電場區域136在開啟期間的前半階段中，發揮使電子滯留並且抑制電流上升的作用。一旦進入到開啟期間的後半階段，由於MOSFET的汲極源極間的電位差會減少，因此雖然整體上電場強度也會減小，但低電場區域136作為電場強度比周圍更低的區域，與開啟期間的前半階段一樣幾乎滯留在相同的位置上(參照第4圖(b))，並且持續發揮抑制單位時間內的電流增加量的作用。
一旦最終開啟期間結束並且進入到恒常態(Steady state)(此時，汲極電流Id在經過振鈴(Ringing)後轉為恒常態)，則在n型柱形區域114的上部中央 就看不到電場強度特別比周圍小的低電場區域，低電場區域136幾乎會在開啟期間結束的同時消失。第4圖(c)展示的是開啟期間末期的狀態，汲源電壓大約殘留有20V並且即將進入恒常導通狀態。此時，低電場區域136相比周圍來說電場強度差變小，並且逐漸消失，但仍然有少量殘留。
實施例有關的MOSFET如上所述，運作為：在開啟MOSFET後，從平面上看在n型柱形區域114的中央(從截面看在n型柱形區域114中央的表面附近)，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136(參照第4圖(a))。由於低電場區域136中作用於電子的庫侖力(Coulomb force)小，因此從源電極流入的電子會滯留在低電場區域136中(參照第5圖(a))。滯留在低電場區域136中的電子由於電子密度的斜率(Slope)只能夠作為擴散電流流通，擴散得電流會向低電場區域136中靠近汲電極132一側(第4圖以及第5圖中的下側)流動。移動至低電場區域136外部的電子會因外部存在的電場加速向汲電極132處移動，並且作為漂移電流到達汲電極132處。
當進入開啟期間的後半階段，滯留在低電場區域136中的電子密度會進一步變高，由於電子密度的斜率變大，因此從低電場區域136向下方向(汲電極的方向)流出的擴散電流的量也會比開啟期間的前半階段有所增加。移動至低電場區域136外部的電子會因外部存在的電場加速向汲電極132處移動，並且作為漂移電流到達汲電極132處。這樣，在第4圖以及第5圖中在上部中央就會形成低電場區域136，並且形成漂移電流從低電場區域136的下端朝汲電極132處流通的漂移電流路徑。(參照第5圖(b))。在第4圖(b)以及第5圖(b)中，之所以白虛線區域在低電場區域136的下側(汲電極一側)擴大，是因為由於電流的增加導致電子密度超過通常時(無偏置時)的5%的區域擴大所致。
當完成開啟並進入恒常態，汲極源極間的電位差就會與MOSFET的導通電壓保持一致。然後，從汲電極一側直至源電極一側就會形成幾乎與平均電場強度相等的均勻電場，電子就會作為漂移電流從源電極流通至汲電極。
在完成開啟後的導通狀態下，由於與開啟期間相比汲極源極間的電位差小，因此平均電場強度也會變小。而且，在n型柱形區域114的上部中央就看不到電場強度特別比周圍小的低電場區域，低電場區域136幾乎會在開啟期間結束的同時消失。源電極與汲電極132通過導通狀態導通，此時，電子作為漂移電流整個路徑上流通，在n型柱形區域114的寬度方向上電子密度高的區域也將擴展。在第5圖(c)中，電子電流充分利用n型柱形區域114的寬度流通，並且接近恒常導通狀態(參照第5圖(c))。
4.電力轉換電路1、金屬氧化物半導體場效電晶體100以及整流元件30的運作
(1)斷開狀態
在電力轉換電路1中，在從電源20的正極(+)經由反應器10以及金屬氧化物半導體場效電晶體100直至負極(-)的電流路徑上流通的電流變為零(參照第6圖(a))。另一方面，因反應器10的電動勢產生的電流會向著整流元件30流通，從而整流元件30處流通正方向電流。
在金屬氧化物半導體場效電晶體100中，由於閘源電壓Vgs未滿閘極閥值電壓，因此溝道就會消失並且汲極電流Id就會變為零(參照第6圖(b))。
在整流元件30中，空穴從陽電極一側的p型半導體區域32向陰電極一側的n型半導體區域34移動，電子從陰電極一側的n型半導體區域34向陽電極一側的p型半導體區域32移動(參照第6圖(c))。
(2)開啟期間的前半階段
當MOSFET開啟，在電力轉換電路1中，就會形成從電源20的正極(+)經由反應器10以及金屬氧化物半導體場效電晶體100直至負極(-)的電流路徑，並且電流會流通該電流路徑(參照第7圖(a))。此時，流通整流元件30的正方向電流開始減少掉與流通金屬氧化物半導體場效電晶體100的電流相同的電流量。流通金屬氧化物半導體場效電晶體100的電流與流通整流元件30的電流的和就會保持固定。
在金屬氧化物半導體場效電晶體100中，電子從源電極130經由源極區域120流入n型柱形區域114。此時，在金屬氧化物半導體場效電晶體100中，由於從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，因此從源電極130流入的電子在低電場區域136中就會變得難以移動，從而滯留在低電場區域136中(參照第7圖(b))。由於流通MOSFET的電流為電子電流，因此當發生上述的電子滯留的情況時，貢獻於從源極到達汲極的電流的電子的個數就會減少。其結果就是，單位時間內的電流上升率變低。即，如第3圖(a)所示，在本實施例中，Id的單位時間增加率相比比較例中的Id增加率變小(參照第3圖(a)中的粗實線)。
在整流元件30中，雖然電流經由pn結在正方向上流通，但是從陽電極擴散至陰電極的一部分空穴會開始返回陽電極。另一方面，從陰電極擴散至陽電極的一部分電子會開始返回陰電極。通過這些載流子(電子以及空穴)的移動，從而正方向電流就會減少(參照第7圖(c))。
(3)開啟期間的後半階段
即便是在進入到開啟期間的後半階段後，在電力轉換電路1中，與開啟期間的前半階段一樣，會持續形成從電源20的正極(+)經由反應器10以及金屬氧化物半導體場效電晶體100直至負極(-)的電流路徑，並且在該電流路徑上流通的電路量相比開啟期間的前半階段有所增加(參照第8圖(a))。
在金屬氧化物半導體場效電晶體100中，電子持續從源電極130處流入，低電場區域136處滯留的電子的電子密度變高。並且，由低電場區域136中滯留的電子會因電子密度斜率向低電場區域136的下側流出，從低電場區域136的下側流出後，會因電場從而作為漂移電流流向汲電極一側(參照第8圖(b))。
在整流元件30中，耗盡層會開始從pn結交界面擴展，並且隨著空穴無法再從陽電極移動至陰電極，電子也無法再從陰電極移動至陽電極(參照第8圖(c))。此時，隨著空穴向陽電極移動，電子也開始向陰電極移動，從而產生反向恢復電流(參照第8圖(c))。
另外，在比較例有關的MOSFET中，通常會因汲極源極間的電位差，在汲極源極間形成幾乎同類型的電場，並且電子會因該電場而受到庫侖力的作用，從而作為漂移電流流通。相對於此，在實施方式一有關的MOSFET中，電子滯留在低電場區域136中，並且電子作為擴散電流從低電場區域136向汲電極流出，在脫離了低電場區域136後，電子受到庫侖力的作用從而作為漂移電流流通。因此，實施例有關的金屬氧化物半導體場效電晶體100與比較例有關的MOSFET相比，具有不同的電流流通方式。
(4)導通狀態
一旦MOSFET進入導通狀態，在電力轉換電路1中，與開啟期間的後半階段一樣，會形成從電源20的正極(+)經由反應器10以及金屬氧化物半導 體場效電晶體100直至負極(-)的電流路徑，並且在該電流路徑上持續流通電流(參照第9圖(a))。另一方面，整流元件30處則不流通電流。
在MOSFET中，在低電場區域136中滯留過的電子變為到達汲電極的狀態，從而源電極汲電極間成為恒常的導通狀態(參照第9圖(b))。
在整流元件30中，與開啟期間的後半階段一樣，耗盡層從pn結交界面處擴展從而電流不再流通(參照第9圖(c))。
5.實施方式一有關的金屬氧化物半導體場效電晶體100以及電力轉換電路1的效果
根據實施方式一有關的金屬氧化物半導體場效電晶體100以及電力轉換電路1，由於在開啟MOSFET後，運作為：從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，因此該低電場區域136的電子就難以移動，從而就能夠減少單位時間內的汲極電流的增加量。其結果就是，即便反向恢復電流從整流元件30流入金屬氧化物半導體場效電晶體100，也能夠使金屬氧化物半導體場效電晶體100不易產生振盪，並且，能夠降低整流元件30的浪湧電壓。
另外，在實施方式一有關的金屬氧化物半導體場效電晶體100中，能夠降低整流元件30的浪湧電壓是基於下述的理由。
在開啟MOSFET後，因電力轉換電路的佈線部分的寄生電感而導致的浪湧電壓會施加給整流元件30，但是根據實施方式一有關的金屬氧化物半導體場效電晶體100，由於在開啟MOSFET後，如上述般單位時間內的汲極電流Id的增加量變小，因此施加到整流元件30的電壓也會相對的變為緩慢地增加，其結果就是，能夠降低整流元件30的浪湧電壓。
通過這樣，實施方式中的整流元件30就變得容易滿足電力轉換電路所要求的整流元件的浪湧電壓規格，其結果就是，實施方式一有關的金屬氧化物半導體場效電晶體100以及實施方式中的整流元件30能夠適用於各種電力轉換電路。
另外，根據實施方式一有關的金屬氧化物半導體場效電晶體100以及電力轉換電路1，由於半導體基體110被形成為：p型柱形區域116的摻雜物總量比n型柱形區域114摻雜物總量更高(p型柱形區域116的摻雜物總量比n型柱形區域114摻雜物總量更高)，因此在關斷MOSFET後，(1)由於n型柱形區域114容易耗盡，因此就能夠縮短關斷所需的時間，其結果就是，能夠減小關斷損耗；(2)由於容易將n型柱形區域114的空穴吸引至源電極130，因此就能夠使雪崩擊穿不易引發。
根據本發明的MOSFET以及電力轉換電路，由於具有由n型柱形區域114以及p型柱形區域116構成超級結結構的半導體基體110，因此其與以往的金屬氧化物半導體場效電晶體900一樣，是一種具有低導通電阻、且高耐壓的開關元件。
另外，在實施方式一有關的MOSFET中，通過將p型柱形區域116的摻雜物總量設定在n型柱形區域114的摻雜物總量的1.05倍至1.15倍的範圍內，在開啟MOSFET後，由於n型柱形區域114容易耗盡，因此從平面上看在n型柱形區域114的中央就容易出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，並且，在關斷MOSFET後，MOSFET的耐壓就會升高。
之所以將p型柱形區域116的摻雜物總量設定在n型柱形區域114的摻雜物總量的1.05倍至1.15倍的範圍內，是基於以下的理由。即，如果p型柱 形區域116的摻雜物總量不滿n型柱形區域114的摻雜物總量的1.05倍，則在開啟MOSFET後，從平面上看在n型柱形區域114的中央就難以出現低電場區域136，而如果p型柱形區域116的摻雜物總量超過n型柱形區域114的摻雜物總量的1.15倍，則在關斷MOSFET後，就難以提高MOSFET的耐壓。從這些觀點來說，將p型柱形區域116的摻雜物總量設定在n型柱形區域114的摻雜物總量的1.05倍至1.15倍的範圍內是比較理想的。
另外，根據實施方式一有關的金屬氧化物半導體場效電晶體100，由於MOSFET為平面閘極型MOSFET。因此在開啟MOSFET後，就會運作為：低電場區域136出現在距離汲電極132較遠的位置上。這樣，由於低電場區域136中滯留的電子從擴散直至到達汲電極132為止的時間就會變長，因此就能夠進一步減小汲極電流Id的增加率。其結果就是，即便來自於整流元件30的反向恢復電流流入MOSFET，也能夠更加切實地使MOSFET不易產生振盪，並且，能夠進一步降低整流元件30的浪湧電壓。
另外，根據實施方式一有關的MOSFET，由於半導體基體110具有：形成在n型柱形區域114的表面中未形成有基極區域118的部分上的n型表面高濃度擴散區域134，因此在開啟MOSFET後，由n型柱形區域114與基極區域118之間的pn結交界面處形成的耗盡層就難以消失。這樣，在n型柱形區域114上就容易形成低電場區域136。
另外，根據實施方式一有關的MOSFET，由於在p型柱形區域116中，p型柱形區域116的寬度隨著從p型柱形區域116的深部朝著其表面逐漸變寬，因此在關斷MOSFET後，就容易吸引閘極周邊的空穴，其結果就是，能夠加大L負載的雪崩擊穿耐量。
根據實施方式一有關的電力轉換電路1，由於整流元件30為快速恢復二極體，因此在開啟時，能夠減小因反向恢復電流所導致的損耗。
變形例
第一變形例有關的電力轉換電路2以及第二變形例有關的電力轉換電路3基本上與實施方式一有關的電力轉換電路1具有同樣的構成，但是在各構成要素的位置關係上不同於實施方式一有關的電力轉換電路1。即，第一變形例有關的電力轉換電路2如第10圖所示，為降壓斬波電路；第二變形例有關的電力轉換電路3如第11圖所示，為升壓斬波電路。
像這樣，雖然第一變形例有關的電力轉換電路2以及第二變形例有關的電力轉換電路3在各構成要素的位置關係上不同於實施方式一有關的電力轉換電路1，但是與實施方式一有關的電力轉換電路1一樣，由於在開啟MOSFET後，運作為：從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，因此低電場區域136的電子就難以移動，從而就能夠減少單位時間內的汲極電流的增加量。其結果就是，即便反向恢復電流從整流元件30流入金屬氧化物半導體場效電晶體100，也能夠使金屬氧化物半導體場效電晶體100不易產生振盪，並且，能夠降低整流元件30的浪湧電壓。
實施方式二
實施方式二有關的金屬氧化物半導體場效電晶體102基本上與實施方式一有關的金屬氧化物半導體場效電晶體100具有同樣的構成，但是其與實施方式一有關的金屬氧化物半導體場效電晶體100不同，為溝槽閘極型MOSFET而非平面閘極型MOSFET。即，實施方式二有關的金屬氧化物半導體場效電晶 體102如第12圖所示，半導體基板110具有：形成在n型柱形區域114以及p型柱形區域116的表面上的p型基極區域118；以及形成在基極區域118的表面的n型源極區域120，實施方式二有關的金屬氧化物半導體場效電晶體102為溝槽閘極型MOSFET，其進一步包括：從平面上看在n型柱形區域114所在的區域內，被形成至比基極區域118的最深部更深的位置上的，並且被形成為使源極區域120的一部分外露在內周面上的溝槽138；以及經由形成在溝槽138的內周面上的閘極絕緣膜140被埋設在溝槽138的內部後形成的閘電極142。
在實施方式二有關的金屬氧化物半導體場效電晶體102中，半導體基體110進一步具有：形成在比基極區域118的最底部更深的，並且比溝槽138的最底部更淺的區域上的高濃度摻雜物區域144。高濃度摻雜物區域144的摻雜物濃度比n型柱形區域114的摻雜物濃度更高。
在實施方式二有關的金屬氧化物半導體場效電晶體102中，在開啟MOSFET後，低電場區域136出現在溝槽138的下側。
像這樣，實施方式二有關的金屬氧化物半導體場效電晶體102雖然與實施方式一有關的金屬氧化物半導體場效電晶體100不同，為溝槽閘極型MOSFET而非平面閘極型MOSFET，但是其與實施方式一有關的金屬氧化物半導體場效電晶體100一樣，由於在開啟MOSFET後，運作為：從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，因此低電場區域136的電子就難以移動，從而就能夠減少單位時間內的汲極電流的增加量。其結果就是，即便反向恢復電流從整流元件30流入金屬氧化物半導體場效電晶體100，也能夠使金屬氧化物半導體場效電晶體100不易產生振盪，並且，能夠降低整流元件30的浪湧電壓。
另外，根據實施方式二有關的金屬氧化物半導體場效電晶體102，由於半導體基體110具有：形成在比基極區域118的最底部更深的，並且比溝槽138的最底部更淺的區域上的高濃度摻雜物區域144，因此在開啟MOSFET後，由n型柱形區域114與基極區域118之間的pn結交界面處形成的耗盡層就難以消失。這樣，在n型柱形區域114上就容易形成低電場區域136。
另外，由於實施方式二有關的金屬氧化物半導體場效電晶體102除了在為溝槽閘極型MOSFET而非平面閘極型MOSFET這一點上與實施方式一有關的金屬氧化物半導體場效電晶體100不同以外，其與實施方式一有關的金屬氧化物半導體場效電晶體100具有同樣的構成，因此也同樣具有實施方式一有關的金屬氧化物半導體場效電晶體100所具有的相關效果。
實施方式三
實施方式三有關的電力轉換電路4基本上與實施方式一有關的電力轉換電路1具有同樣的構成，但是在其為全橋電路這一點上不同於實施方式一有關的電力轉換電路1。即，實施方式三有關的電力轉換電路4如第13圖所示，作為MOSFET，其具備四個金屬氧化物半導體場效電晶體100，並且作為整流元件，其具備各MOSFET的內置二極體。
像這樣，雖然實施方式三有關的電力轉換電路4在為全橋電路這一點上不同於實施方式一有關的電力轉換電路1，但是與實施方式一有關的電力轉換電路1一樣，由於在開啟MOSFET後，運作為：從平面上看在n型柱形區域114的中央，出現電場強度比n型柱形區域114的中央以外的區域更低的低電場區域136，因此低電場區域136的電子就難以移動，從而就能夠減少單位時間內的汲極電流的增加量。其結果就是，即便反向恢復電流從整流元件30流入金屬氧 化物半導體場效電晶體100，也能夠使金屬氧化物半導體場效電晶體100不易產生振盪，並且，能夠降低整流元件30的浪湧電壓。
另外，根據實施方式三有關的電力轉換電路4，由於整流元件為MOSFET的內置二極體，因此就不必再另行準備整流元件。
實施方式三有關的電力轉換電路4除了在電力轉換電路為全橋電路這一點上與實施方式一有關的電力轉換電路1不同以外，其與實施方式一有關的電力轉換電路1具有同樣的構成，因此也同樣具有實施方式一有關的電力轉換電路1所具有的相關效果。
以上，基於上述實施方式對本發明進行了說明，本發明並不僅限於上述實施方式。本發明能夠在不脫離本發明主旨的範圍內在各種各樣的形態下實施，例如，可以為如下的變形。
(1)上述實施方式中記載的構成要素的數量、材質、形狀、位置、大小等僅為示例，因此能夠在不有損本發明效果的範圍內進行變更。
(2)在上述各實施方式中，雖然p型柱形區域116的寬度隨著從p型柱形區域116的深部朝著其表面而逐漸變寬，但本發明不限於此。可以是：p型柱形區域116的寬度沿著p型柱形區域116的深度方向而保持不變。
(3)在上述各實施方式中，雖然p型柱形區域116的摻雜物濃度不受深度的影響二保持固定，但本發明不限於此。也可以是：在p型柱形區域116的深度方向上，p型柱形區域116的摻雜物濃度隨著從p型柱形區域116的深部朝著其表面而逐漸變高。通過設置為這樣的構成，就能夠獲得加大L負載的雪崩擊穿耐量的效果。
(4)在上述各實施方式中，雖然n型柱形區域114、p型柱形區域116、以及閘電極126從平面上看形成為條紋狀，但本發明不限於此。也可以是：型柱形區域114、p型柱形區域116、以及閘電極126從平面上看形成為圓形(立體地看為柱形)、四角形的框狀、圓形的框狀或格子狀等形狀。
(5)在上述各實施方式中，雖然使用的是直流電源來作為電源，但本發明不限於此。也可以是使用交流電源來作為電源。
(6)在上述實施方式1至3中，雖然是使用斬波電路來作為電力轉換電路，並且在上述實施方式4中，是使用全橋電路來作為電力轉換電路，但本發明不限於此。也可以是使用半橋電路、三相交流變換器、非絕緣全橋電路、非絕緣半橋電路、推挽電路(Push-pull circuit)、RCC電路、正向變換器(Forward Converter)、或逆向變換器(Flyback converter)等其他類型的電路。
(7)在上述實施方式1以及2中，雖然是使用pin二極體來作為整流元件，並且在實施方式三種，是使用MOSFET的內置二極體來作為整流元件，但本發明不限於此。也可以使用JBS、MPS等其他快速回復二極體、或SiC肖特基勢壘二極體等其他類型的二極體來作為整流元件。
(8)在上述實施方式三中，雖然只使用了MOSFET的內置二極體來作為整流元件，但本發明不限於此。也可以是在內置二極體的恢復損耗過大時，另外將整流元件與MOSFET並聯。

Claims (12)

  1. 一種金屬氧化物半導體場效電晶體，用於至少具備：反應器；向該反應器提供電流的電源；對從該電源提供至該反應器的電流進行控制的金屬氧化物半導體場效電晶體；以及對從該電源提供至該反應器的電流或對來自於該反應器的電流進行整流運作的整流元件，的電力轉換電路中，其包括：半導體基體，具有n型柱形區域以及p型柱形區域，並且由該n型柱形區域以及該p型柱形區域構成超級結結構，其中，該n型柱形區域以及該p型柱形區域被形成為：該p型柱形區域的摻雜物總量比該n型柱形區域的摻雜物總量更高，在開啟該金屬氧化物半導體場效電晶體後，運作為：從平面上看在該n型柱形區域的中央，出現電場強度比該n型柱形區域的中央以外的區域更低的低電場區域。
  2. 如申請專利範圍第1項所述之金屬氧化物半導體場效電晶體，其中該p型柱形區域的摻雜物總量在該n型柱形區域的摻雜物總量的1.05倍至1.15倍的範圍內。
  3. 如申請專利範圍第1或2項所述之金屬氧化物半導體場效電晶體，其中該半導體基體進一步具有：形成在該n型柱形區域的一部分以及該p型柱形區域的全部表面上的p型基極區域；以及形成在該基極區域的表面上的n型源極區域，該金屬氧化物半導體場效電晶體為平面閘極型金屬氧化物半導體場效電晶體，其進一步包括經由閘極絕緣膜形成在被夾在該源極區域與該n型柱形區域之間的該基極區域上的閘電極。
  4. 如申請專利範圍第3項所述之金屬氧化物半導體場效電晶體，其中該半導體基體進一步具有：形成在該n型柱形區域的表面上未形成有該基極區域的部分上的n型表面高濃度擴散區域。
  5. 如申請專利範圍第1或2項所述之金屬氧化物半導體場效電晶體，其中該半導體基體進一步具有：形成在該n型柱形區域以及該p型柱形區域的表面上的p型基極區域；以及形成在該基極區域的表面上的n型源極區域，該金屬氧化物半導體場效電晶體為溝槽閘極型金屬氧化物半導體場效電晶體，其進一步包括：從平面上看在該n型柱形區域所在的區域內，被形成至比該基極區域的最深部更深的位置上的，並且被形成為使該源極區域的一部分外露在內周面上的溝槽；以及經由形成在該溝槽的內周面上的閘極絕緣膜被埋設在該溝槽的內部後形成的閘電極。
  6. 如申請專利範圍第5項所述之金屬氧化物半導體場效電晶體，其中該半導體基體具有：形成在比該基極區域的最底部更深的，並且比該溝槽的最底部更淺的區域上的n型高濃度摻雜物區域。
  7. 如申請專利範圍第1或2項所述之金屬氧化物半導體場效電晶體，其中該p型柱形區域所具有的構造為：該p型柱形區域的寬度隨著從該p型柱形區域的深部朝著其表面逐漸變寬。
  8. 如申請專利範圍第1或2項所述之金屬氧化物半導體場效電晶體，其中該p型柱形區域所具有的構造為：該p型柱形區域的摻雜物濃度隨著從該p型柱形區域的深部朝著其表面逐漸變高。
  9. 一種電力轉換電路，其至少包括：反應器；向該反應器提供電流的電源；對從該電源提供至該反應器的電流進行控制的如申請專利範圍第1至8項中之任意一項所述之金屬氧化物半導體場效電晶體；以及對從該電源提供至該反應器的電流或對來自於該反應器的電流進行整流運作的整流元件。
  10. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為快速恢復二極體。
  11. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為該金屬氧化物半導體場效電晶體的內置二極體。
  12. 如申請專利範圍第9項所述之電力轉換電路，其中該整流元件為碳化矽肖特基勢壘二極體。
TW106128441A 2016-09-16 2017-08-22 Metal oxide semiconductor field effect transistor and power conversion circuit TWI638460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2016/077568 WO2018051512A1 (ja) 2016-09-16 2016-09-16 Ｍｏｓｆｅｔ及び電力変換回路
??PCT/JP2016/077568 2016-09-16

Publications (2)

Publication Number Publication Date
TW201814907A TW201814907A (zh) 2018-04-16
TWI638460B true TWI638460B (zh) 2018-10-11

Family

ID=60659093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128441A TWI638460B (zh) 2016-09-16 2017-08-22 Metal oxide semiconductor field effect transistor and power conversion circuit

Country Status (6)

Country Link
US (1) US10700191B2 (zh)
JP (1) JP6246979B1 (zh)
CN (1) CN109643731B (zh)
NL (1) NL2019484B1 (zh)
TW (1) TWI638460B (zh)
WO (1) WO2018051512A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
US20090039869A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Cascode Current Sensor For Discrete Power Semiconductor Devices
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2012143060A (ja) * 2010-12-28 2012-07-26 Sanyo Electric Co Ltd 系統連係装置
TW201521516A (zh) * 2013-11-19 2015-06-01 Beyond Innovation Tech Co Ltd 整合式光源驅動電路及應用其之光源模組

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504208B2 (en) 2001-02-27 2003-01-07 International Business Machines Corporation Power MOSFET device, structures employing the same and methods of fabrication
DE10137676B4 (de) 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
JP2007027193A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP5132123B2 (ja) 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
JP4678547B2 (ja) * 2007-11-06 2011-04-27 株式会社デンソー 半導体装置及びその製造方法
JP5484741B2 (ja) 2009-01-23 2014-05-07 株式会社東芝 半導体装置
JP5756911B2 (ja) 2010-06-03 2015-07-29 パナソニックＩｐマネジメント株式会社 半導体装置およびこれを用いた半導体リレー
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
US9515137B2 (en) * 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
CN203983264U (zh) 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US11222962B2 (en) * 2016-05-23 2022-01-11 HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. Edge termination designs for super junction device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273355A (ja) * 2002-03-18 2003-09-26 Toshiba Corp 半導体素子およびその製造方法
US20090039869A1 (en) * 2007-08-08 2009-02-12 Advanced Analogic Technologies, Inc. Cascode Current Sensor For Discrete Power Semiconductor Devices
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2011238824A (ja) * 2010-05-12 2011-11-24 Renesas Electronics Corp パワー系半導体装置
JP2012143060A (ja) * 2010-12-28 2012-07-26 Sanyo Electric Co Ltd 系統連係装置
TW201521516A (zh) * 2013-11-19 2015-06-01 Beyond Innovation Tech Co Ltd 整合式光源驅動電路及應用其之光源模組

Also Published As

Publication number Publication date
US20190214496A1 (en) 2019-07-11
NL2019484A (en) 2018-03-20
WO2018051512A1 (ja) 2018-03-22
JP6246979B1 (ja) 2017-12-13
CN109643731A (zh) 2019-04-16
US10700191B2 (en) 2020-06-30
TW201814907A (zh) 2018-04-16
CN109643731B (zh) 2021-10-29
NL2019484B1 (en) 2018-09-03
JPWO2018051512A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
US10468480B1 (en) MOSFET and power conversion circuit
US10475917B2 (en) Mosfet
NL2021932B1 (en) Power conversion circuit
TWI647840B (zh) Metal oxide semiconductor field effect transistor and power conversion circuit
TWI638460B (zh) Metal oxide semiconductor field effect transistor and power conversion circuit
TWI647853B (zh) 金氧半場效電晶體(mosfet)以及電力轉換電路
US20110227554A1 (en) Semiconductor device and dc-dc converter