JP2006042576A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 過電圧状態を検出し、速やかに出力電圧を低下させ通常制御への復帰を行なうとともに、アンダーシュートの発生を防止するＤＣ−ＤＣコンバータを提供する。
【解決手段】 ＤＣ−ＤＣコンバータは、主スイッチング素子（１）、整流スイッチング素子（２）、インダクタ（４）、平滑手段（５）、出力電圧を制御するために主スイッチング素子（１）と整流スイッチング素子２とを所定のオンオフ時間比で交互にオンオフする制御回路（１００）と、出力電圧（Ｖｏｕｔ）の過電圧状態を検出し、過電圧状態が検出されたときに、所定の抵抗値を有する抵抗回路（３）を整流用スイッチング素子（２）に並列に接続する過電圧保護回路（５０ａ）とを備える。過電圧検出時に抵抗回路（３）を介して放電させることにより、出力電圧を緩やかに低下させ、アンダーシュートの発生を抑制する。
【選択図】図１

Description

本発明は、各種電子機器に用いられるスイッチング方式のＤＣ−ＤＣコンバータに関し、特に過電圧保護回路を有するＤＣ−ＤＣコンバータに関する。

直流電源においては、安定した出力電圧を得るために、通常、過電圧保護回路を必要とする。従来、出力の過電圧状態を検出するとコンバータの動作を過電圧状態から脱するまで停止させる。しかし、この方法では出力電圧の低下は負荷への放電のみに頼るため、軽負荷時には過電圧状態が持続されてしまう。このため、特許文献１の回路が提案されている。

特許文献１の過電圧保護回路について図７を用いて説明する。図７に示す電源回路は電源Ｖｉｎと接地の間に直列に接続されたＰチャンネルＭＯＳＦＥＴからなる主スイッチング素子１及びＮチャンネルＭＯＳＦＥＴからなる整流スイッチング素子２と、インダクタ４と、平滑コンデンサ５と、過電圧保護回路５０と、制御回路１０２とを有する。

主スイッチング素子１および整流スイッチング素子２と、インダクタ４とは降圧コンバータを構成し、平滑コンデンサ５を介して電圧Ｖｏｕｔが出力される。過電圧保護回路５０において、過電圧検出用比較器６は、出力電圧Ｖｏｕｔと所定の基準電圧Ｖｒｅｆ１を比較し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１より大きいときは、Ｈｉｇｈ信号を出力する。比較器７は、出力電圧Ｖｏｕｔと所定の基準電圧Ｖｒｅｆ２を比較し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ２より大きいときは、Ｈｉｇｈ信号を出力する。制御回路１０２は比較器７の出力に基づき主スイッチング素子１への駆動信号と、整流スイッチング素子２への駆動信号とを出力する。保護回路５０のＯＲ回路１３は、過電圧検出用比較器６の出力と制御回路１０２が出力する駆動信号とを入力し、整流スイッチング素子２への駆動信号を出力する。

過電圧検出用比較器６の出力信号は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１以下であるとき、Ｌｏｗ状態になっているので、整流スイッチング素子２の動作は制御回路１０２の信号出力にのみ従う。すなわち、主スイッチング素子１および整流スイッチング素子２は交互にオンオフ動作する。この時、主スイッチング素子１への駆動信号は、出力電圧Ｖｏｕｔを第２の基準電圧Ｖｒｅｆ２と実質的に等しくなるように、パルス幅が変調されている。

一方、出力電流の急変などで出力電圧Ｖｏｕｔが上昇して基準電圧Ｖｒｅｆ１以上となると、過電圧検出用比較器６はＯＲ回路１３を介して整流スイッチング素子２へＨｉｇｈ信号を出力し、整流スイッチング素子２をオン状態にする。これにより、出力端子がインダクタ４を介して接地点に短絡され、出力電圧Ｖｏｕｔは強制的に放電されて低下する。このようにして、出力過電圧状態から脱する。
特開平１１−１８７６５１号公報

図８は従来のＤＣ−ＤＣコンバータの出力電流の急減時における各部動作波形図であり、（ａ）は出力電流Ｉｏｕｔとインダクタ４の電流ＩＬを、（ｂ）は出力電圧Ｖｏｕｔを、（ｃ）は過電圧検出用比較器６の出力Ｖ６を、(ｄ)は整流スイッチング素子２の駆動信号Ｖｇ２をそれぞれ示す。

上記従来の過電圧保護回路では、図８の動作波形図に示したように、過電圧状態を検出している期間中、整流スイッチング素子２が強制的にオンされることにより、平滑コンデンサ５から急速に電流が放電される。このため、過電圧状態を脱した時点では平滑コンデンサ５からの放電電流が過大となり、アンダーシュートが発生する恐れがある。

本発明は、過電圧状態を検出し、速やかに出力電圧Ｖｏｕｔを低下させ通常制御への復帰を行なうとともに、アンダーシュートの発生を防止するＤＣ−ＤＣコンバータの提供を目的とする。

本発明に係るＤＣ−ＤＣコンバータは、入力した直流電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータは、直流電源と接地間に直列接続されて配置された主スイッチング素子及び整流用スイッチング素子と、主スイッチング素子と整流用スイッチング素子の接続点に一端が接続されたインダクタと、インダクタの他端に接続された平滑手段と、出力電圧を制御するために主スイッチング素子と整流用スイッチング素子とを所定のオンオフ時間比で交互にオン・オフ動作させる制御回路と、出力電圧の過電圧状態を検出し、過電圧状態が検出されたときに、所定の抵抗値を有する抵抗回路を整流用スイッチング素子に並列に接続する過電圧保護回路とを有する。

過電圧保護回路は、出力電圧を所定値と比較し、その比較結果を示す信号を出力する比較回路を備えてもよい。このとき、抵抗回路は、比較回路からの出力信号に応じてオン・オフし、オンした時に所定の抵抗値を与える。出力電圧が所定値より小さい通常動作時は、整流用スイッチング素子と抵抗回路とは同時にオンオフされてもよい。また、抵抗回路は整流用スイッチング素子と同じチャネルのＭＯＳＦＥＴを含んでもよい。

出力電圧の過電圧状態が検出されている間、主スイッチング素子と整流スイッチング素子はともにオフ状態にされてもよい。

または、出力電圧の過電圧状態が検出されている間、主スイッチング素子はオフ状態にされるとともに、整流用スイッチング素子は、過電圧状態の検出開始から一定期間の間オン状態にされた後にオフ状態にされてもよい。

過電圧保護回路における所定の抵抗値は整流用スイッチング素子のオン抵抗の値よりも大きいことが好ましい。

本発明によれば、過電圧を検出し、速やかに出力電圧Ｖｏｕｔを低下させ通常制御への復帰を行なう際、アンダーシュートを防止することが可能となる。

以下、本発明に係るＤＣ−ＤＣコンバータの実施形態について添付の図面を参照しながら説明する。

（第１の実施形態）
図１（ａ）は本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの回路構成図である。本実施形態のＤＣ−ＤＣコンバータは入力電圧Ｖｉｎを所定電圧に降圧して出力電圧Ｖｏｕｔとして出力する降圧型コンバータである。ＤＣ−ＤＣコンバータは、ＰチャンネルＭＯＳＦＥＴからなる主スイッチング素子１と、ＮチャンネルＭＯＳＦＥＴからなる整流機能を有するスイッチング素子（以下「整流スイッチング素子」という。）２と、インダクタ４と、平滑コンデンサ５と、制御回路１００と、保護回路５０ａと、比較器７とを含む。ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔはインダクタ４と平滑コンデンサ５の接続点から取り出される。

主スイッチング素子１および整流スイッチング素子２は直列に接続され、主スイッチング素子１のソース端子は入力電圧Ｖｉｎに接続され、整流スイッチング素子２のソース端子は接地されている。主スイッチング素子１および整流スイッチング素子２のゲート端子には制御回路１００からの駆動信号が入力される。

インダクタ４は、その一端が主スイッチング素子１および整流スイッチング素子２の接続点（すなわち、両スイッチング素子１、２のドレイン端子）に接続される。平滑コンデンサ５は、インダクタ４の他端に接続され、逆側は接地されている。

比較器７の非反転入力端子には出力電圧Ｖｏｕｔが入力され、反転入力端子に基準電圧源９の出力する基準電圧Ｖｒｅｆ２が入力されている。比較器７の出力は制御回路１００に入力される。制御回路１００は、保護回路５０ａの出力と比較器７の出力に基づいて主スイッチング素子１の駆動信号となる第１の駆動信号Ｖｇ１と整流スイッチング素子２の駆動信号となる第２の駆動信号Ｖｇ２を出力する。

保護回路５０ａは出力電圧Ｖｏｕｔに基づき過電圧状態を検出し、過電圧状態であると検出されたときに保護動作を行う。このため、保護回路５０ａは抵抗回路３、過電圧検出用比較器６及びＯＲ回路１１を含む。

過電圧検出用比較器６の非反転入力端子には出力電圧Ｖｏｕｔが入力され、反転入力端子には、基準電圧源８の出力する過電圧状態の判定基準となる基準電圧Ｖｒｅｆ１が入力される。過電圧検出用比較器６の出力は制御回路１００とＯＲ回路１１に入力される。ＯＲ回路１１は過電圧検出用比較器６の出力信号と、制御回路１００からの第２の駆動信号Ｖｇ２とを入力し、論理和演算を行い、その結果を制御信号Ｖｇ３として抵抗回路３に出力する。

抵抗回路３は制御端子３ａを有し、その制御端子３ａを介してＯＲ回路１１から信号Ｖｇ３を受け、その信号Ｖｇ３に応じて整流スイッチング素子２に並列に抵抗素子の接続／切断動作を行う。本実施形態では、抵抗回路３は図１（ｂ）に示すようにＮチャンネルＭＯＳＦＥＴで構成しており、そのオン抵抗を整流スイッチング素子２に並列に接続する抵抗素子として利用する。そのＮチャンネルＭＯＳＦＥＴのドレイン端子は主スイッチング素子１と整流スイッチング素子２の接続点に接続されており、ソース端子は接地されている。ＮチャンネルＭＯＳＦＥＴは、ゲート電位がＨｉｇｈになったときにオン状態となり、そのときのオン抵抗は整流スイッチング素子２よりも大きくしている。例えば、整流スイッチング素子２のオン抵抗が１Ωの場合、抵抗回路３のオン抵抗は１００Ω程度とする。抵抗回路３はゲートが異なるだけで構造上整流スイッチング素子２の一部分として構成してもよく、このように構成しても通常動作への影響は無い。

以上のように構成される本実施形態のＤＣ−ＤＣコンバータの動作を説明する。まず、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１以下である通常動作時の動作について説明する。

通常動作時では、過電圧検出用比較器６の出力信号Ｖ６はＬｏｗとなる。従って、制御回路１００は比較器７の出力信号にのみ基づいて主スイッチング素子１および整流スイッチング素子２に対して駆動信号Ｖｇ１および駆動信号Ｖｇ２を生成し、出力する。即ち、主スイッチング素子１および整流スイッチング素子２は交互にオンオフ動作する。この時、主スイッチング素子１への駆動信号は、出力電圧Ｖｏｕｔを第２の基準電圧Ｖｒｅｆ２と実質的に等しくなるように、そのパルス幅が変調されている。また、整流スイッチング素子２への駆動信号Ｖｇ２はＯＲ回路１１を介して抵抗回路３の制御端子３ａに入力されるので、抵抗回路３は整流スイッチング素子２と同時にオンオフ動作を行なう。前述のように抵抗回路３のオン抵抗は整流スイッチング素子２のオン抵抗よりも大きく設定されている。抵抗回路３は、ゲートが異なるだけで構造上整流スイッチング素子２の一部分として構成してもよく、通常動作への影響は無い。

次に、過電圧状態検出時の動作について説明する。出力電流Ｉｏｕｔの急変などで出力電圧Ｖｏｕｔが上昇して基準電圧Ｖｒｅｆ１以上となると、過電圧状態であると検出され、過電圧検出用比較器６は、出力電圧Ｖ６がＨｉｇｈとなり、制御回路１００とＯＲ回路１１にＨｉｇｈの信号が出力される。制御回路１００は、この信号が入力されると、主スイッチング素子１および整流スイッチング素子２の動作をともにオフ状態に制御する。抵抗回路３の制御端子３ａに、過電圧検出用比較器６の出力Ｖ６がＯＲ回路１１を介して入力されると、抵抗回路３はオン状態となり、整流スイッチング素子２に並列に抵抗素子（オン抵抗）が接続され、放電経路が形成される。これにより、平滑コンデンサ５からインダクタ４および抵抗回路３を介して放電電流が流れ、出力電圧Ｖｏｕｔを低下させる。このとき、抵抗回路３の抵抗素子（オン抵抗）の抵抗値は、整流スイッチング素子２の抵抗値よりも大きな値としているため、放電電流は緩やかに流れ、出力電圧Ｖｏｕｔの急激な低下を防止でき、アンダーシュートの発生を防止できる。

図２は、本実施形態のＤＣ−ＤＣコンバータの各部の動作波形を示す図である。同図では、通常動作時から、過電圧状態を検出し、出力電圧Ｖｏｕｔを低下させて通常動作に復帰するまでの波形を示している。

図２において、（ａ）は出力電流Ｉｏｕｔとインダクタ４の電流ＩＬ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）は過電圧検出用比較器６の出力電圧Ｖ６、（ｄ）は主スイッチング素子１に対する駆動信号Ｖｇ１、（ｅ）は整流スイッチング素子２に対する駆動信号Ｖｇ２、（ｆ）は抵抗回路３に対する制御信号Ｖｇ３をそれぞれ示す。

出力電流Ｉｏｕｔが重負荷から軽負荷に急変したとき、出力電圧Ｖｏｕｔは平滑コンデンサ５への充電電流が過大となって電圧が上昇する。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１を超えると過電圧状態が検出され、過電圧検出用比較器６の出力Ｖ６がＨｉｇｈとなる。この過電圧状態の期間、主スイッチング素子１に対する駆動信号Ｖｇ１はＨｉｇｈ、整流スイッチング素子２に対する駆動信号Ｖｇ２はＬｏｗとなり、主スイッチング素子１および整流スイッチング素子２はともにオフ状態となる。一方、抵抗回路３に対する制御信号Ｖｇ３は、過電圧状態を検出し続けている間はＨｉｇｈとなり抵抗回路３はオン状態となり、抵抗素子（オン抵抗）を整流スイッチング素子２に並列に接続する。よって、抵抗回路３によって平滑コンデンサ５が放電されることにより、過電圧状態の出力電圧Ｖｏｕｔは低下する。抵抗回路３の抵抗素子（オン抵抗）の抵抗値が整流スイッチング素子２の抵抗値より小さくないことから、抵抗回路３による平滑コンデンサ５からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作へ復帰する。

（第２の実施形態）
本発明に係るＤＣ−ＤＣコンバータの別の構成例を説明する。図３に本発明の第２の実施形態におけるＤＣ−ＤＣコンバータの回路構成図を示す。本実施形態と第１の実施形態とは以下の点が異なる。すなわち、本実施形態のＤＣ−ＤＣコンバータはさらに、ＯＲ回路１２とワンショットパルス発生回路１４を備え、過電圧検出用比較器６の出力Ｖ６が、制御回路１００とＯＲ回路１１とともにワンショットパルス発生回路１４に入力される。ワンショットパルス発生回路１４の出力と制御回路１００の出力する整流スイッチング素子２に対する第２の駆動信号Ｖｇ２とが、ＯＲ回路１２に入力され、ＯＲ回路１２の出力が整流スイッチング素子２への駆動信号Ｖｇ２０となる。

本実施形態のＤＣ−ＤＣコンバータにおいて出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１以下である通常動作時の動作は第１の実施形態の場合と同様であるので説明は省略し、出力電流の急変などで出力電圧Ｖｏｕｔが上昇して基準電圧Ｖｒｅｆ１以上となる過電圧状態の動作について、以下に説明する。

過電圧状態では、過電圧検出用比較器６からＨｉｇｈ信号が制御回路１００、ＯＲ回路１１およびワンショットパルス生成回路１４に入力される。このとき、制御回路１００は、主スイッチング素子１および整流スイッチング素子２をともにオフ状態にさせるように第１の駆動信号Ｖｇ１をＨｉｇｈに、第２の駆動信号Ｖｇ２０をＬｏｗにする。しかし、本実施形態では、ワンショットパルス生成回路１４が、過電圧検出用比較器６の出力Ｖ６の立ち上がりタイミングに同期して所定のパルス幅を持ったパルスを生成し、ＯＲ回路１２を介して整流スイッチング素子２のゲート端子に出力する。従って、過電圧状態検出後の一定期間（ワンショットパルス生成回路１４の出力パルスのパルス幅に対応した期間）は、主スイッチング素子１はオフ状態、整流スイッチング素子２はオン状態となる。一方、過電圧検出用比較器６の出力はＯＲ回路１１を介して抵抗回路３の制御端子に入力され、抵抗回路３は過電圧状態の期間中オン状態となる。

以上のように、本実施形態では、過電圧検出時から一定期間は、整流スイッチング素子２と抵抗回路３の双方がオンとなり、２系統の放電経路が形成される。そして、一定期間経過後は、整流スイッチング素子２はオフ状態となり、抵抗回路３のみがオン状態となり、放電経路は一系統となる。このため、過電圧検出時から一定期間は、２系統の放電経路を介して過電圧状態から急速に脱し、その後、一定期間が経過すると、抵抗回路３のみの放電経路により放電が緩和され、通常の制御への緩やかな復帰を実現する。

図４は、本実施形態のＤＣ−ＤＣコンバータの各部の動作波形図である。同図では、通常動作時から過電圧状態を検出し、出力電圧Ｖｏｕｔを低下させて通常動作に復帰するまでの波形を示している。

図４において、（ａ）は出力電流Ｉｏｕｔとインダクタ４の電流ＩＬ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）は過電圧検出用比較器６の出力電圧Ｖ６、(ｄ)はワンショットパルス生成回路１４の出力電圧Ｖｐ、（ｅ）は制御回路１００からの主スイッチング素子１への駆動信号Ｖｇ１、（ｆ）は制御回路１００からの整流スイッチング素子２への駆動信号Ｖｇ２０、（ｇ）はＯＲ回路１２からの整流スイッチング素子２への駆動信号Ｖｇ２、（ｈ）は抵抗回路３のゲート電圧Ｖｇ３の波形をそれぞれ示す。

出力電流Ｉｏｕｔが重負荷から軽負荷に急変したとき、出力電圧Ｖｏｕｔは平滑コンデンサ５への充電電流が過大となって電圧が上昇する。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１を超えると過電圧状態が検出され、過電圧検出用比較器６の出力Ｖ６がＨｉｇｈとなる。主スイッチング素子１の駆動信号Ｖｇ１は強制的にＬｏｗとなってオフ状態となる。一方、整流スイッチング素子２の駆動信号Ｖｇ２は、ワンショットパルス生成回路１４からの出力Ｖｐによって、一定期間だけ強制的にＨｉｇｈにされるため、整流スイッチング素子２は一定期間オン状態となる。また、過電圧状態が検出され続けている間、抵抗回路３の制御信号Ｖｇ３はＨｉｇｈとなり、抵抗回路３はオン状態となる。

よって、過電圧状態検出開始から一定期間の間は、整流スイッチング素子２と抵抗回路３によって平滑コンデンサ５が放電されることによって出力電圧Ｖｏｕｔは急速に低下し、一定期間経過後、整流スイッチング素子２がオフした後は抵抗回路３のみを介した放電によって、出力電圧Ｖｏｕｔは緩やかに低下する。そして出力電圧Ｖｏｕｔが第１の基準電圧Ｖｒｅｆ１を下回る時、抵抗回路３のオン抵抗が整流スイッチング素子２ほど小さくないことから、抵抗回路３による平滑コンデンサ５からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作への復帰を実現する。

尚、上記の説明において、過電圧検出開始後に整流用スイッチング素子２が強制的にオン状態となる一定期間は、ワンショットパルス生成回路１４からの出力によって設定されているが、以下に示すような他の設定方法も考えられる。例えば、基準電圧Ｖｒｅｆ１より高い基準電圧Ｖｒｅｆ３を設定し、過電圧検出レベルとして、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１を超え、基準電圧Ｖｒｅｆ３以下となる第１のレベルと、基準電圧Ｖｒｅｆ３を超える第２のレベルの２段階のレベルを設定しておき、第１のレベルの過電圧状態では抵抗回路３をオン状態、第２のレベルの過電圧状態では抵抗回路３とともに整流用スイッチング素子２をオン状態にするようにしてもよい。あるいは、整流用スイッチング素子２の電流を検知しておき、過電圧状態では整流用スイッチング素子２の電流が所定値を下回るまでの間のみ、抵抗回路３とともに整流用スイッチング素子２をオン状態とするようにしてもよい。この所定値は平滑コンデンサ５からの放電電流となるゼロ以下の値が好ましい。

（第３の実施形態）
第２の実施形態では降圧型ＤＣ−ＤＣコンバータを用いて説明したが、本発明の思想は昇圧型ＤＣ−ＤＣコンバータにも適用できる。以下では、昇圧型コンバータへの適用例を説明する。

図５（ａ）は、本発明の技術思想を昇圧型のＤＣ−ＤＣコンバータへ適用した場合の構成例を示した図である。本実施形態のＤＣ−ＤＣコンバータは入力電圧Ｖｉｎを所定電圧に昇圧して出力電圧Ｖｏｕｔとして出力する昇圧型コンバータである。ＤＣ−ＤＣコンバータは、ＮチャンネルＭＯＳＦＥＴからなる主スイッチング素子２１と、ＰチャンネルＭＯＳＦＥＴからなる整流機能を有するスイッチング素子（整流スイッチング素子）２２と、インダクタ２０と、平滑コンデンサ２４と、制御回路１０１と、保護回路５０ｃと、比較器２７とを含む。ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは平滑コンデンサ２４から取り出される。

主スイッチング素子２１および整流スイッチング素子２２のゲート端子には制御回路１０１からの駆動信号Ｖｇ２１およびＶｇ２２が入力される。

保護回路５０ｃは、抵抗回路２３、過電圧検出用比較器２６、ＮＯＲ回路３１、３２、及びワンショットパルス発生回路３４を含む。過電圧検出用比較器２６は、非反転入力端子に出力電圧Ｖｏｕｔが入力され、反転入力端子に基準電圧Ｖｒｅｆ１が入力されている。過電圧検出用比較器２６の出力は制御回路１０１、ＮＯＲ回路３２及びワンショットパルス発生回路３４に入力されている。抵抗回路２３の制御端子２３ａには、ＮＯＲ回路３２の出力が入力され、制御端子２３ａの電位がＬｏｗになると抵抗素子として動作する。本実施形態では、抵抗回路２３は図５（ｂ）に示すようにＰチャンネＭＯＳＦＥＴで構成され、整流スイッチング素子２２と並列に接続されている。抵抗回路２３の抵抗素子はＰチャンネＭＯＳＦＥＴのオン抵抗を利用する。抵抗回路２３のオン時の抵抗値は整流スイッチング素子２２のオン抵抗値よりも大きく設定されている。なお、抵抗回路２３はゲートが異なるだけで構造上整流スイッチング素子２２の一部分として構成してもよく、このように構成しても通常動作への影響は無い。

比較器２７は、非反転入力端子に出力電圧Ｖｏｕｔが入力され、反転入力端子に基準電圧源２９の出力する基準電圧Ｖｒｅｆ２が入力されている。比較器２７の出力は制御回路１０１に入力される。制御回路１０１は過電圧検出用比較器２６と比較器２７の出力に基づいて主スイッチング素子２１の駆動信号となる第１の駆動信号Ｖｇ２１と、整流スイッチング素子２２の駆動信号となる第２の駆動信号Ｖｇ２２０を出力する。ワンショットパルス発生回路３４の出力Ｖｐと、制御回路１０１の出力する第２の信号Ｖｇ２２０とがＮＯＲ回路３１に入力され、ＮＯＲ回路３１の出力が整流スイッチング素子２２への駆動信号Ｖｇ２２となる。ＮＯＲ回路３２は過電圧検出用比較器２６の出力信号Ｖｐと制御回路１０１からの第２の駆動信号Ｖｇ２２０とが入力される。ＮＯＲ回路３２の出力信号Ｖｇ２３は抵抗回路２３の制御端子２３ａに入力される。

以上のように構成されるＤＣ−ＤＣコンバータの動作を説明する。
まず、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１以下である通常動作時の動作について説明する。通常動作時の場合、過電圧検出用比較器２６の出力信号Ｖ２６はＬｏｗとなる。従って、制御回路１０１は比較器２７の出力信号にのみ基づいて主スイッチング素子２１および整流スイッチング素子２２のそれぞれに対して駆動信号Ｖｇ２１、Ｖｇ２２０を出力する。即ち、主スイッチング素子２１および整流スイッチング素子２２は交互にオンオフ動作する。この時、主スイッチング素子２１への駆動信号は、出力電圧Ｖｏｕｔを第２の基準電圧Ｖｒｅｆ２と実質的に等しくなるように、パルス幅が変調されている。また、整流スイッチング素子２２への駆動信号Ｖｇ２２０は、ＮＯＲ回路３２を介して抵抗回路２３の制御端子２３ａにも入力されるので、抵抗回路２３は整流スイッチング素子２２と同時にオンオフ動作を行なう。

次に、本実施形態のＤＣ−ＤＣコンバータの過電圧状態時の動作を説明する。
出力電流の急変などで出力電圧Ｖｏｕｔが上昇して基準電圧Ｖｒｅｆ１以上となると、過電圧状態が検出されて過電圧検出用比較器２６からＨｉｇｈ信号が制御回路１０１とＮＯＲ回路３２およびワンショットパルス生成回路３４に入力される。このとき、制御回路１０１は、第１の信号Ｖｇ２１をＬｏｗに、第２の信号Ｖｇ２２０をＨｉｇｈにし、スイッチング素子２１および整流スイッチング素子２２をともにオフ状態にするよう制御する。しかし、整流スイッチング素子２２に関しては、ワンショットパルス生成回路３４により所定のパルス幅を持ったパルスが生成され、ＮＯＲ回路３１を介して整流スイッチング素子２２のゲート端子に入力される。従って、過電圧状態検出開始後の一定期間は、主スイッチング素子２１はオフ状態、整流スイッチング素子２２はオン状態となる。一方、抵抗回路２３の制御端子２３ａに対し、過電圧検出用比較器２６の出力がＮＯＲ回路３２を介して入力されるため、抵抗回路２３は過電圧状態検出の間オン状態となり、その抵抗成分が整流スイッチング素子２２に並列に接続されて放電経路を形成する。

よって、過電圧検出開始時から一定期間内は、整流スイッチング素子２２及び抵抗回路２３による放電経路が形成されるため、過電圧状態から急速に脱することができる。そして、過電圧検出開始から一定期間経過後は、抵抗回路２３のみがオン状態となり、抵抗値の大きい抵抗回路２３のみが放電経路となるため、緩やかな通常の制御への復帰が実現される。

図６は本実施形態の昇圧型ＤＣ−ＤＣコンバータの各部動作波形図である。同図は、通常動作時から過電圧状態を検出し、出力電圧Ｖｏｕｔを低下させて通常動作に復帰するまでの波形を示している。

図６において、（ａ）は出力電流Ｉｏｕｔとインダクタ２０の電流ＩＬ、（ｂ）は出力電圧Ｖｏｕｔ、（ｃ）は過電圧検出用比較器２６の出力電圧Ｖ２６、(ｄ)はワンショットパルス生成回路３４の出力電圧Ｖｐ、（ｅ）は整流スイッチング素子２２の駆動信号Ｖｇ２２、（ｆ）は主スイッチング素子２１の駆動信号Ｖｇ２１、（ｇ）は抵抗回路２３の制御信号Ｖｇ２３の波形をそれぞれ示す。

出力電流Ｉｏｕｔが重負荷から軽負荷に急変したとき、出力電圧Ｖｏｕｔは平滑コンデンサ２４への充電電流が過大となって電圧が上昇する。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１を超えると過電圧状態が検出され、過電圧検出用比較器２６の出力Ｖ２６がＨｉｇｈとなる。スイッチング素子２１のゲート電圧Ｖｇ２１は強制的にＬｏｗとなってオフ状態となる。同時に抵抗素子２３のゲート電圧Ｖｇ２３は、過電圧状態を検出し続けている間はＨｉｇｈとなり抵抗素子２３はオン状態となる。このとき、整流スイッチング素子２２に対する駆動信号Ｖｇ２２は、ワンショットパルス生成回路３４からの出力Ｖｐによって、過電圧状態の検出開始時から一定期間だけＬｏｗとなる。これにより、過電圧状態の検出開始時から一定期間だけ抵抗回路２３はオン状態となる。よって、整流スイッチング素子２２と抵抗回路２３の２つの電流経路によって平滑コンデンサ２４が放電されることによって、出力電圧Ｖｏｕｔは急速に低下する。過電圧状態の検出開始時から一定期間経過後の整流スイッチング素子２２のオフ後は抵抗素子２３のみによって、出力電圧Ｖｏｕｔは緩やかに低下する。そして出力電圧Ｖｏｕｔが第１の基準電圧Ｖｒｅｆ１を下回る時、抵抗素子２３のオン抵抗が整流スイッチング素子２２ほど小さくないことから、抵抗素子２３による平滑コンデンサ２４からの放電電流は過大ではなく、アンダーシュートの発生を抑制しながらスムーズに通常動作へ復帰する。

なお、以上の実施形態において説明した、オン時に所定の抵抗値を持つ放電経路を形成する抵抗回路３、２３は、ＮチャンネルまたはＰチャンネルＭＯＳＦＥＴで構成したが、同様の機能を実現できるのであれば、他の回路構成でもよい。

本発明の過電圧保護回路は、例えば、ＤＣ−ＤＣコンバータなどさまざまな電子回路の出力電圧の過電圧状態を検出し、過電圧状態から速やかに通常制御の状態へ復帰することを可能とし、スイッチング方式のＤＣ−ＤＣコンバータに有用である。

本発明の実施形態１におけるＤＣ−ＤＣコンバータの構成図 実施形態１のＤＣ−ＤＣコンバータ各部の動作波形図 本発明の実施形態２におけるＤＣ−ＤＣコンバータの構成図 実施形態２のＤＣ−ＤＣコンバータ各部の動作波形図 本発明の実施形態３におけるＤＣ−ＤＣコンバータの構成図 実施形態３のＤＣ−ＤＣコンバータ各部の動作波形図 従来のＤＣ−ＤＣコンバータの回路図 従来のＤＣ−ＤＣコンバータ各部の動作波形図

符号の説明

１，２２ ＰチャンネルＭＯＳＦＥＴ
２，２１ ＮチャンネルＭＯＳＦＥＴ
３，２３ 抵抗回路
４，２０ インダクタ
５，２４ 平滑コンデンサ
６，２６ 過電圧検出用比較器
７，２７ 比較器
８，２８ 基準電圧源Ｖｒｅｆ１
９，２９ 基準電圧源Ｖｒｅｆ２
１１〜１３ ＯＲ回路
１４，３４ ワンショットパルス発生回路
３１，３２ ＮＯＲ回路
５０ａ〜５０ｃ 過電圧保護回路
１００〜１０２ 制御回路

Claims (7)

1. 入力した直流電圧を所定の出力電圧に変換するＤＣ−ＤＣコンバータであって、
   直流電源と接地間に直列接続されて配置された主スイッチング素子及び整流用スイッチング素子と、
   前記主スイッチング素子と前記整流用スイッチング素子の接続点に一端が接続されたインダクタと、
   該インダクタの他端に接続された平滑手段と、
   前記出力電圧を制御するために前記主スイッチング素子と前記整流用スイッチング素子とを所定のオンオフ時間比で交互にオン・オフ動作させる制御回路と、
   前記出力電圧の過電圧状態を検出し、過電圧状態が検出されたときに所定の抵抗値を有する抵抗回路を前記整流用スイッチング素子に並列に接続する過電圧保護回路と
   を有することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記過電圧保護回路は、前記出力電圧を所定値と比較し、その比較結果を示す信号を出力する比較回路を備え、前記抵抗回路は前記比較回路からの出力信号に応じてオン・オフし、オンしたときに所定の抵抗値を与えることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記出力電圧が所定値より小さい通常動作時は、前記整流用スイッチング素子と前記抵抗回路とは同時にオンオフされることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
4. 前記抵抗回路は前記整流用スイッチング素子と同じチャネルのＭＯＳＦＥＴを含むことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
5. 前記出力電圧の過電圧状態が検出されている間、前記主スイッチング素子と前記整流スイッチング素子はともにオフ状態にされることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
6. 前記出力電圧の過電圧状態が検出されている間、前記主スイッチング素子はオフ状態にされるとともに、前記整流用スイッチング素子は、過電圧状態の検出開始から一定期間の間オン状態にされた後にオフ状態にされることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
7. 前記所定の抵抗値は前記整流用スイッチング素子のオン抵抗の値よりも大きいことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
   

Images