JP2013065620A - 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 - Google Patents
配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013065620A JP2013065620A JP2011202123A JP2011202123A JP2013065620A JP 2013065620 A JP2013065620 A JP 2013065620A JP 2011202123 A JP2011202123 A JP 2011202123A JP 2011202123 A JP2011202123 A JP 2011202123A JP 2013065620 A JP2013065620 A JP 2013065620A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- electrode terminal
- wiring
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
Abstract
【課題】ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することにある。
【解決手段】第1主面11にソース電極14とゲート電極15とが形成されたスイッチング素子10が配置される配線シート付き電極端子45であって、次の構成を備える。配線シート付き電極端子45は、ソース電極14に接続される第1導電体31と、第1導電体31を介してソース電極14に接続される第1電極端子40と、ゲート電極15に接続されるゲート端子67が設けられた配線シート60とを備える。そして、配線シート60は第1電極端子40に貼り付けられて、両者は一体にされている。
【選択図】図1
【解決手段】第1主面11にソース電極14とゲート電極15とが形成されたスイッチング素子10が配置される配線シート付き電極端子45であって、次の構成を備える。配線シート付き電極端子45は、ソース電極14に接続される第1導電体31と、第1導電体31を介してソース電極14に接続される第1電極端子40と、ゲート電極15に接続されるゲート端子67が設けられた配線シート60とを備える。そして、配線シート60は第1電極端子40に貼り付けられて、両者は一体にされている。
【選択図】図1
Description
本発明は、スイッチング素子が配置される配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法に関する。
電力制御用の半導体装置は、スイッチング素子と、スイッチング素子が配置される配線構造体と、スイッチング素子を封止する封止部とを備える。配線構造体は、スイッチング素子の第1電極に接続される配線体と、スイッチング素子の第2電極に接続される配線体と、スイッチング素子の制御電極に接続される配線体とを備えている。
高耐圧用のスイッチング素子としては、現状では、シリコン(Si)系のIGBT(Insulated Gate Bipolar Transistor)が主に用いられている。近年、Siに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料、例えば、炭化珪素(SiC)や窒化ガリウム(GaN)等の電界効果トランジスタ、SiC系のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、GaN系のMESFET等が開発されている。また、これら素子を搭載する電力制御用の半導体装置についても開発および検討が行われている。
例えば、特許文献1に記載されている技術では、スイッチング素子の主面に形成された制御電極と第1電極とは、1つの絶縁基板に形成された2つの電極(配線体)にそれぞれ接続されている。
ところで、スイッチング素子の小型化により各電極の面積が小さくなる傾向にある。
例えば、SiCを用いたMOSFETは、Siを用いたIGBTに比べて高耐圧であることから、Siを用いたIGBTよりもチップを小型にすることが可能である。このため、ソース電極の面積およびゲート電極の面積が従来構造のSi系のスイッチング素子の電極よりも小さい。また、Si系のスイッチング素子でも深溝トレンチ方式等により高耐圧化および小型化する傾向にあり、これに伴って各電極が小さくなっている。
例えば、SiCを用いたMOSFETは、Siを用いたIGBTに比べて高耐圧であることから、Siを用いたIGBTよりもチップを小型にすることが可能である。このため、ソース電極の面積およびゲート電極の面積が従来構造のSi系のスイッチング素子の電極よりも小さい。また、Si系のスイッチング素子でも深溝トレンチ方式等により高耐圧化および小型化する傾向にあり、これに伴って各電極が小さくなっている。
電極面積が小さくなると次の問題がある。
スイッチング素子の小型化からソース電極とゲート電極(制御電極)との間の距離が短くなる。このため、ソース電極に接続される電極(配線体)とゲート電極に接続される電極(配線体)との間の間隔を小さくする必要がある。ところが、特許文献1の技術では、両電極(両配線体)の間隔を小さくすることは難しい。
スイッチング素子の小型化からソース電極とゲート電極(制御電極)との間の距離が短くなる。このため、ソース電極に接続される電極(配線体)とゲート電極に接続される電極(配線体)との間の間隔を小さくする必要がある。ところが、特許文献1の技術では、両電極(両配線体)の間隔を小さくすることは難しい。
これは次の理由による。すなわち、絶縁基板に、ソース電極に接続される電極(以下、第1電極)とゲート電極に接続される電極(以下、第2電極)とを形成している。これらの電極はエッチング加工により形成される。このため、両電極の間隔はこれらの電極の厚さによる。一方、ソース電極に大電流を印加する必要があるため両電極を厚くする必要があるが両電極の間隔を電極厚さよりも小さくすることが難しい。このような理由により、スイッチング素子の小型化にともなう電極間(配線体間)の要求距離を、特許文献1の技術で実現することは難しい。
一方、スイッチング素子の各電極と配線構造体の各配線体との接続をワイヤボンディングにより接続することも考えられる。しかし、このような接続構造の場合、次の課題がある。すなわち、ワイヤボンディングに使用するワイヤは、アルミニウムを材料とし、最大径はワイヤボンディングに必要な柔軟性を得るため、500μm径とされる。スイッチング素子の小型化に伴い、スイッチング素子の電流密度が高くなり、当然に、ワイヤボンディングのワイヤも高電流密度化する。その結果、該ワイヤが電流により溶断されるおそれがある。
本発明はこのような実情に鑑みてなされたものであり、その目的は、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することにある。
(1)請求項1に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線シート付き電極端子であって、前記第1電極に接続される電極端子と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記電極端子において前記第1電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされていることを要旨とする。
大電流が流れる電極と小電流が流れる制御電極とが同一面に存在するスイッチング素子の小型化にともなって、配線構造体には次の事項が要求されている。すなわち、大電流用の電極端子と小電流用の電極端子との間の絶縁を確保し、両者の間隔を小さくすることが要求される。しかし、従来のリードフレーム構造およびセラミックス基板上に配線パターンを形成する構造にあっては、配線構造の加工上の制限すなわち端子厚さによる両端子間隔距離の制限のため、上記要求を満たすことが困難である。
本発明では、電極端子の第1電極が接続される面に配線シートが貼り付ける構造としているため、従来構造の配線構造に比べて、大電流用の電極端子と小電流用の電極端子との間の間隔を小さくすることができる。
(2)請求項2に記載の発明は、請求項1に記載の配線シート付き電極端子において、前記電極端子には、当該電極端子と前記スイッチング素子の前記第1電極とを互いに接続する導電体が配置されていることを要旨とする。
本発明では、電極端子とスイッチング素子の第1電極との間に導電体を介在させる構造とする。これにより、導電体として、電極端子と異なる材料のものを選択することが可能となる。
(3)請求項3に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線構造体であって、前記第1電極に接続される導電体と、前記第1電極に前記導電体を介して接続される第1電極端子と、前記制御電極に接続される制御端子が設けられた配線シートと、前記第2電極に接続される第2電極端子とを含むことを要旨とする。
電力制御用のスイッチング素子の第1電極および第2電極には大電流が流れるため、第1電極に接続される配線体および第2電極に接続される配線体が抵抗とならないように、導体の断面積が設定される。一方、制御電極に流れる電流量は小さいため、制御電極に接続される配線体の断面積は、第1電極および第2電極に接続される配線体よりも小さくてもよい。
従来の配線構造体では、第1電極に接続される第1配線体と、制御電極に接続される第2配線体とが絶縁基板に形成されている。この場合、両配線体が1つの絶縁基板に形成されていることから、第1配線体と第2配線体の配線体厚は大電流が流れる第1配線体の厚さに制限される。そして、エッチング加工の制限より、両配線体間の間隔を配線体厚さよりも小さくすることは難しい。このため、従来構造の配線構造体では、第1電極と第2電極との間隔が小さい小型のスイッチング素子に適合したものを形成することが難しい。
本発明では、第1電極に接続される導電体(配線体)と、制御電極に接続される制御端子(配線体)とを別部材として構成する。すなわち、導電体が第1配線体に対応する。配線シートの制御端子が第2配線体に対応する。導電体と配線シートとは別形態の部品であるため、両部材ともに他方の部材から加工上の制限を受けない。このため、配線シートは薄くすることが可能であり、配線シートの制御端子(配線体)と導電体(配線体)との間の間隔を従来構造に比べて小さくすることができる。このため、従来の配線構造体では実装が困難となるほどの小型スイッチング素子を実装することができる。
(4)請求項4に記載の発明は、請求項3に記載の配線構造体において、前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第1電極端子に固定されていることを要旨とする。
この発明では、導電体と制御端子との配置関係をスイッチング素子の第1電極と制御電極との配置関係に合わせている。このため、導電体と制御端子とが配置されている部分にスイッチング素子を配置するとき、スイッチング素子の第1電極と導電体、およびスイッチング素子の制御電極と制御端子とを精確に接続させることができる。
(5)請求項5に記載の発明は、請求項3または4に記載の配線構造体において、前記配線シートには、前記第1電極に対応するところに貫通孔が形成され、前記導電体が前記貫通孔を通じて前記第1電極端子に取り付けられていることを要旨とする。
この発明によれば、配線シートの貫通孔により導電体が位置決めされる。このため、導電体の位置決めを容易に行うことができる。また、貫通孔により、導電体の移動が規制されるため、導電体と制御端子との配置関係が大きくずれることはない。すなわち、スイッチング素子の第1電極と導電体との接続、およびスイッチング素子の制御電極と制御端子との接続において位置ずれが生じる頻度を抑制することができる。
(6)請求項6に記載の発明は、請求項3〜5のいずれか一項に記載の配線構造体において、前記導電体は応力を緩和する緩衝材により形成されていることを要旨とする。この発明によれば、導電体が緩衝材により形成されているため、第1電極端子とスイッチング素子との間またはこれら部材の内部に生じる応力を緩和することができる。
(7)請求項7に記載の発明は、請求項3〜6のいずれか一項に記載の配線構造体において、前記第1電極端子の一面で前記導電体が配置される配置面が前記配線シートのシート配置面よりも低くされていることを要旨とする。この発明によれば、導電体が配置される配置面と配線シートのシート配置面とが同一平面を構成する場合と比べて、導電体の厚さを大きくすることができる。
(8)請求項8に記載の発明は、請求項3〜7のいずれか一項に記載の配線構造体において、前記第1電極に接続される前記導電体を第1導電体として、前記第2電極端子には、前記第2電極に接続される第2導電体が設けられていることを要旨とする。
(9)請求項9に記載の発明は、請求項8に記載の配線構造体において、前記第1導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および前記第2導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいことを要旨とする。
2つの部材間の熱膨張係数との差が大きい場合、温度上昇により両者の膨張率の差により応力が発生する。応力は結晶構造欠陥を生じさせたり、両部材間の剥離を生じさせたりする。このため応力は小さい方が好ましい。
本発明では、スイッチング素子の熱膨張係数と第1電極端子の熱膨張係数との間の熱膨張係数を有する第1導電体を用いるとともに、スイッチング素子の熱膨張係数と第2電極端子の熱膨張係数との間の熱膨張係数を有する第2導電体を用いる。このため、互いに隣接する2つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。
(10)請求項10に記載の発明は、請求項8または9に記載の配線構造体において、前記第1電極端子には、他の半導体素子に接続される第3導電体が設けられ、前記第2電極端子には、他の半導体素子に接続される第4導電体が設けられ、前記第3導電体および前記第4導電体は応力を緩和する緩衝材により形成されていることを要旨とする。
この発明によれば、他の半導体素子は、第3導電体を介して第1電極端子に接続され、かつ第4導電体を介して第2電極端子に接続される。そして、第3導電体および第4導電体は緩衝材により形成されている。このため、他の半導体素子と第1電極端子との間、他の半導体素子と第2電極端子との間、またはこれら部材の内部に生じる応力を小さくすることができる。
(11)請求項11に記載の発明は、請求項10に記載の配線構造体において、前記第1導電体と前記第3導電体とが一体であることを要旨とする。この発明によれば、第1導電体と第3導電体を個別に第1電極端子に実装する必要がない。このため、第1導電体と第3導電体とを別部材として構成する場合と比べて、配線構造体の製造工程を簡略化することができる。
(12)請求項12に記載の発明は、請求項10または11に記載の配線構造体において、前記第2導電体と前記第4導電体とが一体であることを要旨とする。
この発明によれば、第2導電体と第4導電体を個別に第2電極端子に実装する必要がないため、第2導電体と第4導電体とを別部材として構成する場合と比べて、配線構造体の製造工程を簡略化することができる。
この発明によれば、第2導電体と第4導電体を個別に第2電極端子に実装する必要がないため、第2導電体と第4導電体とを別部材として構成する場合と比べて、配線構造体の製造工程を簡略化することができる。
(13)請求項13に記載の発明は、請求項10〜12のいずれか一項に記載の配線構造体において、前記第3導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および前記第4導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいことを要旨とする。
本発明では、他の半導体素子の熱膨張係数と第1電極端子の熱膨張係数との間の熱膨張係数を有する第3導電体を用いるとともに、他の半導体素子の熱膨張係数と第2電極端子の熱膨張係数との間の熱膨張係数を有する第4導電体を用いる。このため、互いに隣接する2つの部材間の熱膨張係数の差が小さくなる。このため、各部材間に生じる応力を小さくすることができる。
(14)請求項14に記載の発明は、請求項3〜13のいずれか一項に記載の配線構造体において、前記第1主面に前記第1電極と前記制御電極と少なくとも1つの他電極とが形成されかつ前記第2主面に前記第2電極が形成されたスイッチング素子が配置されるものであり、前記配線シートには、前記他電極に対応する他端子が設けられていることを要旨とする。
本発明では、配線シートに制御端子のほかに他端子が設けられている。このため、第1電極と制御電極のほかに電極を備えるスイッチング素子を配線シートに配置することができる。
(15)請求項15に記載の発明は、請求項3〜14のいずれか一項に記載の配線構造体において、前記第1電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、前記第2電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられていることを要旨とする。
本発明よれば、配線構造体を用いて半導体装置を形成する場合でスイッチング素子の配置側を封止樹脂で封止するとき、絶縁層が形成された面側を外部に出すことができる。このため、絶縁層が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体を提供することができる。
(16)請求項16に記載の発明は、請求項3〜15のいずれか一項に記載の配線構造体において、前記第1電極端子と前記第2電極端子とが絶縁基板に設けられ、前記第2電極端子と前記スイッチング素子とを接続する架橋導電体を備えていることを要旨とする。
本発明では、絶縁基板に第1電極端子と第2電極端子とが設けられているため、この配線構造体を用いて半導体装置を構成することにより、半導体装置を薄型にすることができる。
(17)請求項17に記載の発明は、請求項1または2に記載の配線シート付き電極端子を含む半導体装置である。
本発明では、半導体装置は上記構成の配線シート付き電極端子を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。
本発明では、半導体装置は上記構成の配線シート付き電極端子を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。
(18)請求項18に記載の発明は、請求項3〜16のいずれか一項に記載の配線構造体を含む半導体装置である。
本発明では、半導体装置は上記構成の配線構造体を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。
本発明では、半導体装置は上記構成の配線構造体を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。
(19)請求項19に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記スイッチング素子の前記第1主面側に接続される第1電極端子および配線シートと、前記スイッチング素子の前記第2主面に接続される第2電極端子とを備える半導体装置の製造方法において、前記第1電極端子に前記配線シートを固定して配線シート付き電極端子を形成する工程と、前記配線シート付き電極端子に前記スイッチング素子を半田で固定する先接続工程と、前記先接続工程のアセンブリに前記第2電極端子を半田で固定する後接続工程とを含むことを要旨とする。
この発明によれば、スイッチング素子が第2電極端子に固定される前に上記構造体にスイッチング素子を半田で固定する。すなわち、スイッチング素子が移動可能な状態で半田固定する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子を適切な位置に移動させることができる。すなわちセルフアライメントによりスイッチング素子の位置決めが行われるため、第1電極と制御電極との短絡が抑制される。
(20)請求項20に記載の発明は、請求項19に記載の半導体装置の製造方法において、前記後接続工程で用いる半田として前記先接続工程で用いる半田よりも融点の低い半田を用いることを要旨とする。
この発明によれば、各工程で用いる半田を統一する場合に比べ、後工程の半田接続において先接続工程の半田接続部分の溶融が少なくなるため、後工程中にスイッチング素子の位置ずれが発生することを抑制することができる。
本発明によれば、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、その半導体装置の製造方法を提供することができる。
図1を参照して、本発明の半導体装置の一実施形態について説明する。
以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。
以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。
半導体装置1は、スイッチング素子10と、フライホイールダイオード20と、これら2つの素子が配置される配線構造体30と、これら2つの素子を封止する封止部80とを備える。
半導体装置1の回路構成は次の通り。
スイッチング素子10とフライホイールダイオード20とは並列接続されている。
すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが接続され、かつスイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが接続されている。
スイッチング素子10とフライホイールダイオード20とは並列接続されている。
すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが接続され、かつスイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが接続されている。
スイッチング素子10のゲート電極15には信号配線(配線61)が接続されている。なお、フライホイールダイオード20はスイッチング素子10の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子10に加わることを抑制する。
以下、半導体装置1の各構成要素について説明する。
スイッチング素子10は、n型MOSFETにより形成されている。
スイッチング素子10の第1主面11には、ソース電極14(第1電極)と、ゲート電極15(制御電極)と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている(図11参照)。スイッチング素子10の第2主面12には、ドレイン電極13(第2電極)が形成されている。
スイッチング素子10は、n型MOSFETにより形成されている。
スイッチング素子10の第1主面11には、ソース電極14(第1電極)と、ゲート電極15(制御電極)と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている(図11参照)。スイッチング素子10の第2主面12には、ドレイン電極13(第2電極)が形成されている。
第1モニタ電極16は、温度モニタ用としてスイッチング素子10内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第2モニタ電極17は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第1モニタ電極16と第2モニタ電極17との間の電位差に基づいてスイッチング素子10の温度が推定される。
第3モニタ電極18は、スイッチング素子10内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の1/10000が分流される。
第4モニタ電極19は、スイッチング素子10内のソース層に接続されている。なお、スイッチング素子10のゲート電極15に入力される信号は、ソース層の電位すなわち第4モニタ電極19の電位を基準にして形成される。
ソース電極14は、ゲート電極15および第1〜第4モニタ電極16〜19よりも大きい。第1〜第4モニタ電極16〜19およびゲート電極15は、第1主面11の端側に一列に配置されている。これら電極15〜19は、略同じ大きさに形成されている。
フライホイールダイオード20はSiにより形成されている。
配線構造体30は半導体装置1の配線を構成する。
封止部80は、スイッチング素子10とフライホイールダイオード20とを封止する。封止樹脂としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、PPS樹脂(ポリフェニレンサルファイド樹脂)等が用いられる。
配線構造体30は半導体装置1の配線を構成する。
封止部80は、スイッチング素子10とフライホイールダイオード20とを封止する。封止樹脂としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、PPS樹脂(ポリフェニレンサルファイド樹脂)等が用いられる。
次に、配線構造体30について詳述する。
配線構造体30は、第1電極端子40と、第2電極端子50と、配線シート60と、4個の導電体(第1〜第4導電体31〜34)とを備えている。なお、以降の説明では、4つの導電体を区別して説明するとき、第1導電体31、第2導電体32、第3導電体33、第4導電体34とする。また、第1電極端子40と配線シート60と第1導電体31と第3導電体33とを備える構造体を配線シート付き電極端子45という。
配線構造体30は、第1電極端子40と、第2電極端子50と、配線シート60と、4個の導電体(第1〜第4導電体31〜34)とを備えている。なお、以降の説明では、4つの導電体を区別して説明するとき、第1導電体31、第2導電体32、第3導電体33、第4導電体34とする。また、第1電極端子40と配線シート60と第1導電体31と第3導電体33とを備える構造体を配線シート付き電極端子45という。
第1電極端子40について説明する。
第1電極端子40は半導体装置1の端子を構成する。
第1電極端子40の第1面41には、第1導電体31と第3導電体33とが設けられている。第1導電体31は、スイッチング素子10が配置されるところに配置されている。第1導電体31の第1主面31Aは第1半田91で第1電極端子40に接続されている。第3導電体33は、フライホイールダイオード20が配置されるところに配置されている。第3導電体33の第1主面33Aは第1半田91で第1電極端子40に接続されている。なお、第1半田91としては鉛フリー半田が用いられる。第1半田91は後述の第2半田92の融点よりも高い。
第1電極端子40は半導体装置1の端子を構成する。
第1電極端子40の第1面41には、第1導電体31と第3導電体33とが設けられている。第1導電体31は、スイッチング素子10が配置されるところに配置されている。第1導電体31の第1主面31Aは第1半田91で第1電極端子40に接続されている。第3導電体33は、フライホイールダイオード20が配置されるところに配置されている。第3導電体33の第1主面33Aは第1半田91で第1電極端子40に接続されている。なお、第1半田91としては鉛フリー半田が用いられる。第1半田91は後述の第2半田92の融点よりも高い。
第1電極端子40の第2面42、すなわちスイッチング素子10に対向する面と反対側の面には、絶縁シート43が貼り付けられている。絶縁シート43は、ポリイミド樹脂により形成されている。絶縁シート43は3層構造となっている。すなわち、絶縁シート43の中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、絶縁シート43のうち第2面42と接着する面には、熱可塑性ポリイミド層が積層されている。なお、非熱可塑性とは、明確なガラス転移温度が存在せず、高温での軟化が小さくかつ弾性率低下が小さい性質をいう。
絶縁シート43には金属シート44が貼り付けられている。金属シート44の端縁44Aは絶縁シート43の端縁43Aよりも内側に配置されている。すなわち、絶縁シート43の面積は、金属シート44の面積よりも大きい。金属シート44は例えば銅箔により形成されている。
絶縁シート43および金属シート44が貼り付けられている部分は、配線構造体30を樹脂で封止して半導体装置1を形成するときに露出させる。すなわち、第1電極端子40の第1面41側が封止樹脂により封止される一方、第1電極端子40の第2面42側が外部に露出する。
なお、絶縁シート43(絶縁層)と金属シート44(保護層)との積層体(以下、絶縁保護層)は、銅張ポリイミド積層シートにより形成される。銅張ポリイミド積層シートとしては、接着面が熱可塑性ポリイミド層であるものが用いられる。銅張ポリイミド積層シートを第1電極端子40に熱圧着により貼り付け可能とするためである。
第1電極端子40の表面は、錆防止のため、無電解Ni−Pめっき処理されている。
第1電極端子40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
第1電極端子40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
第2電極端子50について説明する。
第2電極端子50は半導体装置1の端子を構成する。
第2電極端子50は第1電極端子40と同様の材料により形成され、かつ同様の表面処理が施されている。
第2電極端子50は半導体装置1の端子を構成する。
第2電極端子50は第1電極端子40と同様の材料により形成され、かつ同様の表面処理が施されている。
第2電極端子50の第1面51には、第2導電体32と第4導電体34とが設けられている。第2導電体32は、スイッチング素子10が配置されるところに配置されている。第2導電体32の第1主面32Aは、第1半田91で第2電極端子50に接続されている。第4導電体34は、フライホイールダイオード20が配置されるところに配置されている。第4導電体34の第1主面34Aは、第1半田91で第2電極端子50に接続されている。
第2電極端子50の第2面52、すなわちスイッチング素子10に対向する面と反対側の面には、絶縁シート53が貼り付けられている。また、絶縁シート53には金属シート54が貼り付けられている。絶縁シート53と金属シート54との積層体の構造は、第1電極端子40の絶縁保護層の構造と同様である。なお、配線構造体30を樹脂で封止して半導体装置1を形成するときは、第2電極端子50の第1面51側が封止される一方、第2電極端子50の第2面52側が外部に露出される。
第2電極端子50の材料は、半導体装置1全体に加わる応力のバランスを鑑みて、第1電極端子40と同じ材料が用いられる。なお、第1電極端子40と第2電極端子50とを異なる材料とすることも可能である。
第1〜第4導電体31〜34について説明する。
第1〜第4導電体31〜34は略直方体に形成されている。
第1導電体31の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第2導電体32の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
第1〜第4導電体31〜34は略直方体に形成されている。
第1導電体31の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第2導電体32の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
すなわち、第1導電体31および第2導電体32は、導体としての機能と、スイッチング素子10の熱膨張係数と第1電極端子40または第2電極端子50の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。
第3導電体33の熱膨張係数は、フライホイールダイオード20の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第4導電体34の熱膨張係数は、フライホイールダイオード20の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
すなわち、第3導電体33および第4導電体34は、導体としての機能と、フライホイールダイオード20の熱膨張係数と第1電極端子40または第2電極端子50の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。
第1導電体31の第1主面31Aおよび第2主面31Bは、スイッチング素子10のソース電極14と略同じ大きさに形成されている。第1導電体31の第2主面31Bは第2半田92でめっき処理されている。
第2導電体32の第1主面32Aおよび第2主面32Bは、スイッチング素子10のドレイン電極13と略同じ大きさに形成されている。第2導電体32の第2主面32Bは第2半田92でめっき処理されている。
第3導電体33の第1主面33Aおよび第2主面33Bは、フライホイールダイオード20の第1主面21と略同じ大きさに形成されている。第3導電体33の第2主面33Bは第2半田92でめっき処理されている。
第4導電体34の第1主面34Aおよび第2主面34Bは、フライホイールダイオード20の第2主面22と略同じ大きさに形成されている。第4導電体34の第2主面34Bは第2半田92でめっき処理されている。
なお、第1〜第4導電体31〜34として、第1主面および第2主面が金めっき等されているものを用いることもできる。また、半田めっきが施されていないものを用いることもできる。これらの場合は、第1〜第4導電体31〜34と第1電極端子40または第2電極端子50との接続に半田プリフォームまたは半田ペーストが用いられる。
第1導電体31、第2導電体32、第3導電体33、および第4導電体34は、例えば、Cu/Mo/Cu積層板、Cu−Mo合金(Cu−Mo複合材)、Cu−W合金(Cu−W複合材)、Al−SiC合金、コバール(Fe−Ni−Co)、タングステン(W)、モリブデン(Mo)、鉄(Fe)、42アロイ(Fe−Ni)等により形成されている。これらの材料は、上記熱膨張係数の条件を満たす。これらの材料のなかでも、Cu/Mo/Cu積層板、Cu−Mo合金(Cu−Mo複合材)、Cu−W合金(Cu−W複合材)は、他の材料に比べて熱伝導率が高いため、放熱性の観点から好ましい。Cu−Mo複合材は、銅(Cu)にモリブデン(Mo)を含浸させた材料、もしくはモリブデン(Mo)に銅(Cu)を含浸させた材料を示す。Cu−W複合材は、銅(Cu)にタングステン(W)を含浸させた材料、もしくはタングステン(W)に銅(Cu)を含浸させた材料を示す。
図2および図3を参照して、配線シート60について説明する。
なお、図2は、配線シート付き電極端子45の平面構造を示し、図3は、配線シート付き電極端子45の断面構造を示している。
なお、図2は、配線シート付き電極端子45の平面構造を示し、図3は、配線シート付き電極端子45の断面構造を示している。
配線シート60は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。
配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。第1ポリイミド層63Aは、第1電極端子40と接触する絶縁層である。
配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。第1ポリイミド層63Aは、第1電極端子40と接触する絶縁層である。
第1ポリイミド層63Aは3層構造になっている。すなわち、第1ポリイミド層63Aの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。
配線61および補強板62は、銅材により形成され、第1ポリイミド層63Aに形成されている。
第2ポリイミド層63Bは、配線61および補強板62を覆う。第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し、非熱可塑性樹脂を塗布することにより形成される。
第2ポリイミド層63Bは、配線61および補強板62を覆う。第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し、非熱可塑性樹脂を塗布することにより形成される。
以上のように、配線シート60は、配線61に接触する面と、補強板62に接触する面と、第1電極端子40に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。熱可塑性ポリイミド樹脂は、第1ポリイミド層63Aと配線61との高温密着性、第1ポリイミド層63Aと補強板62との高温密着性、および第1ポリイミド層63Aと第1電極端子40との高温密着性を向上させる。
配線シート60は、第1電極端子40に固定される固定部60Aと、5本の配線61を含むリード部60Bとにより区分される。なお、図2に示すように、リード部60Bの一部は第1電極端子40に接触し、この接触部分で第1電極端子40に固定されている。
固定部60Aはフライホイールダイオード20およびスイッチング素子10を囲む。固定部60Aには、第1貫通孔64と第2貫通孔65とが形成されている。第1貫通孔64は、第1導電体31よりも若干大きく形成されている。第2貫通孔65は、第3導電体33よりも若干大きく形成されている。第1貫通孔64および第2貫通孔65の周囲には補強板62が設けられている。
リード部60Bは、固定部60Aから延長し、封止部80の外側に引き出される。
リード部60Bの一端部には、第2ポリイミド層63Bの一部が除去された部分すなわち開口部66が形成されている。開口部66には5個の端子67〜71が形成されている。各端子67〜71は、配線61の先端部に形成されている。
リード部60Bの一端部には、第2ポリイミド層63Bの一部が除去された部分すなわち開口部66が形成されている。開口部66には5個の端子67〜71が形成されている。各端子67〜71は、配線61の先端部に形成されている。
5個の端子67〜71は、ゲート端子67(制御端子)と4個のモニタ端子68〜71とにより構成されている。ゲート端子67はゲート電極15に接続される。第1モニタ端子68は第1モニタ電極16に接続される。第2モニタ端子69は第2モニタ電極17に接続される。第3モニタ端子70は第3モニタ電極18に接続される。第4モニタ端子71は第4モニタ電極19に接続される。
5個の端子67〜71と第1貫通孔64との配置関係は次の通りである。
第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67〜71のぞれぞれは、各端子に対応する電極に対して設けられている。すなわち、第1貫通孔64と5個の端子67〜71との配置関係と、ソース電極14と5個の電極15〜19との配置関係は一致する。
第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67〜71のぞれぞれは、各端子に対応する電極に対して設けられている。すなわち、第1貫通孔64と5個の端子67〜71との配置関係と、ソース電極14と5個の電極15〜19との配置関係は一致する。
これら5個の端子67〜71には半田層が設けられている。半田層は第2半田92により形成されている。5個の端子の表面の高さ(半田層の表面)は、第1導電体31の第2主面31B(半田めっきの表面)の高さと略一致する。すなわち、第1導電体31の第2主面31Bにスイッチング素子10が配置されるとき、スイッチング素子10が傾かないように構成されている。
次に、上記配線構造体30の構造的特徴について説明する。
配線構造体30は、スイッチング素子10の各電極に対応する端子および導電体を備える。本実施形態であれば、ソース電極14に対応して第1導電体31が設けられ、5個の電極15〜19に対応して5個の端子67〜71が設けられている。
配線構造体30は、スイッチング素子10の各電極に対応する端子および導電体を備える。本実施形態であれば、ソース電極14に対応して第1導電体31が設けられ、5個の電極15〜19に対応して5個の端子67〜71が設けられている。
近年、スイッチング素子10の小型化により、ソース電極14と5個の電極15〜19との間隔が小さくなっている。このため、第1導電体31と5個の端子67〜71との間隔を小さくする必要がある。しかし、従来の配線構造体の場合、絶縁基板に導電体および端子を形成するためこれらの間隔を狭めることは難しい。その理由は、ソース電極14に対応する導電体の厚さを確保する必要があること、絶縁基板に導電体および端子を形成する場合に間隔を導電体および端子の厚さよりも小さくすることはエッチング加工上困難であることによる。
これに対して、実施形態では、絶縁基板上に導電体および端子を形成せず、個別の部材とした。すなわち、ソース電極14に接続される第1導電体31を第1電極端子40に接続するものとし、ゲート電極15に接続されるゲート端子67を配線シート60に形成した。配線シート60は、第1導電体31の関係なく加工されるため、配線シート60の端子と第1導電体31との間隔を狭くすることが可能である。
また、次の特徴を有する。配線シート60の第1貫通孔64により、5個の端子67〜71に対して第1導電体31が位置決めされる。すなわち、第1貫通孔64により第1導電体31の移動が規制される。このため、第1導電体31とゲート端子67との配置関係が大きくずれることはない。特に、第1導電体31を半田で固定するとき半田の表面張力により第1導電体31が所定位置からずれるおそれがあるが、第1貫通孔64で第1導電体31の移動が規制され、第1導電体31と配線シート60上の各端子との位置関係が所定位置関係に維持される。これにより、第1導電体31とゲート端子67との配置関係が、スイッチング素子10のソース電極14とゲート電極15との配置関係に対応するように維持される。このため、スイッチング素子10のソース電極14および各電極15〜19と、第1導電体31および各端子67〜71とが適切な状態で接続される。
<第1変形例>
図4を参照して、配線構造体30の第1変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第2導電体32と第4導電体34とを別部材としているが、本変形例では第2導電体32と第4導電体34を一部材(以下、第5導電体110)としている。以下、この変更にともない生じる前記実施形態の配線構造体30の構成からの変更について説明する。なお、前記配線構造体30と共通する構成については同一の符合を付してその説明を省略する。
図4を参照して、配線構造体30の第1変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第2導電体32と第4導電体34とを別部材としているが、本変形例では第2導電体32と第4導電体34を一部材(以下、第5導電体110)としている。以下、この変更にともない生じる前記実施形態の配線構造体30の構成からの変更について説明する。なお、前記配線構造体30と共通する構成については同一の符合を付してその説明を省略する。
第5導電体110は略直方体に形成されている。
第5導電体110の第1主面110Aは、第2電極端子50に接続されている。
第5導電体110の第2主面110Bは、一方端にスイッチング素子10の配置部分(以下、第1接続部111)が設けられ、他方端にフライホイールダイオード20の配置部分(以下、第2接続部112)が設けられている。第1接続部111および第2接続部112は、第2半田92でめっき処理されている。なお、第1接続部111および第2接続部112以外の部分は、ソルダレジストにより覆われていてもよい。
第5導電体110の第1主面110Aは、第2電極端子50に接続されている。
第5導電体110の第2主面110Bは、一方端にスイッチング素子10の配置部分(以下、第1接続部111)が設けられ、他方端にフライホイールダイオード20の配置部分(以下、第2接続部112)が設けられている。第1接続部111および第2接続部112は、第2半田92でめっき処理されている。なお、第1接続部111および第2接続部112以外の部分は、ソルダレジストにより覆われていてもよい。
第5導電体110の熱膨張係数は、スイッチング素子10の熱膨張係数およびフライホイールダイオード20の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
<第2変形例>
図5を参照して、配線構造体30の第2変形例を説明する。なお、図5には、配線構造体30のうち配線シート付き電極端子45側を示す。
図5を参照して、配線構造体30の第2変形例を説明する。なお、図5には、配線構造体30のうち配線シート付き電極端子45側を示す。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、配線シート60を第1電極端子40に直接貼り付けているが、本変形例では配線シート60と第1電極端子40との間にスペーサ120を介在させている。以下、この変更にともない生じる前記実施形態の配線シート付き電極端子45の構成からの変更について説明する。なお、前記配線シート付き電極端子45と共通する構成については同一の符合を付してその説明を省略する。
スペーサ120には、配線シート60の第1貫通孔64に対応して第3貫通孔121が形成され、第2貫通孔65に対応して第4貫通孔122が形成されている。第3貫通孔121は、第1貫通孔64と略同じ形状である。第4貫通孔122は、第2貫通孔65と略同じ形状である。
5個の端子67〜71の表面の高さ(半田層の表面)と、第1導電体31の第2主面31Bの高さと、第3導電体33の第2主面33Bの高さとが略一致するようにスペーサ120の厚さが設定されている。なお、第1導電体31および第3導電体33の厚さは、放熱性および所定温度における応力の大きさ等が考慮されて設定されている。
スペーサ120は、耐熱性かつ絶縁性を有する材料により形成される。例えば、熱可塑性ポリイミド樹脂、非熱可塑性ポリイミド樹脂の両面に熱可塑性ポリイミド層が形成された3層構造のポリイミド樹脂、ポリイミド樹脂と金属箔との積層板、セラミックス基板等により形成される。
<第3変形例>
図6を参照して、配線構造体30の第3変形例を説明する。なお、図6には、配線構造体30のうち配線シート付き電極端子45側を示す。
図6を参照して、配線構造体30の第3変形例を説明する。なお、図6には、配線構造体30のうち配線シート付き電極端子45側を示す。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第1電極端子40の第1面41は平坦に形成されているが、本変形例では、スイッチング素子10が配置される部分およびフライホイールダイオード20が配置される部分が、シート配置面41Aよりも低く形成されている。なお、シート配置面41Aとは配線シート60が接着されている部分である。
以下、この変更にともない生じる前記実施形態の配線シート付き電極端子45の構成からの変更について説明する。なお、前記配線シート付き電極端子45と共通する構成については同一の符合を付してその説明を省略する。また、第1電極端子40の各部の高さを比較するときは、第1電極端子40の第2面42を基準面とする。
配線シート60の第1貫通孔64に対応する部分には、第1凹部131が形成されている。また、配線シート60の第2貫通孔65に対応する部分には第2凹部132が形成されている。
第1凹部131の底面131A(配置面)は、シート配置面41Aよりも低い。第1凹部131の平面形状は、第1貫通孔64と同じ形状である。すなわち第1導電体31が嵌りこむ構造となっている。
第2凹部132の底面132A(配置面)はシート配置面41Aよりも低い。第2凹部132の平面形状は、第2貫通孔65と同じ形状である。すなわち第3導電体33が嵌りこむ構造となっている。
<第4変形例>
図7を参照して、配線構造体30の第4変形例を説明する。なお、図7には、配線構造体30のうち配線シート付き電極端子45側を示す。
図7を参照して、配線構造体30の第4変形例を説明する。なお、図7には、配線構造体30のうち配線シート付き電極端子45側を示す。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第1電極端子40と第1導電体31と第3導電体33とを別部材として構成しているが、本変形例では、第1電極端子40と第1導電体31と第3導電体33とを一体形成している。以下、この変更にともない生じる前記実施形態の配線シート付き電極端子45の構成からの変更について説明する。なお、前記配線シート付き電極端子45と共通する構成については同一の符合を付してその説明を省略する。
第1電極端子40の第1面41には、第1凸部141と第2凸部142とが形成されている。第1凸部141は、第1導電体31に対応する。第2凸部142は、第3導電体33に対応する。
第1凸部141は、配線シート60の第1貫通孔64に挿通する。第1凸部141の上面は矩形であり、スイッチング素子10のソース電極14と略同じ形状に形成されている。第2凸部142は、配線シート60の第2貫通孔65に挿通する。第2凸部142の上面は矩形であり、フライホイールダイオード20と略同じ形状に形成されている。
第1電極端子40とスイッチング素子10との接続、および第1電極端子40とフライホイールダイオード20との接続には半田プリフォーム93が用いられる。半田プリフォーム93に代えて半田ペースト等を用いてもよい。
なお、このような構造は、スイッチング素子10と第1電極端子40との間、およびフライホイールダイオード20と第1電極端子40との間に緩衝材を設ける必要性が低い場合に適用することが好ましい。例えば、第1電極端子40がCu−Mo合金(Cu−Mo複合材)により形成されている場合に本変形例が適用される。
<第5変形例>
図8を参照して、配線構造体30の第5変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、スイッチング素子10とフライホイールダイオード20とを配置するものとして配線構造体30が構成されているが、本変形例では、これら部材のほか他の半導体素子を配置することが可能なものとしている。以下、この変更にともない生じる前記実施形態の第1電極端子40の構成からの変更について説明する。なお、前記第1電極端子40と共通する構成については同一の符合を付し、その説明を省略する。
図8を参照して、配線構造体30の第5変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、スイッチング素子10とフライホイールダイオード20とを配置するものとして配線構造体30が構成されているが、本変形例では、これら部材のほか他の半導体素子を配置することが可能なものとしている。以下、この変更にともない生じる前記実施形態の第1電極端子40の構成からの変更について説明する。なお、前記第1電極端子40と共通する構成については同一の符合を付し、その説明を省略する。
スイッチング素子10とフライホイールダイオード20のほか、制御用半導体素子150を備える半導体装置1を示している。以下、この種の半導体装置1に用いられる配線構造体30について説明する。制御用半導体素子150は、例えばゲート信号を処理する。
第1電極端子40には、第1配線シート151が貼り付けられている。
第1配線シート151は、実施形態の配線シート60の構成要素に加え、ランド152を備えている。ランド152には、第6導電体153が第1半田91で固定されている。第6導電体153には、制御用半導体素子150が搭載可能となっている。
第1配線シート151は、実施形態の配線シート60の構成要素に加え、ランド152を備えている。ランド152には、第6導電体153が第1半田91で固定されている。第6導電体153には、制御用半導体素子150が搭載可能となっている。
第2電極端子50には、第2配線シート154が貼り付けられている。
第2配線シート154には、制御用半導体素子150の電極に接続するランド155が形成されている。
第2配線シート154には、制御用半導体素子150の電極に接続するランド155が形成されている。
<第6変形例>
図9を参照して、配線構造体30の第6変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第1電極端子40と第2電極端子50とはそれぞれ半導体装置1の端子となっている。そして、第1電極端子40と第2電極端子50とによりスイッチング素子10およびフライホイールダイオード20を挟み込む構造になっている。これに対して、本変形例では、第1電極端子40に相当する部分が電極(以下、第1電極部161)と第1バスバーとにより構成され、かつ第2電極端子50に相当する部分が電極(以下、第2電極部162)と第2バスバーとにより構成されている。そして、第1電極部161と第2電極部162とは一枚の絶縁基板160に配置されている。以下、この変更にともない生じる前記実施形態の配線構造体30の構成からの変更について説明する。なお、前記配線構造体30と共通する構成については同一の符合を付してその説明を省略する。
図9を参照して、配線構造体30の第6変形例を説明する。
この変形例は、上記実施形態の配線構造体30に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第1電極端子40と第2電極端子50とはそれぞれ半導体装置1の端子となっている。そして、第1電極端子40と第2電極端子50とによりスイッチング素子10およびフライホイールダイオード20を挟み込む構造になっている。これに対して、本変形例では、第1電極端子40に相当する部分が電極(以下、第1電極部161)と第1バスバーとにより構成され、かつ第2電極端子50に相当する部分が電極(以下、第2電極部162)と第2バスバーとにより構成されている。そして、第1電極部161と第2電極部162とは一枚の絶縁基板160に配置されている。以下、この変更にともない生じる前記実施形態の配線構造体30の構成からの変更について説明する。なお、前記配線構造体30と共通する構成については同一の符合を付してその説明を省略する。
絶縁基板160には第1電極部161と第2電極部162とが形成されている。
第1電極部161は、実施形態の第1電極端子40の一部である。第1電極部161には、配線シート60が配置されている。また、第1電極部161には、第1導電体31および第3導電体33が設けられている。
第1電極部161は、実施形態の第1電極端子40の一部である。第1電極部161には、配線シート60が配置されている。また、第1電極部161には、第1導電体31および第3導電体33が設けられている。
第2電極部162は、実施形態の第2電極端子50の一部である。第2電極部162は、架橋導電体163を介してスイッチング素子10およびフライホイールダイオード20に接続される。架橋導電体163は、例えば厚さ0.1mm〜5.0mm銅板により形成される。なお、架橋導電体163とスイッチング素子10との接続、架橋導電体163とフライホイールダイオード20との接続、および架橋導電体163と第2電極部162との接続には半田プリフォーム93が用いられる。また、半田プリフォーム93に代えて半田ペースト等を用いてもよい。
第1電極部161は第1バスバーに接続され、第2電極部162は第2バスバーに接続されている。これらバスバーが半導体装置1の端子に相当する。絶縁基板160は、例えば、DBA(Direct Brazed Aluminum)基板、DBC(Direct Bonded Copper)基板、AMC(Active Metal Brazed Copper)基板等のセラミックス基板により形成される。
<半導体装置の製造方法>
図10および図11を参照して半導体装置1の製造方法の例を挙げる。
ここでは、6個のスイッチング素子10および6個のフライホイールダイオード20が並列接続されている半導体装置1について説明する。
図10および図11を参照して半導体装置1の製造方法の例を挙げる。
ここでは、6個のスイッチング素子10および6個のフライホイールダイオード20が並列接続されている半導体装置1について説明する。
[各部材]
・第1電極端子40として、厚さ2mmのタフピッチ銅に無電解Ni−Pめっき処理を施した導電部材を用いる。
・第1電極端子40として、厚さ2mmのタフピッチ銅に無電解Ni−Pめっき処理を施した導電部材を用いる。
・第2電極端子50として、第1電極端子40と同じ材料を用いる。
・第1電極端子40または第2電極端子50の絶縁保護層を形成するための絶縁保護シートとして、接着剤未使用の2層材であり、最表面が熱可塑性ポリイミド層である銅張ポリイミド積層シート(以下、ポリイミドシート90)を用いる。例えば、銅箔(金属シート44、54)は18μmの圧延銅箔であり、ポリイミド層(絶縁シート43、53)が25μmのポリイミドシート90を用いる。また、ポリイミド層の端縁43A、53Aから5mmセットバックした位置まで銅箔をエッチングする。すなわち、ポリイミド層の端縁43A、53Aと銅箔の端縁44A、54Aとの間の距離(以下、セットバック距離)を5mm確保する。さらに、銅箔をNi−Pめっき処理する。
・第1電極端子40または第2電極端子50の絶縁保護層を形成するための絶縁保護シートとして、接着剤未使用の2層材であり、最表面が熱可塑性ポリイミド層である銅張ポリイミド積層シート(以下、ポリイミドシート90)を用いる。例えば、銅箔(金属シート44、54)は18μmの圧延銅箔であり、ポリイミド層(絶縁シート43、53)が25μmのポリイミドシート90を用いる。また、ポリイミド層の端縁43A、53Aから5mmセットバックした位置まで銅箔をエッチングする。すなわち、ポリイミド層の端縁43A、53Aと銅箔の端縁44A、54Aとの間の距離(以下、セットバック距離)を5mm確保する。さらに、銅箔をNi−Pめっき処理する。
・第1導電体31、第2導電体32、第3導電体33、第4導電体34として、厚さ0.15mmのCu/Mo/Cu積層板を用いる。Cu/Mo/Cu積層板の第1主面を第1半田91でめっき処理する。また、Cu/Mo/Cu積層板の第2主面を第2半田92でめっき処理する。なお、第1主面は、第1電極端子40または第2電極端子50と接続する面である。第2主面は、スイッチング素子10またはフライホイールダイオード20と接続する面である。
・スイッチング素子10として、厚さ0.2mm、13.6mm×13.6mmのSi−MOSFETを用いる。
・フライホイールダイオード20として、厚さ0.2mm、13.6mm×13.6mmのSi半導体素子を用いる。
・フライホイールダイオード20として、厚さ0.2mm、13.6mm×13.6mmのSi半導体素子を用いる。
・配線シート60として、第1ポリイミド層63Aが25μm、第2ポリイミド層63Bが3.5μm、銅箔厚が35μmのシートを用いる。
配線シート60は次のように製造される。
配線シート60は次のように製造される。
第1工程で、銅箔と3層構造のポリイミドシートとの積層材(接着材層のない2層材)を用意する。3層構造ポリイミドシートは上記第1ポリイミド層63Aに相当する。第2工程で、銅箔のエッチングにより、配線61と補強板62とを形成する。第3工程で、2層材において、端子形成部以外に非熱可塑性ポリイミド樹脂またはその前駆体を塗布および乾燥し、第2ポリイミド層63Bに相当する層を形成する。第4工程で、第1貫通孔64、第2貫通孔65を形成する。第5工程で、各端子67〜71を第2半田92でめっき処理またはディップ処理する。
[組み立て]
組み立て方法としては3つの方法がある。
第1の組み立て方法は、第1電極端子40から順に各部材を積層する方法である。第2の組み立て方法は、第2電極端子50から順に各部材を積層する方法である。第3の組み立て方法は、配線構造体30を形成し、次に、配線構造体30と各素子(スイッチング素子10およびフライホイールダイオード20)とを接続する方法である。以下、各組み立て方法について説明する。
組み立て方法としては3つの方法がある。
第1の組み立て方法は、第1電極端子40から順に各部材を積層する方法である。第2の組み立て方法は、第2電極端子50から順に各部材を積層する方法である。第3の組み立て方法は、配線構造体30を形成し、次に、配線構造体30と各素子(スイッチング素子10およびフライホイールダイオード20)とを接続する方法である。以下、各組み立て方法について説明する。
[第1の組み立て方法]
第1工程では、第1電極端子40に、ポリイミドシート90および配線シート60を貼り付ける。具体的には、ポリイミドシート90と第1電極端子40と配線シート60とを順に積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300℃、3MPaの条件でプレスする。
第1工程では、第1電極端子40に、ポリイミドシート90および配線シート60を貼り付ける。具体的には、ポリイミドシート90と第1電極端子40と配線シート60とを順に積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300℃、3MPaの条件でプレスする。
第2工程では、第2電極端子50に、ポリイミドシート90を貼り付ける。この貼り付け作業は第1工程と同様の方法で行われる。
第3工程では、第1工程のアセンブリの第1電極端子40に第1導電体31および第3導電体33を配置し、半田Aで固定する。具体的には、配線シート60を上側に向け、第1貫通孔64に第1導電体31を配置し、第2貫通孔65に第3導電体33を配置する。次に、オーブンにて半田溶融して、第1導電体31および第3導電体33を第1電極端子40に固定する。オーブンの温度は半田Aが溶融する温度に設定する。
第3工程では、第1工程のアセンブリの第1電極端子40に第1導電体31および第3導電体33を配置し、半田Aで固定する。具体的には、配線シート60を上側に向け、第1貫通孔64に第1導電体31を配置し、第2貫通孔65に第3導電体33を配置する。次に、オーブンにて半田溶融して、第1導電体31および第3導電体33を第1電極端子40に固定する。オーブンの温度は半田Aが溶融する温度に設定する。
第4工程では、第3工程で形成したアセンブリに、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、図11に示すように、スイッチング素子10のソース電極14と第1導電体31の第2主面31Bとを互いに対向させ、スイッチング素子10のゲート電極15と配線シート60のゲート端子67とを互いに対向させ、各モニタ電極16〜19と各モニタ端子68〜71とを互いに対向させる。また、フライホイールダイオード20の第1主面21と第3導電体33の第2主面33Bに対向させる。そして、スイッチング素子10およびフライホイールダイオード20を半田Bで固定する。半田Bとしては半田Aよりも融点の低い半田を用いる。
第5工程では、第4工程で形成したアセンブリに、第2導電体32と第4導電体34とを配置する。すなわち、スイッチング素子10の上に第2導電体32を配置し、フライホイールダイオード20の上に第4導電体34を配置する。これら導電体32,34の接続に半田Cを用いる。半田Cとしては半田Bよりも融点の低い半田を用いる。
第6工程では、第5工程で形成したアセンブリに、第2工程で形成したアセンブリを積層する。すなわち、第2導電体32および第4導電体34の上に第2電極端子50が接触するように配置し、半田Dにより接続する。半田Dとしては半田Cよりも融点の低い半田を用いる。
第7工程では、スイッチング素子10およびフライホイールダイオード20を封止樹脂で封止する。
具体的には、モールド成形機にて、第1電極端子40と第2電極端子50の間に封止樹脂を充填し、半導体装置1を形成する。封止樹脂としては、例えば、酸化ケイ素フィラ含有のエポキシ樹脂が用いられる。
具体的には、モールド成形機にて、第1電極端子40と第2電極端子50の間に封止樹脂を充填し、半導体装置1を形成する。封止樹脂としては、例えば、酸化ケイ素フィラ含有のエポキシ樹脂が用いられる。
また、必要によって、半導体装置1に水冷ジャケット(放熱装置)を取り付ける。
具体的には、半導体装置1の第1電極端子40の外側面および第2電極端子50の外側面のそれぞれに水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコン系サーマルグリスを用いる。
具体的には、半導体装置1の第1電極端子40の外側面および第2電極端子50の外側面のそれぞれに水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコン系サーマルグリスを用いる。
[第2の組み立て方法]
第1工程および第2工程では、第1の組み立て方法と同様である。すなわち、第1電極端子40にポリイミドシート90および配線シート60を貼り付ける。第2電極端子50にポリイミドシート90を貼り付ける。
第1工程および第2工程では、第1の組み立て方法と同様である。すなわち、第1電極端子40にポリイミドシート90および配線シート60を貼り付ける。第2電極端子50にポリイミドシート90を貼り付ける。
第3工程では、第2工程のアセンブリの第2電極端子50に第2導電体32および第4導電体34を配置し、半田Aで固定する。具体的には、第2電極端子50を上側に向け、第2導電体32および第4導電体34を配置する。
第4工程では、第3工程で形成したアセンブリに、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、第2導電体32の上にスイッチング素子10を配置し、第4導電体34にフライホイールダイオード20を配置する。そして、半田Bにより固定する。半田Bとして半田Aよりも融点の低い半田を用いる。
第5工程では、第4工程で形成したアセンブリに、第1導電体31と第3導電体33とを配置する。すなわち、スイッチング素子10のソース電極14の上に第1導電体31を配置し、フライホイールダイオード20の上に第3導電体33を配置する。これら導電体31,33の接続には、半田Cを用いる。半田Cとしては半田Bよりも融点の低い半田を用いる。
第6工程では、第5工程で形成したアセンブリに、第1工程で形成したアセンブリを配置する。具体的には、配線シート60の第1貫通孔64と第1導電体31とを互いに対向させ、かつスイッチング素子10の各電極15〜19と配線シート60の各端子67〜71とを互いに対向させる。そして、半田Dを用いて第1工程のアセンブリを固定する。半田Dとして、半田Cよりも融点の低い半田を用いる。以降の工程は、第1の組み立て方法と同様である。
[第3の組み立て方法]
第1工程および第2工程では、第1の組み立て方法と同様である。すなわち、第1電極端子40にポリイミドシート90および配線シート60を貼り付ける。第2電極端子50にポリイミドシート90を貼り付ける。
第1工程および第2工程では、第1の組み立て方法と同様である。すなわち、第1電極端子40にポリイミドシート90および配線シート60を貼り付ける。第2電極端子50にポリイミドシート90を貼り付ける。
第3工程では、第1導電体31および第3導電体33を第1電極端子40に固定する。具体的には、配線シート60を上側にし、第1貫通孔64に第1導電体31を配置し、第2貫通孔65に第3導電体33を配置する。次に、オーブンにて半田溶融して、第1導電体31および第3導電体33を第1電極端子40に固定する。オーブンの温度は第1半田91が溶融する温度に設定する。
第4工程では、第2導電体32および第4導電体34を第2電極端子50に配置し、オーブンにて半田溶融して第2導電体32および第4導電体34を固定する。オーブンの温度は第3工程と同様である。
第5工程では、第3工程で形成した第1アセンブリに、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、図11に示すように、スイッチング素子10のソース電極14と第1導電体31の第2主面31Bとを互いに対向させ、スイッチング素子10のゲート電極15と配線シート60のゲート端子67とを互いに対向させ、各モニタ電極16〜19と各モニタ端子68〜71とを互いに対向させる。また、フライホイールダイオード20と第3導電体33とを互いに対向させる。さらに、これらの素子の上に、第4工程で形成した第2アセンブリを配置する。このとき、第2導電体32とスイッチング素子10のドレイン電極13とを互いに対向させ、第4導電体34とフライホイールダイオード20とを互いに対向させる。そして、オーブンにて半田溶融し、各部材を固定する。オーブンの温度は、第2工程および第3工程の加熱温度よりも低く、かつ第2半田92が溶融する温度とする。
第2半田92として第1半田91よりも融点の低いものを用いる。各半田は次のような群から選択される。すなわち、第1半田91を、例えば、SnAgCu系またはSnCu系の半田群から選択する。第2半田92を、例えば、SnZn系またはSnZnBi系の半田群から選択する。
第3の組み立て方法の変形例として次の方法もある。
第3の組み立て方法の第5工程では、第3工程の第1アセンブリにスイッチング素子10およびフライホイールダイオード20を配置した積層体に第4工程の第2アセンブリを配置したものを一括して加熱し、各部材を半田接続しているが、この工程を2段階に分けてもよい。
第3の組み立て方法の第5工程では、第3工程の第1アセンブリにスイッチング素子10およびフライホイールダイオード20を配置した積層体に第4工程の第2アセンブリを配置したものを一括して加熱し、各部材を半田接続しているが、この工程を2段階に分けてもよい。
具体的には、第3工程の第1アセンブリにスイッチング素子10およびフライホイールダイオード20を配置する。そして半田Xを用いて、第1アセンブリにスイッチング素子10およびフライホイールダイオード20を固定する。この積層体を第3アセンブリとする。半田Xとしては、上記第1半田91よりも融点の低いものを用いる。
次に、第3アセンブリに第4工程の第2アセンブリを配置する。そして半田Yを用いて、第3アセンブリに第2アセンブリを固定する。半田Yとしては、半田Xよりも融点の低い半田を用いる。
このような工程によれば、スイッチング素子10およびフライホイールダイオード20が移動可能な状態で、第1アッセンブリに半田固定される。このため、セルフアライメントによるスイッチング素子10およびフライホイールダイオード20の位置決めが可能となる。
なお、組み付け品をオーブンに投入する前に、配線シート60の端部(ゲート端子67等が設けられた端部と反対側の端部)にコネクタを嵌め、コネクタの各端子と各配線61との接続部分に半田を塗布する。これにより、組み立て品をオーブンに投入したとき、コネクタが半田で固定される。以降の工程は、第1の組み立て方法と同様である。
<実施例1>
以下、半導体装置1の製造方法について、実施例を挙げる。
以下に示す項目以外の条件は、上記[各部材]で説明した内容と同様である。
・第1電極端子40:厚さ3mmの無酸素銅。表面を無電解Ni−Pめっき処理。
・第2電極端子50:厚さ3mmの無酸素銅。表面を無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が35μmの圧延銅箔、ポリイミド層が15μm。セットバック距離は8mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.1mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.15mm、5mm×5mmのSiC−MOSFET。
・フライホイールダイオード20:厚さ0.15mm、10mm×10mmSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚さが12.5μm、第2ポリイミド層63Bの厚が3.5μm、銅箔厚が35μm。
以下、半導体装置1の製造方法について、実施例を挙げる。
以下に示す項目以外の条件は、上記[各部材]で説明した内容と同様である。
・第1電極端子40:厚さ3mmの無酸素銅。表面を無電解Ni−Pめっき処理。
・第2電極端子50:厚さ3mmの無酸素銅。表面を無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が35μmの圧延銅箔、ポリイミド層が15μm。セットバック距離は8mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.1mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.15mm、5mm×5mmのSiC−MOSFET。
・フライホイールダイオード20:厚さ0.15mm、10mm×10mmSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚さが12.5μm、第2ポリイミド層63Bの厚が3.5μm、銅箔厚が35μm。
[製造条件]
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により320℃、4MPaの条件でプレス接着。
・封止樹脂:酸化ケイ素フィラ含有のPPS樹脂。
・水冷ジャケットの接着材:フィラ含有シリコン系サーマルグリス。
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により320℃、4MPaの条件でプレス接着。
・封止樹脂:酸化ケイ素フィラ含有のPPS樹脂。
・水冷ジャケットの接着材:フィラ含有シリコン系サーマルグリス。
<実施例2>
以下に示す項目以外の条件は、上記[各部材]で説明した内容と同様である。
・第1電極端子40:厚さ2.5mmの無酸素銅。スイッチング素子10およびフライホイールダイオード20を嵌め込むための深さ0.24mmの凹部2個(第1凹部131および第2凹部132)。無電解Ni−Pめっき処理。
・第2電極端子50:厚さ2.5mmの無酸素銅。無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が12μmの圧延銅箔、ポリイミド層が12.5μm。セットバック距離は10mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.3mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.4mm、4mm×4mmのSiC−MOSFET。
・フライホイールダイオード20:厚さ0.4mm、6.3mm×6.3mmのSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚が25μm、第2ポリイミド層63Bの厚さが3.5μm、銅箔厚が35μm。
以下に示す項目以外の条件は、上記[各部材]で説明した内容と同様である。
・第1電極端子40:厚さ2.5mmの無酸素銅。スイッチング素子10およびフライホイールダイオード20を嵌め込むための深さ0.24mmの凹部2個(第1凹部131および第2凹部132)。無電解Ni−Pめっき処理。
・第2電極端子50:厚さ2.5mmの無酸素銅。無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が12μmの圧延銅箔、ポリイミド層が12.5μm。セットバック距離は10mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.3mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.4mm、4mm×4mmのSiC−MOSFET。
・フライホイールダイオード20:厚さ0.4mm、6.3mm×6.3mmのSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚が25μm、第2ポリイミド層63Bの厚さが3.5μm、銅箔厚が35μm。
[製造条件]
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により290℃、2MPaの条件でプレス接着を行う。
・封止樹脂:酸化ケイ素フィラ含有のPPS樹脂。
・水冷ジャケットの接着材:フィラ含有シリコン系サーマルグリス。
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により290℃、2MPaの条件でプレス接着を行う。
・封止樹脂:酸化ケイ素フィラ含有のPPS樹脂。
・水冷ジャケットの接着材:フィラ含有シリコン系サーマルグリス。
<実施例3>
・第1電極端子40:厚さ2.0mmのタフピッチ銅。無電解Ni−Pめっき処理。
・第2電極端子50:厚さ2.0mmのタフピッチ銅。無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が18μmの圧延銅箔、ポリイミド層が25μm。セットバック距離は5mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.15mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.2mm、13.6mm×13.6mmSi−MOSFET。
・フライホイールダイオード20:厚さ0.2mm、13.6mm×13.6mmのSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚さが25μm、第2ポリイミド層63Bの厚さが3.5μm、銅箔厚が35μm。
・スペーサ120:厚さ0.14mmのポリイミドシート。
・第1電極端子40:厚さ2.0mmのタフピッチ銅。無電解Ni−Pめっき処理。
・第2電極端子50:厚さ2.0mmのタフピッチ銅。無電解Ni−Pめっき処理。
・ポリイミドシート90:銅箔が18μmの圧延銅箔、ポリイミド層が25μm。セットバック距離は5mm。Ni−Pめっき処理。
・第1〜第4導電体31〜34:厚さ0.15mmのCu/Mo/Cu積層板。
・スイッチング素子10:厚さ0.2mm、13.6mm×13.6mmSi−MOSFET。
・フライホイールダイオード20:厚さ0.2mm、13.6mm×13.6mmのSi半導体素子。
・配線シート60:第1ポリイミド層63Aの厚さが25μm、第2ポリイミド層63Bの厚さが3.5μm、銅箔厚が35μm。
・スペーサ120:厚さ0.14mmのポリイミドシート。
[製造条件]
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により300℃、3MPaの条件でプレス接着を行う。
・封止樹脂:酸化ケイ素のフィラ含有したエポキシ樹脂。
・水冷ジャケットの接着材:Sn−Bi−Zn系半田。
・配線シート60およびポリイミドシート90の接着:真空熱プレス装置により300℃、3MPaの条件でプレス接着を行う。
・封止樹脂:酸化ケイ素のフィラ含有したエポキシ樹脂。
・水冷ジャケットの接着材:Sn−Bi−Zn系半田。
なお、いずれの実施例においても、第1導電体31の厚さを調整することにより、配線シート60の各端子の表面の高さ(半田層の表面)と、第1導電体31の第2主面31B(半田めっきの表面)の高さとを略一致させている。
以上、各実施例について上記第1〜第3のいずれの組み立て方法でも、スイッチング素子10およびフライホイールダイオード20の位置ずれは許容範囲内であった。また、ソース電極14と各電極15〜19との間での短絡がないこと、スイッチング素子10が正常に動作することが確認された。
本実施形態によれば以下の効果が得られる。
(1)上記実施形態では、半導体装置1の配線構造体30が配線シート付き電極端子45と第2電極端子50とにより構成される。配線シート付き電極端子45は、第1電極端子40と配線シート60とにより構成される。配線シート60が第1電極端子40に貼り付けられ、両者が一体にされている。
(1)上記実施形態では、半導体装置1の配線構造体30が配線シート付き電極端子45と第2電極端子50とにより構成される。配線シート付き電極端子45は、第1電極端子40と配線シート60とにより構成される。配線シート60が第1電極端子40に貼り付けられ、両者が一体にされている。
この構成によれば、従来配線構造体のように配線構造の加工上の制限が少ないため、大電流用の第1電極端子40と小電流用のゲート端子67との間の間隔を狭くすることができる。
また、第1電極端子40とスイッチング素子10のソース電極14とは第1導電体31を介して接続される構造とされている。この構造により、第1電極端子40とソース電極14との間を第1電極端子40と異なる材料により接続することが可能である。
配線構造体30は次のように構成されている。
配線構造体30は、少なくとも1つの導電体(第1導電体31)と、この導電体(第1導電体31)を介してソース電極14に接続される第1電極端子40と、ドレイン電極13に接続される第2電極端子50と、ゲート端子67を有する配線シート60と、を備える。
配線構造体30は、少なくとも1つの導電体(第1導電体31)と、この導電体(第1導電体31)を介してソース電極14に接続される第1電極端子40と、ドレイン電極13に接続される第2電極端子50と、ゲート端子67を有する配線シート60と、を備える。
すなわち、ソース電極14に接続される第1導電体31と、ゲート電極15に接続されるゲート端子67とを別部材として構成する。第1導電体31と、ゲート端子67を含む配線シート60とは別形態の部品であるため、両部材ともに他方の部材から加工上の制限を受けない。このため、配線シート60は薄くすることが可能であり、配線シート60のゲート端子67と第1導電体31との間の間隔を従来構造に比べて狭くすることができる。このため、従来の配線構造体30では実装が困難となるほどの小型のスイッチング素子10を実装することができる。
(2)上記実施形態では、第1導電体31とゲート端子67との配置関係と、スイッチング素子10のソース電極14とゲート電極15との配置関係とが一致する。
この構成によれば、第1導電体31とゲート端子67とが配置されている部分にスイッチング素子10を配置するとき、スイッチング素子10のソース電極14と第1導電体31、およびスイッチング素子10のゲート電極15とゲート端子67とを精確に接続させることができる。すなわち、スイッチング素子10の実装が容易である。
この構成によれば、第1導電体31とゲート端子67とが配置されている部分にスイッチング素子10を配置するとき、スイッチング素子10のソース電極14と第1導電体31、およびスイッチング素子10のゲート電極15とゲート端子67とを精確に接続させることができる。すなわち、スイッチング素子10の実装が容易である。
(3)上記実施形態では、配線シート60には、ソース電極14に対応するところに第1貫通孔64が形成されている。第1導電体31は、第1貫通孔64を通じて第1電極端子40に取り付けられている。
この構成によれば、配線シート60の第1貫通孔64により第1導電体31が位置決めされる。このため、スイッチング素子10のソース電極14と第1導電体31との接続、およびスイッチング素子10のゲート電極15とゲート端子67との接続において位置ずれが生じる頻度を抑制することができる。
また、配線シート60のゲート端子67および第1貫通孔64は、配線シート60の一連の構造工程で形成されるため、設計寸法に対する両者の位置ずれは小さい。すなわち、ゲート端子67と第1貫通孔64との間隔は一定距離以上となる。このため、第1導電体31とゲート端子67とが短絡するおそれが小さい。
(4)上記実施形態では、第1〜第4導電体31〜34は応力を緩和する緩衝材により形成されている。この構成によれば、第1電極端子40、第2電極端子50、スイッチング素子10およびフライホイールダイオード20の間で生じる応力、またはこれら部材の内部に生じる応力を緩和することができる。
(5)上記実施形態では、第1〜第4導電体31〜34として次の条件を満たす部材を用いる。すなわち、第1導電体31の熱膨張係数が、スイッチング素子10の熱膨張係数よりも大きくかつ第1電極端子40の熱膨張係数よりも小さいこと。第2導電体32の熱膨張係数が、スイッチング素子10の熱膨張係数よりも大きくかつ第2電極端子50の熱膨張係数よりも小さいこと。第3導電体33の熱膨張係数が、フライホイールダイオード20の熱膨張係数よりも大きくかつ第1電極端子40の熱膨張係数よりも小さいこと。第4導電体34の熱膨張係数が、フライホイールダイオード20の熱膨張係数よりも大きくかつ第2電極端子50の熱膨張係数よりも小さいこと。このような構成によれば、互いに隣接する2つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。
(6)上記実施形態では、配線シート60には、複数個のモニタ電極(他電極)に対応するモニタ端子(他端子)が設けられている。このため、ソース電極14とゲート電極15のほかにモニタ電極を備えるスイッチング素子10を実装することができる。
(7)上記実施形態では、第1電極端子40のうちスイッチング素子10に対向する面と反対側の面(第2面42)に絶縁シート43(絶縁層)が設けられている。また、第2電極端子50のうちスイッチング素子10に対向する面と反対側の面(第2面52)に絶縁シート53(絶縁層)が設けられている。
この構成によれば、配線構造体30を用いて半導体装置1を形成する場合で、スイッチング素子10が配置された面側を封止樹脂で封止するとき、絶縁シート43、53が形成された面側を外部に出すことができる。このため、絶縁シート43、53が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体30を提供することができる。
(8)上記実施形態では、第1電極端子40の絶縁シート43に金属シート44が積層されている。同様に、第2電極端子50の絶縁シート53に金属シート54が積層されている。この構成によれば、金属シート44、54により絶縁シート43、53が保護されるため、半導体装置1の製造工程中に、絶縁シート43、53に傷または欠損が生じることが抑制される。また、半導体装置1の第1電極端子40または第2電極端子50に放熱装置を接着するとき、接着剤として半田等の金属を用いることが可能となる。
(9)上記実施形態では、配線シート60の各端子の表面の高さ(半田層の表面)と、第1導電体31の第2主面31B(半田めっきの表面)の高さとが略一致する。このため、スイッチング素子10の実装時にスイッチング素子10が傾くことが抑制される。これにより製造歩留を高くすることができる。
(10)上記実施形態では、配線シート60に補強板62が形成されている。このため、配線シート60の熱膨張を小さくすることができる。これにより、配線シート60と第1電極端子40との間の熱膨張率の差による剥離が抑制される。
(11)上記実施形態では、エポキシ樹脂等の接着材を含まない配線シート60を用いている。すなわち、第1ポリイミド層63Aと配線61との間および第2ポリイミド層63Bと配線61との間に熱可塑性ポリイミド層を介在させ、両者を密着させている。これにより、配線シート60の耐熱性を向上させている。
また、配線シート60の第1電極端子40と接触する側に、熱可塑性ポリイミド層を形成している。そして、真空加熱圧着により、配線シート60と第1電極端子40とを密着させて、固定している。すなわち、熱可塑性ポリイミド層を介して、配線シート60と第1電極端子40とを接着させている。このような構成によれば、配線シート60と第1電極端子40との間に熱可塑性ポリイミド層を介在させない場合と比べて、高温での、配線シート60と第1電極端子40との間の接着力を高くすることができる。
(12)上記実施形態の第1変形例では、第2導電体32と第4導電体34とを一体とし、一部材により構成している。
この構成によれば、第2導電体32と第4導電体34を個別に第2電極端子50に実装する必要がない。このため、個別の部材のときには、第2導電体32の位置決め作業と第4導電体34の位置決め作業と個別に行う必要があったが、このような位置決め作業が1回分少なくなる。すなわち、第2導電体32と第4導電体34とを別部材として構成する場合と比べて、配線構造体30の製造工程を簡略化することができる。
この構成によれば、第2導電体32と第4導電体34を個別に第2電極端子50に実装する必要がない。このため、個別の部材のときには、第2導電体32の位置決め作業と第4導電体34の位置決め作業と個別に行う必要があったが、このような位置決め作業が1回分少なくなる。すなわち、第2導電体32と第4導電体34とを別部材として構成する場合と比べて、配線構造体30の製造工程を簡略化することができる。
(13)上記実施形態の第2変形例では、配線シート60と第1電極端子40との間にスペーサ120を介在させている。
この構成によれば、スペーサ120を介在させない場合と比べて、第1導電体31の厚さを大きくすることができる。これにより、スイッチング素子10と第1電極端子40との間またはこれら部材の内部に生じる応力を小さくすることができる。
この構成によれば、スペーサ120を介在させない場合と比べて、第1導電体31の厚さを大きくすることができる。これにより、スイッチング素子10と第1電極端子40との間またはこれら部材の内部に生じる応力を小さくすることができる。
(14)上記実施形態の第3変形例では、第1導電体31が配置される配置面すなわち第1凹部131の底面が、配線シート60のシート配置面41Aよりも低い。
この構成によれば、第1導電体31が配置される配置面(第1凹部131の底面)と配線シート60のシート配置面41Aとが同一平面を構成する場合と比べて、第1導電体31の厚さを大きくすることができる。これにより、スイッチング素子10と第1電極端子40との間またはこれら部材の内部に生じる応力を小さくすることができる。
この構成によれば、第1導電体31が配置される配置面(第1凹部131の底面)と配線シート60のシート配置面41Aとが同一平面を構成する場合と比べて、第1導電体31の厚さを大きくすることができる。これにより、スイッチング素子10と第1電極端子40との間またはこれら部材の内部に生じる応力を小さくすることができる。
(15)上記実施形態の第4変形例では、第1導電体31と第3導電体33と第1電極端子40とを一体とする。この構成によれば、第1導電体31と第3導電体33とを個別に配置する必要がない分、製造工程を簡略化することができる。
(16)上記実施形態の第5変形例では、スイッチング素子10およびフライホイールダイオード20の他、他の半導体素子が実装可能な構造とされている。すなわち、第1配線シート151に、他の半導体素子を実装するためのランド152が形成されている。このため、半導体素子に対してスイッチング機能のほか付加機能を設けることができる。
(17)上記実施形態の第6変形例では、第1電極端子40に相当する第1電極部161と第2電極端子50に相当する第2電極部162とが絶縁基板160に設けられている。そして、第2電極部162とスイッチング素子10とを接続する架橋導電体163を備えている。
この構成では、絶縁基板160に第1電極部161と第2電極部162とが設けられ、両電極部が同一平面上に配置されるため、この配線構造体30を用いて半導体装置1を構成することにより、半導体装置1を薄型にすることができる。
(18)上記実施形態の半導体装置1は、上記構成の配線構造体30を含む。すなわち、半導体装置1は配線シート付き電極端子45を含む。
この構成によれば、従来よりも小さいスイッチング素子10が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置1を小型にすることができる。
この構成によれば、従来よりも小さいスイッチング素子10が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置1を小型にすることができる。
(19)上記実施形態の半導体装置1の製造方法(第1の組み立て方法)は、ワイヤ接続工程を含まない。また、各部材の接続はリフロー等で行うことができる。このため、スイッチング素子10の実装個数が多い場合でも、工数の大幅な増大はない。
(20)上記実施形態の半導体装置1の製造方法(第1の組み立て方法)では、第4工程(先接続工程)で第3工程のアセンブリに、スイッチング素子10を半田Bで固定する。そして、この後の工程(後接続工程)、第2導電体32、第4導電体34、第2電極端子50等を順に積層する。
この構成によれば、スイッチング素子10が第2電極端子50等に固定されるよりも前に第1主面11のソース電極14と第1導電体31および各電極15〜19と各端子67〜71を半田接続する。すなわち、スイッチング素子10が移動可能な状態で半田固定する。これにより、半田の表面張力によりスイッチング素子10を適切な位置に移動させることができる。所謂セルフアライメントによりスイッチング素子10の位置決めが行われるため、ソース電極14および各電極15〜19間の短絡が抑制される。
(21)上記実施形態の半導体装置1の製造方法(第1および第2の組み立て方法)では、半田接続に用いる半田について、後の工程で用いる半田ほど融点を低くする。これにより、後工程において、先接続工程で接続した半田接続部分の溶融を抑制することができる。これにより、スイッチング素子10の位置ずれが発生することを抑制することができる。
(22)上記実施形態の半導体装置1の製造方法(第3の組み立て方法)では、第1半田91で接続するA工程を、第2半田92で接続するB工程よりも先に実施する。A工程には、第1導電体31および第3導電体33と第1電極端子40との接続と、第2導電体32および第4導電体34と第2電極端子50との接続とが含まれる。B工程には、第1導電体31および第2導電体32とスイッチング素子10との接続と、第3導電体33および第4導電体34とフライホイールダイオード20との接続とが含まれる。そして、第1半田91として第2半田92よりも融点が高いものを用いる。
このような製造方法によれば、A工程では、B工程で用いる半田よりも、融点が高い半田を用いていることから、A工程の後で行われるB工程で第2半田92が溶融するが、第1半田91の溶融は少ない。このため、A工程で接続した部材同士の位置ずれが抑制される。
(その他の実施形態)
なお、本発明の実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
なお、本発明の実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
・上記実施形態では、第1導電体31と第3導電体33とが別個の部材として構成されているが、これを一個の部材として構成してもよい。
この構成によれば、第1導電体31と第3導電体33を個別に第1電極端子40に実装する必要がない。このため、第1導電体31と第3導電体33とを別部材として構成する場合と比べて、配線構造体30の製造工程を簡略化することができる。
この構成によれば、第1導電体31と第3導電体33を個別に第1電極端子40に実装する必要がない。このため、第1導電体31と第3導電体33とを別部材として構成する場合と比べて、配線構造体30の製造工程を簡略化することができる。
・上記実施形態では、第1導電体31、第2導電体32、第3導電体33および第4導電体34を、スイッチング素子10の熱膨張係数と第1電極端子40(または第2電極端子50)の熱膨張係数との中間の値を有する材料により形成しているが、これに代えて、単なる金属板を用いることもできる。例えば、第1〜第4導電体31〜34のいずれかまたは全部を銅または銅合金により形成してもよい。
・上記実施形態では、各素子10,20と各電極端子40,50との間に、第1導電体31、第2導電体32、第3導電体33、第4導電体34を介在させているがこれらを省略することもできる。なお、第1導電体31を省略する構成の場合には、スイッチング素子のソース電極14と第1電極端子40の第1面41との間のスペースは半田で埋められる。
・上記実施形態では、第1電極端子40および第2電極端子50に貼り付けている絶縁シート43、53として、ポリイミド樹脂により形成したシートを用いているが、絶縁シート43、53の材料はこれに限定されない。例えば、絶縁シート43、53の材料として、エポキシ樹脂、PPS樹脂、PET樹脂(ポリエチレンテレフタレート樹脂)、PEEK樹脂(ポリエーテルエーテルケトン樹脂)、シリコーン樹脂、フッ素樹脂、液晶ポリマー、これら樹脂に絶縁性フィラを含有した樹脂を用いることができる。また、セラミックス基板を用いてもよい。セラミックス基板としては、例えばSiN、AlN、Al2O3、SiC、SiO2等を用いることができる。
・上記実施形態では、スイッチング素子10と第1導電体31または第2導電体32との接続およびフライホイールダイオード20と第3導電体33または第4導電体34との接続に第2半田92を用いている。また、第1電極端子40と第1導電体31または第3導電体33との接続および第2電極端子50と第2導電体32または第4導電体34との接続に第1半田91を用いている。このように融点の異なる2種類の半田を用いているが、この構成に代えて、半田の種類を統一してもよい。
・上記実施形態では、第3の組み立て方法を採用した半導体装置1を示している。
すなわち、各部材は、融点の異なる2種類の半田によりそれぞれ固定されている。一方半導体装置1の組み立て方法として第1の組み立て方法または第2の組み立て方法を採用するときは、融点の異なる4種類の半田により各部材が固定される。
すなわち、各部材は、融点の異なる2種類の半田によりそれぞれ固定されている。一方半導体装置1の組み立て方法として第1の組み立て方法または第2の組み立て方法を採用するときは、融点の異なる4種類の半田により各部材が固定される。
・上記実施形態の第1の組み立て方法では、各工程の半田の融点を異ならせているが、これを次のように構成することができる。すなわち、一旦半田結合後、位置ずれが生じても短絡等が生じない半田接続部分について、半田の融点を同じものとする。上記第1の組み立て方法では、第5工程の半田Cと第6工程の半田Dとを同じ融点の半田とすることができる。
・上記実施形態の第2の組み立て方法でも、各工程の半田の融点を異ならせているが、これを次のように構成することができる。すなわち、上記第2の組み立て方法では、第3工程の半田Aと第4工程の半田Bとを同じ融点の半田とすることができる。
・上記実施形態の第2の組み立て方法では、第6工程において、第5工程のアセンブリに第1工程のアセンブリ(第1電極端子40を含むもの)を積層しているが、このとき次のように第2電極端子50に対して第1電極端子40を位置決めしてもよい。すなわち、半田接続のためにリフローを行うとき、支持治具により、第1電極端子40と第2電極端子50との間隔を所定距離に維持し、両電極の間に挟まる素子10,20に力が加わらないようにする。これにより、半田溶融時にスイッチング素子10のセルフアライメントを生じさせ易くすることができる。
・また、同様の理由により、上記実施形態の第3の組み立て方法においても、第5工程において、半田接続のためにリフローを行うとき、支持治具により、第1電極端子40と第2電極端子50との間隔を所定距離に維持し、両電極の間に挟まる素子10,20に力が加わらないようにすることもできる。
・上記実施形態では、半田めっきした部材を用いて各部材を半田接続しているが、半田接続はこの方法に限定されない。例えば、半田ペースト、半田プリフォーム等を用いることにより各部材を接続してもよい。この場合、第1導電体31〜第4導電体34に施された半田めっきを省略してもよい。
・上記実施形態では、配線シート60としてフレキシブルプリント基板を用いているが、所謂フラットケーブルを用いることもできる。この構成の場合においても、少なくとも上記(1)と同様の効果が得られる。
・上記実施形態では、スイッチング素子10とフライホイールダイオード20とが並列接続する半導体装置1の配線構造体30に本発明を適用しているが、スイッチング素子10だけを含む半導体装置1の配線構造体30に本発明を適用することもできる。
・上記実施形態では、スイッチング素子10としてSiC−MOSFETまたはSi−MOSFETを用いているが、スイッチング素子10の種類は限定されない。すなわち、本発明は、2以上の電極を備えたスイッチング素子10を含む半導体装置の配線構造体に適用可能である。スイッチング素子10の他の例としては、例えば、GaN等のIII族窒化物材料を用いたMOSFET、Si−IGBT(nチャンネルIGBT)、SiC−IGBT等が挙げられる。
1…半導体装置、10…スイッチング素子、11…第1主面、12…第2主面、13…ドレイン電極、14…ソース電極、15…ゲート電極、16…第1モニタ電極、17…第2モニタ電極、18…第3モニタ電極、19…第4モニタ電極、20…フライホイールダイオード、21…第1主面、22…第2主面、30…配線構造体、31…第1導電体、31A…第1主面、31B…第2主面、32…第2導電体、32A…第1主面、32B…第2主面、33…第3導電体、33A…第1主面、33B…第2主面、34…第4導電体、34A…第1主面、34B…第2主面、40…第1電極端子、41…第1面、41A…シート配置面、42…第2面、43…絶縁シート、43A…端縁、44…金属シート、44A…端縁、45…配線シート付き電極端子、50…第2電極端子、51…第1面、52…第2面、53…絶縁シート、54…金属シート、60…配線シート、60A…固定部、60B…リード部、61…配線、62…補強板、63A…第1ポリイミド層、63B…第2ポリイミド層、64…第1貫通孔、65…第2貫通孔、66…開口部、67…ゲート端子、68…第1モニタ端子、69…第2モニタ端子、70…第3モニタ端子、71…第4モニタ端子、80…封止部、90…ポリイミドシート、91…第1半田、92…第2半田、93…半田プリフォーム、110…第5導電体、110A…第1主面、110B…第2主面、111…第1接続部、112…第2接続部、120…スペーサ、121…第3貫通孔、122…第4貫通孔、131…第1凹部、131A…底面、132…第2凹部、132A…底面、141…第1凸部、142…第2凸部、150…制御用半導体素子、151…第1配線シート、152…ランド、153…第6導電体、154…第2配線シート、155…ランド、160…絶縁基板、161…第1電極部、162…第2電極部、163…架橋導電体。
Claims (20)
- 第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線シート付き電極端子であって、
前記第1電極に接続される電極端子と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記電極端子において前記第1電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされている
ことを特徴とする配線シート付き電極端子。 - 請求項1に記載の配線シート付き電極端子において、
前記電極端子には、当該電極端子と前記スイッチング素子の前記第1電極とを互いに接続する導電体が配置されている
ことを特徴とする配線シート付き電極端子。 - 第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線構造体であって、
前記第1電極に接続される導電体と、
前記第1電極に前記導電体を介して接続される第1電極端子と、
前記制御電極に接続される制御端子が設けられた配線シートと、
前記第2電極に接続される第2電極端子とを含む
ことを特徴とする配線構造体。 - 請求項3に記載の配線構造体において、
前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第1電極端子に固定されている
ことを特徴とする配線構造体。 - 請求項3または4に記載の配線構造体において、
前記配線シートには、前記第1電極に対応するところに貫通孔が形成され、
前記導電体が前記貫通孔を通じて前記第1電極端子に取り付けられている
ことを特徴とする配線構造体。 - 請求項3〜5のいずれか一項に記載の配線構造体において、
前記導電体は応力を緩和する緩衝材により形成されている
ことを特徴とする配線構造体。 - 請求項3〜6のいずれか一項に記載の配線構造体において、
前記第1電極端子の一面で前記導電体が配置される配置面が前記配線シートのシート配置面よりも低くされている
ことを特徴とする配線構造体。 - 請求項3〜7のいずれか一項に記載の配線構造体において、
前記第1電極に接続される前記導電体を第1導電体として、
前記第2電極端子には、前記第2電極に接続される第2導電体が設けられている
ことを特徴とする配線構造体。 - 請求項8に記載の配線構造体において、
前記第1導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および
前記第2導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいこと
を特徴とする配線構造体。 - 請求項8または9に記載の配線構造体において、
前記第1電極端子には、他の半導体素子に接続される第3導電体が設けられ、
前記第2電極端子には、他の半導体素子に接続される第4導電体が設けられ、
前記第3導電体および前記第4導電体は応力を緩和する緩衝材により形成されている
ことを特徴とする配線構造体。 - 請求項10に記載の配線構造体において、
前記第1導電体と前記第3導電体とが一体である
ことを特徴とする配線構造体。 - 請求項10または11に記載の配線構造体において、
前記第2導電体と前記第4導電体とが一体である
ことを特徴とする配線構造体。 - 請求項10〜12のいずれか一項に記載の配線構造体において、
前記第3導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および
前記第4導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいこと
を特徴とする配線構造体。 - 請求項3〜13のいずれか一項に記載の配線構造体において、
前記第1主面に前記第1電極と前記制御電極と少なくとも1つの他電極とが形成されかつ前記第2主面に前記第2電極が形成されたスイッチング素子が配置されるものであり、
前記配線シートには、前記他電極に対応する他端子が設けられている
ことを特徴とする配線構造体。 - 請求項3〜14のいずれか一項に記載の配線構造体において、
前記第1電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、
前記第2電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられている
ことを特徴とする配線構造体。 - 請求項3〜15のいずれか一項に記載の配線構造体において、
前記第1電極端子と前記第2電極端子とが絶縁基板に設けられ、
前記第2電極端子と前記スイッチング素子とを接続する架橋導電体を備えている
ことを特徴とする配線構造体。 - 請求項1または2に記載の配線シート付き電極端子を含む半導体装置。
- 請求項3〜16のいずれか一項に記載の配線構造体を含む半導体装置。
- 第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子と、前記スイッチング素子の前記第1主面側に接続される第1電極端子および配線シートと、前記スイッチング素子の前記第2主面に接続される第2電極端子とを備える半導体装置の製造方法において、
前記第1電極端子に前記配線シートを固定して配線シート付き電極端子を形成する工程と、
前記配線シート付き電極端子に前記スイッチング素子を半田で固定する先接続工程と、
前記先接続工程のアセンブリに前記第2電極端子を半田で固定する後接続工程とを含む
ことを特徴とする半導体装置の製造方法。 - 請求項19に記載の半導体装置の製造方法において、
前記後接続工程で用いる半田として前記先接続工程で用いる半田よりも融点の低い半田を用いる
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202123A JP2013065620A (ja) | 2011-09-15 | 2011-09-15 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
PCT/JP2012/062346 WO2013038749A1 (ja) | 2011-09-15 | 2012-05-15 | 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011202123A JP2013065620A (ja) | 2011-09-15 | 2011-09-15 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013065620A true JP2013065620A (ja) | 2013-04-11 |
Family
ID=47882994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011202123A Pending JP2013065620A (ja) | 2011-09-15 | 2011-09-15 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2013065620A (ja) |
WO (1) | WO2013038749A1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015225918A (ja) * | 2014-05-27 | 2015-12-14 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 半導体モジュールおよび半導体スイッチ |
WO2015190559A1 (ja) * | 2014-06-13 | 2015-12-17 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP2016018866A (ja) * | 2014-07-08 | 2016-02-01 | 三菱電機株式会社 | パワーモジュール |
JP2016162777A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2018164050A (ja) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | 半導体モジュール |
JP2019140236A (ja) * | 2018-02-09 | 2019-08-22 | トヨタ自動車株式会社 | 半導体装置 |
WO2019219536A1 (de) * | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung |
JP2020043317A (ja) * | 2018-09-14 | 2020-03-19 | 富士電機株式会社 | 配線基板、半導体装置、配線基板の製造方法 |
US10840207B2 (en) | 2016-06-14 | 2020-11-17 | Auto-Kabel Management Gmbh | Line-integrated switch and method for producing a line-integrated switch |
JP2020188169A (ja) * | 2019-05-15 | 2020-11-19 | 株式会社デンソー | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447842B2 (ja) * | 2015-02-02 | 2019-01-09 | 株式会社村田製作所 | 半導体モジュール |
JP6517642B2 (ja) * | 2015-09-11 | 2019-05-22 | 株式会社東芝 | 半導体装置、インバータ回路、及び、駆動装置 |
CN110637366B (zh) * | 2017-09-29 | 2022-12-06 | 日立金属株式会社 | 半导体器件及其制造方法 |
CN113113377B (zh) * | 2020-01-13 | 2024-06-11 | 三星Sdi株式会社 | 功率半导体器件、包括其的电池***和车辆 |
EP3848963B1 (en) * | 2020-01-13 | 2022-08-17 | Samsung SDI Co., Ltd. | Power semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2006093733A (ja) * | 2005-11-11 | 2006-04-06 | Denso Corp | 半導体装置 |
JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2011142172A (ja) * | 2010-01-06 | 2011-07-21 | Mitsubishi Electric Corp | 電力用半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4019993B2 (ja) * | 2003-03-31 | 2007-12-12 | 株式会社デンソー | 半導体装置 |
JP2007305911A (ja) * | 2006-05-15 | 2007-11-22 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
-
2011
- 2011-09-15 JP JP2011202123A patent/JP2013065620A/ja active Pending
-
2012
- 2012-05-15 WO PCT/JP2012/062346 patent/WO2013038749A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156225A (ja) * | 1999-11-24 | 2001-06-08 | Denso Corp | 半導体装置 |
JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
JP2006093733A (ja) * | 2005-11-11 | 2006-04-06 | Denso Corp | 半導体装置 |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2011142172A (ja) * | 2010-01-06 | 2011-07-21 | Mitsubishi Electric Corp | 電力用半導体装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015225918A (ja) * | 2014-05-27 | 2015-12-14 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 半導体モジュールおよび半導体スイッチ |
WO2015190559A1 (ja) * | 2014-06-13 | 2015-12-17 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP2016004796A (ja) * | 2014-06-13 | 2016-01-12 | ローム株式会社 | パワーモジュールおよびその製造方法 |
US10483216B2 (en) | 2014-06-13 | 2019-11-19 | Rohm Co., Ltd. | Power module and fabrication method for the same |
JP2016018866A (ja) * | 2014-07-08 | 2016-02-01 | 三菱電機株式会社 | パワーモジュール |
JP2016162777A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社デンソー | 半導体装置及びその製造方法 |
US10840207B2 (en) | 2016-06-14 | 2020-11-17 | Auto-Kabel Management Gmbh | Line-integrated switch and method for producing a line-integrated switch |
JP2018164050A (ja) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | 半導体モジュール |
JP2019140236A (ja) * | 2018-02-09 | 2019-08-22 | トヨタ自動車株式会社 | 半導体装置 |
JP7027929B2 (ja) | 2018-02-09 | 2022-03-02 | 株式会社デンソー | 半導体装置 |
WO2019219536A1 (de) * | 2018-05-15 | 2019-11-21 | Robert Bosch Gmbh | Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung |
JP2020043317A (ja) * | 2018-09-14 | 2020-03-19 | 富士電機株式会社 | 配線基板、半導体装置、配線基板の製造方法 |
JP7172325B2 (ja) | 2018-09-14 | 2022-11-16 | 富士電機株式会社 | 配線基板、半導体装置、配線基板の製造方法 |
JP2020188169A (ja) * | 2019-05-15 | 2020-11-19 | 株式会社デンソー | 半導体装置 |
JP7180533B2 (ja) | 2019-05-15 | 2022-11-30 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2013038749A1 (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013065620A (ja) | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 | |
JP4635564B2 (ja) | 半導体装置 | |
EP3107120B1 (en) | Power semiconductor module | |
JP4438489B2 (ja) | 半導体装置 | |
US8058722B2 (en) | Power semiconductor module and method of manufacturing the same | |
US8587105B2 (en) | Semiconductor device | |
CN108735692B (zh) | 半导体装置 | |
US9852968B2 (en) | Semiconductor device including a sealing region | |
JPWO2018194153A1 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP2013179229A (ja) | パワーモジュール半導体装置 | |
JP2007012831A (ja) | パワー半導体装置 | |
WO2020241238A1 (ja) | 半導体装置 | |
JP2012015222A (ja) | 半導体装置 | |
JP2013073945A (ja) | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 | |
JP4096741B2 (ja) | 半導体装置 | |
WO2014021077A1 (ja) | 多層基板および多層基板を用いたパワーモジュール | |
JP7163583B2 (ja) | 半導体装置 | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
JP2013105789A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
JP2013128065A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
JP2019067950A (ja) | 半導体装置の製造方法 | |
JP2013084809A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
US20230369177A1 (en) | Molded semiconductor package having an embedded inlay | |
EP4258346A1 (en) | Thermal performance improvement and stress reduction in semiconductor device modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |