JP2013073945A - 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 - Google Patents
配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013073945A JP2013073945A JP2011209507A JP2011209507A JP2013073945A JP 2013073945 A JP2013073945 A JP 2013073945A JP 2011209507 A JP2011209507 A JP 2011209507A JP 2011209507 A JP2011209507 A JP 2011209507A JP 2013073945 A JP2013073945 A JP 2013073945A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode terminal
- conductor
- wiring
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
【課題】ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することにある。
【解決手段】配線シート付き電極端子45は、第1主面11にソース電極14とゲート電極15とが形成されたスイッチング素子10が配置される端子であって、次の構成を備える。配線シート付き電極端子45は、ソース電極14に接続される第1導電体31と、ゲート電極15に接続されるゲート端子67および接続部61Aが設けられている配線シート60と、接続部61Aが接続されている第3電極端子81とを備える。そして、配線シート60は第1電極端子40に貼り付けられて、両者は一体にされている。
【選択図】図1
【解決手段】配線シート付き電極端子45は、第1主面11にソース電極14とゲート電極15とが形成されたスイッチング素子10が配置される端子であって、次の構成を備える。配線シート付き電極端子45は、ソース電極14に接続される第1導電体31と、ゲート電極15に接続されるゲート端子67および接続部61Aが設けられている配線シート60と、接続部61Aが接続されている第3電極端子81とを備える。そして、配線シート60は第1電極端子40に貼り付けられて、両者は一体にされている。
【選択図】図1
Description
本発明は、スイッチング素子が配置される配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法に関する。
電力制御用の半導体装置は、スイッチング素子と、スイッチング素子が配置される配線構造体と、スイッチング素子を封止する封止部とを備える。配線構造体は、スイッチング素子の第1電極に接続される配線体と、スイッチング素子の第2電極に接続される配線体と、スイッチング素子の制御電極に接続される配線体とを備えている。
高耐圧用のスイッチング素子としては、現状では、シリコン(Si)系のIGBT(Insulated Gate Bipolar Transistor)が主に用いられている。近年、Siに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料、例えば、炭化珪素(SiC)や窒化ガリウム(GaN)等を用いて電界効果トランジスタ、SiC系のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、GaN系のMESFET等が開発されている。また、これら素子の開発にあわせて、これら素子を搭載する電力制御用の半導体装置の検討が行われている。
例えば、特許文献1の図1に記載されている技術では、スイッチング素子の主面に形成されたゲート電極(制御電極)と主電極(第1電極)とは、1つの絶縁基板に形成された2つの電極(配線体)にそれぞれ接続されている。
特許文献1の図10に記載されている技術では、スイッチング素子の主面に形成されたゲート電極(制御電極)と主電極(第1電極)とは、別個の配線体に接続されている。すなわち、当該主電極は、この主電極に対向する電極(配線体)に接続されている。制御電極はワイヤによりリード電極に接続されている。
ところで、スイッチング素子の小型化により各電極の面積が小さくなる傾向にある。
例えば、SiCを用いたMOSFETは、Siを用いたIGBTに比べて高耐圧であることから、Siを用いたIGBTよりもチップを小型にすることが可能である。このため、ソース電極の面積およびゲート電極の面積が従来構造のSi系のスイッチング素子の電極よりも小さい。また、Si系のスイッチング素子でも深溝トレンチ方式等により高耐圧化および小型化する傾向にあり、これに伴って各電極が小さくなっている。
例えば、SiCを用いたMOSFETは、Siを用いたIGBTに比べて高耐圧であることから、Siを用いたIGBTよりもチップを小型にすることが可能である。このため、ソース電極の面積およびゲート電極の面積が従来構造のSi系のスイッチング素子の電極よりも小さい。また、Si系のスイッチング素子でも深溝トレンチ方式等により高耐圧化および小型化する傾向にあり、これに伴って各電極が小さくなっている。
電極面積が小さくなると次の問題がある。
スイッチング素子の小型化からソース電極とゲート電極(制御電極)との間の距離が短くなる。このため、ソース電極に接続される電極(配線体)とゲート電極に接続される電極(配線体)との間の距離を小さくする必要がある。
スイッチング素子の小型化からソース電極とゲート電極(制御電極)との間の距離が短くなる。このため、ソース電極に接続される電極(配線体)とゲート電極に接続される電極(配線体)との間の距離を小さくする必要がある。
しかし、絶縁基板上に大電流のソース電極に接続される電極と小電流のゲート電極に接続される電極とを形成する配線構造体の場合、両電極間の距離を小さくすることは難しい。これは、大電流を流すため電極厚を大きくする必要があり、かつエッチング加工上、両電極間の距離を電極厚さによりも大幅に小さくすることが難しいことによる。
一方、特許文献1の図10に記載の技術のように、スイッチング素子の各電極と配線構造体の各配線体との接続をワイヤボンディングにより接続することも考えられる。しかし、このような接続構造の場合、次の課題がある。すなわち、ワイヤボンディングに使用するワイヤは、アルミニウムを材料とし、最大径はワイヤボンディングに必要な柔軟性を得るため、500μm径とされる。スイッチング素子の小型化に伴い、スイッチング素子の電流密度が高くなり、当然に、ワイヤボンディングのワイヤも高電流密度化する。その結果、該ワイヤが電流により溶断されるおそれがある。
本発明はこのような実情に鑑みてなされたものであり、その目的は、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することにある。
(1)請求項1に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線シート付き電極端子であって、前記第1電極に接続される電極端子と、前記制御電極に接続される制御端子およびこの制御端子に配線を介して接続されている接続部が設けられている配線シートと、前記配線シートの前記接続部に接続されている制御電極端子とを備え、前記電極端子において前記第1電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされていることを要旨とする。
大電流が流れる電極と小電流が流れる制御電極とが同一面に存在するスイッチング素子の小型化にともなって、配線構造体には次の事項が要求されている。すなわち、大電流用の電極端子と小電流用の電極端子との間の絶縁を確保し、両者の間隔を小さくすることが要求される。しかし、従来の配線構造体にあっては配線構造の加工上の制限すなわち電極厚さによる両端子間隔距離の制限のため、上記要求を満たすことが困難である。
本発明では、大電流用の電極端子と、小電流用の電極端子とを別部材として構成する。そして、小電流用の電極端子を配線シート上に形成している。配線シートは薄くすることができ、かつ配線シートの端縁に電極端子を配置することが可能であるため、大電流用の電極端子と小電流用の電極端子との間の間隔を小さくすることができる。
また、配線シートを介して、スイッチング素子の制御電極と制御電極端子とを接続する。すなわち、ワイヤを用いることなく、スイッチング素子の制御電極と制御電極端子とを接続する構造としている。
(2)請求項2に記載の発明は、請求項1に記載の配線シート付き電極端子において、前記電極端子には、当該電極端子と前記スイッチング素子の前記第1電極との間に介在し両者を互いに接続する導電体が配置されていることを要旨とする。本発明では、電極端子とスイッチング素子の第1電極との間に導電体を介在させる構造とする。これにより、電極端子と異なる材料の導電体を選択することが可能となる。
(3)請求項3に記載の発明は、第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線構造体であって、前記第1電極に接続される導電体が取り付けられた第1電極端子と、前記第2電極に接続される第2電極端子と、前記制御電極に接続される制御端子およびこの制御端子に接続されている接続部が形成された配線シートと、前記配線シートの前記接続部に接続されている制御電極端子とを含むことを要旨とする。
電力制御用のスイッチング素子の第1電極および第2電極には大電流が流れるため、第1電極に接続される配線体および第2電極に接続される配線体が抵抗とならないように、導体の断面積が設定される。一方、制御電極に流れる電流量は小さいため、制御電極に接続される配線体の断面積は、第1電極および第2電極に接続される配線体よりも小さくてもよい。
従来の配線構造体では、第1電極に接続される第1配線体と、制御電極に接続される第2配線体とが絶縁基板に形成されている。この場合、両配線体が1つの絶縁基板に形成されていることから、第1配線体と第2配線体の配線体厚は大電流が流れる第1配線体の厚さに制限される。そして、エッチング加工の制限より、両配線体間の間隔を配線体厚さよりも小さくすることは難しい。このため、従来構造の配線構造体では、第1電極と第2電極との間隔が小さい小型のスイッチング素子に適合した配線構造体を形成することは難しい。
本発明では、第1電極に接続される導電体(配線体)と、制御電極に接続される制御端子(配線体)とを別部材として構成する。すなわち、導電体が前記第1配線体に対応する。配線シートの制御端子が前記第2配線体に対応する。導電体と配線シートとは別形態の部品であるため、両部材ともに他方の部材から加工上の制限を受けない。また、配線シートは薄くすることが可能であり、配線シートの制御端子(配線体)と導電体(配線体)との間の間隔を従来構造に比べて狭くすることができる。このため、従来の配線構造体では実装が困難となるほどの小型スイッチング素子を実装することができる。
また、配線シートの接続部が制御電極端子に接続されている。すなわち、スイッチング素子の制御電極と制御電極端子とが接続されている。このため、制御電極端子を外部端子とすることにより、半導体装置内に配線シートを収容することが可能である。配線シートを半導体装置内に収容する構造とする場合、封止樹脂と配線シートとの境界面が外部に露出しないため、耐圧が高くなる。
(4)請求項4に記載の発明は、請求項3に記載の配線構造体において、前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第1電極端子に固定されていることを要旨とする。
この発明では、導電体と制御端子との配置関係をスイッチング素子の第1電極と制御電極との配置関係に合わせている。このため、スイッチング素子の第1電極と導電体、およびスイッチング素子の制御電極と制御端子とを精確に接続させることができる。
(5)請求項5に記載の発明は、請求項3または4に記載の配線構造体において、前記配線シートには、前記第1電極に対応するところに貫通孔が形成され、前記導電体が前記貫通孔を通じて前記第1電極端子に取り付けられていることを要旨とする。
この発明によれば、配線シートの貫通孔により導電体が位置決めされる。このため、導電体の位置決めを容易に行うことができる。また、貫通孔により、導電体の移動が規制されるため、導電体と制御端子との配置関係が大きくずれることはない。すなわち、スイッチング素子の第1電極と導電体との接続、およびスイッチング素子の制御電極と制御端子との接続において位置ずれが生じる頻度を抑制することができる。
(6)請求項6に記載の発明は、請求項3〜5のいずれか一項に記載の配線構造体において、前記導電体は応力を緩和する緩衝材により形成されていることを要旨とする。この発明によれば、導電体が緩衝材により形成されているため、第1電極端子とスイッチング素子との間またはこれら部材の内部に生じる応力を緩和することができる。
(7)請求項7に記載の発明は、請求項3〜6のいずれか一項に記載の配線構造体において、前記第1電極に接続される前記導電体を第1導電体として、前記第2電極端子には、前記第2電極に接続される第2導電体が設けられていることを要旨とする。
(8)請求項8に記載の発明は、請求項7に記載の配線構造体において、前記第1電極端子には、他の半導体素子に接続される第3導電体が設けられ、前記第2電極端子には、他の半導体素子に接続される第4導電体が設けられていることを要旨とする。
(9)請求項9に記載の発明は、請求項8に記載の配線構造体において、前記第1導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、前記第2導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいこと、前記第3導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および前記第4導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいことを要旨とする。
2つの部材間の熱膨張係数との差が大きい場合、温度上昇により両者の膨張率の差により応力が発生する。応力は結晶構造欠陥を生じさせたり、両部材間の剥離を生じさせたりする。このため応力は小さい方が好ましい。
本発明では、スイッチング素子の熱膨張係数と第1電極端子の熱膨張係数との間の熱膨張係数を有する第1導電体、およびスイッチング素子の熱膨張係数と第2電極端子の熱膨張係数との間の熱膨張係数を有する第2導電体を用いる。また、他の半導体素子の熱膨張係数と第1電極端子の熱膨張係数との間の熱膨張係数を有する第3導電体、および他の半導体素子の熱膨張係数と第2電極端子の熱膨張係数との間の熱膨張係数を有する第4導電体を用いる。このため、互いに隣接する2つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。
(10)請求項10に記載の発明は、請求項3〜9のいずれか一項に記載の配線構造体において、前記第1主面に前記第1電極と前記制御電極と少なくとも1つの他電極とが形成されかつ前記第2主面に前記第2電極が形成されたスイッチング素子が配置されるものであり、他の電極端子をさらに備え、前記配線シートには、前記他電極に対応する他端子が設けられ、前記他端子に対応する接続部が前記他の電極端子に接続されていることを要旨とする。
本発明では、配線シートに制御端子のほかに他端子が設けられている。また、他端子は他の電極端子に接続されている。このため、第1電極と制御電極のほかに他電極を備えるスイッチング素子を配線シートに配置することができる。また、他の電極端子を通じて信号の入力または出力を行うことができる。
(11)請求項11に記載の発明は、請求項3〜10のいずれか一項に記載の配線構造体において、前記第1電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、前記第2電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられていることを要旨とする。
本発明よれば、配線構造体を用いて半導体装置を形成する場合でスイッチング素子の配置側を封止樹脂で封止するとき、絶縁層が形成された面側を外部に出すことができる。このため、絶縁層が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体を提供することができる。
(12)請求項12に記載の発明は、請求項1または2に記載の配線シート付き電極端子を含む半導体装置である。本発明では、半導体装置は上記構成の配線シート付き電極端子を含む。すなわち、従来よりも小型のスイッチング素子が実装可能であり、半導体装置を小型にすることができる。
(13)請求項13に記載の発明は、請求項3〜11のいずれか一項に記載の配線構造体を含む半導体装置である。本発明では、半導体装置は上記構成の配線構造体を含む。すなわち、従来よりも小さいスイッチング素子が実装可能であり、半導体装置を小型にすることができる。
(14)請求項14に記載の発明は、第1電極端子、第2電極端子、制御電極端子、制御端子および接続部を含む配線シート、第1導電体、ならびに第2導電体を備えた配線構造体と、この配線構造体に配置されるスイッチング素子とを含む半導体装置の製造方法であって、前記第1電極端子と前記制御電極端子とを含むリードフレームに前記配線シートを配置する工程と、前記配線シートの接続部と前記制御電極端子とを接続する工程と、前記第1電極端子と前記第1導電体とを接続する工程と、前記第2電極端子と前記第2導電体とを接続する工程と、前記スイッチング素子の制御電極と前記配線シートの制御端子との接続、前記スイッチング素子の第1電極と前記第1導電体との接続、および前記スイッチング素子の第2電極と前記第2導電体との接続を行う工程と、前記スイッチング素子および前記配線シートを封止する工程と、前記リードフレームの不要部分を除去して前記第1電極端子と前記制御電極端子とを独立させる工程とを含むことを要旨とする。
製造工程にワイヤ接続が含まれるときは、スイッチング素子の実装個数の増大とともにワイヤの接続本数が増大するため、その分、工数が増大する。本発明の製造方法では、ワイヤ接続工程を含まない。このため、スイッチング素子の実装個数が多い場合でも、工数の大幅な増大はない。
(15)請求項15に記載の発明は、請求項14に記載の半導体装置の製造方法において、第1半田の融点が第2半田の融点よりも高いものとして、前記第1電極端子と前記第1導電体との接続および前記第2電極端子と前記第2導電体との接続に前記第1半田を用いること、および前記スイッチング素子の前記制御電極と前記配線シートの前記制御端子との接続、前記スイッチング素子の前記第1電極と前記第1導電体との接続、および前記スイッチング素子の前記第2電極と前記第2導電体との接続に前記第2半田を用いることを要旨とする。
本発明では、説明のため便宜上、第1電極端子と第1導電体とを接続する工程、および第2電極端子と第2導電体とを接続する工程をA工程する。スイッチング素子の制御電極と配線シートの制御端子との接続、スイッチング素子の第1電極と第1導電体との接続、およびスイッチング素子の第2電極と第2導電体との接続をB工程とする。
本発明では、A工程において、B工程で用いる第2半田の融点よりも高い融点を有する第1半田を用いる。このため、B工程の加熱のとき、第2半田が溶融するが、第1半田の溶融は少ない。すなわち、各工程で用いる半田の種類を統一する場合と比べて、A工程で接続した部材同士の位置ずれを小さくすることができる。
本発明によれば、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することができる。
図1を参照して、本発明の半導体装置の一実施形態について説明する。
以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。
以下に説明する半導体装置1は、例えば、インバータ等のスイッチング回路に用いられる。
半導体装置1は、スイッチング素子10と、フライホイールダイオード20と、これら2つの素子が配置される配線構造体30と、これら2つの素子を封止する封止部100とを備える。
半導体装置1の回路構成は次の通り。
スイッチング素子10とフライホイールダイオード20とは並列接続されている。
すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが接続され、かつスイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが接続されている。
スイッチング素子10とフライホイールダイオード20とは並列接続されている。
すなわち、スイッチング素子10のソース電極14とフライホイールダイオード20のアノード電極とが接続され、かつスイッチング素子10のドレイン電極13とフライホイールダイオード20のカソード電極とが接続されている。
スイッチング素子10のゲート電極15には信号配線(配線61)が接続されている。なお、フライホイールダイオード20はスイッチング素子10の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子10に加わることを抑制する。
以下、半導体装置1の各構成要素について説明する。
スイッチング素子10は、n型MOSFETにより形成されている。
スイッチング素子10の第1主面11には、ソース電極14(第1電極)と、ゲート電極15(制御電極)と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている(図5参照)。スイッチング素子10の第2主面12には、ドレイン電極13(第2電極)が形成されている。
スイッチング素子10は、n型MOSFETにより形成されている。
スイッチング素子10の第1主面11には、ソース電極14(第1電極)と、ゲート電極15(制御電極)と、第1モニタ電極16と、第2モニタ電極17と、第3モニタ電極18と、第4モニタ電極19とが形成されている(図5参照)。スイッチング素子10の第2主面12には、ドレイン電極13(第2電極)が形成されている。
第1モニタ電極16は、温度モニタ用としてスイッチング素子10内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第2モニタ電極17は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第1モニタ電極16と第2モニタ電極17との間の電位差に基づいてスイッチング素子10の温度が推定される。
第3モニタ電極18は、スイッチング素子10内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の1/10000が分流される。
第4モニタ電極19は、スイッチング素子10内のソース層に接続されている。なお、スイッチング素子10のゲート電極15に入力される信号は、ソース層の電位すなわち第4モニタ電極19の電位を基準にして形成される。
ソース電極14は、ゲート電極15および第1〜第4モニタ電極16〜19よりも大きい。ゲート電極15および第1〜第4モニタ電極16〜19は、第1主面11の端側に一列に配置されている。これら電極15〜19は、略同じ大きさに形成されている。
フライホイールダイオード20はSiにより形成されている。
封止部100は、スイッチング素子10とフライホイールダイオード20とを封止する。封止樹脂としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、PPS樹脂(ポリフェニレンサルファイド樹脂)等が用いられる。
封止部100は、スイッチング素子10とフライホイールダイオード20とを封止する。封止樹脂としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、PPS樹脂(ポリフェニレンサルファイド樹脂)等が用いられる。
次に、配線構造体30について詳述する。
配線構造体30は、第1電極端子40と、第2電極端子50と、配線シート60と、制御電極端子列80と、4個の導電体(第1〜第4導電体31〜34)とを備えている。制御電極端子列80は、5個の電極端子すなわち第3〜第7電極端子81〜85により構成されている。なお、以降の説明では、図1において配線構造体30の下側の電極端子、すなわち第1電極端子40、第3〜第7電極端子81〜85、配線シート60、第1導電体31、および第3導電体33を備える構造体を配線シート付き電極端子45(図2参照)という。
配線構造体30は、第1電極端子40と、第2電極端子50と、配線シート60と、制御電極端子列80と、4個の導電体(第1〜第4導電体31〜34)とを備えている。制御電極端子列80は、5個の電極端子すなわち第3〜第7電極端子81〜85により構成されている。なお、以降の説明では、図1において配線構造体30の下側の電極端子、すなわち第1電極端子40、第3〜第7電極端子81〜85、配線シート60、第1導電体31、および第3導電体33を備える構造体を配線シート付き電極端子45(図2参照)という。
第1電極端子40について説明する。
第1電極端子40は半導体装置1の端子を構成する。
第1電極端子40は数100μm厚から数mmまでの厚さを有する良導体により形成されている。スイッチング素子10によっては数10A〜100Aの電流制御が可能なものもあるため、第1電極端子40は上記厚さに設定される。
第1電極端子40は半導体装置1の端子を構成する。
第1電極端子40は数100μm厚から数mmまでの厚さを有する良導体により形成されている。スイッチング素子10によっては数10A〜100Aの電流制御が可能なものもあるため、第1電極端子40は上記厚さに設定される。
第1電極端子40の第1面41には、第1導電体31と第3導電体33とが設けられている。第1導電体31は、スイッチング素子10が配置されるところに配置されている。第1導電体31の第1主面31Aは第1半田91で第1電極端子40に接続されている。第3導電体33は、フライホイールダイオード20が配置されるところに配置されている。第3導電体33の第1主面33Aは第1半田91で第1電極端子40に接続されている。なお、第1半田91としては鉛フリー半田が用いられる。第1半田91は後述の第2半田92の融点よりも高い。
第1電極端子40の第2面42および制御電極端子列80の裏面80Bには、絶縁シート43が貼り付けられている。絶縁シート43は、ポリイミド樹脂により形成されている。絶縁シート43は3層構造となっている。すなわち、絶縁シート43の中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、絶縁シート43のうち第2面42と接着する面には、熱可塑性ポリイミド層が積層されている。非熱可塑性とは、明確なガラス転移温度が存在せず、高温での軟化が小さくかつ弾性率低下が小さい性質をいう。
絶縁シート43には金属シート44が貼り付けられている。金属シート44の端縁44Aは絶縁シート43の端縁43Aよりも内側に配置されている。すなわち、絶縁シート43の面積は、金属シート44の面積よりも大きい。金属シート44は例えば銅箔により形成されている。
絶縁シート43および金属シート44が貼り付けられている部分は、配線構造体30を樹脂で封止して半導体装置1を形成するときに露出させる。すなわち、第1電極端子40の第1面41側が封止樹脂により封止される一方、第1電極端子40の第2面42側が外部に露出する。
なお、絶縁シート43(絶縁層)と金属シート44(保護層)との積層体(以下、絶縁保護層)は、銅張ポリイミド積層シートにより形成される。銅張ポリイミド積層シートとしては、接着面が熱可塑性ポリイミド層であるシートが用いられる。銅張ポリイミド積層シートを第1電極端子40に熱圧着により貼り付け可能とするためである。
第1電極端子40の表面は、錆防止のため、無電解Ni−Pめっき処理されている。
第1電極端子40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
第1電極端子40の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
第2電極端子50について説明する。
第2電極端子50は半導体装置1の端子を構成する。
第2電極端子50は第1電極端子40と同様の材料により形成され、かつ同様の表面処理が施されている。
第2電極端子50は半導体装置1の端子を構成する。
第2電極端子50は第1電極端子40と同様の材料により形成され、かつ同様の表面処理が施されている。
第2電極端子50の第1面51には、第2導電体32と第4導電体34とが設けられている。第2導電体32は、スイッチング素子10が配置されるところに配置されている。第2導電体32の第1主面32Aは、第1半田91で第2電極端子50に接続されている。第4導電体34は、フライホイールダイオード20が配置されるところに配置されている。第4導電体34の第1主面34Aは、第1半田91で第2電極端子50に接続されている。
第2電極端子50の第2面52、すなわちスイッチング素子10に対向する面と反対側の面には、絶縁シート53が貼り付けられている。また、絶縁シート53には金属シート54が貼り付けられている。絶縁シート53と金属シート54との積層体の構造は、第1電極端子40の絶縁保護層の構造と同様である。なお、配線構造体30を樹脂で封止して半導体装置1を形成するときは、第2電極端子50の第1面51側が封止される一方、第2電極端子50の第2面52側が外部に露出される。
第2電極端子50の材料は、半導体装置1全体に加わる応力のバランスを鑑みて、第1電極端子40と同じ材料が用いられる。なお、第1電極端子40と第2電極端子50とを異なる材料とすることも可能である。
制御電極端子列80について説明する。
制御電極端子列80の各電極端子81〜85の厚さは、第1電極端子40の厚さと略同じである。また、第1電極端子40の第1面41と制御電極端子列80の配線61の接続面80Aとは同一平面を形成する。すなわち、制御電極端子列80と第1電極端子40とを一枚の銅材から形成することが可能である。制御電極端子列80と第1電極端子40との間隔(寸法)は、これら厚さの0.7倍以上とされている。制御電極端子列80を構成する電極端子間の間隔(寸法)も同様である。
制御電極端子列80の各電極端子81〜85の厚さは、第1電極端子40の厚さと略同じである。また、第1電極端子40の第1面41と制御電極端子列80の配線61の接続面80Aとは同一平面を形成する。すなわち、制御電極端子列80と第1電極端子40とを一枚の銅材から形成することが可能である。制御電極端子列80と第1電極端子40との間隔(寸法)は、これら厚さの0.7倍以上とされている。制御電極端子列80を構成する電極端子間の間隔(寸法)も同様である。
制御電極端子列80の各電極端子81〜85は配線61を介してスイッチング素子10の各電極15〜19に接続されている。すなわち、第3電極端子81(制御電極端子)は、配線61を介してゲート電極15に接続されている。第4電極端子82は、配線61を介して第1モニタ電極16に接続されている。第5電極端子83は、配線61を介して第2モニタ電極17に接続されている。第6電極端子84は、配線61を介して第3モニタ電極18に接続されている。第7電極端子85は、配線61を介して第4モニタ電極19に接続されている。
第1〜第4導電体31〜34について説明する。
第1〜第4導電体31〜34は略直方体に形成されている。
第1導電体31の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第2導電体32の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
第1〜第4導電体31〜34は略直方体に形成されている。
第1導電体31の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第2導電体32の熱膨張係数は、スイッチング素子10の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
すなわち、第1導電体31および第2導電体32は、導体としての機能と、スイッチング素子10の熱膨張係数と第1電極端子40または第2電極端子50の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。
第3導電体33の熱膨張係数は、フライホイールダイオード20の熱膨張係数よりも大きく、かつ第1電極端子40の熱膨張係数よりも小さい。第4導電体34の熱膨張係数は、フライホイールダイオード20の熱膨張係数よりも大きく、かつ第2電極端子50の熱膨張係数よりも小さい。
すなわち、第3導電体33および第4導電体34は、導体としての機能と、フライホイールダイオード20の熱膨張係数と第1電極端子40または第2電極端子50の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。
第1導電体31の第1主面31Aおよび第2主面31Bは、スイッチング素子10のソース電極14と略同じ大きさに形成されている。第1導電体31の第2主面31Bは第2半田92でめっき処理されている。
第2導電体32の第1主面32Aおよび第2主面32Bは、スイッチング素子10のドレイン電極13と略同じ大きさに形成されている。第2導電体32の第2主面32Bは第2半田92でめっき処理されている。
第3導電体33の第1主面33Aおよび第2主面33Bは、フライホイールダイオード20の第1主面21と略同じ大きさに形成されている。第3導電体33の第2主面33Bは第2半田92でめっき処理されている。
第4導電体34の第1主面34Aおよび第2主面34Bは、フライホイールダイオード20の第2主面22と略同じ大きさに形成されている。第4導電体34の第2主面34Bは第2半田92でめっき処理されている。
なお、第1〜第4導電体31〜34として、第1主面および第2主面が金めっき等されている導電体を用いることもできる。また、半田めっきが施されていない導電体を用いることもできる。これらの場合は、第1〜第4導電体31〜34と第1電極端子40または第2電極端子50との接続に半田プリフォームまたは半田ペーストが用いられる。
第1導電体31、第2導電体32、第3導電体33、および第4導電体34は、例えば、Cu/Mo/Cu積層板、Cu−Mo合金(Cu−Mo複合材)、Cu−W合金(Cu−W複合材)、Al−SiC合金、コバール(Fe−Ni−Co)、タングステン(W)、モリブデン(Mo)、鉄(Fe)、42アロイ(Fe−Ni)等により形成されている。これらの材料は、上記熱膨張係数の条件を満たす。これらの材料のなかでも、Cu/Mo/Cu積層板、Cu−Mo合金(Cu−Mo複合材)、Cu−W合金(Cu−W複合材)は、他の材料に比べて熱伝導率が高いため、放熱性の観点から好ましい。Cu−Mo複合材は、銅(Cu)にモリブデン(Mo)を含浸させた材料、もしくはモリブデン(Mo)に銅(Cu)を含浸させた材料を示す。Cu−W複合材は、銅(Cu)にタングステン(W)を含浸させた材料、もしくはタングステン(W)に銅(Cu)を含浸させた材料を示す。
図2および図3を参照して、配線シート60について説明する。
なお、図2は、配線シート付き電極端子45の平面構造を示し、図3は、配線シート付き電極端子45の断面構造を示している。
なお、図2は、配線シート付き電極端子45の平面構造を示し、図3は、配線シート付き電極端子45の断面構造を示している。
配線シート60は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。
配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。第1ポリイミド層63Aは、第1電極端子40と接触する絶縁層である。
配線シート60は、5本の配線61と、補強板62と、配線61および補強板62の一面を覆う第1ポリイミド層63Aと、配線61および補強板62の他面を覆う第2ポリイミド層63Bとを備えている。第1ポリイミド層63Aは、第1電極端子40と接触する絶縁層である。
第1ポリイミド層63Aは3層構造になっている。すなわち、第1ポリイミド層63Aの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。
配線61および補強板62は、銅材により形成され、第1ポリイミド層63Aに形成されている。
第2ポリイミド層63Bは、配線61および補強板62を覆う。第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し、非熱可塑性樹脂を塗布することにより形成される。
第2ポリイミド層63Bは、配線61および補強板62を覆う。第2ポリイミド層63Bは、配線61および補強板62が形成された第1ポリイミド層63Aに対し、非熱可塑性樹脂を塗布することにより形成される。
以上のように、配線シート60は、配線61に接触する面と、補強板62に接触する面と、第1電極端子40に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。熱可塑性ポリイミド樹脂は、第1ポリイミド層63Aと配線61との高温密着性、第1ポリイミド層63Aと補強板62との高温密着性、および第1ポリイミド層63Aと第1電極端子40との高温密着性を向上させる。
配線シート60は、第1電極端子40に固定される固定部60Aと、配線61を含むリード部60Bとにより区分される。なお、図2に示すように、リード部60Bの一部は第1電極端子40に接触し、この接触部分で第1電極端子40に固定されている。
固定部60Aはスイッチング素子10およびフライホイールダイオード20を囲む。固定部60Aには、第1貫通孔64と第2貫通孔65とが形成されている。第1貫通孔64は、第1導電体31よりも若干大きく形成されている。第2貫通孔65は、第3導電体33よりも若干大きく形成されている。第1貫通孔64および第2貫通孔65の周囲には補強板62が設けられている。
リード部60Bは、固定部60Aの第1貫通孔64に隣接する部分から第3〜第7電極端子81〜85の先端部までの範囲を示す。リード部60Bと第3〜第7電極端子81〜85の先端部とが重なるところは互いに熱圧着により接着されている。
リード部60Bにおいて、各配線61は第1貫通孔64の付近から各第3〜第7電極端子81〜85に向けて形成されている。第3〜第7電極端子81〜85と重なる部分には、配線61の端部と各第3〜第7電極端子81〜85とを接続させるための接続部61Aが形成されている。接続部61Aと各第3〜第7電極端子81〜85とは電解めっきにより接続されている。接続部61Aは、例えば、第1ポリイミド層63Aと第2ポリイミド層63Bともに同径で貫通したスルーホール、または第1ポリイミド層63Aの径よりも第2ポリイミド層63Bの径を大きくした貫通ビアにより形成される。
また、リード部60Bにおいて、第1貫通孔64近辺には第2ポリイミド層63Bの一部が除去された開口部66が形成されている。開口部66には5個の端子67〜71が形成されている。各端子67〜71と各接続部61Aとは一対一で配線61により接続されている。
5個の端子67〜71は、ゲート端子67(制御端子)と4個のモニタ端子68〜71とにより構成されている。ゲート端子67はゲート電極15に接続される。第1モニタ端子68は第1モニタ電極16に接続される。第2モニタ端子69は第2モニタ電極17に接続される。第3モニタ端子70は第3モニタ電極18に接続される。第4モニタ端子71は第4モニタ電極19に接続される。
すなわち、配線シート60は、小ピッチの電極15〜19と大ピッチの第3〜第7電極端子81〜85とを互いに接続する。この構造に関し、IC(Integrated Circuit)を搭載するリードフレームと対比して説明する。IC用のリードフレームは多数の電極端子を有し、電極端子の先端はICチップに向けて先細りに形成され、かつICチップの近くまで延ばされている。ICチップの各電極と各電極端子とはワイヤ接続される。このような構造が可能である理由は、各電極端子に流れる電流が小さいためにリードフレーム厚を薄くすることが可能であることによる。これに対し、スイッチング素子10の場合、第1電極端子40に流れる電流が大きいためリードフレームを薄くすることができない。このため、第1電極端子40以外の第3〜第7電極端子81〜85のピッチは大きくなり、かつ第3〜第7電極端子81〜85は第1電極端子40から離れた位置に配置される。そこで、配線シート60を用いて、スイッチング素子10の電極15〜19と第3〜第7電極端子81〜85とを接続する。また、配線シート60において、端子67〜71の裏面側を熱圧着で第1電極端子40に固定し、かつ各電極端子81〜85に重なる部分を熱圧着で各電極端子81〜85に固定する。このように配線シート60は、接続部分以外の部分でも固定されるため、仮に配線シート60に力が加わったとしても接続部分に殆ど力が加わらない。
5個の端子67〜71と第1貫通孔64との配置関係は次の通りである。
第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67〜71のぞれぞれは、対応する電極15〜19に対して設けられている。すなわち、第1貫通孔64と5個の端子67〜71との配置関係と、ソース電極14と5個の電極15〜19との配置関係は一致する。
第1貫通孔64はスイッチング素子10のソース電極14に対向する位置に設けられている。5個の端子67〜71のぞれぞれは、対応する電極15〜19に対して設けられている。すなわち、第1貫通孔64と5個の端子67〜71との配置関係と、ソース電極14と5個の電極15〜19との配置関係は一致する。
これら5個の端子67〜71には半田層が形成されている。半田層は第2半田92により形成されている。5個の端子の表面の高さ(半田層の表面)は、第1導電体31の第2主面31B(半田めっきの表面)の高さと略一致する。すなわち、第1導電体31の第2主面31Bにスイッチング素子10が配置されるとき、スイッチング素子10が傾かないように構成されている。
次に、上記配線構造体30の構造的特徴について説明する。
配線構造体30は、スイッチング素子10の各電極に対応する配線体および配線体を備える。本実施形態であれば、配線構造体30は、ソース電極14に対応して第1導電体31(配線体)と、5個の電極15〜19に対応する5個の端子67〜71を含む配線シート60(配線体)とを備える。
配線構造体30は、スイッチング素子10の各電極に対応する配線体および配線体を備える。本実施形態であれば、配線構造体30は、ソース電極14に対応して第1導電体31(配線体)と、5個の電極15〜19に対応する5個の端子67〜71を含む配線シート60(配線体)とを備える。
近年、スイッチング素子10の小型化により、ソース電極14と5個の電極15〜19との間隔が小さくなっている。このため、第1導電体31と5個の端子67〜71との間隔を小さくする必要がある。しかし、従来の配線構造体の場合、端子間(電極間)を狭めることは難しい。エッチング加工上、端子間隔(電極間隔)を端子厚(電極厚)よりも大きくすることが困難なためである。
これに対して、実施形態では、ソース電極14に接続される配線体と、5個の電極15〜19に接続される配線体とを別形態の部材としている。すなわち、ソース電極14に接続される第1導電体31を第1電極端子40に接続する構成とし、ゲート電極15に接続されるゲート端子67を配線シート60に形成した。配線シート60は、第1導電体31の関係なく加工されるものであって、端縁近くに端子を形成することができるため、端縁近くに形成した端子を第1導電体31に近づけることが可能である。
また、次の特徴を有する。
配線シート60の第1貫通孔64により、5個の端子67〜71に対して第1導電体31が位置決めされる。すなわち、第1貫通孔64により第1導電体31の移動が規制される。このため、第1導電体31と端子67〜71との配置関係が大きくずれることはない。特に、第1導電体31を半田で固定するとき半田の表面張力により第1導電体31が所定位置からずれるおそれがあるが、第1貫通孔64で第1導電体31の移動が規制され、第1導電体31と配線シート60上の各端子67〜71との位置関係が所定位置関係に維持される。これにより、第1導電体31とゲート端子67との配置関係が、スイッチング素子10のソース電極14とゲート電極15との配置関係に対応するように維持される。このため、スイッチング素子10のソース電極14および各電極15〜19と、第1導電体31および各端子67〜71とが適切な状態で接続される。
配線シート60の第1貫通孔64により、5個の端子67〜71に対して第1導電体31が位置決めされる。すなわち、第1貫通孔64により第1導電体31の移動が規制される。このため、第1導電体31と端子67〜71との配置関係が大きくずれることはない。特に、第1導電体31を半田で固定するとき半田の表面張力により第1導電体31が所定位置からずれるおそれがあるが、第1貫通孔64で第1導電体31の移動が規制され、第1導電体31と配線シート60上の各端子67〜71との位置関係が所定位置関係に維持される。これにより、第1導電体31とゲート端子67との配置関係が、スイッチング素子10のソース電極14とゲート電極15との配置関係に対応するように維持される。このため、スイッチング素子10のソース電極14および各電極15〜19と、第1導電体31および各端子67〜71とが適切な状態で接続される。
さらに、次の特徴を有する。
スイッチング素子10の各電極15〜19と各端子67〜71とを接続する配線61がポリイミド層により保護されている。ワイヤ接続の場合には、封止樹脂の膨張および収縮による力がワイヤに直接加わる場合があるが、本構成の場合には当該封止樹脂等の膨張および収縮による力が配線61に直接加わることがない。
スイッチング素子10の各電極15〜19と各端子67〜71とを接続する配線61がポリイミド層により保護されている。ワイヤ接続の場合には、封止樹脂の膨張および収縮による力がワイヤに直接加わる場合があるが、本構成の場合には当該封止樹脂等の膨張および収縮による力が配線61に直接加わることがない。
また、配線シート60は第1電極端子40に熱圧着されて固定されているため、スイッチング素子10の各電極15〜19と配線シート60の各端子67〜71との間隔(以下、電極端子間隔)が維持される。これにより、周囲の封止樹脂の熱膨脹収縮に起因して生じる上記電極端子間隔の変動が抑制されるため、各電極15〜19と各端子67〜71と接続部分のクラックの発生を抑制することができる。
また、配線シート60は第3〜第7電極端子81〜85に熱圧着されて固定されているため、第3〜第7電極端子81〜85と配線シート60の各接続部61Aとが離れる方向に作用する力(以下、剥離力)が低減される。これにより、周囲の封止樹脂の熱膨脹収縮に起因して生じる上記剥離力が抑制されるため、第3〜第7電極端子81〜85と各接続部61Aとの接続部分のクラックの発生を抑制することができる。
<半導体装置の製造方法>
図4および図5を参照して半導体装置1の製造方法の一例を挙げる。
ここでは、6個のスイッチング素子10および6個のフライホイールダイオード20が並列接続されている半導体装置1について説明する。
図4および図5を参照して半導体装置1の製造方法の一例を挙げる。
ここでは、6個のスイッチング素子10および6個のフライホイールダイオード20が並列接続されている半導体装置1について説明する。
[各部材]
・第1電極端子40と制御電極端子列80とを含むリードフレーム200を用いる。
2mm厚の銅板をエッチング処理またはスタンピングによりリードフレーム200を形成する。
・第1電極端子40と制御電極端子列80とを含むリードフレーム200を用いる。
2mm厚の銅板をエッチング処理またはスタンピングによりリードフレーム200を形成する。
・第2電極端子50を含むリードフレーム210についても上記リードフレーム200と同様に形成する。
・第1電極端子40および制御電極端子列80の絶縁保護層または第2電極端子50の絶縁保護層を形成するための絶縁保護シートとして、次の銅張ポリイミド積層シート(以下、ポリイミドシート90)を用いる。すなわち、銅箔とポリイミド層とを積層した2層材であって、2層の接着に接着材を用いず、かつポリイミド層の最表面が熱可塑性ポリイミド層になっているポリイミドシート90を用いる。
・第1電極端子40および制御電極端子列80の絶縁保護層または第2電極端子50の絶縁保護層を形成するための絶縁保護シートとして、次の銅張ポリイミド積層シート(以下、ポリイミドシート90)を用いる。すなわち、銅箔とポリイミド層とを積層した2層材であって、2層の接着に接着材を用いず、かつポリイミド層の最表面が熱可塑性ポリイミド層になっているポリイミドシート90を用いる。
例えば、銅箔(金属シート44、54)は18μmの圧延銅箔であり、ポリイミド層(絶縁シート43、53)が25μmのポリイミドシート90を用いる。また、ポリイミド層の端縁43A、53Aから5mmセットバックした位置まで銅箔をエッチングする。すなわち、ポリイミド層の端縁43A、53Aと銅箔の端縁44A、54Aとの間の距離を5mm確保する。さらに、銅箔をNi−Pめっき処理する。
・第1導電体31、第2導電体32、第3導電体33、第4導電体34として、厚さ0.15mmのCu/Mo/Cu積層板を用いる。Cu/Mo/Cu積層板の第1主面を第1半田91でめっき処理する。また、Cu/Mo/Cu積層板の第2主面を第2半田92でめっき処理する。なお、第1主面は、第1電極端子40または第2電極端子50に接続される面である。第2主面は、スイッチング素子10またはフライホイールダイオード20に接続される面である。
・第1半田91として、第2半田92よりも融点の高い半田を用いる。各半田は次のような群から選択される。例えば、第1半田91は、SnAgCu系またはSnCu系の半田群から選択される。第2半田92は、SnZn系またはSnZnBi系の半田群から選択される。
・スイッチング素子10として、厚さ0.2mm、13.6mm×13.6mmのSi−MOSFETを用いる。
・フライホイールダイオード20として、厚さ0.2mm、13.6mm×13.6mmのSi半導体素子を用いる。
・フライホイールダイオード20として、厚さ0.2mm、13.6mm×13.6mmのSi半導体素子を用いる。
・配線シート60として、第1ポリイミド層63Aが25μm、第2ポリイミド層63Bが3.5μm、銅箔厚が35μmのシートを用いる。
配線シート60は次のように製造される。
配線シート60は次のように製造される。
第1工程で、銅箔と3層構造のポリイミドシートとの積層材(接着材層のない2層材)を用意する。3層構造ポリイミドシートは上記第1ポリイミド層63Aに相当する。第2工程で、銅箔のエッチングにより、配線61と補強板62を形成する。第3工程で、2層材において、端子形成部以外に熱可塑ポリイミド樹脂またはその前駆体を塗布および乾燥し、第2ポリイミド層63Bに相当する層を形成する。第4工程で、第1貫通孔64、第2貫通孔65、およびスルーホール(接続部61A)用の貫通孔を形成する。さらに、無電解めっきおよび電解めっきを行ってスルーホール61Bを完成させる。第5工程で、各端子67〜71を第2半田92でめっき処理またはディップ処理する。
[組み立て]
第1工程では、リードフレーム200に、ポリイミドシート90(絶縁保護シート)および配線シート60を貼り付ける。具体的には、ポリイミドシート90とリードフレーム200と配線シート60とを順に積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300℃、3MPaの条件でプレスする。
第1工程では、リードフレーム200に、ポリイミドシート90(絶縁保護シート)および配線シート60を貼り付ける。具体的には、ポリイミドシート90とリードフレーム200と配線シート60とを順に積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、300℃、3MPaの条件でプレスする。
次に、配線シート60を接着したリードフレーム200に対して30μmの銅めっきを施す。これにより、配線シート60のスルーホール61Bとリードフレーム200の各電極端子81〜85とを互いに接続させる。そして、防錆および半田付け性改善のため、リードフレーム200に対して厚さ5μmの無電解Ni−Pめっきを施す。
第2工程では、リードフレーム210に、ポリイミドシート90(絶縁保護シート)を貼り付ける。この貼り付け作業は、第1工程と同様の方法で行われる。
第3工程では、第1導電体31および第3導電体33を第1電極端子40に固定する。具体的には、配線シート60を上側にし、第1貫通孔64に第1導電体31を配置し、第2貫通孔65に第3導電体33を配置する。次に、オーブンにて半田溶融して、第1導電体31および第3導電体33を第1電極端子40に固定する。オーブンの温度は第1半田91が溶融する温度に設定する。
第3工程では、第1導電体31および第3導電体33を第1電極端子40に固定する。具体的には、配線シート60を上側にし、第1貫通孔64に第1導電体31を配置し、第2貫通孔65に第3導電体33を配置する。次に、オーブンにて半田溶融して、第1導電体31および第3導電体33を第1電極端子40に固定する。オーブンの温度は第1半田91が溶融する温度に設定する。
第4工程では、第2導電体32および第4導電体34を第2電極端子50に配置し、オーブンにて半田溶融して第2導電体32および第4導電体34を固定する。オーブンの温度は第3工程と同様である。
第5工程では、第3工程で形成した第1アセンブリに、スイッチング素子10およびフライホイールダイオード20を配置する。具体的には、図5に示すように、スイッチング素子10のソース電極14と第1導電体31の第2主面31Bとを互いに対向させ、スイッチング素子10の各電極15〜19と配線シート60の各端子67〜71とを互いに対向させる。また、フライホイールダイオード20と第3導電体33とを互いに対向させる。さらに、これらの素子の上に、第4工程で形成した第2アセンブリを配置する。このとき、第2導電体32とスイッチング素子10のドレイン電極13とを互いに対向させ、第4導電体34とフライホイールダイオード20とを互いに対向させる。そして、オーブンにて半田溶融し、各部材を固定する。オーブンの温度は、第2工程および第3工程の加熱温度よりも低く、かつ第2半田92が溶融する温度とする。
第6工程では、スイッチング素子10およびフライホイールダイオード20を封止樹脂で封止する。具体的には、モールド成形機にて、第1電極端子40と第2電極端子50の間に封止樹脂を充填し、半導体装置1を形成する。封止樹脂としては、例えば、酸化ケイ素フィラ含有のエポキシ樹脂が用いられる。さらに、リードフレーム200およびリードフレーム210のタイバーカットを行う。
なお、上記第5工程を次のように2段階の工程に分けることも出来る。
具体的には、第3工程の第1アセンブリにスイッチング素子10およびフライホイールダイオード20を配置する。そして半田Xを用いて、第1アセンブリにスイッチング素子10およびフライホイールダイオード20を固定する。この積層体を第3アセンブリとする。半田Xとしては、上記第1半田91よりも融点の低いものを用いる。
具体的には、第3工程の第1アセンブリにスイッチング素子10およびフライホイールダイオード20を配置する。そして半田Xを用いて、第1アセンブリにスイッチング素子10およびフライホイールダイオード20を固定する。この積層体を第3アセンブリとする。半田Xとしては、上記第1半田91よりも融点の低いものを用いる。
次に、第3アセンブリに第4工程の第2アセンブリを配置する。そして半田Yを用いて、第3アセンブリに第2アセンブリを固定する。半田Yとしては、半田Xよりも融点の低い半田を用いる。
このような工程によれば、スイッチング素子10およびフライホイールダイオード20が移動可能な状態で、第1アッセンブリに半田固定される。このため、セルフアライメントによるスイッチング素子10およびフライホイールダイオード20の位置決めが可能となる。
[モジュール]
モジュールは、上記半導体装置1、水冷ジャケット、制御回路、およびバスバーを備えたケースを含む。モジュールは次にようにして製造される。
モジュールは、上記半導体装置1、水冷ジャケット、制御回路、およびバスバーを備えたケースを含む。モジュールは次にようにして製造される。
半導体装置1に水冷ジャケット(放熱装置)を取り付ける。
第1電極端子40および制御電極端子列80の外側面および第2電極端子50の外側面のそれぞれに、水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコーン系サーマルグリスを用いる。
第1電極端子40および制御電極端子列80の外側面および第2電極端子50の外側面のそれぞれに、水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコーン系サーマルグリスを用いる。
次に、水冷ジャケット付きの半導体装置1をケースに配置し、第1電極端子40および第2電極端子50をそれぞれに対応するバスバーに溶接する。そして、第3〜第7電極端子81〜85を制御回路の対応端子に半田接続する。
本実施形態によれば以下の効果が得られる。
(1)上記実施形態では、半導体装置1は配線シート付き電極端子45と第2電極端子50とを備えている。配線シート付き電極端子45は、第1電極端子40と配線シート60と制御電極端子列80とを備えている。そして、第1電極端子40の第1面41に配線シート60が貼り付けられて第1電極端子40と配線シート60とが一体にされている。
(1)上記実施形態では、半導体装置1は配線シート付き電極端子45と第2電極端子50とを備えている。配線シート付き電極端子45は、第1電極端子40と配線シート60と制御電極端子列80とを備えている。そして、第1電極端子40の第1面41に配線シート60が貼り付けられて第1電極端子40と配線シート60とが一体にされている。
本発明では、配線構造体30において、大電流が流れる第1電極端子40と、小電流が流れる端子67〜71とを別部材とする。そして、小電流用の端子67〜71を配線シート60上に形成する。配線シート60は薄くすることができ、かつ配線シート60の端縁に端子67〜71を配置することが可能であるため、第1電極端子40と端子67〜71との間の間隔を小さくすることができる。これにより、小型のスイッチング素子10が配置可能となる。
また、配線シート60を介して、スイッチング素子10の各電極15〜19と第3〜第7電極端子81〜85(制御電極端子)とを接続する。すなわち、ワイヤを用いることなく、スイッチング素子10の各電極15〜19と第3〜第7電極端子81〜85(制御電極端子)とを接続する。
(2)第1電極端子40とスイッチング素子10のソース電極14とは第1導電体31を介して接続される。この構造により、第1電極端子40とソース電極14との間を第1電極端子40と異なる材料により接続することが可能である。
(3)配線構造体30は次のように構成されている。
配線構造体30は、第1導電体31を介してソース電極14に接続される第1電極端子40と、ドレイン電極13に接続される第2電極端子50と、ゲート端子67および接続部61Aを有する配線シート60と、第3〜第7電極端子81〜85とを含む。すなわち、配線構造体30は上記配線シート付き電極端子45を含む。このため、(1)と同様の効果が得られる。
配線構造体30は、第1導電体31を介してソース電極14に接続される第1電極端子40と、ドレイン電極13に接続される第2電極端子50と、ゲート端子67および接続部61Aを有する配線シート60と、第3〜第7電極端子81〜85とを含む。すなわち、配線構造体30は上記配線シート付き電極端子45を含む。このため、(1)と同様の効果が得られる。
また、スイッチング素子10の電極15〜19と第3〜第7電極端子81〜85とが配線シート60を介して接続されている。そして、配線シート60を半導体装置1の内部に収容する構造としている。
(4)上記実施形態では、第1導電体31と各端子67〜71との配置関係と、スイッチング素子10のソース電極14と各電極15〜19との配置関係とが一致する。
この構成によれば、スイッチング素子10のソース電極14と第1導電体31、およびスイッチング素子10の各電極15〜19と各端子67〜71とを精確に接続させることができる。
この構成によれば、スイッチング素子10のソース電極14と第1導電体31、およびスイッチング素子10の各電極15〜19と各端子67〜71とを精確に接続させることができる。
(5)上記実施形態では、配線シート60には、ソース電極14に対応するところに第1貫通孔64が形成されている。第1導電体31は、第1貫通孔64を通じて第1電極端子40に取り付けられている。
この構成によれば、配線シート60の第1貫通孔64により第1導電体31が位置決めされる。このため、スイッチング素子10のソース電極14と第1導電体31との接続、およびスイッチング素子10のゲート電極15とゲート端子67との接続において位置ずれが生じる頻度を抑制することができる。
また、配線シート60のゲート端子67および第1貫通孔64は、配線シート60の一連の構造工程で形成されるため、設計寸法に対する両者の位置ずれは小さい。すなわち、ゲート端子67と第1貫通孔64との間隔は一定距離以上に精確に設定される。このため、第1導電体31とゲート端子67とが短絡するおそれが小さい。
(6)上記実施形態では、第1〜第4導電体31〜34は応力を緩和する緩衝材により形成されている。この構成によれば、第1電極端子40、第2電極端子50、スイッチング素子10およびフライホイールダイオード20の間で生じる応力、またはこれら部材の内部に生じる応力を緩和することができる。
(7)上記実施形態では、第1〜第4導電体31〜34として次の条件を満たす部材を用いる。すなわち、第1導電体31の熱膨張係数が、スイッチング素子10の熱膨張係数よりも大きくかつ第1電極端子40の熱膨張係数よりも小さいこと。第2導電体32の熱膨張係数が、スイッチング素子10の熱膨張係数よりも大きくかつ第2電極端子50の熱膨張係数よりも小さいこと。第3導電体33の熱膨張係数が、フライホイールダイオード20の熱膨張係数よりも大きくかつ第1電極端子40の熱膨張係数よりも小さいこと。第4導電体34の熱膨張係数が、フライホイールダイオード20の熱膨張係数よりも大きくかつ第2電極端子50の熱膨張係数よりも小さいこと。このような構成によれば、互いに隣接する2つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。
(8)上記実施形態では、配線シート60には、複数個のモニタ電極(他電極)16〜19に対応するモニタ端子(他端子)68〜71が設けられている。また、各モニタ端子68〜71に対応して第4〜第7電極端子(他の電極端子)82〜85が設けられている。このため、ソース電極14とゲート電極15のほかにモニタ電極を備えるスイッチング素子10を実装することができる。
(9)上記実施形態では、第1電極端子40のうちスイッチング素子10に対向する面と反対側の面(第2面42)に絶縁シート43(絶縁層)が設けられている。また、第2電極端子50のうちスイッチング素子10に対向する面と反対側の面(第2面52)に絶縁シート53(絶縁層)が設けられている。
この構成によれば、配線構造体30を用いて半導体装置1を形成する場合で、スイッチング素子10が配置された面側を封止樹脂で封止するとき、絶縁シート43、53が形成された面側を外部に出すことができる。このため、絶縁シート43、53が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体30を提供することができる。
(10)上記実施形態では、配線シート60の各端子67〜71の表面の高さ(半田層の表面)と、第1導電体31の第2主面31B(半田めっきの表面)の高さとが略一致する。このため、スイッチング素子10の実装時にスイッチング素子10が傾くことが抑制される。これにより製造歩留を高くすることができる。
(11)上記実施形態の半導体装置1は、上記構成の配線構造体30を含む。すなわち、半導体装置1は配線シート付き電極端子45を含む。
この構成によれば、従来よりも小さいスイッチング素子10が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置1を小型にすることができる。
この構成によれば、従来よりも小さいスイッチング素子10が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置1を小型にすることができる。
(12)上記実施形態の半導体装置1の製造方法は、ワイヤ接続工程を含まない。また、各部材の接続はリフロー等で行うことができる。このため、スイッチング素子10の実装個数が多い場合でも、工数の大幅な増大はない。
(13)上記実施形態の半導体装置1の製造方法では、第1半田91で接続するA工程を、第2半田92で接続するB工程よりも先に実施する。A工程には、第1導電体31および第3導電体33と第1電極端子40との接続と、第2導電体32および第4導電体34と第2電極端子50との接続とが含まれる。B工程には、第1導電体31および第2導電体32とスイッチング素子10との接続と、第3導電体33および第4導電体34とフライホイールダイオード20との接続とが含まれる。そして、第1半田91として第2半田92よりも融点が高い半田を用いる。
このような製造方法によれば、A工程では、B工程で用いる半田よりも、融点が高い半田を用いていることから、A工程の後で行われるB工程で第2半田92が溶融するが、第1半田91の溶融は少ない。このため、A工程で接続した部材同士の位置ずれが抑制される。
(その他の実施形態)
なお、本発明の実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
なお、本発明の実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
・上記実施形態では、第1導電体31と第3導電体33とが別個の部材として構成されているが、これを一個の部材として構成してもよい。この構成によれば、第1導電体31と第3導電体33を個別に第1電極端子40に実装する必要がない。このため、第1導電体31と第3導電体33とを別部材として構成する場合と比べて、配線構造体30の製造工程を簡略化することができる。
また同様に、第2導電体32と第4導電体34とが別個の部材として構成されているが、これを一個の部材として構成してもよい。これによっても、配線構造体30の製造工程を簡略化することができる。
・上記実施形態では、第1導電体31、第2導電体32、第3導電体33および第4導電体34を、スイッチング素子10の熱膨張係数と第1電極端子40(または第2電極端子50)の熱膨張係数との中間の値を有する材料により形成しているが、これに代えて、単なる金属板を用いることもできる。例えば、第1〜第4導電体31〜34のいずれかまたは全部を銅または銅合金により形成してもよい。
・上記実施形態では、絶縁シート43、53として、ポリイミド樹脂により形成したシートを用いているが、絶縁シート43、53の材料はこれに限定されない。例えば、絶縁シート43、53の材料として、エポキシ樹脂、PPS樹脂、PET樹脂(ポリエチレンテレフタレート樹脂)、PEEK樹脂(ポリエーテルエーテルケトン樹脂)、シリコーン樹脂、フッ素樹脂、液晶ポリマー、これら樹脂に絶縁性フィラを含有した樹脂を用いることができる。また、セラミックス基板を用いてもよい。セラミックス基板としては、例えばSiN、AlN、Al2O3、SiC、SiO2等を用いることができる。
・上記実施形態では、融点の異なる2種類の半田を用いているが、この構成に代えて、半田の種類を統一してもよい。半田の種類を統一する場合は、各部材の半田接続を一括して行うことが好ましい。
・上記実施形態では、半田めっきした部材を用いて各部材を半田接続しているが、半田接続はこの方法に限定されない。例えば、半田ペースト、半田プリフォーム等を用いることにより各部材を接続してもよい。この場合、第1導電体31〜第4導電体34に施された半田めっきを省略してもよい。
・上記実施形態では、配線シート60の接続部61Aと各電極端子81〜85とは電解めっきにより接続しているが、これを半田により接続することもできる。後工程で実施されるスイッチング素子10の半田接続の工程を考慮すると、接続部61Aと各電極端子81〜85との半田接続を第1半田で行うことが好ましい。
・上記実施形態では、スイッチング素子10とフライホイールダイオード20とが並列接続する半導体装置1の配線構造体30に本発明を適用しているが、スイッチング素子10だけを含む半導体装置1の配線構造体30に本発明を適用することもできる。
・上記実施形態では、スイッチング素子10としてSiC−MOSFETまたはSi−MOSFETを用いているが、スイッチング素子10の種類は限定されない。すなわち、本発明は、2個以上の電極を備えたスイッチング素子10を含む半導体装置の配線構造体に適用可能である。スイッチング素子10の他の例としては、例えば、GaN等のIII族窒化物材料を用いたMOSFET、Si−IGBT(nチャンネルIGBT)、SiC−IGBT等が挙げられる。
・上記実施形態では、半導体素子の製造方法において、まず、リードフレーム200に配線シート60、第1導電体31および第3導電体33を固定して第1アセンブリを形成し、リードフレーム210に第2導電体32および第4導電体34を固定して第2アセンブリを形成する。次いで、第1アセンブリと第2アセンブリとスイッチング素子10とフライホイールダイオード20とを固定する。
このような組立順に代えて、次のような組立順とすることもできる。まず、上記と同様に第1アセンブリを形成する。次に、第1アセンブリにスイッチング素子10とフライホイールダイオード20とを固定し、第3アセンブリを形成する。次に、第3アセンブリに第2導電体32と第4導電体34を固定して、第4アセンブリを形成する。次に、第4アセンブリにリードフレーム210を固定する。
1…半導体装置、10…スイッチング素子、11…第1主面、12…第2主面、13…ドレイン電極、14…ソース電極、15…ゲート電極、16…第1モニタ電極、17…第2モニタ電極、18…第3モニタ電極、19…第4モニタ電極、20…フライホイールダイオード、21…第1主面、22…第2主面、30…配線構造体、31…第1導電体、31A…第1主面、31B…第2主面、32…第2導電体、32A…第1主面、32B…第2主面、33…第3導電体、33A…第1主面、33B…第2主面、34…第4導電体、34A…第1主面、34B…第2主面、40…第1電極端子、41…第1面、42…第2面、43…絶縁シート、43A…端縁、44…金属シート、44A…端縁、45…配線シート付き電極端子、50…第2電極端子、51…第1面、52…第2面、53…絶縁シート、53A…端縁、54…金属シート、54A…端縁、60…配線シート、60A…固定部、60B…リード部、61…配線、61A…接続部、61B…スルーホール、62…補強板、63A…第1ポリイミド層、63B…第2ポリイミド層、64…第1貫通孔、65…第2貫通孔、66…開口部、67…ゲート端子、68…第1モニタ端子、69…第2モニタ端子、70…第3モニタ端子、71…第4モニタ端子、80…制御電極端子列、80A…接続面、80B…裏面、81…第3電極端子、82…第4電極端子、83…第5電極端子、84…第6電極端子、85…第7電極端子、90…ポリイミドシート、91…第1半田、92…第2半田、100…封止部、200…リードフレーム、210…リードフレーム。
Claims (15)
- 第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線シート付き電極端子であって、
前記第1電極に接続される電極端子と、前記制御電極に接続される制御端子およびこの制御端子に配線を介して接続されている接続部が設けられている配線シートと、前記配線シートの前記接続部に接続されている制御電極端子とを備え、
前記電極端子において前記第1電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされている
ことを特徴とする配線シート付き電極端子。 - 請求項1に記載の配線シート付き電極端子において、
前記電極端子には、当該電極端子と前記スイッチング素子の前記第1電極との間に介在し両者を互いに接続する導電体が配置されている
ことを特徴とする配線シート付き電極端子。 - 第1主面に少なくとも第1電極および制御電極が形成されかつ第2主面に第2電極が形成されたスイッチング素子が少なくとも1つ配置される配線構造体であって、
前記第1電極に接続される導電体が取り付けられた第1電極端子と、前記第2電極に接続される第2電極端子と、前記制御電極に接続される制御端子およびこの制御端子に接続されている接続部が形成された配線シートと、前記配線シートの前記接続部に接続されている制御電極端子とを含む
ことを特徴とする配線構造体。 - 請求項3に記載の配線構造体において、
前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第1主面における前記第1電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第1電極端子に固定されている
ことを特徴とする配線構造体。 - 請求項3または4に記載の配線構造体において、
前記配線シートには、前記第1電極に対応するところに貫通孔が形成され、
前記導電体が前記貫通孔を通じて前記第1電極端子に取り付けられている
ことを特徴とする配線構造体。 - 請求項3〜5のいずれか一項に記載の配線構造体において、
前記導電体は応力を緩和する緩衝材により形成されている
ことを特徴とする配線構造体。 - 請求項3〜6のいずれか一項に記載の配線構造体において、
前記第1電極に接続される前記導電体を第1導電体として、
前記第2電極端子には、前記第2電極に接続される第2導電体が設けられている
ことを特徴とする配線構造体。 - 請求項7に記載の配線構造体において、
前記第1電極端子には、他の半導体素子に接続される第3導電体が設けられ、
前記第2電極端子には、他の半導体素子に接続される第4導電体が設けられている
ことを特徴とする配線構造体。 - 請求項8に記載の配線構造体において、
前記第1導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、
前記第2導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいこと、
前記第3導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第1電極端子の熱膨張係数よりも小さいこと、および
前記第4導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第2電極端子の熱膨張係数よりも小さいこと
を特徴とする配線構造体。 - 請求項3〜9のいずれか一項に記載の配線構造体において、
前記第1主面に前記第1電極と前記制御電極と少なくとも1つの他電極とが形成されかつ前記第2主面に前記第2電極が形成されたスイッチング素子が配置されるものであり、
他の電極端子をさらに備え、
前記配線シートには、前記他電極に対応する他端子が設けられ、前記他端子に対応する接続部が前記他の電極端子に接続されている
ことを特徴とする配線構造体。 - 請求項3〜10のいずれか一項に記載の配線構造体において、
前記第1電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、
前記第2電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられている
ことを特徴とする配線構造体。 - 請求項1または2に記載の配線シート付き電極端子を含む半導体装置。
- 請求項3〜11のいずれか一項に記載の配線構造体を含む半導体装置。
- 第1電極端子、第2電極端子、制御電極端子、制御端子および接続部を含む配線シート、第1導電体、ならびに第2導電体を備えた配線構造体と、この配線構造体に配置されるスイッチング素子とを含む半導体装置の製造方法であって、
前記第1電極端子と前記制御電極端子とを含むリードフレームに前記配線シートを配置する工程と、
前記配線シートの接続部と前記制御電極端子とを接続する工程と、
前記第1電極端子と前記第1導電体とを接続する工程と、
前記第2電極端子と前記第2導電体とを接続する工程と、
前記スイッチング素子の制御電極と前記配線シートの制御端子との接続、前記スイッチング素子の第1電極と前記第1導電体との接続、および前記スイッチング素子の第2電極と前記第2導電体との接続を行う工程と、
前記スイッチング素子および前記配線シートを封止する工程と、
前記リードフレームの不要部分を除去して前記第1電極端子と前記制御電極端子とを独立させる工程とを含む
ことを特徴とする半導体装置の製造方法。 - 請求項14に記載の半導体装置の製造方法において、
第1半田の融点が第2半田の融点よりも高いものとして、
前記第1電極端子と前記第1導電体との接続および前記第2電極端子と前記第2導電体との接続に前記第1半田を用いること、および
前記スイッチング素子の前記制御電極と前記配線シートの前記制御端子との接続、前記スイッチング素子の前記第1電極と前記第1導電体との接続、および前記スイッチング素子の前記第2電極と前記第2導電体との接続に前記第2半田を用いること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011209507A JP2013073945A (ja) | 2011-09-26 | 2011-09-26 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011209507A JP2013073945A (ja) | 2011-09-26 | 2011-09-26 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013073945A true JP2013073945A (ja) | 2013-04-22 |
Family
ID=48478251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011209507A Pending JP2013073945A (ja) | 2011-09-26 | 2011-09-26 | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013073945A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016100520A (ja) * | 2014-11-25 | 2016-05-30 | トヨタ自動車株式会社 | 半導体装置 |
WO2017215798A1 (de) * | 2016-06-14 | 2017-12-21 | Auto-Kabel Management Gmbh | Leitungsintegrierter halbleiterschalter und verfahren zu dessen herstellung |
CN113675157A (zh) * | 2020-05-14 | 2021-11-19 | 三菱电机株式会社 | 半导体装置 |
WO2023149107A1 (ja) * | 2022-02-04 | 2023-08-10 | 株式会社デンソー | 半導体装置 |
US12000857B2 (en) | 2021-02-25 | 2024-06-04 | Seiko Epson Corporation | Sensor module having conductive bonding members with varying melting points and young's moduli |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006093733A (ja) * | 2005-11-11 | 2006-04-06 | Denso Corp | 半導体装置 |
JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
JP2007281443A (ja) * | 2006-03-15 | 2007-10-25 | Hitachi Ltd | 電力用半導体装置 |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
-
2011
- 2011-09-26 JP JP2011209507A patent/JP2013073945A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
JP2006093733A (ja) * | 2005-11-11 | 2006-04-06 | Denso Corp | 半導体装置 |
JP2007281443A (ja) * | 2006-03-15 | 2007-10-25 | Hitachi Ltd | 電力用半導体装置 |
JP2009170645A (ja) * | 2008-01-16 | 2009-07-30 | Nissan Motor Co Ltd | 電力変換装置及びその製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016100520A (ja) * | 2014-11-25 | 2016-05-30 | トヨタ自動車株式会社 | 半導体装置 |
WO2017215798A1 (de) * | 2016-06-14 | 2017-12-21 | Auto-Kabel Management Gmbh | Leitungsintegrierter halbleiterschalter und verfahren zu dessen herstellung |
CN109478749A (zh) * | 2016-06-14 | 2019-03-15 | 自动电缆管理有限公司 | 导线集成半导体开关以及其生产方法 |
US20190172811A1 (en) * | 2016-06-14 | 2019-06-06 | Auto-Kabel Management Gmbh | Line-integrated switch and method for producing a line-integrated switch |
US10840207B2 (en) | 2016-06-14 | 2020-11-17 | Auto-Kabel Management Gmbh | Line-integrated switch and method for producing a line-integrated switch |
CN113675157A (zh) * | 2020-05-14 | 2021-11-19 | 三菱电机株式会社 | 半导体装置 |
CN113675157B (zh) * | 2020-05-14 | 2024-05-28 | 三菱电机株式会社 | 半导体装置 |
US12000857B2 (en) | 2021-02-25 | 2024-06-04 | Seiko Epson Corporation | Sensor module having conductive bonding members with varying melting points and young's moduli |
WO2023149107A1 (ja) * | 2022-02-04 | 2023-08-10 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013038749A1 (ja) | 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法 | |
US10483216B2 (en) | Power module and fabrication method for the same | |
US9171773B2 (en) | Semiconductor device | |
US8058722B2 (en) | Power semiconductor module and method of manufacturing the same | |
US8587105B2 (en) | Semiconductor device | |
CN108735692B (zh) | 半导体装置 | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP6093455B2 (ja) | 半導体モジュール | |
US10418359B2 (en) | Semiconductor device and manufacturing method | |
EP3104412A1 (en) | Power semiconductor module | |
US11728237B2 (en) | Semiconductor device with a supporting member and bonded metal layers | |
JPWO2018194153A1 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
JP2013073945A (ja) | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 | |
JP2012015222A (ja) | 半導体装置 | |
WO2014021077A1 (ja) | 多層基板および多層基板を用いたパワーモジュール | |
JP7163583B2 (ja) | 半導体装置 | |
US10236244B2 (en) | Semiconductor device and production method therefor | |
US10957673B2 (en) | Semiconductor device | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
JP2013105789A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
JP2015026667A (ja) | 半導体モジュール | |
JP2013128065A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
JP6887476B2 (ja) | 半導体パワーモジュール | |
US20220415764A1 (en) | Semiconductor device | |
JP2019067950A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151006 |