JP2013065620A - Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device - Google Patents

Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2013065620A
JP2013065620A JP2011202123A JP2011202123A JP2013065620A JP 2013065620 A JP2013065620 A JP 2013065620A JP 2011202123 A JP2011202123 A JP 2011202123A JP 2011202123 A JP2011202123 A JP 2011202123A JP 2013065620 A JP2013065620 A JP 2013065620A
Authority
JP
Japan
Prior art keywords
electrode
conductor
electrode terminal
wiring
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011202123A
Other languages
Japanese (ja)
Inventor
Hirohisa Saito
裕久 齊藤
Naota Uenishi
直太 上西
Takeshi Ariyoshi
剛 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011202123A priority Critical patent/JP2013065620A/en
Priority to PCT/JP2012/062346 priority patent/WO2013038749A1/en
Publication of JP2013065620A publication Critical patent/JP2013065620A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrode terminal with a wiring sheet which enables a small switching element to be mounted without using wire connection, a wiring structure, a semiconductor device, and a manufacturing method of the semiconductor device.SOLUTION: A switching element 10 where a source electrode 14 and a gate electrode 15 are formed on one main surface 11 is disposed in an electrode terminal with a wiring sheet 45, and the electrode terminal with the wiring sheet 45 includes the following structure. The electrode terminal with the wiring sheet 45 includes: a first conductor 31 connecting with the source electrode 14; a first electrode terminal 40 which connects with the source electrode 14 through the first conductor 31; and a wiring sheet 60 provided with a gate terminal 67 connecting with the gate electrode 15. The wiring sheet 60 is bonded to the first electrode terminal 40 to be integrated therewith.

Description

本発明は、スイッチング素子が配置される配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法に関する。   The present invention relates to an electrode terminal with a wiring sheet on which a switching element is disposed, a wiring structure, a semiconductor device, and a method for manufacturing the semiconductor device.

電力制御用の半導体装置は、スイッチング素子と、スイッチング素子が配置される配線構造体と、スイッチング素子を封止する封止部とを備える。配線構造体は、スイッチング素子の第１電極に接続される配線体と、スイッチング素子の第２電極に接続される配線体と、スイッチング素子の制御電極に接続される配線体とを備えている。   A semiconductor device for power control includes a switching element, a wiring structure in which the switching element is disposed, and a sealing portion that seals the switching element. The wiring structure includes a wiring body connected to the first electrode of the switching element, a wiring body connected to the second electrode of the switching element, and a wiring body connected to the control electrode of the switching element.

高耐圧用のスイッチング素子としては、現状では、シリコン（Ｓｉ）系のＩＧＢＴ（Insulated Gate Bipolar Transistor）が主に用いられている。近年、Ｓｉに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料、例えば、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等の電界効果トランジスタ、ＳｉＣ系のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＧａＮ系のＭＥＳＦＥＴ等が開発されている。また、これら素子を搭載する電力制御用の半導体装置についても開発および検討が行われている。   At present, silicon (Si) IGBTs (Insulated Gate Bipolar Transistors) are mainly used as switching elements for high withstand voltage. In recent years, wide bandgap semiconductor materials that have higher breakdown voltage and lower loss than Si, such as field effect transistors such as silicon carbide (SiC) and gallium nitride (GaN), SiC-based MOSFETs (Metal-Oxide-Semiconductor Field) -Effect Transistor), GaN-based MESFETs, and the like have been developed. Further, development and examination of a power control semiconductor device on which these elements are mounted are also underway.

例えば、特許文献１に記載されている技術では、スイッチング素子の主面に形成された制御電極と第１電極とは、１つの絶縁基板に形成された２つの電極（配線体）にそれぞれ接続されている。   For example, in the technique described in Patent Document 1, the control electrode and the first electrode formed on the main surface of the switching element are respectively connected to two electrodes (wiring bodies) formed on one insulating substrate. ing.

特開２００９−１１７４２８号公報JP 2009-117428 A

ところで、スイッチング素子の小型化により各電極の面積が小さくなる傾向にある。
例えば、ＳｉＣを用いたＭＯＳＦＥＴは、Ｓｉを用いたＩＧＢＴに比べて高耐圧であることから、Ｓｉを用いたＩＧＢＴよりもチップを小型にすることが可能である。このため、ソース電極の面積およびゲート電極の面積が従来構造のＳｉ系のスイッチング素子の電極よりも小さい。また、Ｓｉ系のスイッチング素子でも深溝トレンチ方式等により高耐圧化および小型化する傾向にあり、これに伴って各電極が小さくなっている。 By the way, the area of each electrode tends to be reduced by downsizing the switching element.
For example, since a MOSFET using SiC has a higher breakdown voltage than an IGBT using Si, the chip can be made smaller than an IGBT using Si. For this reason, the area of the source electrode and the area of the gate electrode are smaller than those of the Si-type switching element having the conventional structure. In addition, even Si-based switching elements tend to have a higher breakdown voltage and a smaller size due to a deep trench method or the like, and each electrode is made smaller accordingly.

電極面積が小さくなると次の問題がある。
スイッチング素子の小型化からソース電極とゲート電極（制御電極）との間の距離が短くなる。このため、ソース電極に接続される電極（配線体）とゲート電極に接続される電極（配線体）との間の間隔を小さくする必要がある。ところが、特許文献１の技術では、両電極（両配線体）の間隔を小さくすることは難しい。 When the electrode area is reduced, there are the following problems.
Due to the miniaturization of the switching element, the distance between the source electrode and the gate electrode (control electrode) is shortened. For this reason, it is necessary to reduce the interval between the electrode (wiring body) connected to the source electrode and the electrode (wiring body) connected to the gate electrode. However, with the technique of Patent Document 1, it is difficult to reduce the distance between both electrodes (both wiring bodies).

これは次の理由による。すなわち、絶縁基板に、ソース電極に接続される電極（以下、第１電極）とゲート電極に接続される電極（以下、第２電極）とを形成している。これらの電極はエッチング加工により形成される。このため、両電極の間隔はこれらの電極の厚さによる。一方、ソース電極に大電流を印加する必要があるため両電極を厚くする必要があるが両電極の間隔を電極厚さよりも小さくすることが難しい。このような理由により、スイッチング素子の小型化にともなう電極間（配線体間）の要求距離を、特許文献１の技術で実現することは難しい。   This is due to the following reason. That is, an electrode connected to the source electrode (hereinafter referred to as the first electrode) and an electrode connected to the gate electrode (hereinafter referred to as the second electrode) are formed on the insulating substrate. These electrodes are formed by etching. For this reason, the distance between both electrodes depends on the thickness of these electrodes. On the other hand, since it is necessary to apply a large current to the source electrode, it is necessary to increase the thickness of both electrodes, but it is difficult to make the distance between both electrodes smaller than the electrode thickness. For these reasons, it is difficult to realize the required distance between electrodes (between wiring bodies) associated with downsizing of the switching element by the technique of Patent Document 1.

一方、スイッチング素子の各電極と配線構造体の各配線体との接続をワイヤボンディングにより接続することも考えられる。しかし、このような接続構造の場合、次の課題がある。すなわち、ワイヤボンディングに使用するワイヤは、アルミニウムを材料とし、最大径はワイヤボンディングに必要な柔軟性を得るため、５００μｍ径とされる。スイッチング素子の小型化に伴い、スイッチング素子の電流密度が高くなり、当然に、ワイヤボンディングのワイヤも高電流密度化する。その結果、該ワイヤが電流により溶断されるおそれがある。   On the other hand, it is also conceivable to connect each electrode of the switching element and each wiring body of the wiring structure by wire bonding. However, such a connection structure has the following problems. That is, the wire used for wire bonding is made of aluminum, and the maximum diameter is 500 μm in order to obtain the flexibility required for wire bonding. With the miniaturization of the switching element, the current density of the switching element increases, and naturally, the wire bonding wire also increases in current density. As a result, there is a possibility that the wire is blown by an electric current.

本発明はこのような実情に鑑みてなされたものであり、その目的は、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法を提供することにある。   The present invention has been made in view of such a situation, and an object thereof is to provide an electrode terminal with a wiring sheet, a wiring structure, a semiconductor device, and a semiconductor device capable of mounting a small switching element regardless of wire connection. An object of the present invention is to provide a method for manufacturing the semiconductor device.

（１）請求項１に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子が少なくとも１つ配置される配線シート付き電極端子であって、前記第１電極に接続される電極端子と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記電極端子において前記第１電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされていることを要旨とする。   (1) The invention according to claim 1 is a wiring in which at least one switching element having at least a first electrode and a control electrode formed on a first main surface and a second electrode formed on a second main surface is disposed. An electrode terminal with a sheet, comprising: an electrode terminal connected to the first electrode; and a wiring sheet provided with a control terminal connected to the control electrode, wherein the first electrode is connected to the electrode terminal. The gist of the invention is that the wiring sheet is affixed to a surface to be integrated with the electrode terminal and the wiring sheet.

大電流が流れる電極と小電流が流れる制御電極とが同一面に存在するスイッチング素子の小型化にともなって、配線構造体には次の事項が要求されている。すなわち、大電流用の電極端子と小電流用の電極端子との間の絶縁を確保し、両者の間隔を小さくすることが要求される。しかし、従来のリードフレーム構造およびセラミックス基板上に配線パターンを形成する構造にあっては、配線構造の加工上の制限すなわち端子厚さによる両端子間隔距離の制限のため、上記要求を満たすことが困難である。   With the downsizing of a switching element in which an electrode through which a large current flows and a control electrode through which a small current are present on the same surface, the following matters are required for the wiring structure. That is, it is required to secure insulation between the electrode terminal for large current and the electrode terminal for small current and to reduce the distance between them. However, in the conventional lead frame structure and the structure in which the wiring pattern is formed on the ceramic substrate, the above requirement can be satisfied due to the processing restriction of the wiring structure, that is, the distance between both terminals due to the terminal thickness. Have difficulty.

本発明では、電極端子の第１電極が接続される面に配線シートが貼り付ける構造としているため、従来構造の配線構造に比べて、大電流用の電極端子と小電流用の電極端子との間の間隔を小さくすることができる。   In the present invention, since the wiring sheet is attached to the surface to which the first electrode of the electrode terminal is connected, the electrode terminal for large current and the electrode terminal for small current are compared with the wiring structure of the conventional structure. The interval between them can be reduced.

（２）請求項２に記載の発明は、請求項１に記載の配線シート付き電極端子において、前記電極端子には、当該電極端子と前記スイッチング素子の前記第１電極とを互いに接続する導電体が配置されていることを要旨とする。   (2) The invention described in claim 2 is the electrode terminal with a wiring sheet according to claim 1, wherein the electrode terminal is a conductor that connects the electrode terminal and the first electrode of the switching element to each other. The gist is that is arranged.

本発明では、電極端子とスイッチング素子の第１電極との間に導電体を介在させる構造とする。これにより、導電体として、電極端子と異なる材料のものを選択することが可能となる。   In the present invention, a conductor is interposed between the electrode terminal and the first electrode of the switching element. This makes it possible to select a conductor that is different from the electrode terminal.

（３）請求項３に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子が少なくとも１つ配置される配線構造体であって、前記第１電極に接続される導電体と、前記第１電極に前記導電体を介して接続される第１電極端子と、前記制御電極に接続される制御端子が設けられた配線シートと、前記第２電極に接続される第２電極端子とを含むことを要旨とする。   (3) The invention according to claim 3 is a wiring in which at least one switching element having at least a first electrode and a control electrode formed on the first main surface and a second electrode formed on the second main surface is disposed. A structure is provided with a conductor connected to the first electrode, a first electrode terminal connected to the first electrode via the conductor, and a control terminal connected to the control electrode. And a second electrode terminal connected to the second electrode.

電力制御用のスイッチング素子の第１電極および第２電極には大電流が流れるため、第１電極に接続される配線体および第２電極に接続される配線体が抵抗とならないように、導体の断面積が設定される。一方、制御電極に流れる電流量は小さいため、制御電極に接続される配線体の断面積は、第１電極および第２電極に接続される配線体よりも小さくてもよい。   Since a large current flows through the first electrode and the second electrode of the switching element for power control, the wiring body connected to the first electrode and the wiring body connected to the second electrode do not become resistors. The cross-sectional area is set. On the other hand, since the amount of current flowing through the control electrode is small, the cross-sectional area of the wiring body connected to the control electrode may be smaller than that of the wiring body connected to the first electrode and the second electrode.

従来の配線構造体では、第１電極に接続される第１配線体と、制御電極に接続される第２配線体とが絶縁基板に形成されている。この場合、両配線体が１つの絶縁基板に形成されていることから、第１配線体と第２配線体の配線体厚は大電流が流れる第１配線体の厚さに制限される。そして、エッチング加工の制限より、両配線体間の間隔を配線体厚さよりも小さくすることは難しい。このため、従来構造の配線構造体では、第１電極と第２電極との間隔が小さい小型のスイッチング素子に適合したものを形成することが難しい。   In the conventional wiring structure, the first wiring body connected to the first electrode and the second wiring body connected to the control electrode are formed on the insulating substrate. In this case, since both wiring bodies are formed on one insulating substrate, the wiring body thickness of the first wiring body and the second wiring body is limited to the thickness of the first wiring body through which a large current flows. And it is difficult to make the space | interval between both wiring bodies smaller than wiring body thickness by the restriction | limiting of an etching process. For this reason, it is difficult to form a conventional wiring structure suitable for a small switching element in which the distance between the first electrode and the second electrode is small.

本発明では、第１電極に接続される導電体（配線体）と、制御電極に接続される制御端子（配線体）とを別部材として構成する。すなわち、導電体が第１配線体に対応する。配線シートの制御端子が第２配線体に対応する。導電体と配線シートとは別形態の部品であるため、両部材ともに他方の部材から加工上の制限を受けない。このため、配線シートは薄くすることが可能であり、配線シートの制御端子（配線体）と導電体（配線体）との間の間隔を従来構造に比べて小さくすることができる。このため、従来の配線構造体では実装が困難となるほどの小型スイッチング素子を実装することができる。   In the present invention, the conductor (wiring body) connected to the first electrode and the control terminal (wiring body) connected to the control electrode are configured as separate members. That is, the conductor corresponds to the first wiring body. The control terminal of the wiring sheet corresponds to the second wiring body. Since the conductor and the wiring sheet are parts of different forms, both members are not subject to processing restrictions from the other member. For this reason, a wiring sheet can be made thin and the space | interval between the control terminal (wiring body) and conductor (wiring body) of a wiring sheet can be made small compared with a conventional structure. For this reason, it is possible to mount a small switching element that is difficult to mount with the conventional wiring structure.

（４）請求項４に記載の発明は、請求項３に記載の配線構造体において、前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第１主面における前記第１電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第１電極端子に固定されていることを要旨とする。   (4) The invention according to claim 4 is the wiring structure according to claim 3, wherein the arrangement relationship between the conductor and the control terminal is such that the first electrode on the first main surface of the switching element. The wiring sheet is fixed to the first electrode terminal so as to correspond to the positional relationship between the first electrode terminal and the control electrode.

この発明では、導電体と制御端子との配置関係をスイッチング素子の第１電極と制御電極との配置関係に合わせている。このため、導電体と制御端子とが配置されている部分にスイッチング素子を配置するとき、スイッチング素子の第１電極と導電体、およびスイッチング素子の制御電極と制御端子とを精確に接続させることができる。   In the present invention, the arrangement relationship between the conductor and the control terminal is matched with the arrangement relationship between the first electrode of the switching element and the control electrode. For this reason, when the switching element is disposed in the portion where the conductor and the control terminal are disposed, the first electrode of the switching element and the conductor, and the control electrode and the control terminal of the switching element can be accurately connected. it can.

（５）請求項５に記載の発明は、請求項３または４に記載の配線構造体において、前記配線シートには、前記第１電極に対応するところに貫通孔が形成され、前記導電体が前記貫通孔を通じて前記第１電極端子に取り付けられていることを要旨とする。   (5) The invention according to claim 5 is the wiring structure according to claim 3 or 4, wherein the wiring sheet has a through hole corresponding to the first electrode, and the conductor is The gist is that it is attached to the first electrode terminal through the through hole.

この発明によれば、配線シートの貫通孔により導電体が位置決めされる。このため、導電体の位置決めを容易に行うことができる。また、貫通孔により、導電体の移動が規制されるため、導電体と制御端子との配置関係が大きくずれることはない。すなわち、スイッチング素子の第１電極と導電体との接続、およびスイッチング素子の制御電極と制御端子との接続において位置ずれが生じる頻度を抑制することができる。   According to this invention, the conductor is positioned by the through hole of the wiring sheet. For this reason, positioning of a conductor can be performed easily. In addition, since the movement of the conductor is restricted by the through hole, the arrangement relationship between the conductor and the control terminal does not greatly deviate. That is, it is possible to suppress the frequency of positional deviation in the connection between the first electrode of the switching element and the conductor and the connection between the control electrode of the switching element and the control terminal.

（６）請求項６に記載の発明は、請求項３〜５のいずれか一項に記載の配線構造体において、前記導電体は応力を緩和する緩衝材により形成されていることを要旨とする。この発明によれば、導電体が緩衝材により形成されているため、第１電極端子とスイッチング素子との間またはこれら部材の内部に生じる応力を緩和することができる。   (6) The invention according to claim 6 is the wiring structure according to any one of claims 3 to 5, wherein the conductor is formed of a buffer material that relieves stress. . According to this invention, since the conductor is formed of the buffer material, the stress generated between the first electrode terminal and the switching element or inside these members can be reduced.

（７）請求項７に記載の発明は、請求項３〜６のいずれか一項に記載の配線構造体において、前記第１電極端子の一面で前記導電体が配置される配置面が前記配線シートのシート配置面よりも低くされていることを要旨とする。この発明によれば、導電体が配置される配置面と配線シートのシート配置面とが同一平面を構成する場合と比べて、導電体の厚さを大きくすることができる。   (7) The invention according to claim 7 is the wiring structure according to any one of claims 3 to 6, wherein an arrangement surface on which the conductor is arranged on one surface of the first electrode terminal is the wiring. The gist is that it is lower than the sheet arrangement surface of the sheet. According to this invention, the thickness of the conductor can be increased as compared with the case where the arrangement surface on which the conductor is arranged and the sheet arrangement surface of the wiring sheet form the same plane.

（８）請求項８に記載の発明は、請求項３〜７のいずれか一項に記載の配線構造体において、前記第１電極に接続される前記導電体を第１導電体として、前記第２電極端子には、前記第２電極に接続される第２導電体が設けられていることを要旨とする。   (8) The invention according to claim 8 is the wiring structure according to any one of claims 3 to 7, wherein the conductor connected to the first electrode is the first conductor. The gist is that the two-electrode terminal is provided with a second conductor connected to the second electrode.

（９）請求項９に記載の発明は、請求項８に記載の配線構造体において、前記第１導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第１電極端子の熱膨張係数よりも小さいこと、および前記第２導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第２電極端子の熱膨張係数よりも小さいことを要旨とする。   (9) The invention according to claim 9 is the wiring structure according to claim 8, wherein a thermal expansion coefficient of the first conductor is larger than a thermal expansion coefficient of the switching element and the first electrode terminal. In summary, the thermal expansion coefficient of the second conductor is larger than the thermal expansion coefficient of the switching element and smaller than the thermal expansion coefficient of the second electrode terminal.

２つの部材間の熱膨張係数との差が大きい場合、温度上昇により両者の膨張率の差により応力が発生する。応力は結晶構造欠陥を生じさせたり、両部材間の剥離を生じさせたりする。このため応力は小さい方が好ましい。   When the difference between the thermal expansion coefficients between the two members is large, stress is generated due to the difference in expansion coefficient between the two members due to the temperature rise. The stress causes a crystal structure defect or delamination between both members. For this reason, it is preferable that the stress is small.

本発明では、スイッチング素子の熱膨張係数と第１電極端子の熱膨張係数との間の熱膨張係数を有する第１導電体を用いるとともに、スイッチング素子の熱膨張係数と第２電極端子の熱膨張係数との間の熱膨張係数を有する第２導電体を用いる。このため、互いに隣接する２つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。   In the present invention, the first conductor having a thermal expansion coefficient between the thermal expansion coefficient of the switching element and the thermal expansion coefficient of the first electrode terminal is used, and the thermal expansion coefficient of the switching element and the thermal expansion of the second electrode terminal are used. A second conductor having a thermal expansion coefficient between the coefficients is used. For this reason, the difference in thermal expansion coefficient between two members adjacent to each other is reduced. Thereby, the stress which arises between each member can be made small.

（１０）請求項１０に記載の発明は、請求項８または９に記載の配線構造体において、前記第１電極端子には、他の半導体素子に接続される第３導電体が設けられ、前記第２電極端子には、他の半導体素子に接続される第４導電体が設けられ、前記第３導電体および前記第４導電体は応力を緩和する緩衝材により形成されていることを要旨とする。   (10) The wiring structure according to claim 8 is the wiring structure according to claim 8 or 9, wherein the first electrode terminal is provided with a third conductor connected to another semiconductor element. The second electrode terminal is provided with a fourth conductor connected to another semiconductor element, and the third conductor and the fourth conductor are formed of a buffer material that relieves stress. To do.

この発明によれば、他の半導体素子は、第３導電体を介して第１電極端子に接続され、かつ第４導電体を介して第２電極端子に接続される。そして、第３導電体および第４導電体は緩衝材により形成されている。このため、他の半導体素子と第１電極端子との間、他の半導体素子と第２電極端子との間、またはこれら部材の内部に生じる応力を小さくすることができる。   According to this invention, the other semiconductor element is connected to the first electrode terminal via the third conductor and connected to the second electrode terminal via the fourth conductor. The third conductor and the fourth conductor are formed of a buffer material. For this reason, the stress which arises between another semiconductor element and the 1st electrode terminal, between another semiconductor element and the 2nd electrode terminal, or the inside of these members can be made small.

（１１）請求項１１に記載の発明は、請求項１０に記載の配線構造体において、前記第１導電体と前記第３導電体とが一体であることを要旨とする。この発明によれば、第１導電体と第３導電体を個別に第１電極端子に実装する必要がない。このため、第１導電体と第３導電体とを別部材として構成する場合と比べて、配線構造体の製造工程を簡略化することができる。   (11) The invention according to claim 11 is the wiring structure according to claim 10, characterized in that the first conductor and the third conductor are integrated. According to this invention, it is not necessary to separately mount the first conductor and the third conductor on the first electrode terminal. For this reason, the manufacturing process of a wiring structure can be simplified compared with the case where a 1st conductor and a 3rd conductor are comprised as a separate member.

（１２）請求項１２に記載の発明は、請求項１０または１１に記載の配線構造体において、前記第２導電体と前記第４導電体とが一体であることを要旨とする。
この発明によれば、第２導電体と第４導電体を個別に第２電極端子に実装する必要がないため、第２導電体と第４導電体とを別部材として構成する場合と比べて、配線構造体の製造工程を簡略化することができる。 (12) The invention according to claim 12 is summarized in that, in the wiring structure according to claim 10 or 11, the second conductor and the fourth conductor are integrated.
According to this invention, since it is not necessary to separately mount the second conductor and the fourth conductor on the second electrode terminal, compared to the case where the second conductor and the fourth conductor are configured as separate members. The manufacturing process of the wiring structure can be simplified.

（１３）請求項１３に記載の発明は、請求項１０〜１２のいずれか一項に記載の配線構造体において、前記第３導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第１電極端子の熱膨張係数よりも小さいこと、および前記第４導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第２電極端子の熱膨張係数よりも小さいことを要旨とする。   (13) The invention according to claim 13 is the wiring structure according to any one of claims 10 to 12, wherein a thermal expansion coefficient of the third conductor is a thermal expansion coefficient of the other semiconductor element. Greater than the thermal expansion coefficient of the first electrode terminal, and the thermal expansion coefficient of the fourth conductor is greater than the thermal expansion coefficient of the other semiconductor element and the heat of the second electrode terminal. The gist is that it is smaller than the expansion coefficient.

本発明では、他の半導体素子の熱膨張係数と第１電極端子の熱膨張係数との間の熱膨張係数を有する第３導電体を用いるとともに、他の半導体素子の熱膨張係数と第２電極端子の熱膨張係数との間の熱膨張係数を有する第４導電体を用いる。このため、互いに隣接する２つの部材間の熱膨張係数の差が小さくなる。このため、各部材間に生じる応力を小さくすることができる。   In the present invention, the third conductor having a thermal expansion coefficient between the thermal expansion coefficient of the other semiconductor element and the thermal expansion coefficient of the first electrode terminal is used, and the thermal expansion coefficient of the other semiconductor element and the second electrode are used. A fourth conductor having a thermal expansion coefficient between that of the terminal is used. For this reason, the difference in thermal expansion coefficient between two members adjacent to each other is reduced. For this reason, the stress which arises between each member can be made small.

（１４）請求項１４に記載の発明は、請求項３〜１３のいずれか一項に記載の配線構造体において、前記第１主面に前記第１電極と前記制御電極と少なくとも１つの他電極とが形成されかつ前記第２主面に前記第２電極が形成されたスイッチング素子が配置されるものであり、前記配線シートには、前記他電極に対応する他端子が設けられていることを要旨とする。   (14) The invention according to claim 14 is the wiring structure according to any one of claims 3 to 13, wherein the first main surface, the control electrode, and at least one other electrode are provided on the first main surface. And a switching element having the second electrode formed on the second main surface is disposed, and the wiring sheet is provided with another terminal corresponding to the other electrode. The gist.

本発明では、配線シートに制御端子のほかに他端子が設けられている。このため、第１電極と制御電極のほかに電極を備えるスイッチング素子を配線シートに配置することができる。   In the present invention, the wiring sheet is provided with other terminals in addition to the control terminals. For this reason, the switching element provided with an electrode in addition to the first electrode and the control electrode can be disposed on the wiring sheet.

（１５）請求項１５に記載の発明は、請求項３〜１４のいずれか一項に記載の配線構造体において、前記第１電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、前記第２電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられていることを要旨とする。   (15) The invention according to claim 15 is the wiring structure according to any one of claims 3 to 14, wherein the first electrode terminal has a surface opposite to the surface facing the switching element. The gist is that an insulating layer is provided, and an insulating layer is provided on a surface of the second electrode terminal opposite to the surface facing the switching element.

本発明よれば、配線構造体を用いて半導体装置を形成する場合でスイッチング素子の配置側を封止樹脂で封止するとき、絶縁層が形成された面側を外部に出すことができる。このため、絶縁層が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体を提供することができる。   According to the present invention, when a semiconductor device is formed using a wiring structure, when the switching element placement side is sealed with the sealing resin, the surface side on which the insulating layer is formed can be exposed to the outside. For this reason, it is possible to attach a heat radiating device to the part in which the insulating layer was formed, and heat can be transmitted to a heat radiating device without going through sealing resin. That is, it is possible to provide a wiring structure that can be directly attached to a heat dissipation device.

（１６）請求項１６に記載の発明は、請求項３〜１５のいずれか一項に記載の配線構造体において、前記第１電極端子と前記第２電極端子とが絶縁基板に設けられ、前記第２電極端子と前記スイッチング素子とを接続する架橋導電体を備えていることを要旨とする。   (16) The invention according to claim 16 is the wiring structure according to any one of claims 3 to 15, wherein the first electrode terminal and the second electrode terminal are provided on an insulating substrate, The gist of the present invention is to provide a cross-linking conductor that connects the second electrode terminal and the switching element.

本発明では、絶縁基板に第１電極端子と第２電極端子とが設けられているため、この配線構造体を用いて半導体装置を構成することにより、半導体装置を薄型にすることができる。   In the present invention, since the first electrode terminal and the second electrode terminal are provided on the insulating substrate, the semiconductor device can be made thin by configuring the semiconductor device using this wiring structure.

（１７）請求項１７に記載の発明は、請求項１または２に記載の配線シート付き電極端子を含む半導体装置である。
本発明では、半導体装置は上記構成の配線シート付き電極端子を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。 (17) The invention according to claim 17 is a semiconductor device including the electrode terminal with a wiring sheet according to claim 1 or 2.
In the present invention, the semiconductor device includes the electrode terminal with the wiring sheet having the above-described configuration. That is, a switching element smaller than the conventional one can be mounted. For this reason, a semiconductor device can be made smaller than before in a package that does not use wire connection.

（１８）請求項１８に記載の発明は、請求項３〜１６のいずれか一項に記載の配線構造体を含む半導体装置である。
本発明では、半導体装置は上記構成の配線構造体を含む。すなわち、従来よりも小さいスイッチング素子が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置を小型にすることができる。 (18) The invention according to claim 18 is a semiconductor device including the wiring structure according to any one of claims 3 to 16.
In the present invention, the semiconductor device includes the wiring structure having the above structure. That is, a switching element smaller than the conventional one can be mounted. For this reason, a semiconductor device can be made smaller than before in a package that does not use wire connection.

（１９）請求項１９に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記スイッチング素子の前記第１主面側に接続される第１電極端子および配線シートと、前記スイッチング素子の前記第２主面に接続される第２電極端子とを備える半導体装置の製造方法において、前記第１電極端子に前記配線シートを固定して配線シート付き電極端子を形成する工程と、前記配線シート付き電極端子に前記スイッチング素子を半田で固定する先接続工程と、前記先接続工程のアセンブリに前記第２電極端子を半田で固定する後接続工程とを含むことを要旨とする。   (19) The invention according to claim 19 is a switching element in which at least a first electrode and a control electrode are formed on a first main surface and a second electrode is formed on a second main surface, and the first of the switching elements. In a method for manufacturing a semiconductor device, comprising: a first electrode terminal connected to one main surface side; a wiring sheet; and a second electrode terminal connected to the second main surface of the switching element. A step of fixing the wiring sheet to form an electrode terminal with a wiring sheet; a pre-connection step of fixing the switching element to the electrode terminal with the wiring sheet by solder; and the second electrode terminal in the assembly of the pre-connection step And a post-connection step of fixing the wire with solder.

この発明によれば、スイッチング素子が第２電極端子に固定される前に上記構造体にスイッチング素子を半田で固定する。すなわち、スイッチング素子が移動可能な状態で半田固定する。これにより、半田接続のとき、半田の表面張力によりスイッチング素子を適切な位置に移動させることができる。すなわちセルフアライメントによりスイッチング素子の位置決めが行われるため、第１電極と制御電極との短絡が抑制される。   According to the present invention, the switching element is fixed to the structure with solder before the switching element is fixed to the second electrode terminal. In other words, soldering is performed while the switching element is movable. Thereby, at the time of solder connection, the switching element can be moved to an appropriate position by the surface tension of the solder. That is, since the switching element is positioned by self-alignment, a short circuit between the first electrode and the control electrode is suppressed.

（２０）請求項２０に記載の発明は、請求項１９に記載の半導体装置の製造方法において、前記後接続工程で用いる半田として前記先接続工程で用いる半田よりも融点の低い半田を用いることを要旨とする。   (20) The invention according to claim 20 is the method of manufacturing a semiconductor device according to claim 19, wherein a solder having a melting point lower than that of the solder used in the previous connection step is used as the solder used in the post-connection step. The gist.

この発明によれば、各工程で用いる半田を統一する場合に比べ、後工程の半田接続において先接続工程の半田接続部分の溶融が少なくなるため、後工程中にスイッチング素子の位置ずれが発生することを抑制することができる。   According to the present invention, compared with the case where the solder used in each process is unified, the melting of the solder connection portion in the previous connection process is less in the solder connection in the subsequent process, and thus the displacement of the switching element occurs in the subsequent process. This can be suppressed.

本発明によれば、ワイヤ接続によらず、小型のスイッチング素子の実装することのできる配線シート付き電極端子、配線構造体、半導体装置、その半導体装置の製造方法を提供することができる。   According to the present invention, it is possible to provide an electrode terminal with a wiring sheet, a wiring structure, a semiconductor device, and a method for manufacturing the semiconductor device that can mount a small switching element regardless of wire connection.

本発明の一実施形態の半導体装置について断面構造を示す断面図。1 is a cross-sectional view illustrating a cross-sectional structure of a semiconductor device according to an embodiment of the present invention. 配線シート付き電極端子の平面図。The top view of an electrode terminal with a wiring sheet. 図２のＡ−Ａ線に沿った断面図。Sectional drawing along the AA line of FIG. 配線構造体の第１変形例の断面図。Sectional drawing of the 1st modification of a wiring structure. 配線構造体の第２変形例の断面図。Sectional drawing of the 2nd modification of a wiring structure. 配線構造体の第３変形例の断面図。Sectional drawing of the 3rd modification of a wiring structure. 配線構造体の第４変形例の断面図。Sectional drawing of the 4th modification of a wiring structure. 配線構造体の第５変形例の断面図。Sectional drawing of the 5th modification of a wiring structure. 配線構造体の第６変形例の断面図。Sectional drawing of the 6th modification of a wiring structure. 半導体装置の製造方法を示す分解斜視図。The disassembled perspective view which shows the manufacturing method of a semiconductor device. スイッチング素子の実装を示す拡大図。The enlarged view which shows mounting of a switching element.

図１を参照して、本発明の半導体装置の一実施形態について説明する。
以下に説明する半導体装置１は、例えば、インバータ等のスイッチング回路に用いられる。 An embodiment of a semiconductor device of the present invention will be described with reference to FIG.
The semiconductor device 1 described below is used in a switching circuit such as an inverter, for example.

半導体装置１は、スイッチング素子１０と、フライホイールダイオード２０と、これら２つの素子が配置される配線構造体３０と、これら２つの素子を封止する封止部８０とを備える。   The semiconductor device 1 includes a switching element 10, a flywheel diode 20, a wiring structure 30 in which these two elements are arranged, and a sealing portion 80 that seals these two elements.

半導体装置１の回路構成は次の通り。
スイッチング素子１０とフライホイールダイオード２０とは並列接続されている。
すなわち、スイッチング素子１０のソース電極１４とフライホイールダイオード２０のアノード電極とが接続され、かつスイッチング素子１０のドレイン電極１３とフライホイールダイオード２０のカソード電極とが接続されている。 The circuit configuration of the semiconductor device 1 is as follows.
The switching element 10 and the flywheel diode 20 are connected in parallel.
That is, the source electrode 14 of the switching element 10 and the anode electrode of the flywheel diode 20 are connected, and the drain electrode 13 of the switching element 10 and the cathode electrode of the flywheel diode 20 are connected.

スイッチング素子１０のゲート電極１５には信号配線（配線６１）が接続されている。なお、フライホイールダイオード２０はスイッチング素子１０の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子１０に加わることを抑制する。   A signal wiring (wiring 61) is connected to the gate electrode 15 of the switching element 10. The flywheel diode 20 is an element for escaping electric power generated in the reverse direction of the switching element 10. This suppresses overpower from being applied to the switching element 10.

以下、半導体装置１の各構成要素について説明する。
スイッチング素子１０は、ｎ型ＭＯＳＦＥＴにより形成されている。
スイッチング素子１０の第１主面１１には、ソース電極１４（第１電極）と、ゲート電極１５（制御電極）と、第１モニタ電極１６と、第２モニタ電極１７と、第３モニタ電極１８と、第４モニタ電極１９とが形成されている（図１１参照）。スイッチング素子１０の第２主面１２には、ドレイン電極１３（第２電極）が形成されている。 Hereinafter, each component of the semiconductor device 1 will be described.
The switching element 10 is formed of an n-type MOSFET.
On the first main surface 11 of the switching element 10, a source electrode 14 (first electrode), a gate electrode 15 (control electrode), a first monitor electrode 16, a second monitor electrode 17, and a third monitor electrode 18. And the 4th monitor electrode 19 is formed (refer FIG. 11). A drain electrode 13 (second electrode) is formed on the second main surface 12 of the switching element 10.

第１モニタ電極１６は、温度モニタ用としてスイッチング素子１０内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第２モニタ電極１７は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第１モニタ電極１６と第２モニタ電極１７との間の電位差に基づいてスイッチング素子１０の温度が推定される。   The first monitor electrode 16 is connected to the anode of a temperature characteristic monitoring diode formed in the switching element 10 for temperature monitoring. The second monitor electrode 17 is connected to the cathode of the temperature characteristic monitoring diode. Note that the temperature of the switching element 10 is estimated based on the potential difference between the first monitor electrode 16 and the second monitor electrode 17.

第３モニタ電極１８は、スイッチング素子１０内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の１／１００００が分流される。   The third monitor electrode 18 is connected to the drain layer in the switching element 10. That is, a part of the drain current is output. For example, 1/10000 of the drain current is shunted.

第４モニタ電極１９は、スイッチング素子１０内のソース層に接続されている。なお、スイッチング素子１０のゲート電極１５に入力される信号は、ソース層の電位すなわち第４モニタ電極１９の電位を基準にして形成される。   The fourth monitor electrode 19 is connected to the source layer in the switching element 10. A signal input to the gate electrode 15 of the switching element 10 is formed with reference to the potential of the source layer, that is, the potential of the fourth monitor electrode 19.

ソース電極１４は、ゲート電極１５および第１〜第４モニタ電極１６〜１９よりも大きい。第１〜第４モニタ電極１６〜１９およびゲート電極１５は、第１主面１１の端側に一列に配置されている。これら電極１５〜１９は、略同じ大きさに形成されている。   The source electrode 14 is larger than the gate electrode 15 and the first to fourth monitor electrodes 16 to 19. The first to fourth monitor electrodes 16 to 19 and the gate electrode 15 are arranged in a line on the end side of the first main surface 11. These electrodes 15-19 are formed in substantially the same size.

フライホイールダイオード２０はＳｉにより形成されている。
配線構造体３０は半導体装置１の配線を構成する。
封止部８０は、スイッチング素子１０とフライホイールダイオード２０とを封止する。封止樹脂としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、ＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）等が用いられる。 The flywheel diode 20 is made of Si.
The wiring structure 30 constitutes the wiring of the semiconductor device 1.
The sealing unit 80 seals the switching element 10 and the flywheel diode 20. As the sealing resin, for example, filler-containing epoxy resin such as silicon oxide, PPS resin (polyphenylene sulfide resin), or the like is used.

次に、配線構造体３０について詳述する。
配線構造体３０は、第１電極端子４０と、第２電極端子５０と、配線シート６０と、４個の導電体（第１〜第４導電体３１〜３４）とを備えている。なお、以降の説明では、４つの導電体を区別して説明するとき、第１導電体３１、第２導電体３２、第３導電体３３、第４導電体３４とする。また、第１電極端子４０と配線シート６０と第１導電体３１と第３導電体３３とを備える構造体を配線シート付き電極端子４５という。 Next, the wiring structure 30 will be described in detail.
The wiring structure 30 includes a first electrode terminal 40, a second electrode terminal 50, a wiring sheet 60, and four conductors (first to fourth conductors 31 to 34). In the following description, when the four conductors are described separately, the first conductor 31, the second conductor 32, the third conductor 33, and the fourth conductor 34 are used. A structure including the first electrode terminal 40, the wiring sheet 60, the first conductor 31, and the third conductor 33 is referred to as an electrode terminal 45 with a wiring sheet.

第１電極端子４０について説明する。
第１電極端子４０は半導体装置１の端子を構成する。
第１電極端子４０の第１面４１には、第１導電体３１と第３導電体３３とが設けられている。第１導電体３１は、スイッチング素子１０が配置されるところに配置されている。第１導電体３１の第１主面３１Ａは第１半田９１で第１電極端子４０に接続されている。第３導電体３３は、フライホイールダイオード２０が配置されるところに配置されている。第３導電体３３の第１主面３３Ａは第１半田９１で第１電極端子４０に接続されている。なお、第１半田９１としては鉛フリー半田が用いられる。第１半田９１は後述の第２半田９２の融点よりも高い。 The first electrode terminal 40 will be described.
The first electrode terminal 40 constitutes a terminal of the semiconductor device 1.
A first conductor 31 and a third conductor 33 are provided on the first surface 41 of the first electrode terminal 40. The first conductor 31 is disposed where the switching element 10 is disposed. The first main surface 31 </ b> A of the first conductor 31 is connected to the first electrode terminal 40 by a first solder 91. The third conductor 33 is disposed where the flywheel diode 20 is disposed. The first main surface 33 </ b> A of the third conductor 33 is connected to the first electrode terminal 40 by the first solder 91. Note that lead-free solder is used as the first solder 91. The first solder 91 is higher than the melting point of the second solder 92 described later.

第１電極端子４０の第２面４２、すなわちスイッチング素子１０に対向する面と反対側の面には、絶縁シート４３が貼り付けられている。絶縁シート４３は、ポリイミド樹脂により形成されている。絶縁シート４３は３層構造となっている。すなわち、絶縁シート４３の中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、絶縁シート４３のうち第２面４２と接着する面には、熱可塑性ポリイミド層が積層されている。なお、非熱可塑性とは、明確なガラス転移温度が存在せず、高温での軟化が小さくかつ弾性率低下が小さい性質をいう。   An insulating sheet 43 is attached to the second surface 42 of the first electrode terminal 40, that is, the surface opposite to the surface facing the switching element 10. The insulating sheet 43 is made of a polyimide resin. The insulating sheet 43 has a three-layer structure. That is, the intermediate layer of the insulating sheet 43 is a non-thermoplastic polyimide layer, and a thermoplastic polyimide layer is formed on both surfaces of the non-thermoplastic polyimide layer. That is, a thermoplastic polyimide layer is laminated on the surface of the insulating sheet 43 that adheres to the second surface 42. The non-thermoplastic property means that there is no clear glass transition temperature, softening at high temperature is small, and elastic modulus is small.

絶縁シート４３には金属シート４４が貼り付けられている。金属シート４４の端縁４４Ａは絶縁シート４３の端縁４３Ａよりも内側に配置されている。すなわち、絶縁シート４３の面積は、金属シート４４の面積よりも大きい。金属シート４４は例えば銅箔により形成されている。   A metal sheet 44 is attached to the insulating sheet 43. The edge 44 </ b> A of the metal sheet 44 is disposed on the inner side than the edge 43 </ b> A of the insulating sheet 43. That is, the area of the insulating sheet 43 is larger than the area of the metal sheet 44. The metal sheet 44 is made of, for example, copper foil.

絶縁シート４３および金属シート４４が貼り付けられている部分は、配線構造体３０を樹脂で封止して半導体装置１を形成するときに露出させる。すなわち、第１電極端子４０の第１面４１側が封止樹脂により封止される一方、第１電極端子４０の第２面４２側が外部に露出する。   The portion where the insulating sheet 43 and the metal sheet 44 are attached is exposed when the wiring structure 30 is sealed with resin to form the semiconductor device 1. That is, the first surface 41 side of the first electrode terminal 40 is sealed with the sealing resin, while the second surface 42 side of the first electrode terminal 40 is exposed to the outside.

なお、絶縁シート４３（絶縁層）と金属シート４４（保護層）との積層体（以下、絶縁保護層）は、銅張ポリイミド積層シートにより形成される。銅張ポリイミド積層シートとしては、接着面が熱可塑性ポリイミド層であるものが用いられる。銅張ポリイミド積層シートを第１電極端子４０に熱圧着により貼り付け可能とするためである。   In addition, the laminated body (henceforth insulating protective layer) of the insulating sheet 43 (insulating layer) and the metal sheet 44 (protective layer) is formed with a copper clad polyimide laminated sheet. As the copper-clad polyimide laminated sheet, one having an adhesive surface that is a thermoplastic polyimide layer is used. This is because the copper-clad polyimide laminated sheet can be attached to the first electrode terminal 40 by thermocompression bonding.

第１電極端子４０の表面は、錆防止のため、無電解Ｎｉ−Ｐめっき処理されている。
第１電極端子４０の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。 The surface of the first electrode terminal 40 is subjected to electroless Ni—P plating treatment to prevent rust.
As the material of the first electrode terminal 40, copper is used from the viewpoints of conductivity and thermal conductivity. For example, it is made of high-purity copper such as tough pitch copper or oxygen-free copper. In addition, aluminum may be used for weight reduction.

第２電極端子５０について説明する。
第２電極端子５０は半導体装置１の端子を構成する。
第２電極端子５０は第１電極端子４０と同様の材料により形成され、かつ同様の表面処理が施されている。 The second electrode terminal 50 will be described.
The second electrode terminal 50 constitutes a terminal of the semiconductor device 1.
The second electrode terminal 50 is made of the same material as the first electrode terminal 40 and is subjected to the same surface treatment.

第２電極端子５０の第１面５１には、第２導電体３２と第４導電体３４とが設けられている。第２導電体３２は、スイッチング素子１０が配置されるところに配置されている。第２導電体３２の第１主面３２Ａは、第１半田９１で第２電極端子５０に接続されている。第４導電体３４は、フライホイールダイオード２０が配置されるところに配置されている。第４導電体３４の第１主面３４Ａは、第１半田９１で第２電極端子５０に接続されている。   A second conductor 32 and a fourth conductor 34 are provided on the first surface 51 of the second electrode terminal 50. The second conductor 32 is disposed where the switching element 10 is disposed. The first main surface 32 </ b> A of the second conductor 32 is connected to the second electrode terminal 50 by the first solder 91. The fourth conductor 34 is disposed where the flywheel diode 20 is disposed. The first main surface 34 </ b> A of the fourth conductor 34 is connected to the second electrode terminal 50 by the first solder 91.

第２電極端子５０の第２面５２、すなわちスイッチング素子１０に対向する面と反対側の面には、絶縁シート５３が貼り付けられている。また、絶縁シート５３には金属シート５４が貼り付けられている。絶縁シート５３と金属シート５４との積層体の構造は、第１電極端子４０の絶縁保護層の構造と同様である。なお、配線構造体３０を樹脂で封止して半導体装置１を形成するときは、第２電極端子５０の第１面５１側が封止される一方、第２電極端子５０の第２面５２側が外部に露出される。   An insulating sheet 53 is attached to the second surface 52 of the second electrode terminal 50, that is, the surface opposite to the surface facing the switching element 10. A metal sheet 54 is attached to the insulating sheet 53. The structure of the laminated body of the insulating sheet 53 and the metal sheet 54 is the same as the structure of the insulating protective layer of the first electrode terminal 40. Note that when the semiconductor device 1 is formed by sealing the wiring structure 30 with resin, the first surface 51 side of the second electrode terminal 50 is sealed, while the second surface 52 side of the second electrode terminal 50 is sealed. Exposed to the outside.

第２電極端子５０の材料は、半導体装置１全体に加わる応力のバランスを鑑みて、第１電極端子４０と同じ材料が用いられる。なお、第１電極端子４０と第２電極端子５０とを異なる材料とすることも可能である。   The material of the second electrode terminal 50 is the same material as that of the first electrode terminal 40 in view of the balance of stress applied to the entire semiconductor device 1. Note that the first electrode terminal 40 and the second electrode terminal 50 may be made of different materials.

第１〜第４導電体３１〜３４について説明する。
第１〜第４導電体３１〜３４は略直方体に形成されている。
第１導電体３１の熱膨張係数は、スイッチング素子１０の熱膨張係数よりも大きく、かつ第１電極端子４０の熱膨張係数よりも小さい。第２導電体３２の熱膨張係数は、スイッチング素子１０の熱膨張係数よりも大きく、かつ第２電極端子５０の熱膨張係数よりも小さい。 The first to fourth conductors 31 to 34 will be described.
The 1st-4th conductors 31-34 are formed in the substantially rectangular parallelepiped.
The thermal expansion coefficient of the first conductor 31 is larger than the thermal expansion coefficient of the switching element 10 and smaller than the thermal expansion coefficient of the first electrode terminal 40. The thermal expansion coefficient of the second conductor 32 is larger than the thermal expansion coefficient of the switching element 10 and smaller than the thermal expansion coefficient of the second electrode terminal 50.

すなわち、第１導電体３１および第２導電体３２は、導体としての機能と、スイッチング素子１０の熱膨張係数と第１電極端子４０または第２電極端子５０の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。   That is, the first conductor 31 and the second conductor 32 are caused by the difference between the function as a conductor and the thermal expansion coefficient of the switching element 10 and the thermal expansion coefficient of the first electrode terminal 40 or the second electrode terminal 50. It has a function as a cushioning material that relieves stress generated.

第３導電体３３の熱膨張係数は、フライホイールダイオード２０の熱膨張係数よりも大きく、かつ第１電極端子４０の熱膨張係数よりも小さい。第４導電体３４の熱膨張係数は、フライホイールダイオード２０の熱膨張係数よりも大きく、かつ第２電極端子５０の熱膨張係数よりも小さい。   The thermal expansion coefficient of the third conductor 33 is larger than the thermal expansion coefficient of the flywheel diode 20 and smaller than the thermal expansion coefficient of the first electrode terminal 40. The thermal expansion coefficient of the fourth conductor 34 is larger than the thermal expansion coefficient of the flywheel diode 20 and smaller than the thermal expansion coefficient of the second electrode terminal 50.

すなわち、第３導電体３３および第４導電体３４は、導体としての機能と、フライホイールダイオード２０の熱膨張係数と第１電極端子４０または第２電極端子５０の熱膨張係数との差に起因して生じる応力を緩和する緩衝材としての機能を有する。   That is, the third conductor 33 and the fourth conductor 34 are caused by the difference between the function as a conductor and the thermal expansion coefficient of the flywheel diode 20 and the thermal expansion coefficient of the first electrode terminal 40 or the second electrode terminal 50. Thus, it has a function as a cushioning material to relieve the stress generated.

第１導電体３１の第１主面３１Ａおよび第２主面３１Ｂは、スイッチング素子１０のソース電極１４と略同じ大きさに形成されている。第１導電体３１の第２主面３１Ｂは第２半田９２でめっき処理されている。   The first main surface 31A and the second main surface 31B of the first conductor 31 are formed to have approximately the same size as the source electrode 14 of the switching element 10. The second main surface 31 </ b> B of the first conductor 31 is plated with the second solder 92.

第２導電体３２の第１主面３２Ａおよび第２主面３２Ｂは、スイッチング素子１０のドレイン電極１３と略同じ大きさに形成されている。第２導電体３２の第２主面３２Ｂは第２半田９２でめっき処理されている。   The first main surface 32A and the second main surface 32B of the second conductor 32 are formed to have substantially the same size as the drain electrode 13 of the switching element 10. The second main surface 32 </ b> B of the second conductor 32 is plated with the second solder 92.

第３導電体３３の第１主面３３Ａおよび第２主面３３Ｂは、フライホイールダイオード２０の第１主面２１と略同じ大きさに形成されている。第３導電体３３の第２主面３３Ｂは第２半田９２でめっき処理されている。   The first main surface 33A and the second main surface 33B of the third conductor 33 are formed to have substantially the same size as the first main surface 21 of the flywheel diode 20. The second main surface 33 </ b> B of the third conductor 33 is plated with the second solder 92.

第４導電体３４の第１主面３４Ａおよび第２主面３４Ｂは、フライホイールダイオード２０の第２主面２２と略同じ大きさに形成されている。第４導電体３４の第２主面３４Ｂは第２半田９２でめっき処理されている。   The first main surface 34A and the second main surface 34B of the fourth conductor 34 are formed to have substantially the same size as the second main surface 22 of the flywheel diode 20. The second main surface 34 </ b> B of the fourth conductor 34 is plated with the second solder 92.

なお、第１〜第４導電体３１〜３４として、第１主面および第２主面が金めっき等されているものを用いることもできる。また、半田めっきが施されていないものを用いることもできる。これらの場合は、第１〜第４導電体３１〜３４と第１電極端子４０または第２電極端子５０との接続に半田プリフォームまたは半田ペーストが用いられる。   In addition, as the 1st-4th conductors 31-34, what the 1st main surface and the 2nd main surface are gold-plated etc. can also be used. Moreover, what has not been subjected to solder plating can also be used. In these cases, a solder preform or a solder paste is used to connect the first to fourth conductors 31 to 34 and the first electrode terminal 40 or the second electrode terminal 50.

第１導電体３１、第２導電体３２、第３導電体３３、および第４導電体３４は、例えば、Ｃｕ／Ｍｏ／Ｃｕ積層板、Ｃｕ−Ｍｏ合金（Ｃｕ−Ｍｏ複合材）、Ｃｕ−Ｗ合金（Ｃｕ−Ｗ複合材）、Ａｌ−ＳｉＣ合金、コバール（Ｆｅ−Ｎｉ−Ｃｏ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、４２アロイ（Ｆｅ−Ｎｉ）等により形成されている。これらの材料は、上記熱膨張係数の条件を満たす。これらの材料のなかでも、Ｃｕ／Ｍｏ／Ｃｕ積層板、Ｃｕ−Ｍｏ合金（Ｃｕ−Ｍｏ複合材）、Ｃｕ−Ｗ合金（Ｃｕ−Ｗ複合材）は、他の材料に比べて熱伝導率が高いため、放熱性の観点から好ましい。Ｃｕ−Ｍｏ複合材は、銅（Ｃｕ）にモリブデン（Ｍｏ）を含浸させた材料、もしくはモリブデン（Ｍｏ）に銅（Ｃｕ）を含浸させた材料を示す。Ｃｕ−Ｗ複合材は、銅（Ｃｕ）にタングステン（Ｗ）を含浸させた材料、もしくはタングステン（Ｗ）に銅（Ｃｕ）を含浸させた材料を示す。   The first conductor 31, the second conductor 32, the third conductor 33, and the fourth conductor 34 are, for example, a Cu / Mo / Cu laminated plate, a Cu—Mo alloy (Cu—Mo composite material), Cu— W alloy (Cu-W composite), Al-SiC alloy, Kovar (Fe-Ni-Co), tungsten (W), molybdenum (Mo), iron (Fe), 42 alloy (Fe-Ni), etc. ing. These materials satisfy the conditions of the thermal expansion coefficient. Among these materials, Cu / Mo / Cu laminated plates, Cu-Mo alloys (Cu-Mo composite materials), and Cu-W alloys (Cu-W composite materials) have thermal conductivity as compared with other materials. Since it is high, it is preferable from the viewpoint of heat dissipation. The Cu—Mo composite material indicates a material in which copper (Cu) is impregnated with molybdenum (Mo) or a material in which molybdenum (Mo) is impregnated with copper (Cu). The Cu—W composite material indicates a material obtained by impregnating copper (Cu) with tungsten (W) or a material obtained by impregnating tungsten (W) with copper (Cu).

図２および図３を参照して、配線シート６０について説明する。
なお、図２は、配線シート付き電極端子４５の平面構造を示し、図３は、配線シート付き電極端子４５の断面構造を示している。 The wiring sheet 60 will be described with reference to FIGS.
2 shows a planar structure of the electrode terminal 45 with a wiring sheet, and FIG. 3 shows a cross-sectional structure of the electrode terminal 45 with a wiring sheet.

配線シート６０は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。
配線シート６０は、５本の配線６１と、補強板６２と、配線６１および補強板６２の一面を覆う第１ポリイミド層６３Ａと、配線６１および補強板６２の他面を覆う第２ポリイミド層６３Ｂとを備えている。第１ポリイミド層６３Ａは、第１電極端子４０と接触する絶縁層である。 The wiring sheet 60 is formed of a flexible printed board. Specifically, it has the following configuration.
The wiring sheet 60 includes five wirings 61, a reinforcing plate 62, a first polyimide layer 63A that covers one surface of the wiring 61 and the reinforcing plate 62, and a second polyimide layer 63B that covers the other surface of the wiring 61 and the reinforcing plate 62. And. The first polyimide layer 63 </ b> A is an insulating layer that contacts the first electrode terminal 40.

第１ポリイミド層６３Ａは３層構造になっている。すなわち、第１ポリイミド層６３Ａの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。   The first polyimide layer 63A has a three-layer structure. That is, the intermediate layer of the first polyimide layer 63A is a non-thermoplastic polyimide layer, and a thermoplastic polyimide layer is formed on both surfaces of the non-thermoplastic polyimide layer.

配線６１および補強板６２は、銅材により形成され、第１ポリイミド層６３Ａに形成されている。
第２ポリイミド層６３Ｂは、配線６１および補強板６２を覆う。第２ポリイミド層６３Ｂは、配線６１および補強板６２が形成された第１ポリイミド層６３Ａに対し、非熱可塑性樹脂を塗布することにより形成される。 The wiring 61 and the reinforcing plate 62 are made of a copper material and are formed on the first polyimide layer 63A.
The second polyimide layer 63 </ b> B covers the wiring 61 and the reinforcing plate 62. The second polyimide layer 63B is formed by applying a non-thermoplastic resin to the first polyimide layer 63A on which the wiring 61 and the reinforcing plate 62 are formed.

以上のように、配線シート６０は、配線６１に接触する面と、補強板６２に接触する面と、第１電極端子４０に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。熱可塑性ポリイミド樹脂は、第１ポリイミド層６３Ａと配線６１との高温密着性、第１ポリイミド層６３Ａと補強板６２との高温密着性、および第１ポリイミド層６３Ａと第１電極端子４０との高温密着性を向上させる。   As described above, in the wiring sheet 60, the surface that contacts the wiring 61, the surface that contacts the reinforcing plate 62, and the surface that contacts the first electrode terminal 40 are formed of the thermoplastic polyimide resin. The thermoplastic polyimide resin includes high-temperature adhesion between the first polyimide layer 63A and the wiring 61, high-temperature adhesion between the first polyimide layer 63A and the reinforcing plate 62, and high temperature between the first polyimide layer 63A and the first electrode terminal 40. Improve adhesion.

配線シート６０は、第１電極端子４０に固定される固定部６０Ａと、５本の配線６１を含むリード部６０Ｂとにより区分される。なお、図２に示すように、リード部６０Ｂの一部は第１電極端子４０に接触し、この接触部分で第１電極端子４０に固定されている。   The wiring sheet 60 is divided into a fixing portion 60 </ b> A fixed to the first electrode terminal 40 and a lead portion 60 </ b> B including five wires 61. As shown in FIG. 2, a part of the lead portion 60 </ b> B contacts the first electrode terminal 40 and is fixed to the first electrode terminal 40 at this contact portion.

固定部６０Ａはフライホイールダイオード２０およびスイッチング素子１０を囲む。固定部６０Ａには、第１貫通孔６４と第２貫通孔６５とが形成されている。第１貫通孔６４は、第１導電体３１よりも若干大きく形成されている。第２貫通孔６５は、第３導電体３３よりも若干大きく形成されている。第１貫通孔６４および第２貫通孔６５の周囲には補強板６２が設けられている。   The fixed portion 60 </ b> A surrounds the flywheel diode 20 and the switching element 10. A first through hole 64 and a second through hole 65 are formed in the fixing portion 60A. The first through hole 64 is formed to be slightly larger than the first conductor 31. The second through hole 65 is formed slightly larger than the third conductor 33. A reinforcing plate 62 is provided around the first through hole 64 and the second through hole 65.

リード部６０Ｂは、固定部６０Ａから延長し、封止部８０の外側に引き出される。
リード部６０Ｂの一端部には、第２ポリイミド層６３Ｂの一部が除去された部分すなわち開口部６６が形成されている。開口部６６には５個の端子６７〜７１が形成されている。各端子６７〜７１は、配線６１の先端部に形成されている。 The lead portion 60B extends from the fixed portion 60A and is drawn out to the outside of the sealing portion 80.
A part from which the second polyimide layer 63B is partially removed, that is, an opening 66 is formed at one end of the lead part 60B. Five terminals 67 to 71 are formed in the opening 66. Each of the terminals 67 to 71 is formed at the tip of the wiring 61.

５個の端子６７〜７１は、ゲート端子６７（制御端子）と４個のモニタ端子６８〜７１とにより構成されている。ゲート端子６７はゲート電極１５に接続される。第１モニタ端子６８は第１モニタ電極１６に接続される。第２モニタ端子６９は第２モニタ電極１７に接続される。第３モニタ端子７０は第３モニタ電極１８に接続される。第４モニタ端子７１は第４モニタ電極１９に接続される。   The five terminals 67 to 71 are composed of a gate terminal 67 (control terminal) and four monitor terminals 68 to 71. The gate terminal 67 is connected to the gate electrode 15. The first monitor terminal 68 is connected to the first monitor electrode 16. The second monitor terminal 69 is connected to the second monitor electrode 17. The third monitor terminal 70 is connected to the third monitor electrode 18. The fourth monitor terminal 71 is connected to the fourth monitor electrode 19.

５個の端子６７〜７１と第１貫通孔６４との配置関係は次の通りである。
第１貫通孔６４はスイッチング素子１０のソース電極１４に対向する位置に設けられている。５個の端子６７〜７１のぞれぞれは、各端子に対応する電極に対して設けられている。すなわち、第１貫通孔６４と５個の端子６７〜７１との配置関係と、ソース電極１４と５個の電極１５〜１９との配置関係は一致する。 The arrangement relationship between the five terminals 67 to 71 and the first through holes 64 is as follows.
The first through hole 64 is provided at a position facing the source electrode 14 of the switching element 10. Each of the five terminals 67 to 71 is provided for an electrode corresponding to each terminal. That is, the arrangement relationship between the first through hole 64 and the five terminals 67 to 71 and the arrangement relationship between the source electrode 14 and the five electrodes 15 to 19 are the same.

これら５個の端子６７〜７１には半田層が設けられている。半田層は第２半田９２により形成されている。５個の端子の表面の高さ（半田層の表面）は、第１導電体３１の第２主面３１Ｂ（半田めっきの表面）の高さと略一致する。すなわち、第１導電体３１の第２主面３１Ｂにスイッチング素子１０が配置されるとき、スイッチング素子１０が傾かないように構成されている。   These five terminals 67 to 71 are provided with solder layers. The solder layer is formed by the second solder 92. The height of the surface of the five terminals (the surface of the solder layer) is substantially the same as the height of the second main surface 31B (the surface of the solder plating) of the first conductor 31. That is, when the switching element 10 is disposed on the second main surface 31B of the first conductor 31, the switching element 10 is configured not to tilt.

次に、上記配線構造体３０の構造的特徴について説明する。
配線構造体３０は、スイッチング素子１０の各電極に対応する端子および導電体を備える。本実施形態であれば、ソース電極１４に対応して第１導電体３１が設けられ、５個の電極１５〜１９に対応して５個の端子６７〜７１が設けられている。 Next, the structural features of the wiring structure 30 will be described.
The wiring structure 30 includes terminals and conductors corresponding to the electrodes of the switching element 10. In the present embodiment, the first conductor 31 is provided corresponding to the source electrode 14, and the five terminals 67 to 71 are provided corresponding to the five electrodes 15 to 19.

近年、スイッチング素子１０の小型化により、ソース電極１４と５個の電極１５〜１９との間隔が小さくなっている。このため、第１導電体３１と５個の端子６７〜７１との間隔を小さくする必要がある。しかし、従来の配線構造体の場合、絶縁基板に導電体および端子を形成するためこれらの間隔を狭めることは難しい。その理由は、ソース電極１４に対応する導電体の厚さを確保する必要があること、絶縁基板に導電体および端子を形成する場合に間隔を導電体および端子の厚さよりも小さくすることはエッチング加工上困難であることによる。   In recent years, the distance between the source electrode 14 and the five electrodes 15 to 19 has been reduced due to the miniaturization of the switching element 10. For this reason, it is necessary to reduce the distance between the first conductor 31 and the five terminals 67 to 71. However, in the case of the conventional wiring structure, it is difficult to reduce the interval between the conductor and the terminal formed on the insulating substrate. The reason is that it is necessary to secure the thickness of the conductor corresponding to the source electrode 14, and when forming the conductor and the terminal on the insulating substrate, it is an etching to make the interval smaller than the thickness of the conductor and the terminal. This is due to difficulty in processing.

これに対して、実施形態では、絶縁基板上に導電体および端子を形成せず、個別の部材とした。すなわち、ソース電極１４に接続される第１導電体３１を第１電極端子４０に接続するものとし、ゲート電極１５に接続されるゲート端子６７を配線シート６０に形成した。配線シート６０は、第１導電体３１の関係なく加工されるため、配線シート６０の端子と第１導電体３１との間隔を狭くすることが可能である。   On the other hand, in the embodiment, the conductor and the terminal are not formed on the insulating substrate, but are formed as individual members. That is, the first conductor 31 connected to the source electrode 14 is connected to the first electrode terminal 40, and the gate terminal 67 connected to the gate electrode 15 is formed on the wiring sheet 60. Since the wiring sheet 60 is processed regardless of the first conductor 31, the distance between the terminal of the wiring sheet 60 and the first conductor 31 can be reduced.

また、次の特徴を有する。配線シート６０の第１貫通孔６４により、５個の端子６７〜７１に対して第１導電体３１が位置決めされる。すなわち、第１貫通孔６４により第１導電体３１の移動が規制される。このため、第１導電体３１とゲート端子６７との配置関係が大きくずれることはない。特に、第１導電体３１を半田で固定するとき半田の表面張力により第１導電体３１が所定位置からずれるおそれがあるが、第１貫通孔６４で第１導電体３１の移動が規制され、第１導電体３１と配線シート６０上の各端子との位置関係が所定位置関係に維持される。これにより、第１導電体３１とゲート端子６７との配置関係が、スイッチング素子１０のソース電極１４とゲート電極１５との配置関係に対応するように維持される。このため、スイッチング素子１０のソース電極１４および各電極１５〜１９と、第１導電体３１および各端子６７〜７１とが適切な状態で接続される。   Moreover, it has the following characteristics. The first conductor 31 is positioned with respect to the five terminals 67 to 71 by the first through hole 64 of the wiring sheet 60. That is, the movement of the first conductor 31 is restricted by the first through hole 64. For this reason, the arrangement relationship between the first conductor 31 and the gate terminal 67 does not greatly deviate. In particular, when the first conductor 31 is fixed with solder, the first conductor 31 may be displaced from a predetermined position due to the surface tension of the solder, but the movement of the first conductor 31 is restricted by the first through hole 64, The positional relationship between the first conductor 31 and each terminal on the wiring sheet 60 is maintained in a predetermined positional relationship. Thereby, the positional relationship between the first conductor 31 and the gate terminal 67 is maintained so as to correspond to the positional relationship between the source electrode 14 and the gate electrode 15 of the switching element 10. For this reason, the source electrode 14 and each electrode 15-19 of the switching element 10, and the 1st conductor 31 and each terminal 67-71 are connected in an appropriate state.

＜第１変形例＞
図４を参照して、配線構造体３０の第１変形例を説明する。
この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第２導電体３２と第４導電体３４とを別部材としているが、本変形例では第２導電体３２と第４導電体３４を一部材（以下、第５導電体１１０）としている。以下、この変更にともない生じる前記実施形態の配線構造体３０の構成からの変更について説明する。なお、前記配線構造体３０と共通する構成については同一の符合を付してその説明を省略する。 <First Modification>
A first modification of the wiring structure 30 will be described with reference to FIG.
This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. That is, in the said embodiment, although the 2nd conductor 32 and the 4th conductor 34 are made into a separate member, in this modification, the 2nd conductor 32 and the 4th conductor 34 are one member (henceforth, 5th conductivity). Body 110). Hereinafter, a change from the configuration of the wiring structure 30 of the above-described embodiment that occurs in accordance with this change will be described. In addition, about the structure which is common in the said wiring structure 30, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

第５導電体１１０は略直方体に形成されている。
第５導電体１１０の第１主面１１０Ａは、第２電極端子５０に接続されている。
第５導電体１１０の第２主面１１０Ｂは、一方端にスイッチング素子１０の配置部分（以下、第１接続部１１１）が設けられ、他方端にフライホイールダイオード２０の配置部分（以下、第２接続部１１２）が設けられている。第１接続部１１１および第２接続部１１２は、第２半田９２でめっき処理されている。なお、第１接続部１１１および第２接続部１１２以外の部分は、ソルダレジストにより覆われていてもよい。 The fifth conductor 110 is formed in a substantially rectangular parallelepiped.
The first main surface 110 </ b> A of the fifth conductor 110 is connected to the second electrode terminal 50.
The second main surface 110B of the fifth conductor 110 is provided with an arrangement portion of the switching element 10 (hereinafter referred to as the first connection portion 111) at one end and an arrangement portion of the flywheel diode 20 (hereinafter referred to as the second connection portion) at the other end. A connection 112) is provided. The first connection part 111 and the second connection part 112 are plated with the second solder 92. In addition, parts other than the 1st connection part 111 and the 2nd connection part 112 may be covered with the soldering resist.

第５導電体１１０の熱膨張係数は、スイッチング素子１０の熱膨張係数およびフライホイールダイオード２０の熱膨張係数よりも大きく、かつ第２電極端子５０の熱膨張係数よりも小さい。   The thermal expansion coefficient of the fifth conductor 110 is larger than the thermal expansion coefficient of the switching element 10 and the thermal expansion coefficient of the flywheel diode 20, and smaller than the thermal expansion coefficient of the second electrode terminal 50.

＜第２変形例＞
図５を参照して、配線構造体３０の第２変形例を説明する。なお、図５には、配線構造体３０のうち配線シート付き電極端子４５側を示す。 <Second Modification>
With reference to FIG. 5, the 2nd modification of the wiring structure 30 is demonstrated. In addition, in FIG. 5, the electrode terminal 45 side with a wiring sheet among the wiring structures 30 is shown.

この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、配線シート６０を第１電極端子４０に直接貼り付けているが、本変形例では配線シート６０と第１電極端子４０との間にスペーサ１２０を介在させている。以下、この変更にともない生じる前記実施形態の配線シート付き電極端子４５の構成からの変更について説明する。なお、前記配線シート付き電極端子４５と共通する構成については同一の符合を付してその説明を省略する。   This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. That is, in the above embodiment, the wiring sheet 60 is directly attached to the first electrode terminal 40, but in the present modification, the spacer 120 is interposed between the wiring sheet 60 and the first electrode terminal 40. Hereinafter, the change from the structure of the electrode terminal 45 with a wiring sheet of the said embodiment which arises with this change is demonstrated. In addition, about the structure which is common with the said electrode terminal 45 with a wiring sheet, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

スペーサ１２０には、配線シート６０の第１貫通孔６４に対応して第３貫通孔１２１が形成され、第２貫通孔６５に対応して第４貫通孔１２２が形成されている。第３貫通孔１２１は、第１貫通孔６４と略同じ形状である。第４貫通孔１２２は、第２貫通孔６５と略同じ形状である。   In the spacer 120, a third through hole 121 is formed corresponding to the first through hole 64 of the wiring sheet 60, and a fourth through hole 122 is formed corresponding to the second through hole 65. The third through hole 121 has substantially the same shape as the first through hole 64. The fourth through hole 122 has substantially the same shape as the second through hole 65.

５個の端子６７〜７１の表面の高さ（半田層の表面）と、第１導電体３１の第２主面３１Ｂの高さと、第３導電体３３の第２主面３３Ｂの高さとが略一致するようにスペーサ１２０の厚さが設定されている。なお、第１導電体３１および第３導電体３３の厚さは、放熱性および所定温度における応力の大きさ等が考慮されて設定されている。   The height of the surfaces of the five terminals 67 to 71 (the surface of the solder layer), the height of the second main surface 31B of the first conductor 31, and the height of the second main surface 33B of the third conductor 33 are as follows. The thickness of the spacer 120 is set so as to substantially match. The thicknesses of the first conductor 31 and the third conductor 33 are set in consideration of heat dissipation, the magnitude of stress at a predetermined temperature, and the like.

スペーサ１２０は、耐熱性かつ絶縁性を有する材料により形成される。例えば、熱可塑性ポリイミド樹脂、非熱可塑性ポリイミド樹脂の両面に熱可塑性ポリイミド層が形成された３層構造のポリイミド樹脂、ポリイミド樹脂と金属箔との積層板、セラミックス基板等により形成される。   The spacer 120 is formed of a heat-resistant and insulating material. For example, it is formed of a polyimide resin having a three-layer structure in which a thermoplastic polyimide layer is formed on both surfaces of a thermoplastic polyimide resin or a non-thermoplastic polyimide resin, a laminate of polyimide resin and metal foil, a ceramic substrate, or the like.

＜第３変形例＞
図６を参照して、配線構造体３０の第３変形例を説明する。なお、図６には、配線構造体３０のうち配線シート付き電極端子４５側を示す。 <Third Modification>
A third modification of the wiring structure 30 will be described with reference to FIG. In addition, in FIG. 6, the electrode terminal 45 side with a wiring sheet among the wiring structures 30 is shown.

この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第１電極端子４０の第１面４１は平坦に形成されているが、本変形例では、スイッチング素子１０が配置される部分およびフライホイールダイオード２０が配置される部分が、シート配置面４１Ａよりも低く形成されている。なお、シート配置面４１Ａとは配線シート６０が接着されている部分である。   This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. That is, in the said embodiment, although the 1st surface 41 of the 1st electrode terminal 40 is formed flat, in this modification, the part by which the switching element 10 is arrange | positioned, and the part by which the flywheel diode 20 is arrange | positioned. Further, it is formed lower than the sheet arrangement surface 41A. The sheet placement surface 41A is a portion where the wiring sheet 60 is bonded.

以下、この変更にともない生じる前記実施形態の配線シート付き電極端子４５の構成からの変更について説明する。なお、前記配線シート付き電極端子４５と共通する構成については同一の符合を付してその説明を省略する。また、第１電極端子４０の各部の高さを比較するときは、第１電極端子４０の第２面４２を基準面とする。   Hereinafter, the change from the structure of the electrode terminal 45 with a wiring sheet of the said embodiment which arises with this change is demonstrated. In addition, about the structure which is common with the said electrode terminal 45 with a wiring sheet, the same code | symbol is attached | subjected and the description is abbreviate | omitted. Moreover, when comparing the height of each part of the 1st electrode terminal 40, let the 2nd surface 42 of the 1st electrode terminal 40 be a reference plane.

配線シート６０の第１貫通孔６４に対応する部分には、第１凹部１３１が形成されている。また、配線シート６０の第２貫通孔６５に対応する部分には第２凹部１３２が形成されている。   A first recess 131 is formed in a portion corresponding to the first through hole 64 of the wiring sheet 60. Further, a second recess 132 is formed in a portion corresponding to the second through hole 65 of the wiring sheet 60.

第１凹部１３１の底面１３１Ａ（配置面）は、シート配置面４１Ａよりも低い。第１凹部１３１の平面形状は、第１貫通孔６４と同じ形状である。すなわち第１導電体３１が嵌りこむ構造となっている。   The bottom surface 131A (arrangement surface) of the first recess 131 is lower than the sheet arrangement surface 41A. The planar shape of the first recess 131 is the same as that of the first through hole 64. That is, the first conductor 31 is fitted.

第２凹部１３２の底面１３２Ａ（配置面）はシート配置面４１Ａよりも低い。第２凹部１３２の平面形状は、第２貫通孔６５と同じ形状である。すなわち第３導電体３３が嵌りこむ構造となっている。   The bottom surface 132A (arrangement surface) of the second recess 132 is lower than the sheet arrangement surface 41A. The planar shape of the second recess 132 is the same shape as the second through hole 65. That is, the third conductor 33 is fitted.

＜第４変形例＞
図７を参照して、配線構造体３０の第４変形例を説明する。なお、図７には、配線構造体３０のうち配線シート付き電極端子４５側を示す。 <Fourth Modification>
With reference to FIG. 7, the 4th modification of the wiring structure 30 is demonstrated. In addition, in FIG. 7, the electrode terminal 45 side with a wiring sheet among the wiring structures 30 is shown.

この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第１電極端子４０と第１導電体３１と第３導電体３３とを別部材として構成しているが、本変形例では、第１電極端子４０と第１導電体３１と第３導電体３３とを一体形成している。以下、この変更にともない生じる前記実施形態の配線シート付き電極端子４５の構成からの変更について説明する。なお、前記配線シート付き電極端子４５と共通する構成については同一の符合を付してその説明を省略する。   This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. That is, in the said embodiment, although the 1st electrode terminal 40, the 1st conductor 31, and the 3rd conductor 33 are comprised as a separate member, in this modification, the 1st electrode terminal 40 and the 1st conductor 31 and the third conductor 33 are integrally formed. Hereinafter, the change from the structure of the electrode terminal 45 with a wiring sheet of the said embodiment which arises with this change is demonstrated. In addition, about the structure which is common with the said electrode terminal 45 with a wiring sheet, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

第１電極端子４０の第１面４１には、第１凸部１４１と第２凸部１４２とが形成されている。第１凸部１４１は、第１導電体３１に対応する。第２凸部１４２は、第３導電体３３に対応する。   A first convex portion 141 and a second convex portion 142 are formed on the first surface 41 of the first electrode terminal 40. The first convex portion 141 corresponds to the first conductor 31. The second protrusion 142 corresponds to the third conductor 33.

第１凸部１４１は、配線シート６０の第１貫通孔６４に挿通する。第１凸部１４１の上面は矩形であり、スイッチング素子１０のソース電極１４と略同じ形状に形成されている。第２凸部１４２は、配線シート６０の第２貫通孔６５に挿通する。第２凸部１４２の上面は矩形であり、フライホイールダイオード２０と略同じ形状に形成されている。   The first convex portion 141 is inserted into the first through hole 64 of the wiring sheet 60. The upper surface of the first convex portion 141 is rectangular and is formed in substantially the same shape as the source electrode 14 of the switching element 10. The second convex portion 142 is inserted into the second through hole 65 of the wiring sheet 60. The upper surface of the second convex portion 142 is rectangular and is formed in substantially the same shape as the flywheel diode 20.

第１電極端子４０とスイッチング素子１０との接続、および第１電極端子４０とフライホイールダイオード２０との接続には半田プリフォーム９３が用いられる。半田プリフォーム９３に代えて半田ペースト等を用いてもよい。   A solder preform 93 is used for the connection between the first electrode terminal 40 and the switching element 10 and the connection between the first electrode terminal 40 and the flywheel diode 20. Instead of the solder preform 93, a solder paste or the like may be used.

なお、このような構造は、スイッチング素子１０と第１電極端子４０との間、およびフライホイールダイオード２０と第１電極端子４０との間に緩衝材を設ける必要性が低い場合に適用することが好ましい。例えば、第１電極端子４０がＣｕ−Ｍｏ合金（Ｃｕ−Ｍｏ複合材）により形成されている場合に本変形例が適用される。   Such a structure may be applied when it is less necessary to provide a buffer material between the switching element 10 and the first electrode terminal 40 and between the flywheel diode 20 and the first electrode terminal 40. preferable. For example, this modification is applied when the first electrode terminal 40 is formed of a Cu—Mo alloy (Cu—Mo composite material).

＜第５変形例＞
図８を参照して、配線構造体３０の第５変形例を説明する。
この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、スイッチング素子１０とフライホイールダイオード２０とを配置するものとして配線構造体３０が構成されているが、本変形例では、これら部材のほか他の半導体素子を配置することが可能なものとしている。以下、この変更にともない生じる前記実施形態の第１電極端子４０の構成からの変更について説明する。なお、前記第１電極端子４０と共通する構成については同一の符合を付し、その説明を省略する。 <Fifth Modification>
A fifth modification of the wiring structure 30 will be described with reference to FIG.
This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. In other words, in the above-described embodiment, the wiring structure 30 is configured to arrange the switching element 10 and the flywheel diode 20, but in this modification, other semiconductor elements can be arranged in addition to these members. It is possible. Hereinafter, a change from the configuration of the first electrode terminal 40 of the above-described embodiment resulting from this change will be described. In addition, about the structure which is common with the said 1st electrode terminal 40, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

スイッチング素子１０とフライホイールダイオード２０のほか、制御用半導体素子１５０を備える半導体装置１を示している。以下、この種の半導体装置１に用いられる配線構造体３０について説明する。制御用半導体素子１５０は、例えばゲート信号を処理する。   A semiconductor device 1 including a control semiconductor element 150 in addition to the switching element 10 and the flywheel diode 20 is shown. Hereinafter, the wiring structure 30 used in this type of semiconductor device 1 will be described. The control semiconductor element 150 processes a gate signal, for example.

第１電極端子４０には、第１配線シート１５１が貼り付けられている。
第１配線シート１５１は、実施形態の配線シート６０の構成要素に加え、ランド１５２を備えている。ランド１５２には、第６導電体１５３が第１半田９１で固定されている。第６導電体１５３には、制御用半導体素子１５０が搭載可能となっている。 A first wiring sheet 151 is affixed to the first electrode terminal 40.
The first wiring sheet 151 includes lands 152 in addition to the components of the wiring sheet 60 of the embodiment. A sixth conductor 153 is fixed to the land 152 with a first solder 91. A control semiconductor element 150 can be mounted on the sixth conductor 153.

第２電極端子５０には、第２配線シート１５４が貼り付けられている。
第２配線シート１５４には、制御用半導体素子１５０の電極に接続するランド１５５が形成されている。 A second wiring sheet 154 is attached to the second electrode terminal 50.
On the second wiring sheet 154, lands 155 connected to the electrodes of the control semiconductor element 150 are formed.

＜第６変形例＞
図９を参照して、配線構造体３０の第６変形例を説明する。
この変形例は、上記実施形態の配線構造体３０に対して次の変更を加えたものとなっている。すなわち、上記実施形態では、第１電極端子４０と第２電極端子５０とはそれぞれ半導体装置１の端子となっている。そして、第１電極端子４０と第２電極端子５０とによりスイッチング素子１０およびフライホイールダイオード２０を挟み込む構造になっている。これに対して、本変形例では、第１電極端子４０に相当する部分が電極（以下、第１電極部１６１）と第１バスバーとにより構成され、かつ第２電極端子５０に相当する部分が電極（以下、第２電極部１６２）と第２バスバーとにより構成されている。そして、第１電極部１６１と第２電極部１６２とは一枚の絶縁基板１６０に配置されている。以下、この変更にともない生じる前記実施形態の配線構造体３０の構成からの変更について説明する。なお、前記配線構造体３０と共通する構成については同一の符合を付してその説明を省略する。 <Sixth Modification>
With reference to FIG. 9, a sixth modification of the wiring structure 30 will be described.
This modification is obtained by adding the following changes to the wiring structure 30 of the above embodiment. That is, in the above embodiment, the first electrode terminal 40 and the second electrode terminal 50 are terminals of the semiconductor device 1, respectively. In addition, the switching element 10 and the flywheel diode 20 are sandwiched between the first electrode terminal 40 and the second electrode terminal 50. On the other hand, in this modification, a portion corresponding to the first electrode terminal 40 is configured by an electrode (hereinafter referred to as a first electrode portion 161) and a first bus bar, and a portion corresponding to the second electrode terminal 50 is formed. It is comprised by the electrode (henceforth the 2nd electrode part 162) and the 2nd bus bar. The first electrode portion 161 and the second electrode portion 162 are disposed on a single insulating substrate 160. Hereinafter, a change from the configuration of the wiring structure 30 of the above-described embodiment that occurs in accordance with this change will be described. In addition, about the structure which is common in the said wiring structure 30, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

絶縁基板１６０には第１電極部１６１と第２電極部１６２とが形成されている。
第１電極部１６１は、実施形態の第１電極端子４０の一部である。第１電極部１６１には、配線シート６０が配置されている。また、第１電極部１６１には、第１導電体３１および第３導電体３３が設けられている。 A first electrode part 161 and a second electrode part 162 are formed on the insulating substrate 160.
The first electrode portion 161 is a part of the first electrode terminal 40 of the embodiment. A wiring sheet 60 is disposed on the first electrode portion 161. The first electrode portion 161 is provided with a first conductor 31 and a third conductor 33.

第２電極部１６２は、実施形態の第２電極端子５０の一部である。第２電極部１６２は、架橋導電体１６３を介してスイッチング素子１０およびフライホイールダイオード２０に接続される。架橋導電体１６３は、例えば厚さ０．１ｍｍ〜５．０ｍｍ銅板により形成される。なお、架橋導電体１６３とスイッチング素子１０との接続、架橋導電体１６３とフライホイールダイオード２０との接続、および架橋導電体１６３と第２電極部１６２との接続には半田プリフォーム９３が用いられる。また、半田プリフォーム９３に代えて半田ペースト等を用いてもよい。   The 2nd electrode part 162 is a part of 2nd electrode terminal 50 of an embodiment. The second electrode portion 162 is connected to the switching element 10 and the flywheel diode 20 via the bridging conductor 163. The cross-linked conductor 163 is formed of, for example, a copper plate having a thickness of 0.1 mm to 5.0 mm. The solder preform 93 is used for connection between the bridging conductor 163 and the switching element 10, connection between the bridging conductor 163 and the flywheel diode 20, and connection between the bridging conductor 163 and the second electrode portion 162. . Further, a solder paste or the like may be used in place of the solder preform 93.

第１電極部１６１は第１バスバーに接続され、第２電極部１６２は第２バスバーに接続されている。これらバスバーが半導体装置１の端子に相当する。絶縁基板１６０は、例えば、ＤＢＡ（Direct Brazed Aluminum）基板、ＤＢＣ（Direct Bonded Copper）基板、ＡＭＣ（Active Metal Brazed Copper）基板等のセラミックス基板により形成される。   The first electrode portion 161 is connected to the first bus bar, and the second electrode portion 162 is connected to the second bus bar. These bus bars correspond to the terminals of the semiconductor device 1. The insulating substrate 160 is formed of a ceramic substrate such as a DBA (Direct Brazed Aluminum) substrate, a DBC (Direct Bonded Copper) substrate, or an AMC (Active Metal Brazed Copper) substrate.

＜半導体装置の製造方法＞
図１０および図１１を参照して半導体装置１の製造方法の例を挙げる。
ここでは、６個のスイッチング素子１０および６個のフライホイールダイオード２０が並列接続されている半導体装置１について説明する。 <Method for Manufacturing Semiconductor Device>
An example of a method for manufacturing the semiconductor device 1 will be described with reference to FIGS.
Here, a semiconductor device 1 in which six switching elements 10 and six flywheel diodes 20 are connected in parallel will be described.

［各部材］
・第１電極端子４０として、厚さ２ｍｍのタフピッチ銅に無電解Ｎｉ−Ｐめっき処理を施した導電部材を用いる。 [Each member]
-As the 1st electrode terminal 40, the electroconductive member which gave the electroless Ni-P plating process to the tough pitch copper of thickness 2mm is used.

・第２電極端子５０として、第１電極端子４０と同じ材料を用いる。
・第１電極端子４０または第２電極端子５０の絶縁保護層を形成するための絶縁保護シートとして、接着剤未使用の２層材であり、最表面が熱可塑性ポリイミド層である銅張ポリイミド積層シート（以下、ポリイミドシート９０）を用いる。例えば、銅箔（金属シート４４、５４）は１８μｍの圧延銅箔であり、ポリイミド層（絶縁シート４３、５３）が２５μｍのポリイミドシート９０を用いる。また、ポリイミド層の端縁４３Ａ、５３Ａから５ｍｍセットバックした位置まで銅箔をエッチングする。すなわち、ポリイミド層の端縁４３Ａ、５３Ａと銅箔の端縁４４Ａ、５４Ａとの間の距離（以下、セットバック距離）を５ｍｍ確保する。さらに、銅箔をＮｉ−Ｐめっき処理する。 The same material as the first electrode terminal 40 is used as the second electrode terminal 50.
A copper-clad polyimide laminate that is a two-layer material that does not use an adhesive as the insulating protective sheet for forming the insulating protective layer of the first electrode terminal 40 or the second electrode terminal 50, and whose outermost surface is a thermoplastic polyimide layer A sheet (hereinafter, polyimide sheet 90) is used. For example, the copper foil (metal sheets 44 and 54) is a rolled copper foil of 18 μm, and the polyimide sheet 90 having a polyimide layer (insulating sheets 43 and 53) of 25 μm is used. Further, the copper foil is etched to a position set back 5 mm from the edges 43A and 53A of the polyimide layer. That is, the distance between the edge 43A, 53A of the polyimide layer and the edge 44A, 54A of the copper foil (hereinafter referred to as setback distance) is 5 mm. Furthermore, the copper foil is subjected to Ni-P plating.

・第１導電体３１、第２導電体３２、第３導電体３３、第４導電体３４として、厚さ０．１５ｍｍのＣｕ／Ｍｏ／Ｃｕ積層板を用いる。Ｃｕ／Ｍｏ／Ｃｕ積層板の第１主面を第１半田９１でめっき処理する。また、Ｃｕ／Ｍｏ／Ｃｕ積層板の第２主面を第２半田９２でめっき処理する。なお、第１主面は、第１電極端子４０または第２電極端子５０と接続する面である。第２主面は、スイッチング素子１０またはフライホイールダイオード２０と接続する面である。   A Cu / Mo / Cu laminated plate having a thickness of 0.15 mm is used as the first conductor 31, the second conductor 32, the third conductor 33, and the fourth conductor 34. The first main surface of the Cu / Mo / Cu laminate is plated with the first solder 91. Further, the second main surface of the Cu / Mo / Cu laminated plate is plated with the second solder 92. The first main surface is a surface connected to the first electrode terminal 40 or the second electrode terminal 50. The second main surface is a surface connected to the switching element 10 or the flywheel diode 20.

・スイッチング素子１０として、厚さ０．２ｍｍ、１３．６ｍｍ×１３．６ｍｍのＳｉ−ＭＯＳＦＥＴを用いる。
・フライホイールダイオード２０として、厚さ０．２ｍｍ、１３．６ｍｍ×１３．６ｍｍのＳｉ半導体素子を用いる。 A Si-MOSFET having a thickness of 0.2 mm and 13.6 mm × 13.6 mm is used as the switching element 10.
As the flywheel diode 20, a Si semiconductor element having a thickness of 0.2 mm and 13.6 mm × 13.6 mm is used.

・配線シート６０として、第１ポリイミド層６３Ａが２５μｍ、第２ポリイミド層６３Ｂが３．５μｍ、銅箔厚が３５μｍのシートを用いる。
配線シート６０は次のように製造される。 As the wiring sheet 60, a sheet having a first polyimide layer 63A of 25 μm, a second polyimide layer 63B of 3.5 μm, and a copper foil thickness of 35 μm is used.
The wiring sheet 60 is manufactured as follows.

第１工程で、銅箔と３層構造のポリイミドシートとの積層材（接着材層のない２層材）を用意する。３層構造ポリイミドシートは上記第１ポリイミド層６３Ａに相当する。第２工程で、銅箔のエッチングにより、配線６１と補強板６２とを形成する。第３工程で、２層材において、端子形成部以外に非熱可塑性ポリイミド樹脂またはその前駆体を塗布および乾燥し、第２ポリイミド層６３Ｂに相当する層を形成する。第４工程で、第１貫通孔６４、第２貫通孔６５を形成する。第５工程で、各端子６７〜７１を第２半田９２でめっき処理またはディップ処理する。   In the first step, a laminated material (two-layer material without an adhesive layer) of a copper foil and a three-layer structure polyimide sheet is prepared. The three-layer structure polyimide sheet corresponds to the first polyimide layer 63A. In the second step, the wiring 61 and the reinforcing plate 62 are formed by etching the copper foil. In the third step, in the two-layer material, a non-thermoplastic polyimide resin or a precursor thereof is applied and dried in addition to the terminal forming portion to form a layer corresponding to the second polyimide layer 63B. In the fourth step, the first through hole 64 and the second through hole 65 are formed. In the fifth step, the terminals 67 to 71 are plated or dipped with the second solder 92.

［組み立て］
組み立て方法としては３つの方法がある。
第１の組み立て方法は、第１電極端子４０から順に各部材を積層する方法である。第２の組み立て方法は、第２電極端子５０から順に各部材を積層する方法である。第３の組み立て方法は、配線構造体３０を形成し、次に、配線構造体３０と各素子（スイッチング素子１０およびフライホイールダイオード２０）とを接続する方法である。以下、各組み立て方法について説明する。 [assembly]
There are three assembly methods.
The first assembly method is a method of laminating the members in order from the first electrode terminal 40. The second assembly method is a method of laminating the members in order from the second electrode terminal 50. The third assembly method is a method of forming the wiring structure 30 and then connecting the wiring structure 30 and each element (the switching element 10 and the flywheel diode 20). Hereinafter, each assembly method will be described.

［第１の組み立て方法］
第１工程では、第１電極端子４０に、ポリイミドシート９０および配線シート６０を貼り付ける。具体的には、ポリイミドシート９０と第１電極端子４０と配線シート６０とを順に積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、３００℃、３ＭＰａの条件でプレスする。 [First assembly method]
In the first step, the polyimide sheet 90 and the wiring sheet 60 are attached to the first electrode terminal 40. Specifically, the polyimide sheet 90, the 1st electrode terminal 40, and the wiring sheet 60 are laminated | stacked in order, and are mutually aligned. And it presses on conditions of 300 degreeC and 3 Mpa using a vacuum hot press apparatus.

第２工程では、第２電極端子５０に、ポリイミドシート９０を貼り付ける。この貼り付け作業は第１工程と同様の方法で行われる。
第３工程では、第１工程のアセンブリの第１電極端子４０に第１導電体３１および第３導電体３３を配置し、半田Ａで固定する。具体的には、配線シート６０を上側に向け、第１貫通孔６４に第１導電体３１を配置し、第２貫通孔６５に第３導電体３３を配置する。次に、オーブンにて半田溶融して、第１導電体３１および第３導電体３３を第１電極端子４０に固定する。オーブンの温度は半田Ａが溶融する温度に設定する。 In the second step, the polyimide sheet 90 is attached to the second electrode terminal 50. This pasting operation is performed by the same method as in the first step.
In the third step, the first conductor 31 and the third conductor 33 are arranged on the first electrode terminal 40 of the assembly in the first step and fixed with solder A. Specifically, the first conductor 31 is disposed in the first through hole 64 and the third conductor 33 is disposed in the second through hole 65 with the wiring sheet 60 facing upward. Next, solder melting is performed in an oven to fix the first conductor 31 and the third conductor 33 to the first electrode terminal 40. The oven temperature is set to a temperature at which the solder A melts.

第４工程では、第３工程で形成したアセンブリに、スイッチング素子１０およびフライホイールダイオード２０を配置する。具体的には、図１１に示すように、スイッチング素子１０のソース電極１４と第１導電体３１の第２主面３１Ｂとを互いに対向させ、スイッチング素子１０のゲート電極１５と配線シート６０のゲート端子６７とを互いに対向させ、各モニタ電極１６〜１９と各モニタ端子６８〜７１とを互いに対向させる。また、フライホイールダイオード２０の第１主面２１と第３導電体３３の第２主面３３Ｂに対向させる。そして、スイッチング素子１０およびフライホイールダイオード２０を半田Ｂで固定する。半田Ｂとしては半田Ａよりも融点の低い半田を用いる。   In the fourth step, the switching element 10 and the flywheel diode 20 are arranged in the assembly formed in the third step. Specifically, as shown in FIG. 11, the source electrode 14 of the switching element 10 and the second main surface 31 </ b> B of the first conductor 31 are opposed to each other, and the gate electrode 15 of the switching element 10 and the gate of the wiring sheet 60. The terminal 67 is opposed to each other, and the monitor electrodes 16 to 19 and the monitor terminals 68 to 71 are opposed to each other. The first main surface 21 of the flywheel diode 20 and the second main surface 33B of the third conductor 33 are opposed to each other. Then, the switching element 10 and the flywheel diode 20 are fixed with solder B. As the solder B, solder having a melting point lower than that of the solder A is used.

第５工程では、第４工程で形成したアセンブリに、第２導電体３２と第４導電体３４とを配置する。すなわち、スイッチング素子１０の上に第２導電体３２を配置し、フライホイールダイオード２０の上に第４導電体３４を配置する。これら導電体３２，３４の接続に半田Ｃを用いる。半田Ｃとしては半田Ｂよりも融点の低い半田を用いる。   In the fifth step, the second conductor 32 and the fourth conductor 34 are arranged in the assembly formed in the fourth step. That is, the second conductor 32 is disposed on the switching element 10, and the fourth conductor 34 is disposed on the flywheel diode 20. Solder C is used to connect these conductors 32 and 34. As the solder C, solder having a melting point lower than that of the solder B is used.

第６工程では、第５工程で形成したアセンブリに、第２工程で形成したアセンブリを積層する。すなわち、第２導電体３２および第４導電体３４の上に第２電極端子５０が接触するように配置し、半田Ｄにより接続する。半田Ｄとしては半田Ｃよりも融点の低い半田を用いる。   In the sixth step, the assembly formed in the second step is stacked on the assembly formed in the fifth step. That is, the second electrode terminal 50 is disposed on the second conductor 32 and the fourth conductor 34 so as to be in contact with each other, and is connected by the solder D. As the solder D, a solder having a melting point lower than that of the solder C is used.

第７工程では、スイッチング素子１０およびフライホイールダイオード２０を封止樹脂で封止する。
具体的には、モールド成形機にて、第１電極端子４０と第２電極端子５０の間に封止樹脂を充填し、半導体装置１を形成する。封止樹脂としては、例えば、酸化ケイ素フィラ含有のエポキシ樹脂が用いられる。 In the seventh step, the switching element 10 and the flywheel diode 20 are sealed with a sealing resin.
Specifically, a sealing resin is filled between the first electrode terminal 40 and the second electrode terminal 50 with a molding machine to form the semiconductor device 1. As the sealing resin, for example, an epoxy resin containing silicon oxide filler is used.

また、必要によって、半導体装置１に水冷ジャケット（放熱装置）を取り付ける。
具体的には、半導体装置１の第１電極端子４０の外側面および第２電極端子５０の外側面のそれぞれに水冷ジャケットを固定する。水冷ジャケットの固定には、フィラ含有シリコン系サーマルグリスを用いる。 If necessary, a water cooling jacket (heat radiating device) is attached to the semiconductor device 1.
Specifically, a water cooling jacket is fixed to each of the outer surface of the first electrode terminal 40 and the outer surface of the second electrode terminal 50 of the semiconductor device 1. Filler-containing silicon-based thermal grease is used for fixing the water cooling jacket.

［第２の組み立て方法］
第１工程および第２工程では、第１の組み立て方法と同様である。すなわち、第１電極端子４０にポリイミドシート９０および配線シート６０を貼り付ける。第２電極端子５０にポリイミドシート９０を貼り付ける。 [Second assembly method]
The first step and the second step are the same as the first assembly method. That is, the polyimide sheet 90 and the wiring sheet 60 are attached to the first electrode terminal 40. A polyimide sheet 90 is attached to the second electrode terminal 50.

第３工程では、第２工程のアセンブリの第２電極端子５０に第２導電体３２および第４導電体３４を配置し、半田Ａで固定する。具体的には、第２電極端子５０を上側に向け、第２導電体３２および第４導電体３４を配置する。   In the third step, the second conductor 32 and the fourth conductor 34 are arranged on the second electrode terminal 50 of the assembly in the second step and fixed with solder A. Specifically, the second conductor 32 and the fourth conductor 34 are arranged with the second electrode terminal 50 facing upward.

第４工程では、第３工程で形成したアセンブリに、スイッチング素子１０およびフライホイールダイオード２０を配置する。具体的には、第２導電体３２の上にスイッチング素子１０を配置し、第４導電体３４にフライホイールダイオード２０を配置する。そして、半田Ｂにより固定する。半田Ｂとして半田Ａよりも融点の低い半田を用いる。   In the fourth step, the switching element 10 and the flywheel diode 20 are arranged in the assembly formed in the third step. Specifically, the switching element 10 is disposed on the second conductor 32, and the flywheel diode 20 is disposed on the fourth conductor 34. Then, it is fixed with solder B. As the solder B, a solder having a melting point lower than that of the solder A is used.

第５工程では、第４工程で形成したアセンブリに、第１導電体３１と第３導電体３３とを配置する。すなわち、スイッチング素子１０のソース電極１４の上に第１導電体３１を配置し、フライホイールダイオード２０の上に第３導電体３３を配置する。これら導電体３１，３３の接続には、半田Ｃを用いる。半田Ｃとしては半田Ｂよりも融点の低い半田を用いる。   In the fifth step, the first conductor 31 and the third conductor 33 are arranged in the assembly formed in the fourth step. That is, the first conductor 31 is disposed on the source electrode 14 of the switching element 10, and the third conductor 33 is disposed on the flywheel diode 20. Solder C is used to connect these conductors 31 and 33. As the solder C, solder having a melting point lower than that of the solder B is used.

第６工程では、第５工程で形成したアセンブリに、第１工程で形成したアセンブリを配置する。具体的には、配線シート６０の第１貫通孔６４と第１導電体３１とを互いに対向させ、かつスイッチング素子１０の各電極１５〜１９と配線シート６０の各端子６７〜７１とを互いに対向させる。そして、半田Ｄを用いて第１工程のアセンブリを固定する。半田Ｄとして、半田Ｃよりも融点の低い半田を用いる。以降の工程は、第１の組み立て方法と同様である。   In the sixth step, the assembly formed in the first step is arranged on the assembly formed in the fifth step. Specifically, the first through hole 64 of the wiring sheet 60 and the first conductor 31 are opposed to each other, and the electrodes 15 to 19 of the switching element 10 and the terminals 67 to 71 of the wiring sheet 60 are opposed to each other. Let Then, the assembly in the first step is fixed using the solder D. As the solder D, solder having a melting point lower than that of the solder C is used. The subsequent steps are the same as in the first assembly method.

［第３の組み立て方法］
第１工程および第２工程では、第１の組み立て方法と同様である。すなわち、第１電極端子４０にポリイミドシート９０および配線シート６０を貼り付ける。第２電極端子５０にポリイミドシート９０を貼り付ける。 [Third assembly method]
The first step and the second step are the same as the first assembly method. That is, the polyimide sheet 90 and the wiring sheet 60 are attached to the first electrode terminal 40. A polyimide sheet 90 is attached to the second electrode terminal 50.

第３工程では、第１導電体３１および第３導電体３３を第１電極端子４０に固定する。具体的には、配線シート６０を上側にし、第１貫通孔６４に第１導電体３１を配置し、第２貫通孔６５に第３導電体３３を配置する。次に、オーブンにて半田溶融して、第１導電体３１および第３導電体３３を第１電極端子４０に固定する。オーブンの温度は第１半田９１が溶融する温度に設定する。   In the third step, the first conductor 31 and the third conductor 33 are fixed to the first electrode terminal 40. Specifically, the wiring sheet 60 is turned upward, the first conductor 31 is disposed in the first through hole 64, and the third conductor 33 is disposed in the second through hole 65. Next, solder melting is performed in an oven to fix the first conductor 31 and the third conductor 33 to the first electrode terminal 40. The temperature of the oven is set to a temperature at which the first solder 91 is melted.

第４工程では、第２導電体３２および第４導電体３４を第２電極端子５０に配置し、オーブンにて半田溶融して第２導電体３２および第４導電体３４を固定する。オーブンの温度は第３工程と同様である。   In the fourth step, the second conductor 32 and the fourth conductor 34 are disposed on the second electrode terminal 50, and are soldered and melted in an oven to fix the second conductor 32 and the fourth conductor 34. The oven temperature is the same as in the third step.

第５工程では、第３工程で形成した第１アセンブリに、スイッチング素子１０およびフライホイールダイオード２０を配置する。具体的には、図１１に示すように、スイッチング素子１０のソース電極１４と第１導電体３１の第２主面３１Ｂとを互いに対向させ、スイッチング素子１０のゲート電極１５と配線シート６０のゲート端子６７とを互いに対向させ、各モニタ電極１６〜１９と各モニタ端子６８〜７１とを互いに対向させる。また、フライホイールダイオード２０と第３導電体３３とを互いに対向させる。さらに、これらの素子の上に、第４工程で形成した第２アセンブリを配置する。このとき、第２導電体３２とスイッチング素子１０のドレイン電極１３とを互いに対向させ、第４導電体３４とフライホイールダイオード２０とを互いに対向させる。そして、オーブンにて半田溶融し、各部材を固定する。オーブンの温度は、第２工程および第３工程の加熱温度よりも低く、かつ第２半田９２が溶融する温度とする。   In the fifth step, the switching element 10 and the flywheel diode 20 are arranged in the first assembly formed in the third step. Specifically, as shown in FIG. 11, the source electrode 14 of the switching element 10 and the second main surface 31 </ b> B of the first conductor 31 are opposed to each other, and the gate electrode 15 of the switching element 10 and the gate of the wiring sheet 60. The terminal 67 is opposed to each other, and the monitor electrodes 16 to 19 and the monitor terminals 68 to 71 are opposed to each other. Further, the flywheel diode 20 and the third conductor 33 are opposed to each other. Further, the second assembly formed in the fourth step is disposed on these elements. At this time, the second conductor 32 and the drain electrode 13 of the switching element 10 are opposed to each other, and the fourth conductor 34 and the flywheel diode 20 are opposed to each other. Then, the solder is melted in an oven to fix each member. The temperature of the oven is lower than the heating temperature in the second step and the third step, and is a temperature at which the second solder 92 melts.

第２半田９２として第１半田９１よりも融点の低いものを用いる。各半田は次のような群から選択される。すなわち、第１半田９１を、例えば、ＳｎＡｇＣｕ系またはＳｎＣｕ系の半田群から選択する。第２半田９２を、例えば、ＳｎＺｎ系またはＳｎＺｎＢｉ系の半田群から選択する。   The second solder 92 having a melting point lower than that of the first solder 91 is used. Each solder is selected from the following group. That is, the first solder 91 is selected from, for example, a SnAgCu-based or SnCu-based solder group. The second solder 92 is selected from, for example, a SnZn-based or SnZnBi-based solder group.

第３の組み立て方法の変形例として次の方法もある。
第３の組み立て方法の第５工程では、第３工程の第１アセンブリにスイッチング素子１０およびフライホイールダイオード２０を配置した積層体に第４工程の第２アセンブリを配置したものを一括して加熱し、各部材を半田接続しているが、この工程を２段階に分けてもよい。 There is also the following method as a modification of the third assembling method.
In the fifth step of the third assembling method, the laminate in which the switching element 10 and the flywheel diode 20 are arranged in the first assembly in the third step is collectively heated in which the second assembly in the fourth step is arranged. Each member is connected by soldering, but this process may be divided into two stages.

具体的には、第３工程の第１アセンブリにスイッチング素子１０およびフライホイールダイオード２０を配置する。そして半田Ｘを用いて、第１アセンブリにスイッチング素子１０およびフライホイールダイオード２０を固定する。この積層体を第３アセンブリとする。半田Ｘとしては、上記第１半田９１よりも融点の低いものを用いる。   Specifically, the switching element 10 and the flywheel diode 20 are arranged in the first assembly in the third step. Then, using the solder X, the switching element 10 and the flywheel diode 20 are fixed to the first assembly. This laminate is referred to as a third assembly. As the solder X, one having a melting point lower than that of the first solder 91 is used.

次に、第３アセンブリに第４工程の第２アセンブリを配置する。そして半田Ｙを用いて、第３アセンブリに第２アセンブリを固定する。半田Ｙとしては、半田Ｘよりも融点の低い半田を用いる。   Next, the second assembly of the fourth step is arranged on the third assembly. Then, using the solder Y, the second assembly is fixed to the third assembly. As the solder Y, a solder having a melting point lower than that of the solder X is used.

このような工程によれば、スイッチング素子１０およびフライホイールダイオード２０が移動可能な状態で、第１アッセンブリに半田固定される。このため、セルフアライメントによるスイッチング素子１０およびフライホイールダイオード２０の位置決めが可能となる。   According to such a process, the switching element 10 and the flywheel diode 20 are soldered to the first assembly in a movable state. For this reason, the switching element 10 and the flywheel diode 20 can be positioned by self-alignment.

なお、組み付け品をオーブンに投入する前に、配線シート６０の端部（ゲート端子６７等が設けられた端部と反対側の端部）にコネクタを嵌め、コネクタの各端子と各配線６１との接続部分に半田を塗布する。これにより、組み立て品をオーブンに投入したとき、コネクタが半田で固定される。以降の工程は、第１の組み立て方法と同様である。   Before the assembly product is put into the oven, the connector is fitted to the end of the wiring sheet 60 (the end opposite to the end provided with the gate terminal 67 and the like). Apply solder to the connecting part. Thus, when the assembly is put into the oven, the connector is fixed with solder. The subsequent steps are the same as in the first assembly method.

＜実施例１＞
以下、半導体装置１の製造方法について、実施例を挙げる。
以下に示す項目以外の条件は、上記［各部材］で説明した内容と同様である。
・第１電極端子４０：厚さ３ｍｍの無酸素銅。表面を無電解Ｎｉ−Ｐめっき処理。
・第２電極端子５０：厚さ３ｍｍの無酸素銅。表面を無電解Ｎｉ−Ｐめっき処理。
・ポリイミドシート９０：銅箔が３５μｍの圧延銅箔、ポリイミド層が１５μｍ。セットバック距離は８ｍｍ。Ｎｉ−Ｐめっき処理。
・第１〜第４導電体３１〜３４：厚さ０．１ｍｍのＣｕ／Ｍｏ／Ｃｕ積層板。
・スイッチング素子１０：厚さ０．１５ｍｍ、５ｍｍ×５ｍｍのＳｉＣ−ＭＯＳＦＥＴ。
・フライホイールダイオード２０：厚さ０．１５ｍｍ、１０ｍｍ×１０ｍｍＳｉ半導体素子。
・配線シート６０：第１ポリイミド層６３Ａの厚さが１２．５μｍ、第２ポリイミド層６３Ｂの厚が３．５μｍ、銅箔厚が３５μｍ。 <Example 1>
Examples of the method for manufacturing the semiconductor device 1 will be described below.
Conditions other than the items shown below are the same as the contents described in the above [each member].
First electrode terminal 40: oxygen-free copper having a thickness of 3 mm. Electroless Ni-P plating treatment on the surface.
Second electrode terminal 50: oxygen-free copper having a thickness of 3 mm. Electroless Ni-P plating treatment on the surface.
Polyimide sheet 90: a rolled copper foil having a copper foil of 35 μm and a polyimide layer of 15 μm. Setback distance is 8mm. Ni-P plating treatment.
First to fourth conductors 31 to 34: Cu / Mo / Cu laminated plates having a thickness of 0.1 mm.
Switching element 10: SiC-MOSFET having a thickness of 0.15 mm, 5 mm × 5 mm.
Flywheel diode 20: thickness 0.15 mm, 10 mm × 10 mm Si semiconductor element.
Wiring sheet 60: the thickness of the first polyimide layer 63A is 12.5 μm, the thickness of the second polyimide layer 63B is 3.5 μm, and the thickness of the copper foil is 35 μm.

［製造条件］
・配線シート６０およびポリイミドシート９０の接着：真空熱プレス装置により３２０℃、４ＭＰａの条件でプレス接着。
・封止樹脂：酸化ケイ素フィラ含有のＰＰＳ樹脂。
・水冷ジャケットの接着材：フィラ含有シリコン系サーマルグリス。 [Production conditions]
-Adhesion between the wiring sheet 60 and the polyimide sheet 90: Press adhesion under the conditions of 320 ° C. and 4 MPa using a vacuum hot press apparatus.
Sealing resin: PPS resin containing silicon oxide filler.
-Adhesive for water-cooled jacket: Filler-containing silicon-based thermal grease.

＜実施例２＞
以下に示す項目以外の条件は、上記［各部材］で説明した内容と同様である。
・第１電極端子４０：厚さ２．５ｍｍの無酸素銅。スイッチング素子１０およびフライホイールダイオード２０を嵌め込むための深さ０．２４ｍｍの凹部２個（第１凹部１３１および第２凹部１３２）。無電解Ｎｉ−Ｐめっき処理。
・第２電極端子５０：厚さ２．５ｍｍの無酸素銅。無電解Ｎｉ−Ｐめっき処理。
・ポリイミドシート９０：銅箔が１２μｍの圧延銅箔、ポリイミド層が１２．５μｍ。セットバック距離は１０ｍｍ。Ｎｉ−Ｐめっき処理。
・第１〜第４導電体３１〜３４：厚さ０．３ｍｍのＣｕ／Ｍｏ／Ｃｕ積層板。
・スイッチング素子１０：厚さ０．４ｍｍ、４ｍｍ×４ｍｍのＳｉＣ−ＭＯＳＦＥＴ。
・フライホイールダイオード２０：厚さ０．４ｍｍ、６．３ｍｍ×６．３ｍｍのＳｉ半導体素子。
・配線シート６０：第１ポリイミド層６３Ａの厚が２５μｍ、第２ポリイミド層６３Ｂの厚さが３．５μｍ、銅箔厚が３５μｍ。 <Example 2>
Conditions other than the items shown below are the same as the contents described in the above [each member].
First electrode terminal 40: Oxygen-free copper having a thickness of 2.5 mm. Two recesses having a depth of 0.24 mm for fitting the switching element 10 and the flywheel diode 20 (first recess 131 and second recess 132). Electroless Ni-P plating treatment.
Second electrode terminal 50: oxygen-free copper having a thickness of 2.5 mm. Electroless Ni-P plating treatment.
Polyimide sheet 90: rolled copper foil having a copper foil of 12 μm and polyimide layer of 12.5 μm. Setback distance is 10mm. Ni-P plating treatment.
First to fourth conductors 31 to 34: Cu / Mo / Cu laminated plates having a thickness of 0.3 mm.
Switching element 10: SiC-MOSFET having a thickness of 0.4 mm, 4 mm × 4 mm.
Flywheel diode 20: Si semiconductor element having a thickness of 0.4 mm and 6.3 mm × 6.3 mm.
Wiring sheet 60: the thickness of the first polyimide layer 63A is 25 μm, the thickness of the second polyimide layer 63B is 3.5 μm, and the thickness of the copper foil is 35 μm.

［製造条件］
・配線シート６０およびポリイミドシート９０の接着：真空熱プレス装置により２９０℃、２ＭＰａの条件でプレス接着を行う。
・封止樹脂：酸化ケイ素フィラ含有のＰＰＳ樹脂。
・水冷ジャケットの接着材：フィラ含有シリコン系サーマルグリス。 [Production conditions]
Bonding of wiring sheet 60 and polyimide sheet 90: Press bonding is performed under the conditions of 290 ° C. and 2 MPa using a vacuum hot press apparatus.
Sealing resin: PPS resin containing silicon oxide filler.
-Adhesive for water-cooled jacket: Filler-containing silicon-based thermal grease.

＜実施例３＞
・第１電極端子４０：厚さ２．０ｍｍのタフピッチ銅。無電解Ｎｉ−Ｐめっき処理。
・第２電極端子５０：厚さ２．０ｍｍのタフピッチ銅。無電解Ｎｉ−Ｐめっき処理。
・ポリイミドシート９０：銅箔が１８μｍの圧延銅箔、ポリイミド層が２５μｍ。セットバック距離は５ｍｍ。Ｎｉ−Ｐめっき処理。
・第１〜第４導電体３１〜３４：厚さ０．１５ｍｍのＣｕ／Ｍｏ／Ｃｕ積層板。
・スイッチング素子１０：厚さ０．２ｍｍ、１３．６ｍｍ×１３．６ｍｍＳｉ−ＭＯＳＦＥＴ。
・フライホイールダイオード２０：厚さ０．２ｍｍ、１３．６ｍｍ×１３．６ｍｍのＳｉ半導体素子。
・配線シート６０：第１ポリイミド層６３Ａの厚さが２５μｍ、第２ポリイミド層６３Ｂの厚さが３．５μｍ、銅箔厚が３５μｍ。
・スペーサ１２０：厚さ０．１４ｍｍのポリイミドシート。 <Example 3>
First electrode terminal 40: Tough pitch copper having a thickness of 2.0 mm. Electroless Ni-P plating treatment.
Second electrode terminal 50: Tough pitch copper having a thickness of 2.0 mm. Electroless Ni-P plating treatment.
Polyimide sheet 90: rolled copper foil having a copper foil of 18 μm and polyimide layer of 25 μm. Setback distance is 5mm. Ni-P plating treatment.
First to fourth conductors 31 to 34: Cu / Mo / Cu laminated plates having a thickness of 0.15 mm.
Switching element 10: thickness 0.2 mm, 13.6 mm × 13.6 mm Si-MOSFET.
Flywheel diode 20: Si semiconductor element having a thickness of 0.2 mm, 13.6 mm × 13.6 mm.
Wiring sheet 60: the thickness of the first polyimide layer 63A is 25 μm, the thickness of the second polyimide layer 63B is 3.5 μm, and the thickness of the copper foil is 35 μm.
Spacer 120: A polyimide sheet having a thickness of 0.14 mm.

［製造条件］
・配線シート６０およびポリイミドシート９０の接着：真空熱プレス装置により３００℃、３ＭＰａの条件でプレス接着を行う。
・封止樹脂：酸化ケイ素のフィラ含有したエポキシ樹脂。
・水冷ジャケットの接着材：Ｓｎ−Ｂｉ−Ｚｎ系半田。 [Production conditions]
Bonding of wiring sheet 60 and polyimide sheet 90: Press bonding is performed at 300 ° C. and 3 MPa using a vacuum hot press apparatus.
Sealing resin: epoxy resin containing silicon oxide filler.
-Adhesive for water-cooled jacket: Sn-Bi-Zn solder.

なお、いずれの実施例においても、第１導電体３１の厚さを調整することにより、配線シート６０の各端子の表面の高さ（半田層の表面）と、第１導電体３１の第２主面３１Ｂ（半田めっきの表面）の高さとを略一致させている。   In any of the embodiments, by adjusting the thickness of the first conductor 31, the height of the surface of each terminal (surface of the solder layer) of the wiring sheet 60 and the second of the first conductor 31. The height of the main surface 31B (the surface of the solder plating) is substantially matched.

以上、各実施例について上記第１〜第３のいずれの組み立て方法でも、スイッチング素子１０およびフライホイールダイオード２０の位置ずれは許容範囲内であった。また、ソース電極１４と各電極１５〜１９との間での短絡がないこと、スイッチング素子１０が正常に動作することが確認された。   As described above, in any of the first to third assembly methods for each example, the positional deviations of the switching element 10 and the flywheel diode 20 were within an allowable range. Moreover, it was confirmed that there is no short circuit between the source electrode 14 and each electrode 15-19, and the switching element 10 operate | moves normally.

本実施形態によれば以下の効果が得られる。
（１）上記実施形態では、半導体装置１の配線構造体３０が配線シート付き電極端子４５と第２電極端子５０とにより構成される。配線シート付き電極端子４５は、第１電極端子４０と配線シート６０とにより構成される。配線シート６０が第１電極端子４０に貼り付けられ、両者が一体にされている。 According to the present embodiment, the following effects can be obtained.
(1) In the above embodiment, the wiring structure 30 of the semiconductor device 1 is configured by the electrode terminal 45 with a wiring sheet and the second electrode terminal 50. The electrode terminal 45 with a wiring sheet is composed of a first electrode terminal 40 and a wiring sheet 60. The wiring sheet 60 is affixed on the 1st electrode terminal 40, and both are united.

この構成によれば、従来配線構造体のように配線構造の加工上の制限が少ないため、大電流用の第１電極端子４０と小電流用のゲート端子６７との間の間隔を狭くすることができる。   According to this configuration, since there are few restrictions on processing of the wiring structure as in the conventional wiring structure, the interval between the first electrode terminal 40 for large current and the gate terminal 67 for small current is reduced. Can do.

また、第１電極端子４０とスイッチング素子１０のソース電極１４とは第１導電体３１を介して接続される構造とされている。この構造により、第１電極端子４０とソース電極１４との間を第１電極端子４０と異なる材料により接続することが可能である。   In addition, the first electrode terminal 40 and the source electrode 14 of the switching element 10 are connected via a first conductor 31. With this structure, the first electrode terminal 40 and the source electrode 14 can be connected with a material different from that of the first electrode terminal 40.

配線構造体３０は次のように構成されている。
配線構造体３０は、少なくとも１つの導電体（第１導電体３１）と、この導電体（第１導電体３１）を介してソース電極１４に接続される第１電極端子４０と、ドレイン電極１３に接続される第２電極端子５０と、ゲート端子６７を有する配線シート６０と、を備える。 The wiring structure 30 is configured as follows.
The wiring structure 30 includes at least one conductor (first conductor 31), a first electrode terminal 40 connected to the source electrode 14 via the conductor (first conductor 31), and the drain electrode 13. And a wiring sheet 60 having a gate terminal 67.

すなわち、ソース電極１４に接続される第１導電体３１と、ゲート電極１５に接続されるゲート端子６７とを別部材として構成する。第１導電体３１と、ゲート端子６７を含む配線シート６０とは別形態の部品であるため、両部材ともに他方の部材から加工上の制限を受けない。このため、配線シート６０は薄くすることが可能であり、配線シート６０のゲート端子６７と第１導電体３１との間の間隔を従来構造に比べて狭くすることができる。このため、従来の配線構造体３０では実装が困難となるほどの小型のスイッチング素子１０を実装することができる。   That is, the first conductor 31 connected to the source electrode 14 and the gate terminal 67 connected to the gate electrode 15 are configured as separate members. Since the first conductor 31 and the wiring sheet 60 including the gate terminal 67 are different parts, both members are not subjected to processing restrictions from the other member. For this reason, the wiring sheet 60 can be thinned, and the distance between the gate terminal 67 of the wiring sheet 60 and the first conductor 31 can be narrowed compared to the conventional structure. For this reason, it is possible to mount the switching element 10 that is small enough to be difficult to mount with the conventional wiring structure 30.

（２）上記実施形態では、第１導電体３１とゲート端子６７との配置関係と、スイッチング素子１０のソース電極１４とゲート電極１５との配置関係とが一致する。
この構成によれば、第１導電体３１とゲート端子６７とが配置されている部分にスイッチング素子１０を配置するとき、スイッチング素子１０のソース電極１４と第１導電体３１、およびスイッチング素子１０のゲート電極１５とゲート端子６７とを精確に接続させることができる。すなわち、スイッチング素子１０の実装が容易である。 (2) In the above embodiment, the arrangement relationship between the first conductor 31 and the gate terminal 67 and the arrangement relationship between the source electrode 14 and the gate electrode 15 of the switching element 10 are the same.
According to this configuration, when the switching element 10 is disposed in the portion where the first conductor 31 and the gate terminal 67 are disposed, the source electrode 14 of the switching element 10, the first conductor 31, and the switching element 10 The gate electrode 15 and the gate terminal 67 can be accurately connected. That is, the switching element 10 can be easily mounted.

（３）上記実施形態では、配線シート６０には、ソース電極１４に対応するところに第１貫通孔６４が形成されている。第１導電体３１は、第１貫通孔６４を通じて第１電極端子４０に取り付けられている。   (3) In the above embodiment, the first through hole 64 is formed in the wiring sheet 60 at a location corresponding to the source electrode 14. The first conductor 31 is attached to the first electrode terminal 40 through the first through hole 64.

この構成によれば、配線シート６０の第１貫通孔６４により第１導電体３１が位置決めされる。このため、スイッチング素子１０のソース電極１４と第１導電体３１との接続、およびスイッチング素子１０のゲート電極１５とゲート端子６７との接続において位置ずれが生じる頻度を抑制することができる。   According to this configuration, the first conductor 31 is positioned by the first through hole 64 of the wiring sheet 60. For this reason, it is possible to suppress the frequency of occurrence of displacement in the connection between the source electrode 14 of the switching element 10 and the first conductor 31 and the connection between the gate electrode 15 of the switching element 10 and the gate terminal 67.

また、配線シート６０のゲート端子６７および第１貫通孔６４は、配線シート６０の一連の構造工程で形成されるため、設計寸法に対する両者の位置ずれは小さい。すなわち、ゲート端子６７と第１貫通孔６４との間隔は一定距離以上となる。このため、第１導電体３１とゲート端子６７とが短絡するおそれが小さい。   Further, since the gate terminal 67 and the first through-hole 64 of the wiring sheet 60 are formed by a series of structural steps of the wiring sheet 60, the positional deviation between them with respect to the design dimension is small. That is, the distance between the gate terminal 67 and the first through hole 64 is equal to or greater than a certain distance. For this reason, there is little possibility that the first conductor 31 and the gate terminal 67 are short-circuited.

（４）上記実施形態では、第１〜第４導電体３１〜３４は応力を緩和する緩衝材により形成されている。この構成によれば、第１電極端子４０、第２電極端子５０、スイッチング素子１０およびフライホイールダイオード２０の間で生じる応力、またはこれら部材の内部に生じる応力を緩和することができる。   (4) In the said embodiment, the 1st-4th conductors 31-34 are formed of the buffer material which relieves stress. According to this configuration, the stress generated between the first electrode terminal 40, the second electrode terminal 50, the switching element 10 and the flywheel diode 20, or the stress generated inside these members can be relaxed.

（５）上記実施形態では、第１〜第４導電体３１〜３４として次の条件を満たす部材を用いる。すなわち、第１導電体３１の熱膨張係数が、スイッチング素子１０の熱膨張係数よりも大きくかつ第１電極端子４０の熱膨張係数よりも小さいこと。第２導電体３２の熱膨張係数が、スイッチング素子１０の熱膨張係数よりも大きくかつ第２電極端子５０の熱膨張係数よりも小さいこと。第３導電体３３の熱膨張係数が、フライホイールダイオード２０の熱膨張係数よりも大きくかつ第１電極端子４０の熱膨張係数よりも小さいこと。第４導電体３４の熱膨張係数が、フライホイールダイオード２０の熱膨張係数よりも大きくかつ第２電極端子５０の熱膨張係数よりも小さいこと。このような構成によれば、互いに隣接する２つの部材間の熱膨張係数の差が小さくなる。これにより、各部材間に生じる応力を小さくすることができる。   (5) In the said embodiment, the member which satisfy | fills the following conditions is used as the 1st-4th conductors 31-34. That is, the thermal expansion coefficient of the first conductor 31 is larger than the thermal expansion coefficient of the switching element 10 and smaller than the thermal expansion coefficient of the first electrode terminal 40. The thermal expansion coefficient of the second conductor 32 is larger than the thermal expansion coefficient of the switching element 10 and smaller than the thermal expansion coefficient of the second electrode terminal 50. The thermal expansion coefficient of the third conductor 33 is larger than the thermal expansion coefficient of the flywheel diode 20 and smaller than the thermal expansion coefficient of the first electrode terminal 40. The thermal expansion coefficient of the fourth conductor 34 is larger than the thermal expansion coefficient of the flywheel diode 20 and smaller than the thermal expansion coefficient of the second electrode terminal 50. According to such a configuration, the difference in coefficient of thermal expansion between two adjacent members is reduced. Thereby, the stress which arises between each member can be made small.

（６）上記実施形態では、配線シート６０には、複数個のモニタ電極（他電極）に対応するモニタ端子（他端子）が設けられている。このため、ソース電極１４とゲート電極１５のほかにモニタ電極を備えるスイッチング素子１０を実装することができる。   (6) In the above embodiment, the wiring sheet 60 is provided with monitor terminals (other terminals) corresponding to a plurality of monitor electrodes (other electrodes). For this reason, the switching element 10 provided with a monitor electrode in addition to the source electrode 14 and the gate electrode 15 can be mounted.

（７）上記実施形態では、第１電極端子４０のうちスイッチング素子１０に対向する面と反対側の面（第２面４２）に絶縁シート４３（絶縁層）が設けられている。また、第２電極端子５０のうちスイッチング素子１０に対向する面と反対側の面（第２面５２）に絶縁シート５３（絶縁層）が設けられている。   (7) In the embodiment described above, the insulating sheet 43 (insulating layer) is provided on the surface (second surface 42) on the opposite side of the surface facing the switching element 10 of the first electrode terminal 40. In addition, an insulating sheet 53 (insulating layer) is provided on a surface (second surface 52) opposite to the surface facing the switching element 10 of the second electrode terminal 50.

この構成によれば、配線構造体３０を用いて半導体装置１を形成する場合で、スイッチング素子１０が配置された面側を封止樹脂で封止するとき、絶縁シート４３、５３が形成された面側を外部に出すことができる。このため、絶縁シート４３、５３が形成された部分に放熱装置を取り付けることが可能であり、封止樹脂を介さずに放熱装置に熱を伝達することができる。すなわち、放熱装置の直付け可能な配線構造体３０を提供することができる。   According to this configuration, when the semiconductor device 1 is formed using the wiring structure 30, the insulating sheets 43 and 53 are formed when the surface side on which the switching element 10 is disposed is sealed with the sealing resin. The surface side can be exposed to the outside. For this reason, it is possible to attach a heat radiating device to the part in which the insulating sheets 43 and 53 are formed, and heat can be transmitted to the heat radiating device without using a sealing resin. That is, it is possible to provide the wiring structure 30 to which the heat dissipation device can be directly attached.

（８）上記実施形態では、第１電極端子４０の絶縁シート４３に金属シート４４が積層されている。同様に、第２電極端子５０の絶縁シート５３に金属シート５４が積層されている。この構成によれば、金属シート４４、５４により絶縁シート４３、５３が保護されるため、半導体装置１の製造工程中に、絶縁シート４３、５３に傷または欠損が生じることが抑制される。また、半導体装置１の第１電極端子４０または第２電極端子５０に放熱装置を接着するとき、接着剤として半田等の金属を用いることが可能となる。   (8) In the above embodiment, the metal sheet 44 is laminated on the insulating sheet 43 of the first electrode terminal 40. Similarly, a metal sheet 54 is laminated on the insulating sheet 53 of the second electrode terminal 50. According to this configuration, since the insulating sheets 43 and 53 are protected by the metal sheets 44 and 54, the insulating sheets 43 and 53 are suppressed from being damaged or broken during the manufacturing process of the semiconductor device 1. Further, when the heat dissipation device is bonded to the first electrode terminal 40 or the second electrode terminal 50 of the semiconductor device 1, it is possible to use a metal such as solder as an adhesive.

（９）上記実施形態では、配線シート６０の各端子の表面の高さ（半田層の表面）と、第１導電体３１の第２主面３１Ｂ（半田めっきの表面）の高さとが略一致する。このため、スイッチング素子１０の実装時にスイッチング素子１０が傾くことが抑制される。これにより製造歩留を高くすることができる。   (9) In the above embodiment, the height of the surface of each terminal (the surface of the solder layer) of the wiring sheet 60 and the height of the second main surface 31B (the surface of the solder plating) of the first conductor 31 are substantially the same. To do. For this reason, it is suppressed that the switching element 10 inclines at the time of mounting of the switching element 10. As a result, the production yield can be increased.

（１０）上記実施形態では、配線シート６０に補強板６２が形成されている。このため、配線シート６０の熱膨張を小さくすることができる。これにより、配線シート６０と第１電極端子４０との間の熱膨張率の差による剥離が抑制される。   (10) In the above embodiment, the reinforcing plate 62 is formed on the wiring sheet 60. For this reason, the thermal expansion of the wiring sheet 60 can be reduced. Thereby, peeling due to the difference in thermal expansion coefficient between the wiring sheet 60 and the first electrode terminal 40 is suppressed.

（１１）上記実施形態では、エポキシ樹脂等の接着材を含まない配線シート６０を用いている。すなわち、第１ポリイミド層６３Ａと配線６１との間および第２ポリイミド層６３Ｂと配線６１との間に熱可塑性ポリイミド層を介在させ、両者を密着させている。これにより、配線シート６０の耐熱性を向上させている。   (11) In the above embodiment, the wiring sheet 60 not including an adhesive such as an epoxy resin is used. That is, a thermoplastic polyimide layer is interposed between the first polyimide layer 63A and the wiring 61 and between the second polyimide layer 63B and the wiring 61, and the two are adhered to each other. Thereby, the heat resistance of the wiring sheet 60 is improved.

また、配線シート６０の第１電極端子４０と接触する側に、熱可塑性ポリイミド層を形成している。そして、真空加熱圧着により、配線シート６０と第１電極端子４０とを密着させて、固定している。すなわち、熱可塑性ポリイミド層を介して、配線シート６０と第１電極端子４０とを接着させている。このような構成によれば、配線シート６０と第１電極端子４０との間に熱可塑性ポリイミド層を介在させない場合と比べて、高温での、配線シート６０と第１電極端子４０との間の接着力を高くすることができる。   Further, a thermoplastic polyimide layer is formed on the side of the wiring sheet 60 that contacts the first electrode terminal 40. And the wiring sheet 60 and the 1st electrode terminal 40 are closely_contact | adhered and fixed by vacuum thermocompression bonding. That is, the wiring sheet 60 and the first electrode terminal 40 are bonded via the thermoplastic polyimide layer. According to such a structure, compared with the case where a thermoplastic polyimide layer is not interposed between the wiring sheet 60 and the 1st electrode terminal 40, between the wiring sheet 60 and the 1st electrode terminal 40 at high temperature. Adhesive strength can be increased.

（１２）上記実施形態の第１変形例では、第２導電体３２と第４導電体３４とを一体とし、一部材により構成している。
この構成によれば、第２導電体３２と第４導電体３４を個別に第２電極端子５０に実装する必要がない。このため、個別の部材のときには、第２導電体３２の位置決め作業と第４導電体３４の位置決め作業と個別に行う必要があったが、このような位置決め作業が１回分少なくなる。すなわち、第２導電体３２と第４導電体３４とを別部材として構成する場合と比べて、配線構造体３０の製造工程を簡略化することができる。 (12) In the first modification of the above embodiment, the second conductor 32 and the fourth conductor 34 are integrated into one member.
According to this configuration, it is not necessary to mount the second conductor 32 and the fourth conductor 34 on the second electrode terminal 50 individually. For this reason, in the case of individual members, the positioning work of the second conductor 32 and the positioning work of the fourth conductor 34 need to be performed separately, but such positioning work is reduced by one time. That is, the manufacturing process of the wiring structure 30 can be simplified as compared with the case where the second conductor 32 and the fourth conductor 34 are configured as separate members.

（１３）上記実施形態の第２変形例では、配線シート６０と第１電極端子４０との間にスペーサ１２０を介在させている。
この構成によれば、スペーサ１２０を介在させない場合と比べて、第１導電体３１の厚さを大きくすることができる。これにより、スイッチング素子１０と第１電極端子４０との間またはこれら部材の内部に生じる応力を小さくすることができる。 (13) In the second modification of the above embodiment, the spacer 120 is interposed between the wiring sheet 60 and the first electrode terminal 40.
According to this configuration, the thickness of the first conductor 31 can be increased as compared with the case where the spacer 120 is not interposed. Thereby, the stress which arises between the switching element 10 and the 1st electrode terminal 40 or the inside of these members can be made small.

（１４）上記実施形態の第３変形例では、第１導電体３１が配置される配置面すなわち第１凹部１３１の底面が、配線シート６０のシート配置面４１Ａよりも低い。
この構成によれば、第１導電体３１が配置される配置面（第１凹部１３１の底面）と配線シート６０のシート配置面４１Ａとが同一平面を構成する場合と比べて、第１導電体３１の厚さを大きくすることができる。これにより、スイッチング素子１０と第１電極端子４０との間またはこれら部材の内部に生じる応力を小さくすることができる。 (14) In the third modification of the above embodiment, the arrangement surface on which the first conductor 31 is arranged, that is, the bottom surface of the first recess 131 is lower than the sheet arrangement surface 41 </ b> A of the wiring sheet 60.
According to this structure, compared with the case where the arrangement surface (the bottom surface of the first recess 131) on which the first conductor 31 is arranged and the sheet arrangement surface 41A of the wiring sheet 60 form the same plane, the first conductor. The thickness of 31 can be increased. Thereby, the stress which arises between the switching element 10 and the 1st electrode terminal 40 or the inside of these members can be made small.

（１５）上記実施形態の第４変形例では、第１導電体３１と第３導電体３３と第１電極端子４０とを一体とする。この構成によれば、第１導電体３１と第３導電体３３とを個別に配置する必要がない分、製造工程を簡略化することができる。   (15) In the fourth modification of the above embodiment, the first conductor 31, the third conductor 33, and the first electrode terminal 40 are integrated. According to this configuration, the manufacturing process can be simplified because the first conductor 31 and the third conductor 33 do not need to be arranged separately.

（１６）上記実施形態の第５変形例では、スイッチング素子１０およびフライホイールダイオード２０の他、他の半導体素子が実装可能な構造とされている。すなわち、第１配線シート１５１に、他の半導体素子を実装するためのランド１５２が形成されている。このため、半導体素子に対してスイッチング機能のほか付加機能を設けることができる。   (16) In the fifth modification of the above embodiment, the semiconductor device can be mounted in addition to the switching device 10 and the flywheel diode 20. That is, lands 152 for mounting other semiconductor elements are formed on the first wiring sheet 151. For this reason, in addition to the switching function, an additional function can be provided for the semiconductor element.

（１７）上記実施形態の第６変形例では、第１電極端子４０に相当する第１電極部１６１と第２電極端子５０に相当する第２電極部１６２とが絶縁基板１６０に設けられている。そして、第２電極部１６２とスイッチング素子１０とを接続する架橋導電体１６３を備えている。   (17) In the sixth modification of the above embodiment, the first electrode portion 161 corresponding to the first electrode terminal 40 and the second electrode portion 162 corresponding to the second electrode terminal 50 are provided on the insulating substrate 160. . And the bridge | crosslinking conductor 163 which connects the 2nd electrode part 162 and the switching element 10 is provided.

この構成では、絶縁基板１６０に第１電極部１６１と第２電極部１６２とが設けられ、両電極部が同一平面上に配置されるため、この配線構造体３０を用いて半導体装置１を構成することにより、半導体装置１を薄型にすることができる。   In this configuration, the first electrode portion 161 and the second electrode portion 162 are provided on the insulating substrate 160, and both electrode portions are arranged on the same plane. Therefore, the semiconductor device 1 is configured using the wiring structure 30. By doing so, the semiconductor device 1 can be made thin.

（１８）上記実施形態の半導体装置１は、上記構成の配線構造体３０を含む。すなわち、半導体装置１は配線シート付き電極端子４５を含む。
この構成によれば、従来よりも小さいスイッチング素子１０が実装可能である。このため、ワイヤ接続を用いないパッケージにおいて従来よりも半導体装置１を小型にすることができる。 (18) The semiconductor device 1 of the above embodiment includes the wiring structure 30 having the above configuration. That is, the semiconductor device 1 includes an electrode terminal 45 with a wiring sheet.
According to this structure, the switching element 10 smaller than before can be mounted. For this reason, the semiconductor device 1 can be made smaller than before in a package that does not use wire connection.

（１９）上記実施形態の半導体装置１の製造方法（第１の組み立て方法）は、ワイヤ接続工程を含まない。また、各部材の接続はリフロー等で行うことができる。このため、スイッチング素子１０の実装個数が多い場合でも、工数の大幅な増大はない。   (19) The manufacturing method (first assembling method) of the semiconductor device 1 of the above embodiment does not include a wire connection process. Each member can be connected by reflow or the like. For this reason, even when the number of mounted switching elements 10 is large, the man-hour is not significantly increased.

（２０）上記実施形態の半導体装置１の製造方法（第１の組み立て方法）では、第４工程（先接続工程）で第３工程のアセンブリに、スイッチング素子１０を半田Ｂで固定する。そして、この後の工程（後接続工程）、第２導電体３２、第４導電体３４、第２電極端子５０等を順に積層する。   (20) In the manufacturing method (first assembling method) of the semiconductor device 1 of the above embodiment, the switching element 10 is fixed to the assembly of the third step with the solder B in the fourth step (pre-connection step). Then, the subsequent process (post-connection process), the second conductor 32, the fourth conductor 34, the second electrode terminal 50, and the like are sequentially stacked.

この構成によれば、スイッチング素子１０が第２電極端子５０等に固定されるよりも前に第１主面１１のソース電極１４と第１導電体３１および各電極１５〜１９と各端子６７〜７１を半田接続する。すなわち、スイッチング素子１０が移動可能な状態で半田固定する。これにより、半田の表面張力によりスイッチング素子１０を適切な位置に移動させることができる。所謂セルフアライメントによりスイッチング素子１０の位置決めが行われるため、ソース電極１４および各電極１５〜１９間の短絡が抑制される。   According to this configuration, before the switching element 10 is fixed to the second electrode terminal 50 or the like, the source electrode 14, the first conductor 31, the electrodes 15 to 19, and the terminals 67 to 67 on the first main surface 11. 71 is soldered. In other words, the switching element 10 is soldered in a movable state. Thereby, the switching element 10 can be moved to an appropriate position by the surface tension of the solder. Since the switching element 10 is positioned by so-called self-alignment, a short circuit between the source electrode 14 and the electrodes 15 to 19 is suppressed.

（２１）上記実施形態の半導体装置１の製造方法（第１および第２の組み立て方法）では、半田接続に用いる半田について、後の工程で用いる半田ほど融点を低くする。これにより、後工程において、先接続工程で接続した半田接続部分の溶融を抑制することができる。これにより、スイッチング素子１０の位置ずれが発生することを抑制することができる。   (21) In the manufacturing method (first and second assembling methods) of the semiconductor device 1 of the above embodiment, the melting point of the solder used for the solder connection is lowered as the solder used in the subsequent process. Thereby, it is possible to suppress melting of the solder connection portion connected in the previous connection process in the subsequent process. Thereby, it can suppress that the position shift of the switching element 10 generate | occur | produces.

（２２）上記実施形態の半導体装置１の製造方法（第３の組み立て方法）では、第１半田９１で接続するＡ工程を、第２半田９２で接続するＢ工程よりも先に実施する。Ａ工程には、第１導電体３１および第３導電体３３と第１電極端子４０との接続と、第２導電体３２および第４導電体３４と第２電極端子５０との接続とが含まれる。Ｂ工程には、第１導電体３１および第２導電体３２とスイッチング素子１０との接続と、第３導電体３３および第４導電体３４とフライホイールダイオード２０との接続とが含まれる。そして、第１半田９１として第２半田９２よりも融点が高いものを用いる。   (22) In the manufacturing method (third assembly method) of the semiconductor device 1 according to the above embodiment, the process A connected by the first solder 91 is performed before the process B connected by the second solder 92. The process A includes the connection between the first conductor 31 and the third conductor 33 and the first electrode terminal 40, and the connection between the second conductor 32 and the fourth conductor 34 and the second electrode terminal 50. It is. The process B includes the connection between the first conductor 31 and the second conductor 32 and the switching element 10 and the connection between the third conductor 33 and the fourth conductor 34 and the flywheel diode 20. The first solder 91 having a melting point higher than that of the second solder 92 is used.

このような製造方法によれば、Ａ工程では、Ｂ工程で用いる半田よりも、融点が高い半田を用いていることから、Ａ工程の後で行われるＢ工程で第２半田９２が溶融するが、第１半田９１の溶融は少ない。このため、Ａ工程で接続した部材同士の位置ずれが抑制される。   According to such a manufacturing method, since the solder having a higher melting point than the solder used in the B process is used in the A process, the second solder 92 is melted in the B process performed after the A process. The melting of the first solder 91 is small. For this reason, the position shift of the members connected in the A process is suppressed.

（その他の実施形態）
なお、本発明の実施態様は上記各実施例にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。 (Other embodiments)
In addition, the embodiment of the present invention is not limited to the embodiment shown in each of the above-described embodiments, and the embodiment can be modified as shown below, for example. In addition, the following modifications can be implemented by combining different modifications with each other.

・上記実施形態では、第１導電体３１と第３導電体３３とが別個の部材として構成されているが、これを一個の部材として構成してもよい。
この構成によれば、第１導電体３１と第３導電体３３を個別に第１電極端子４０に実装する必要がない。このため、第１導電体３１と第３導電体３３とを別部材として構成する場合と比べて、配線構造体３０の製造工程を簡略化することができる。 In the above embodiment, the first conductor 31 and the third conductor 33 are configured as separate members, but may be configured as a single member.
According to this configuration, it is not necessary to mount the first conductor 31 and the third conductor 33 on the first electrode terminal 40 individually. For this reason, compared with the case where the 1st conductor 31 and the 3rd conductor 33 are comprised as a separate member, the manufacturing process of the wiring structure 30 can be simplified.

・上記実施形態では、第１導電体３１、第２導電体３２、第３導電体３３および第４導電体３４を、スイッチング素子１０の熱膨張係数と第１電極端子４０（または第２電極端子５０）の熱膨張係数との中間の値を有する材料により形成しているが、これに代えて、単なる金属板を用いることもできる。例えば、第１〜第４導電体３１〜３４のいずれかまたは全部を銅または銅合金により形成してもよい。   In the above embodiment, the first conductor 31, the second conductor 32, the third conductor 33, and the fourth conductor 34 are replaced with the thermal expansion coefficient of the switching element 10 and the first electrode terminal 40 (or the second electrode terminal). It is made of a material having an intermediate value of the thermal expansion coefficient of 50), but a simple metal plate can be used instead. For example, any or all of the first to fourth conductors 31 to 34 may be formed of copper or a copper alloy.

・上記実施形態では、各素子１０，２０と各電極端子４０，５０との間に、第１導電体３１、第２導電体３２、第３導電体３３、第４導電体３４を介在させているがこれらを省略することもできる。なお、第１導電体３１を省略する構成の場合には、スイッチング素子のソース電極１４と第１電極端子４０の第１面４１との間のスペースは半田で埋められる。   In the above embodiment, the first conductor 31, the second conductor 32, the third conductor 33, and the fourth conductor 34 are interposed between the elements 10 and 20 and the electrode terminals 40 and 50. However, these can be omitted. When the first conductor 31 is omitted, the space between the source electrode 14 of the switching element and the first surface 41 of the first electrode terminal 40 is filled with solder.

・上記実施形態では、第１電極端子４０および第２電極端子５０に貼り付けている絶縁シート４３、５３として、ポリイミド樹脂により形成したシートを用いているが、絶縁シート４３、５３の材料はこれに限定されない。例えば、絶縁シート４３、５３の材料として、エポキシ樹脂、ＰＰＳ樹脂、ＰＥＴ樹脂（ポリエチレンテレフタレート樹脂）、ＰＥＥＫ樹脂（ポリエーテルエーテルケトン樹脂）、シリコーン樹脂、フッ素樹脂、液晶ポリマー、これら樹脂に絶縁性フィラを含有した樹脂を用いることができる。また、セラミックス基板を用いてもよい。セラミックス基板としては、例えばＳｉＮ、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＣ、ＳｉＯ２等を用いることができる。 -In the said embodiment, although the sheet | seat formed with the polyimide resin is used as the insulating sheets 43 and 53 affixed on the 1st electrode terminal 40 and the 2nd electrode terminal 50, the material of the insulating sheets 43 and 53 is this. It is not limited to. For example, as materials for the insulating sheets 43 and 53, epoxy resin, PPS resin, PET resin (polyethylene terephthalate resin), PEEK resin (polyether ether ketone resin), silicone resin, fluororesin, liquid crystal polymer, insulating fillers for these resins A resin containing can be used. A ceramic substrate may also be used. As the ceramic substrate, for example, SiN, AlN, Al 2 O 3 , SiC, SiO 2 or the like can be used.

・上記実施形態では、スイッチング素子１０と第１導電体３１または第２導電体３２との接続およびフライホイールダイオード２０と第３導電体３３または第４導電体３４との接続に第２半田９２を用いている。また、第１電極端子４０と第１導電体３１または第３導電体３３との接続および第２電極端子５０と第２導電体３２または第４導電体３４との接続に第１半田９１を用いている。このように融点の異なる２種類の半田を用いているが、この構成に代えて、半田の種類を統一してもよい。   In the above embodiment, the second solder 92 is used to connect the switching element 10 to the first conductor 31 or the second conductor 32 and to connect the flywheel diode 20 to the third conductor 33 or the fourth conductor 34. Used. The first solder 91 is used for the connection between the first electrode terminal 40 and the first conductor 31 or the third conductor 33 and the connection between the second electrode terminal 50 and the second conductor 32 or the fourth conductor 34. ing. As described above, two types of solder having different melting points are used, but instead of this configuration, the types of solder may be unified.

・上記実施形態では、第３の組み立て方法を採用した半導体装置１を示している。
すなわち、各部材は、融点の異なる２種類の半田によりそれぞれ固定されている。一方半導体装置１の組み立て方法として第１の組み立て方法または第２の組み立て方法を採用するときは、融点の異なる４種類の半田により各部材が固定される。 In the above embodiment, the semiconductor device 1 adopting the third assembly method is shown.
That is, each member is fixed by two types of solder having different melting points. On the other hand, when the first assembling method or the second assembling method is adopted as the assembling method of the semiconductor device 1, each member is fixed by four types of solder having different melting points.

・上記実施形態の第１の組み立て方法では、各工程の半田の融点を異ならせているが、これを次のように構成することができる。すなわち、一旦半田結合後、位置ずれが生じても短絡等が生じない半田接続部分について、半田の融点を同じものとする。上記第１の組み立て方法では、第５工程の半田Ｃと第６工程の半田Ｄとを同じ融点の半田とすることができる。   -In the 1st assembly method of the said embodiment, although melting | fusing point of the solder of each process is varied, this can be comprised as follows. That is, the solder melting point is the same for the solder connection portion where a short circuit or the like does not occur even if a positional shift occurs once the solder is joined. In the first assembly method, the solder C in the fifth step and the solder D in the sixth step can be made to have the same melting point.

・上記実施形態の第２の組み立て方法でも、各工程の半田の融点を異ならせているが、これを次のように構成することができる。すなわち、上記第２の組み立て方法では、第３工程の半田Ａと第４工程の半田Ｂとを同じ融点の半田とすることができる。   In the second assembling method of the above embodiment, the melting point of the solder in each step is different, but this can be configured as follows. That is, in the second assembling method, the solder A in the third step and the solder B in the fourth step can be made to have the same melting point.

・上記実施形態の第２の組み立て方法では、第６工程において、第５工程のアセンブリに第１工程のアセンブリ（第１電極端子４０を含むもの）を積層しているが、このとき次のように第２電極端子５０に対して第１電極端子４０を位置決めしてもよい。すなわち、半田接続のためにリフローを行うとき、支持治具により、第１電極端子４０と第２電極端子５０との間隔を所定距離に維持し、両電極の間に挟まる素子１０，２０に力が加わらないようにする。これにより、半田溶融時にスイッチング素子１０のセルフアライメントを生じさせ易くすることができる。   In the second assembling method of the above embodiment, in the sixth step, the assembly of the first step (including the first electrode terminal 40) is laminated on the assembly of the fifth step. Alternatively, the first electrode terminal 40 may be positioned with respect to the second electrode terminal 50. That is, when reflow is performed for solder connection, the distance between the first electrode terminal 40 and the second electrode terminal 50 is maintained at a predetermined distance by the support jig, and force is applied to the elements 10 and 20 sandwiched between the two electrodes. To avoid adding. Thereby, the self-alignment of the switching element 10 can be easily caused when the solder is melted.

・また、同様の理由により、上記実施形態の第３の組み立て方法においても、第５工程において、半田接続のためにリフローを行うとき、支持治具により、第１電極端子４０と第２電極端子５０との間隔を所定距離に維持し、両電極の間に挟まる素子１０，２０に力が加わらないようにすることもできる。   For the same reason, also in the third assembly method of the above embodiment, when reflow is performed for solder connection in the fifth step, the first electrode terminal 40 and the second electrode terminal are used by the support jig. It is also possible to keep a distance from 50 at a predetermined distance so that no force is applied to the elements 10 and 20 sandwiched between both electrodes.

・上記実施形態では、半田めっきした部材を用いて各部材を半田接続しているが、半田接続はこの方法に限定されない。例えば、半田ペースト、半田プリフォーム等を用いることにより各部材を接続してもよい。この場合、第１導電体３１〜第４導電体３４に施された半田めっきを省略してもよい。   In the above embodiment, each member is solder-connected using a solder-plated member, but the solder connection is not limited to this method. For example, each member may be connected by using a solder paste, a solder preform, or the like. In this case, the solder plating applied to the first conductor 31 to the fourth conductor 34 may be omitted.

・上記実施形態では、配線シート６０としてフレキシブルプリント基板を用いているが、所謂フラットケーブルを用いることもできる。この構成の場合においても、少なくとも上記（１）と同様の効果が得られる。   In the above embodiment, a flexible printed board is used as the wiring sheet 60, but a so-called flat cable can also be used. Even in the case of this configuration, at least the same effect as the above (1) can be obtained.

・上記実施形態では、スイッチング素子１０とフライホイールダイオード２０とが並列接続する半導体装置１の配線構造体３０に本発明を適用しているが、スイッチング素子１０だけを含む半導体装置１の配線構造体３０に本発明を適用することもできる。   In the above embodiment, the present invention is applied to the wiring structure 30 of the semiconductor device 1 in which the switching element 10 and the flywheel diode 20 are connected in parallel, but the wiring structure of the semiconductor device 1 including only the switching element 10 The present invention can be applied to 30.

・上記実施形態では、スイッチング素子１０としてＳｉＣ−ＭＯＳＦＥＴまたはＳｉ−ＭＯＳＦＥＴを用いているが、スイッチング素子１０の種類は限定されない。すなわち、本発明は、２以上の電極を備えたスイッチング素子１０を含む半導体装置の配線構造体に適用可能である。スイッチング素子１０の他の例としては、例えば、ＧａＮ等のＩＩＩ族窒化物材料を用いたＭＯＳＦＥＴ、Ｓｉ−ＩＧＢＴ（ｎチャンネルＩＧＢＴ）、ＳｉＣ−ＩＧＢＴ等が挙げられる。   In the above embodiment, SiC-MOSFET or Si-MOSFET is used as the switching element 10, but the type of the switching element 10 is not limited. In other words, the present invention can be applied to a wiring structure of a semiconductor device including the switching element 10 having two or more electrodes. Other examples of the switching element 10 include a MOSFET using a group III nitride material such as GaN, Si-IGBT (n-channel IGBT), SiC-IGBT, and the like.

１…半導体装置、１０…スイッチング素子、１１…第１主面、１２…第２主面、１３…ドレイン電極、１４…ソース電極、１５…ゲート電極、１６…第１モニタ電極、１７…第２モニタ電極、１８…第３モニタ電極、１９…第４モニタ電極、２０…フライホイールダイオード、２１…第１主面、２２…第２主面、３０…配線構造体、３１…第１導電体、３１Ａ…第１主面、３１Ｂ…第２主面、３２…第２導電体、３２Ａ…第１主面、３２Ｂ…第２主面、３３…第３導電体、３３Ａ…第１主面、３３Ｂ…第２主面、３４…第４導電体、３４Ａ…第１主面、３４Ｂ…第２主面、４０…第１電極端子、４１…第１面、４１Ａ…シート配置面、４２…第２面、４３…絶縁シート、４３Ａ…端縁、４４…金属シート、４４Ａ…端縁、４５…配線シート付き電極端子、５０…第２電極端子、５１…第１面、５２…第２面、５３…絶縁シート、５４…金属シート、６０…配線シート、６０Ａ…固定部、６０Ｂ…リード部、６１…配線、６２…補強板、６３Ａ…第１ポリイミド層、６３Ｂ…第２ポリイミド層、６４…第１貫通孔、６５…第２貫通孔、６６…開口部、６７…ゲート端子、６８…第１モニタ端子、６９…第２モニタ端子、７０…第３モニタ端子、７１…第４モニタ端子、８０…封止部、９０…ポリイミドシート、９１…第１半田、９２…第２半田、９３…半田プリフォーム、１１０…第５導電体、１１０Ａ…第１主面、１１０Ｂ…第２主面、１１１…第１接続部、１１２…第２接続部、１２０…スペーサ、１２１…第３貫通孔、１２２…第４貫通孔、１３１…第１凹部、１３１Ａ…底面、１３２…第２凹部、１３２Ａ…底面、１４１…第１凸部、１４２…第２凸部、１５０…制御用半導体素子、１５１…第１配線シート、１５２…ランド、１５３…第６導電体、１５４…第２配線シート、１５５…ランド、１６０…絶縁基板、１６１…第１電極部、１６２…第２電極部、１６３…架橋導電体。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Switching element, 11 ... 1st main surface, 12 ... 2nd main surface, 13 ... Drain electrode, 14 ... Source electrode, 15 ... Gate electrode, 16 ... 1st monitor electrode, 17 ... 2nd Monitor electrode, 18 ... third monitor electrode, 19 ... fourth monitor electrode, 20 ... flywheel diode, 21 ... first main surface, 22 ... second main surface, 30 ... wiring structure, 31 ... first conductor, 31A ... first main surface, 31B ... second main surface, 32 ... second conductor, 32A ... first main surface, 32B ... second main surface, 33 ... third conductor, 33A ... first main surface, 33B 2nd main surface, 34 ... 4th conductor, 34A ... 1st main surface, 34B ... 2nd main surface, 40 ... 1st electrode terminal, 41 ... 1st surface, 41A ... Sheet arrangement | positioning surface, 42 ... 2nd Surface, 43 ... insulating sheet, 43A ... edge, 44 ... metal sheet, 44A ... edge, 45 ... with wiring sheet Electrode terminal, 50 ... second electrode terminal, 51 ... first surface, 52 ... second surface, 53 ... insulating sheet, 54 ... metal sheet, 60 ... wiring sheet, 60A ... fixed portion, 60B ... lead portion, 61 ... wiring 62 ... Reinforcing plate, 63A ... First polyimide layer, 63B ... Second polyimide layer, 64 ... First through hole, 65 ... Second through hole, 66 ... Opening, 67 ... Gate terminal, 68 ... First monitor terminal 69 ... second monitor terminal, 70 ... third monitor terminal, 71 ... fourth monitor terminal, 80 ... sealing part, 90 ... polyimide sheet, 91 ... first solder, 92 ... second solder, 93 ... solder preform 110 ... 5th conductor, 110A ... 1st main surface, 110B ... 2nd main surface, 111 ... 1st connection part, 112 ... 2nd connection part, 120 ... spacer, 121 ... 3rd through-hole, 122 ... 1st. 4 through-holes, 131 ... first recess, 131A ... bottom surface 132: second concave portion, 132A: bottom surface, 141: first convex portion, 142: second convex portion, 150: control semiconductor element, 151: first wiring sheet, 152: land, 153: sixth conductor, 154 ... 2nd wiring sheet, 155 ... Land, 160 ... Insulating substrate, 161 ... 1st electrode part, 162 ... 2nd electrode part, 163 ... Bridging conductor.

Claims (20)

第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子が少なくとも１つ配置される配線シート付き電極端子であって、
前記第１電極に接続される電極端子と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記電極端子において前記第１電極が接続される面に前記配線シートが貼り付けられて前記電極端子と前記配線シートとが一体にされている
ことを特徴とする配線シート付き電極端子。 An electrode terminal with a wiring sheet in which at least one switching element in which at least a first electrode and a control electrode are formed on a first main surface and a second electrode is formed on a second main surface is disposed;
An electrode terminal connected to the first electrode; and a wiring sheet provided with a control terminal connected to the control electrode. The wiring sheet is affixed to a surface of the electrode terminal to which the first electrode is connected. An electrode terminal with a wiring sheet, wherein the electrode terminal and the wiring sheet are integrated together. 請求項１に記載の配線シート付き電極端子において、
前記電極端子には、当該電極端子と前記スイッチング素子の前記第１電極とを互いに接続する導電体が配置されている
ことを特徴とする配線シート付き電極端子。 In the electrode terminal with a wiring sheet according to claim 1,
The electrode terminal with a wiring sheet, wherein the electrode terminal is provided with a conductor that connects the electrode terminal and the first electrode of the switching element to each other. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子が少なくとも１つ配置される配線構造体であって、
前記第１電極に接続される導電体と、
前記第１電極に前記導電体を介して接続される第１電極端子と、
前記制御電極に接続される制御端子が設けられた配線シートと、
前記第２電極に接続される第２電極端子とを含む
ことを特徴とする配線構造体。 A wiring structure in which at least one switching element having at least a first electrode and a control electrode formed on a first main surface and a second electrode formed on a second main surface is disposed,
A conductor connected to the first electrode;
A first electrode terminal connected to the first electrode via the conductor;
A wiring sheet provided with a control terminal connected to the control electrode;
A wiring structure comprising: a second electrode terminal connected to the second electrode. 請求項３に記載の配線構造体において、
前記導電体と前記制御端子との配置関係が、前記スイッチング素子の前記第１主面における前記第１電極と前記制御電極との配置関係に対応するように、前記配線シートが前記第１電極端子に固定されている
ことを特徴とする配線構造体。 The wiring structure according to claim 3,
The wiring sheet is connected to the first electrode terminal so that the arrangement relationship between the conductor and the control terminal corresponds to the arrangement relationship between the first electrode and the control electrode on the first main surface of the switching element. A wiring structure characterized by being fixed to the wire. 請求項３または４に記載の配線構造体において、
前記配線シートには、前記第１電極に対応するところに貫通孔が形成され、
前記導電体が前記貫通孔を通じて前記第１電極端子に取り付けられている
ことを特徴とする配線構造体。 In the wiring structure according to claim 3 or 4,
A through hole is formed in the wiring sheet at a location corresponding to the first electrode,
The wiring structure, wherein the conductor is attached to the first electrode terminal through the through hole. 請求項３〜５のいずれか一項に記載の配線構造体において、
前記導電体は応力を緩和する緩衝材により形成されている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 5,
The wiring structure is characterized in that the conductor is formed of a buffer material that relieves stress. 請求項３〜６のいずれか一項に記載の配線構造体において、
前記第１電極端子の一面で前記導電体が配置される配置面が前記配線シートのシート配置面よりも低くされている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 6,
The wiring structure according to claim 1, wherein an arrangement surface on which the conductor is arranged on one surface of the first electrode terminal is lower than a sheet arrangement surface of the wiring sheet. 請求項３〜７のいずれか一項に記載の配線構造体において、
前記第１電極に接続される前記導電体を第１導電体として、
前記第２電極端子には、前記第２電極に接続される第２導電体が設けられている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 7,
The conductor connected to the first electrode as a first conductor,
The wiring structure according to claim 1, wherein the second electrode terminal is provided with a second conductor connected to the second electrode. 請求項８に記載の配線構造体において、
前記第１導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第１電極端子の熱膨張係数よりも小さいこと、および
前記第２導電体の熱膨張係数は、前記スイッチング素子の熱膨張係数よりも大きくかつ前記第２電極端子の熱膨張係数よりも小さいこと
を特徴とする配線構造体。 The wiring structure according to claim 8,
The thermal expansion coefficient of the first conductor is larger than the thermal expansion coefficient of the switching element and smaller than the thermal expansion coefficient of the first electrode terminal, and the thermal expansion coefficient of the second conductor is the switching A wiring structure having a coefficient of thermal expansion larger than that of the element and smaller than that of the second electrode terminal. 請求項８または９に記載の配線構造体において、
前記第１電極端子には、他の半導体素子に接続される第３導電体が設けられ、
前記第２電極端子には、他の半導体素子に接続される第４導電体が設けられ、
前記第３導電体および前記第４導電体は応力を緩和する緩衝材により形成されている
ことを特徴とする配線構造体。 In the wiring structure according to claim 8 or 9,
The first electrode terminal is provided with a third conductor connected to another semiconductor element,
The second electrode terminal is provided with a fourth conductor connected to another semiconductor element,
The wiring structure according to claim 3, wherein the third conductor and the fourth conductor are formed of a buffer material that relieves stress. 請求項１０に記載の配線構造体において、
前記第１導電体と前記第３導電体とが一体である
ことを特徴とする配線構造体。 The wiring structure according to claim 10,
The wiring structure according to claim 1, wherein the first conductor and the third conductor are integrated. 請求項１０または１１に記載の配線構造体において、
前記第２導電体と前記第４導電体とが一体である
ことを特徴とする配線構造体。 The wiring structure according to claim 10 or 11,
The wiring structure according to claim 1, wherein the second conductor and the fourth conductor are integrated. 請求項１０〜１２のいずれか一項に記載の配線構造体において、
前記第３導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第１電極端子の熱膨張係数よりも小さいこと、および
前記第４導電体の熱膨張係数は、前記他の半導体素子の熱膨張係数よりも大きくかつ前記第２電極端子の熱膨張係数よりも小さいこと
を特徴とする配線構造体。 In the wiring structure according to any one of claims 10 to 12,
The thermal expansion coefficient of the third conductor is larger than the thermal expansion coefficient of the other semiconductor element and smaller than the thermal expansion coefficient of the first electrode terminal, and the thermal expansion coefficient of the fourth conductor is A wiring structure having a coefficient of thermal expansion greater than that of the other semiconductor element and smaller than that of the second electrode terminal. 請求項３〜１３のいずれか一項に記載の配線構造体において、
前記第１主面に前記第１電極と前記制御電極と少なくとも１つの他電極とが形成されかつ前記第２主面に前記第２電極が形成されたスイッチング素子が配置されるものであり、
前記配線シートには、前記他電極に対応する他端子が設けられている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 13,
A switching element in which the first electrode, the control electrode, and at least one other electrode are formed on the first main surface and the second electrode is formed on the second main surface;
The wiring structure is characterized in that the wiring sheet is provided with other terminals corresponding to the other electrodes. 請求項３〜１４のいずれか一項に記載の配線構造体において、
前記第１電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられ、
前記第２電極端子のうち前記スイッチング素子に対向する面と反対側の面に絶縁層が設けられている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 14,
An insulating layer is provided on the surface of the first electrode terminal opposite to the surface facing the switching element,
An insulating layer is provided on the surface of the second electrode terminal opposite to the surface facing the switching element. 請求項３〜１５のいずれか一項に記載の配線構造体において、
前記第１電極端子と前記第２電極端子とが絶縁基板に設けられ、
前記第２電極端子と前記スイッチング素子とを接続する架橋導電体を備えている
ことを特徴とする配線構造体。 In the wiring structure according to any one of claims 3 to 15,
The first electrode terminal and the second electrode terminal are provided on an insulating substrate;
A wiring structure comprising: a bridging conductor that connects the second electrode terminal and the switching element. 請求項１または２に記載の配線シート付き電極端子を含む半導体装置。   A semiconductor device comprising the electrode terminal with a wiring sheet according to claim 1. 請求項３〜１６のいずれか一項に記載の配線構造体を含む半導体装置。   A semiconductor device comprising the wiring structure according to claim 3. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記スイッチング素子の前記第１主面側に接続される第１電極端子および配線シートと、前記スイッチング素子の前記第２主面に接続される第２電極端子とを備える半導体装置の製造方法において、
前記第１電極端子に前記配線シートを固定して配線シート付き電極端子を形成する工程と、
前記配線シート付き電極端子に前記スイッチング素子を半田で固定する先接続工程と、
前記先接続工程のアセンブリに前記第２電極端子を半田で固定する後接続工程とを含む
ことを特徴とする半導体装置の製造方法。 A switching element having at least a first electrode and a control electrode formed on the first main surface and a second electrode formed on the second main surface, and a first electrode terminal connected to the first main surface side of the switching element In a method for manufacturing a semiconductor device comprising: a wiring sheet; and a second electrode terminal connected to the second main surface of the switching element.
Fixing the wiring sheet to the first electrode terminal to form an electrode terminal with a wiring sheet;
A pre-connection step of fixing the switching element to the electrode terminal with the wiring sheet with solder;
A method of manufacturing a semiconductor device, comprising: a post-connection step of fixing the second electrode terminal with solder in the assembly of the pre-connection step. 請求項１９に記載の半導体装置の製造方法において、
前記後接続工程で用いる半田として前記先接続工程で用いる半田よりも融点の低い半田を用いる
ことを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 19,
A method for manufacturing a semiconductor device, characterized in that a solder having a melting point lower than that of the solder used in the previous connection step is used as the solder used in the post-connection step.
JP2011202123A 2011-09-15 2011-09-15 Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device Pending JP2013065620A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011202123A JP2013065620A (en) 2011-09-15 2011-09-15 Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device
PCT/JP2012/062346 WO2013038749A1 (en) 2011-09-15 2012-05-15 Electrode terminal with wiring sheet, wiring structure body, semiconductor device, and method of manufacturing said semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011202123A JP2013065620A (en) 2011-09-15 2011-09-15 Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2013065620A true JP2013065620A (en) 2013-04-11

Family

ID=47882994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011202123A Pending JP2013065620A (en) 2011-09-15 2011-09-15 Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP2013065620A (en)
WO (1) WO2013038749A1 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225918A (en) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 Semiconductor module and semiconductor switch
WO2015190559A1 (en) * 2014-06-13 2015-12-17 ローム株式会社 Power module and method for manufacturing same
JP2016018866A (en) * 2014-07-08 2016-02-01 三菱電機株式会社 Power module
JP2016162777A (en) * 2015-02-26 2016-09-05 株式会社デンソー Semiconductor device and method of manufacturing the same
JP2018164050A (en) * 2017-03-27 2018-10-18 トヨタ自動車株式会社 Semiconductor module
JP2019140236A (en) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 Semiconductor device
WO2019219536A1 (en) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Contact arrangement, electronics assembly comprising the contact arrangement and method for forming the contact arrangement
JP2020043317A (en) * 2018-09-14 2020-03-19 富士電機株式会社 Wiring board, semiconductor device, and manufacturing method of wiring board
US10840207B2 (en) 2016-06-14 2020-11-17 Auto-Kabel Management Gmbh Line-integrated switch and method for producing a line-integrated switch
JP2020188169A (en) * 2019-05-15 2020-11-19 株式会社デンソー Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125669A1 (en) * 2015-02-02 2016-08-11 株式会社村田製作所 Semiconductor module
JP6517642B2 (en) * 2015-09-11 2019-05-22 株式会社東芝 Semiconductor device, inverter circuit, and drive device
US11088042B2 (en) * 2017-09-29 2021-08-10 Hitachi Metals, Ltd. Semiconductor device and production method therefor
US11776890B2 (en) 2020-01-13 2023-10-03 Samsung Sdi Co., Ltd. Power semiconductor device
PL3848963T3 (en) * 2020-01-13 2022-12-19 Samsung Sdi Co., Ltd. Power semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156225A (en) * 1999-11-24 2001-06-08 Denso Corp Semiconductor device
JP2006093733A (en) * 2005-11-11 2006-04-06 Denso Corp Semiconductor device
JP2007059860A (en) * 2004-11-30 2007-03-08 Toshiba Corp Semiconductor package and semiconductor module
JP2009170645A (en) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd Power converter and manufacturing method thereof
JP2009212302A (en) * 2008-03-04 2009-09-17 Denso Corp Semiconductor module and method of manufacturing the same
JP2011142172A (en) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp Power semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019993B2 (en) * 2003-03-31 2007-12-12 株式会社デンソー Semiconductor device
JP2007305911A (en) * 2006-05-15 2007-11-22 Toshiba Corp Semiconductor package and semiconductor module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156225A (en) * 1999-11-24 2001-06-08 Denso Corp Semiconductor device
JP2007059860A (en) * 2004-11-30 2007-03-08 Toshiba Corp Semiconductor package and semiconductor module
JP2006093733A (en) * 2005-11-11 2006-04-06 Denso Corp Semiconductor device
JP2009170645A (en) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd Power converter and manufacturing method thereof
JP2009212302A (en) * 2008-03-04 2009-09-17 Denso Corp Semiconductor module and method of manufacturing the same
JP2011142172A (en) * 2010-01-06 2011-07-21 Mitsubishi Electric Corp Power semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225918A (en) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 Semiconductor module and semiconductor switch
WO2015190559A1 (en) * 2014-06-13 2015-12-17 ローム株式会社 Power module and method for manufacturing same
JP2016004796A (en) * 2014-06-13 2016-01-12 ローム株式会社 Power module and method of manufacturing the same
US10483216B2 (en) 2014-06-13 2019-11-19 Rohm Co., Ltd. Power module and fabrication method for the same
JP2016018866A (en) * 2014-07-08 2016-02-01 三菱電機株式会社 Power module
JP2016162777A (en) * 2015-02-26 2016-09-05 株式会社デンソー Semiconductor device and method of manufacturing the same
US10840207B2 (en) 2016-06-14 2020-11-17 Auto-Kabel Management Gmbh Line-integrated switch and method for producing a line-integrated switch
JP2018164050A (en) * 2017-03-27 2018-10-18 トヨタ自動車株式会社 Semiconductor module
JP2019140236A (en) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 Semiconductor device
JP7027929B2 (en) 2018-02-09 2022-03-02 株式会社デンソー Semiconductor device
WO2019219536A1 (en) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Contact arrangement, electronics assembly comprising the contact arrangement and method for forming the contact arrangement
JP2020043317A (en) * 2018-09-14 2020-03-19 富士電機株式会社 Wiring board, semiconductor device, and manufacturing method of wiring board
JP7172325B2 (en) 2018-09-14 2022-11-16 富士電機株式会社 Wiring board, semiconductor device, method for manufacturing wiring board
JP2020188169A (en) * 2019-05-15 2020-11-19 株式会社デンソー Semiconductor device
JP7180533B2 (en) 2019-05-15 2022-11-30 株式会社デンソー semiconductor equipment

Also Published As

Publication number Publication date
WO2013038749A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP2013065620A (en) Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device
JP4635564B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
JP4438489B2 (en) Semiconductor device
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US8587105B2 (en) Semiconductor device
CN108735692B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
US9852968B2 (en) Semiconductor device including a sealing region
JPWO2018194153A1 (en) Power semiconductor module and method for manufacturing power semiconductor module
JP2013179229A (en) Power module semiconductor device
JP2007012831A (en) Power semiconductor device
WO2020241238A1 (en) Semiconductor device
JP2012015222A (en) Semiconductor device
JP4096741B2 (en) Semiconductor device
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
JP7163583B2 (en) semiconductor equipment
JP2013073945A (en) Electrode terminal with wiring sheet, wiring structure, semiconductor device, and manufacturing method of semiconductor device
CN111354709B (en) Semiconductor device and method for manufacturing the same
JP2013105789A (en) Wiring body with wiring sheet, semiconductor device, and method for manufacturing semiconductor device
JP2013128065A (en) Wiring body with wiring sheet, semiconductor device, and method for manufacturing the semiconductor device
JP5485833B2 (en) Semiconductor device, electrode member, and method for manufacturing electrode member
JP2019067950A (en) Semiconductor device manufacturing method
JP2013084809A (en) Wiring body with wiring sheet, semiconductor device, and method of manufacturing the semiconductor device
US20230369177A1 (en) Molded semiconductor package having an embedded inlay
EP4258346A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006