WO2014021077A1 - 多層基板および多層基板を用いたパワーモジュール - Google Patents

多層基板および多層基板を用いたパワーモジュール Download PDF

Info

Publication number
WO2014021077A1
WO2014021077A1 PCT/JP2013/069045 JP2013069045W WO2014021077A1 WO 2014021077 A1 WO2014021077 A1 WO 2014021077A1 JP 2013069045 W JP2013069045 W JP 2013069045W WO 2014021077 A1 WO2014021077 A1 WO 2014021077A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
metal
multilayer substrate
power
power supply
Prior art date
Application number
PCT/JP2013/069045
Other languages
English (en)
French (fr)
Inventor
要一 守屋
悟志 伊藤
山本　祐樹
幸弘 八木
安隆 杉本
高田　隆裕
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2014528060A priority Critical patent/JPWO2014021077A1/ja
Publication of WO2014021077A1 publication Critical patent/WO2014021077A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a multilayer substrate and a power module using the multilayer substrate, and more particularly to a multilayer substrate for mounting electronic components such as a large capacity power semiconductor that processes a large current of 50 amperes or more.
  • Patent Document 1 discloses a switching power semiconductor mounting substrate in which a low resistance thick copper wiring is integrally formed on a ceramic insulator.
  • FIG. 22 is a schematic cross-sectional view of a conventional switching power semiconductor mounting substrate 110 described in Patent Document 1. In FIG. In FIG.
  • 101 is an insulating substrate
  • 102 is a switching power semiconductor
  • 103 is a metal wiring
  • 104 is an electrode terminal
  • 105 is a connection wire.
  • insulating substrate 101 a ceramic substrate such as alumina (Al 2 O 3 ) or aluminum nitride (AlN) is used.
  • the metal wiring 103 is made of copper (Cu) or molybdenum (Mo) bonded to the insulating substrate 101.
  • the switching power semiconductor 102 is brazed to the metal wiring 103.
  • connection wire 105 an aluminum (Al) wire is generally used.
  • the conventional switching power semiconductor mounting substrate 110 disclosed in Patent Document 1 is used for high power, and a large current flows. Therefore, the conduction resistance of the metal wiring 103 is reduced as much as possible to reduce power loss. It is necessary to suppress the amount of heat generated. Therefore, a metal having a small specific resistance must be used for the metal wiring 103 and its thickness must be increased. From the above viewpoint, copper is used for the metal wiring 103. However, since alumina or aluminum nitride is used for the insulating substrate 101, there is a restriction that the thickness of the metal wiring 103 cannot be increased.
  • the thermal expansion coefficient of copper is 16 to 17 ppm / K
  • the thermal expansion coefficient of alumina is 7 to 8 ppm / K
  • the thermal expansion coefficient of aluminum nitride is 4 to 5 ppm / K. This is because warpage occurs in the process of bonding and cooling these ceramic substrates and copper, the bonding interface is peeled off, or the metal wiring 103 is broken. Even if the bonding can be made, the bonding interface peels off under a high temperature state due to heat generated from the switching power semiconductor 102 or heat generated from the metal wiring 103 and a heat cycle due to cooling when not in use. The problem of breaking occurs.
  • the thickness of metal wiring such as copper and aluminum that can be formed on these substrates is limited to 0.5 mm.
  • the switching power semiconductor 102 is a silicon (Si) semiconductor
  • the above-described high-temperature state may be assumed to be a maximum of 150 ° C., but silicon carbide (which is a wide band gap semiconductor expected as a future power semiconductor)
  • SiC silicon carbide
  • Patent Document 1 when a metal wiring 103 made of copper is joined to an insulating substrate (ceramic substrate) 101, molybdenum having a thermal expansion coefficient of 4 to 5 ppm / K is interposed between the joints.
  • This molybdenum is understood to have the purpose of relieving the thermal stress generated by the difference in thermal expansion coefficient between the insulating substrate (ceramic substrate) 101 and the metal wiring 103, but its effectiveness is limited, and the thickness of the metal wiring 103 is limited. It cannot be a means to fundamentally solve the restrictions on.
  • the main object of the present invention is to provide a metal wiring having a low conduction resistance that is not subject to the restrictions on the thickness of the metal wiring as in the prior art, even if the power loss is small, that is, the thickness of the metal wiring is 1 mm or more. It is an object to provide a multilayer board capable of supporting a large current and having a structure capable of maintaining high thermal reliability, and a power module using the multilayer board.
  • the multilayer substrate according to the present invention is a multilayer substrate in which an insulating resin is provided on the upper and lower surfaces of the metal thick wiring layer, and has a plurality of metal thick wiring layers in the inner layer portion.
  • a metal pillar wiring that is integrated with the metal thick wiring layer and extends in the thickness direction is formed.
  • the top surface of the metal pillar wiring is exposed on the upper surface of the multilayer substrate, and the exposed surface is a terminal for electronic component mounting or wire bonding bonding.
  • the horizontal cross section of the metal column wiring used as a terminal for the electronic component and the exposed surface used as the electronic component mounting terminal is larger than the outer shape of the electronic component mounted on the metal column wiring, and is formed in the metal thick wiring layer.
  • the metal column wiring is a multilayer substrate characterized by having a structure that penetrates without contacting another metal thick wiring layer.
  • the multilayer substrate according to the present invention has, for example, a protruding portion formed to extend from the metal thick wiring layer to the outside of the side portion of the multilayer substrate.
  • the multilayer substrate according to the present invention has, for example, a metal column terminal formed to extend from the metal thick wiring layer to the upper surface of the multilayer substrate.
  • a power module according to the present invention is mounted on an exposed surface of a metal column wiring used as a multilayer substrate and an electronic component mounting terminal according to the present invention, and has a smaller outer shape than a horizontal section of the metal column wiring. It is a power module including the electronic parts for use.
  • the power module electronic component includes, for example, a power transistor and a power diode.
  • the power module according to the present invention includes, for example, a power module electronic component and a wire bonded to a metal pillar wiring used as a wire bonding bonding terminal.
  • the inner layer portion has a plurality of metal thick wiring layers, the metal thick wiring layers are formed with metal column wirings that are integrated with the metal thick wiring layers and extend in the thickness direction, and the exposed surface is an electron.
  • the horizontal cross section of the metal pillar wiring used as a component mounting terminal is larger than the outer shape of the electronic component mounted on the metal pillar wiring, and the metal pillar wiring formed on the metal thick wiring layer is made of other metal. Since it has a structure that penetrates without contacting the thick wiring layer, the horizontal cross section of the metal pillar wiring used for the conventional power semiconductor mounting substrate and the exposed surface as the electronic component mounting terminal is the metal pillar wiring.
  • the overall mechanical strength is improved, and resistance due to wiring such as metal column wiring is reduced.
  • the metal wiring has a low conduction resistance, the power loss is small, that is, the thermal reliability is high even when the thickness of the metal wiring is 1 mm or more.
  • the multilayer substrate corresponding to a large current and the power module using the multilayer substrate can be obtained.
  • (A) is a top view which shows an example of the multilayer substrate concerning this invention
  • (B) is the cross-sectional illustration figure.
  • (A) is a plan view showing a lower insulating plate used in the multilayer substrate shown in FIG. 1, and (B) is a cut end view taken along line BB in (A).
  • (A) is a plan view showing a first power supply system wiring used in the multilayer substrate shown in FIG. 1, and (B) is a sectional end view taken along line BB in (A).
  • (A) is a plan view showing a second power supply system wiring used in the multilayer substrate shown in FIG. 1, and (B) is a sectional end view taken along line BB in (A).
  • (A) is a plan view showing a third power supply system wiring used in the multilayer substrate shown in FIG. 1, and (B) is a sectional end view taken along line BB in (A).
  • (A) is a plan view showing a surface circuit board used in the multilayer substrate shown in FIG. 1, and (B) is a sectional end view taken along line BB in (A).
  • (A) is a top view which shows the block body which manufactures the 1st power supply system wiring shown in FIG. 3, (B) is the front view.
  • (A) is a top view which shows the block body which manufactures the 2nd power supply system wiring shown in FIG. 4, (B) is the front view.
  • FIG. 2 is an illustrative sectional view showing a process for manufacturing the multilayer substrate shown in FIG. 1.
  • A) is a top view which shows an example of the power module using the multilayer substrate shown in FIG. 1,
  • B) is the cross-sectional solution figure.
  • (A) is a top view which shows the process of manufacturing the power module shown in FIG. 13, (B) is the sectional solution figure. It is a circuit diagram which shows the three-phase alternating current inverter using the power module shown in FIG. (A) is a top view which shows the other example of the multilayer substrate concerning this invention, (B) is the cross-sectional solution figure.
  • (A) is a top view which shows the further another example of the multilayer substrate concerning this invention, (B) is the sectional solution figure.
  • (A) is a top view which shows the further another example of the multilayer substrate concerning this invention, (B) is the sectional solution figure.
  • (A) is a plan view showing a first power supply system wiring used in the multilayer substrate shown in FIG.
  • (B) is a cut end view taken along line BB of (A).
  • (A) is a plan view showing a second power supply system wiring used in the multilayer substrate shown in FIG. 18, and (B) is a cut end view taken along line BB in (A).
  • (A) is a plan view showing a surface circuit board used for the multilayer substrate shown in FIG. 18, and (B) is a sectional end view taken along line BB in (A). It is typical sectional drawing of the board
  • FIG. 1 (A) is a plan view showing an example of a multilayer substrate according to the present invention
  • FIG. 1 (B) is a sectional schematic view thereof.
  • a multilayer substrate 10 shown in FIG. 1 is a multilayer substrate corresponding to a large current and includes, for example, a rectangular lower insulating plate 20 as shown in FIG.
  • the material of the lower insulating plate 20 is appropriately selected from ceramic and resin.
  • ceramic may be selected as the material of the lower insulating plate 20.
  • resins if a resin excellent in heat resistance, for example, a polyimide resin, a bismaleimide resin, a silicone resin, or the like is selected, the heat resistance requirement can be met.
  • an epoxy resin or the like may be selected as the material of the lower insulating plate 20.
  • a rectangular heat sink 22 is installed on the lower surface of the lower insulating plate 20.
  • heat radiating plate 22 heat accumulated in the multilayer substrate 10 is released to the outside due to heat generated by electronic components mounted on electronic component mounting terminals, which will be described later, and heat generated by a large current flowing in power supply system wiring, which will be described later. be able to.
  • the material of the heat sink 22 is appropriately selected from metals such as iron, aluminum, and copper, alloys containing these, or carbon-based materials having high thermal conductivity.
  • a first power supply wiring 30 is provided on the upper surface of the lower insulating plate 20 via an insulating resin 24.
  • the insulating resin 24 is for insulating the first power supply wiring 30, the second power supply wiring 40, which will be described later, and the third power supply wiring 50, and includes the first power supply wiring 30 and the second power supply wiring 30.
  • the first power system wiring 30, the second power system wiring 40, and the third power system wiring 50 including the space between the power system wiring 40 and the third power system wiring 50 are provided on the upper and lower surfaces. Insulating the first power supply wiring 30, the second power supply wiring 40, and the third power supply wiring 50 with ceramic is applied for the reason described in the problem to be solved by the above-described invention. should not do.
  • the elastic modulus of ceramic is as high as 200 to 400 GPa for alumina and 150 to 250 GPa for aluminum nitride, and cannot absorb the thermal stress generated by the difference in thermal expansion coefficient between the insulator and the power supply system wiring. Therefore, when the multilayer substrate 10 is used in a heat cycle environment, there arises a problem that a crack occurs at the interface between the insulator and the power supply system wiring, or the power supply system wiring breaks.
  • the elastic modulus of the insulating resin 24 is generally as low as 50 GPa or less, and many of them have a value of 20 GPa or less.
  • the insulator can absorb the thermal stress generated due to the difference in thermal expansion coefficient between the insulator and the power supply system wiring, so that the above-described problems do not occur and a highly reliable high current. It becomes a corresponding multilayer substrate.
  • a polyimide resin, a bismaleimide resin, a silicone resin, or the like may be selected.
  • an epoxy resin may be used.
  • the first power supply system wiring 30 includes a first metal thick wiring layer 32 having a rectangular plate shape, for example.
  • a first protrusion 34 having a rectangular plate shape is formed in the center of the left end of the first thick metal wiring layer 32.
  • the first protruding portion 34 is a portion that is not covered with the insulating resin 24 and protrudes outward from the left side portion of the multilayer substrate 10. From this first protrusion 34, the power of the power source processed by the electronic component mounted on the electronic component mounting terminal is output.
  • the first metal thick wiring layer 32 of the first power supply system wiring 30 extends in the thickness direction of the multilayer substrate 10 and reaches the surface of a surface circuit board 60 to be described later and is exposed to, for example, two rectangular pillars.
  • Metal column wirings 36a and 36b are formed at an interval. The exposed surfaces of the metal column wirings 36a and 36b are used as an electronic component mounting terminal for mounting an electronic component and a wire bonding bonding terminal for bonding a wire for supplying power to the electronic component, respectively.
  • a second power supply system wiring 40 is provided above the first power supply system wiring 30 via an insulating resin 24.
  • the second power supply system wiring 40 includes, for example, a second metal thick wiring layer 42 having a rectangular plate shape having the same size as that of the first metal thick wiring layer 32.
  • a second protrusion 44 having a rectangular plate shape is formed.
  • the second protruding portion 44 is a portion that is not covered with the insulating resin 24 and protrudes outward from the right side portion of the multilayer substrate 10. From the second projecting portion 44, power supply power is input.
  • the second metal thick wiring layer 42 of the second power system wiring 40 extends in the thickness direction of the multilayer substrate 10 and reaches, for example, a surface of a surface circuit board 60 described later, and is exposed, for example, a rectangular columnar metal column.
  • a wiring 46 is formed.
  • the exposed surface of the metal pillar wiring 46 is used as an electronic component mounting terminal for mounting an electronic component.
  • two rectangular openings 48a and 48b are formed in the second metal thick wiring layer 42 of the second power supply system wiring 40 with a gap therebetween.
  • One opening 48 a is for exposing the metal column wiring 36 a of the first power supply system wiring 30 to the surface of the surface circuit board 60.
  • the opening 48 a is formed larger than the metal column wiring 36 a, and the metal column wiring 36 a is passed through the opening 48 a so as not to contact the second power supply system wiring 40.
  • the other opening 48 b is for exposing the metal column wiring 36 b of the first power supply system wiring 30 to the surface of the surface circuit board 60. Therefore, the opening 48b is formed larger than the metal column wiring 36b, and the metal column wiring 36b is passed through the opening 48b so as not to contact the second power supply system wiring 40.
  • a third power supply wiring 50 is provided on the second power supply wiring 40 via an insulating resin 24.
  • the third power supply system wiring 50 includes a third metal thick wiring layer 52 having a rectangular plate shape having the same size as the first metal thick wiring layer 32, for example.
  • a third protrusion 54 having a rectangular plate shape is formed.
  • the third protruding portion 54 is a portion that is not covered with the insulating resin 24 and protrudes outward from the right side portion of the multilayer substrate 10. Therefore, the third protrusion 54 does not overlap with the second protrusion 44 in plan view.
  • the power supply is input from the third protrusion 54.
  • the third metal thick wiring layer 52 of the third power supply system wiring 50 extends in the thickness direction of the multilayer substrate 10 and reaches, for example, a surface of a surface circuit board 60 described later and is exposed, for example, a quadrangular columnar metal column.
  • a wiring 56 is formed.
  • the exposed surface of the metal pillar wiring 56 is used as a wire bonding bonding terminal for bonding a wire for supplying power to an electronic component.
  • two rectangular openings 58a and 58b are formed at an interval.
  • One opening 58 a is for exposing the metal column wiring 36 a of the first power supply system wiring 30 to the surface of the surface circuit board 60.
  • the opening 58 a is formed larger than the metal column wiring 36 a, and the metal column wiring 36 a is passed through the opening 58 a so as not to contact the third power supply system wiring 50.
  • the other opening 58 b is for exposing the metal column wiring 36 b of the first power supply system wiring 30 and the metal column wiring 46 of the second power supply system wiring 40 to the surface of the surface circuit board 60. Therefore, the opening 58b is formed larger than the metal column wirings 36b and 46, and the metal column wirings 36b and 46 do not contact each other and the third power supply system wiring 50 does not contact the opening 58b. Passed through.
  • the materials of the first power supply wiring 30, the second power supply wiring 40, and the third power supply wiring 50 are appropriately selected from metals such as iron, aluminum, and copper, or alloys containing them.
  • Aluminum and copper with low specific resistance are optimal for handling large currents.
  • Metals or alloys with high specific resistance may be used, but in this case, it is necessary to reduce the wiring resistance by increasing the area and thickness of the power supply wiring in order to handle a large current. In terms of miniaturization of the multilayer substrate, aluminum and copper having low specific resistance are advantageous.
  • the metal column wirings 36a and 36b of the first power supply system wiring 30, the metal column wiring 46 of the second power supply system wiring 40 and the metal column wiring 56 of the third power supply system wiring 50 are respectively the first metal.
  • the thick wiring layer 32, the second metal thick wiring layer 42, and the third metal thick wiring layer 52 are integrated.
  • the state of integration may be any state.
  • the power supply system wiring and the metal column wiring may be joined by a joining material such as a metal brazing material (welding material) or a conductive adhesive material.
  • a joining material such as a metal brazing material (welding material) or a conductive adhesive material.
  • the state integrated without using such a joining material may be sufficient.
  • a metal block body is processed into a state shown in FIGS.
  • the surfaces exposed on the surface of the surface circuit board 60 of the metal pillar wirings 36a, 36b, 46, 56, that is, the terminals for mounting the electronic components and the wires for supplying power to the electronic components are bonded.
  • the surface used as the wire bonding bonding terminal is not necessarily the same surface as the surface of the surface circuit board 60. If there is no problem in mounting electronic components, the surface of the electronic component mounting terminal or wire bonding bonding terminal may be on the lower surface or the upper surface of the surface wiring board surface.
  • the external shape of the electronic component mounting terminals must be larger than the external shape of the electronic components to be mounted. Therefore, the metal column wiring extending in the thickness direction from the power supply system wiring, the exposed surface of which is used as an electronic component mounting terminal, the cross-sectional shape in the plane direction is larger than the outer shape of the electronic component to be mounted. Will have to be formed.
  • increasing the cross-sectional shape of the metal pillar wiring in the planar direction is important for reducing the resistance of the metal pillar wiring, and is an essential component for a multilayer substrate capable of handling a large current.
  • a surface circuit board 60 is provided above the third power supply wiring 50 via an insulating resin 24. As shown in FIG. 6, the surface circuit board 60 is formed, for example, in the same size as the first metal thick wiring layer 32.
  • the material of the surface circuit board 60 is appropriately selected from ceramic and resin. If heat resistance is required, ceramic may be selected. Among the resins, if a resin excellent in heat resistance, for example, a polyimide resin, a bismaleimide resin, a silicone resin, or the like is selected, the heat resistance requirement can be met. When the heat resistance of the surface circuit board 60 is not required, an epoxy resin or the like may be used.
  • two rectangular openings 62a and 62b are formed at an interval.
  • One opening 62 a is for exposing the metal pillar wiring 36 a of the first power supply wiring 30 and the metal pillar wiring 56 of the third power supply wiring 50 to the surface of the surface circuit board 60. Therefore, the opening 62a is formed larger than the metal column wirings 36a and 56, and the metal column wirings 36a and 56 are passed through the opening 62a so as not to contact each other and to the surface circuit board 60.
  • the exposed surfaces of the metal column wirings 36a and 56 are used as an electronic component mounting terminal for mounting an electronic component and a wire bonding bonding terminal for bonding a wire for supplying power to the electronic component, respectively.
  • the other opening 62 b is for exposing the metal pillar wiring 36 b of the first power supply wiring 30 and the metal pillar wiring 46 of the second power supply wiring 40 to the surface of the surface circuit board 60. Therefore, the opening 62b is formed larger than the metal column wirings 36b and 46, and the metal column wirings 36b and 46 are passed through the opening 62b so as not to contact each other and to the surface circuit board 60.
  • the exposed surfaces of the metal column wirings 36b and 46 are used as a wire bonding joining terminal for bonding a wire for supplying power to the electronic component and an electronic component mounting terminal for mounting the electronic component, respectively.
  • two L-shaped signal wires 64a and 64b are formed, for example, as shown in FIG.
  • One signal wiring 64a is formed in the vicinity of the openings 62a and 62b, and both ends serve as signal terminals.
  • One end of the signal wiring 64a is formed as, for example, a rectangular signal introduction terminal 66a, and the other end of the signal wiring 64a is formed as, for example, a rectangular signal input terminal 68a.
  • the other signal wiring 64b is formed in the vicinity of the opening 62b, and both ends serve as signal terminals.
  • One end of the signal wiring 64b is formed as, for example, a rectangular signal introduction terminal 66b, and the other end of the signal wiring 64b is formed as, for example, a rectangular signal input terminal 68b.
  • the signal introduction terminals 66a and 66b are for sending signals from the outside into the multilayer substrate 10, respectively.
  • the signal input terminals 68a and 68b are for sending signals to the electronic components mounted on the multilayer substrate 10, respectively.
  • a resin plate made of polyimide resin is prepared as the lower insulating plate 20.
  • a heat radiating plate 22 made of copper is installed on the lower surface of the lower insulating plate 20.
  • a block body 31 shown in FIG. 7, a block body 41 shown in FIG. 8, and a block body 51 shown in FIG. 9 are prepared. These block bodies 31, 41 and 51 are each made of copper (C1100) or aluminum (A1050).
  • the first power supply system wiring 30, the second power supply system wiring 40, and the third power supply system wiring 50 are produced from the block bodies 31, 41, and 51 by cutting.
  • the thickness of the first metal thick wiring layer 32 of the first power supply system wiring 30 is, for example, 2.0 mm.
  • the metal column wiring 36a of the first power supply system wiring 30 is formed to have a height of, for example, 8.1 mm, a width of, for example, 4.0 mm, and a length of, for example, 10.0 mm.
  • the metal column wiring 36b of the first power supply system wiring 30 is formed with a height of, for example, 8.1 mm, a width of, for example, 3.0 mm, and a length of, for example, 10.0 mm.
  • the thickness of the second metal thick wiring layer 42 of the second power supply system wiring 40 is formed to be 2.0 mm, for example.
  • the metal column wiring 46 of the second power supply system wiring 40 has a height of, for example, 5.6 mm, a width of, for example, 4.0 mm, and a length of, for example, 10.0 mm.
  • the opening 48a of the second power supply system wiring 40 is formed with a width of, for example, 5.0 mm and a length of, for example, 11.0 mm.
  • the opening 48b of the second power supply system wiring 40 is formed with a width of, for example, 4.0 mm and a length of, for example, 11.0 mm.
  • the thickness of the third metal thick wiring layer 52 of the third power supply system wiring 50 is formed to, for example, 2.0 mm.
  • the metal column wiring 56 of the third power supply system wiring 50 has a height of, for example, 3.1 mm, a width of, for example, 3.0 mm, and a length of, for example, 10.0 mm.
  • the opening 58a of the third power supply system wiring 50 is formed to have a width of, for example, 6.0 mm and a length of, for example, 11.0 mm.
  • the opening 58b of the third power supply system wiring 50 is formed to have a width of, for example, 9.0 mm and a length of, for example, 11.0 mm.
  • a single-sided copper foil plate is prepared in which a copper foil 65 is provided on one side of a polyimide resin plate 61 made of polyimide resin.
  • the polyimide resin plate 61 is formed with a thickness of, for example, 9.0 mm
  • the copper foil 65 is formed with a thickness of, for example, 0.035 mm.
  • the copper foil 65 of the single-sided copper foil plate shown in FIG. 10 is photo-etched to form two signal wirings 64a and 64b on one side of the polyimide resin plate 61 as shown in FIG.
  • openings 62a and 62b are formed with a laser in the polyimide resin plate 61 on which the signal wirings 64a and 64b are formed, and the surface circuit board 60 is produced.
  • the openings 62a and 62b are each formed to have a width of 9.0 mm and a length of 11.0 mm.
  • the lower insulating plate 20, the first power system wiring 30, the second power system wiring 40, the third power system wiring 50, and the surface circuit board 60 are arranged at predetermined intervals in that order, for example, It arrange
  • the silicone resin is filled between the lower insulating plate 20, the first power supply wiring 30, the second power supply wiring 40, the third power supply wiring 50, and the surface circuit board 60 and cured, and the insulating resin is cured.
  • the multilayer substrate 10 shown in FIG. 1 has a first metal thick wiring layer 32, a second metal thick wiring layer 42, and a third metal thick wiring layer 52 in the inner layer portion.
  • 42 and 52 are respectively formed with metal column wirings 36a, 36b, 46 and 56 which are integrated with the metal thick wiring layer and extend in the thickness direction, and the exposed surfaces of the metal column wirings 36a and 46 used as electronic component mounting terminals.
  • the horizontal cross-section is larger than the outer shape of the electronic component mounted on the metal column wirings 36a and 46, respectively, and the metal column wirings 36a, 36b, 46 and 46 formed on the metal thick wiring layers 32, 42 and 52, respectively.
  • the metal pillar wirings 36a, 36b, 46 and 56 are used. Resistance decreases. Therefore, according to the multilayer substrate 10 shown in FIG. 1, the metal wiring having a low conduction resistance is not affected by the conventional metal wiring thickness limitation, the power loss is small, that is, the metal wiring thickness is 1 mm or more.
  • the multilayer substrate 10 shown in FIG. 1 it is possible to form metal wirings, particularly metal wirings for input / output power supplies with a thickness of millimeters, so that there is no thickness limitation as in the past, and power loss is reduced. It becomes a multi-layer substrate that can handle a small amount of current.
  • first metal thick wiring layer 32 has a first metal thick wiring layer 32, a second metal thick wiring layer 42, and a third metal thick wiring layer 52 in the inner layer portion, and these metal thick wiring layers.
  • 32, 42 and 52 are respectively formed with metal column wirings 36a, 36b, 46 and 56 which are integrated with the metal thick wiring layer and extend in the thickness direction, so that the size can be reduced as compared with the single-layer substrate. And has a function as a structure.
  • the range of selection of the resin used as the material of the insulating resin 24 is widened.
  • FIG. 13 (A) is a plan view showing an example of a power module 70 using the multilayer substrate 10 shown in FIG. 1, and FIG. 13 (B) is an illustrative sectional view thereof.
  • a power module 70 shown in FIG. 13 includes the multilayer substrate 10 shown in FIG.
  • a power transistor 72a and a power diode 74a are mounted as electronic components using, for example, a brazing material or a conductive adhesive. .
  • the emitter of the power transistor 72 a and the anode of the power diode 74 a are electrically connected to the metal column wiring 36 a of the first metal thick wiring layer 32.
  • the collector of the power transistor 72 a and the cathode of the power diode 74 a are electrically connected to the metal column wiring 56 of the third metal thick wiring layer 52 via a plurality of wires 76, respectively.
  • the base of the power transistor 72 a is electrically connected to the signal input terminal 68 a of the signal wiring 64 a through the wire 76.
  • the material of the wire 76 is appropriately selected from aluminum, copper, gold and the like.
  • a power transistor 72b and a power diode 74b are mounted on the exposed surface of the metal column wiring 46 of the second metal thick wiring layer 42 of the multilayer substrate 10 as electronic components.
  • the emitter of the power transistor 72 b and the anode of the power diode 74 b are electrically connected to the metal column wiring 46 of the second metal thick wiring layer 42.
  • the collector of the power transistor 72 b and the cathode of the power diode 74 b are electrically connected to the metal column wiring 36 b of the first metal thick wiring layer 32 via a plurality of wires 76, respectively.
  • the base of the power transistor 72 b is electrically connected to the signal input terminal 68 b of the signal wiring 64 b through the wire 76.
  • the multilayer substrate 10 shown in FIG. 1 is manufactured as described above.
  • a power transistor 72a made of a MOS-FET (field effect transistor) having an outer dimension of 3 mm ⁇ 3 mm and an outer dimension of 3 mm ⁇ 3 mm are provided on the metal column wiring 36a of the first metal thick wiring layer 32.
  • a power diode 74a made of SBD (Schottky barrier diode) is mounted with Bi-0.15Cu solder having a melting point of 271 ° C.
  • a power transistor 72b made of a MOS-FET (field effect transistor) having an outer dimension of 3 mm ⁇ 3 mm and an SBD (Schottky barrier diode) having an outer dimension of 3 mm ⁇ 3 mm are provided on the metal column wiring 46 of the second metal thick wiring layer 42. Is mounted with Bi-0.15Cu solder having a melting point of 271 ° C.
  • the mounted power transistor 72a and power diode 74a are electrically connected to the metal column wiring 56 by a large number of wires 76 made of aluminum wires by wire bonding.
  • the mounted power transistor 72b and power diode 74b and the metal column wiring 36b are electrically connected by a large number of wires 76 made of aluminum wires by wire bonding.
  • the power transistors 72a and 72b and the signal input terminals 68a and 68b are electrically connected by wire bonding with wires 76 made of aluminum wires, respectively.
  • the power module 70 shown in FIG. 13 has a power obtained by mounting two power transistors 72a and 72b as switching semiconductors and two power diodes 74a and 74b as rectifying semiconductors on the multilayer substrate 10 corresponding to a large current of FIG. It is an example of a module.
  • a three-phase AC inverter 80 shown in the circuit diagram of FIG. 15 can be formed. That is, the power module 70 shown in FIG. 13 is an example of a power module corresponding to the broken line 71 in the circuit diagram of FIG.
  • the configuration of the multilayer substrate 10 and the power module 70 using the multilayer substrate 10 shown in FIG. 1 has been described as an example.
  • the multilayer substrate and the power module according to the present invention use the configuration and the configuration shown in FIG. It is not limited to things.
  • FIG. 16 (A) is a plan view showing another example of the multilayer substrate according to the present invention
  • FIG. 16 (B) is a cross-sectional view thereof.
  • the heat sink 22 is formed on the lower surface of the insulating resin 24.
  • the signal wirings 64 a and 64 b are formed on the upper surface of the insulating resin 24.
  • the heat sink 22 does not need to be formed in each multilayer substrate 10 shown in FIG. 1 and FIG.
  • FIG. 17 (A) is a plan view showing still another example of the multilayer substrate according to the present invention
  • FIG. 17 (B) is a sectional schematic view thereof.
  • the multilayer substrate 10 shown in FIG. 17 is different from the multilayer substrate 10 shown in FIG. 1 in that the protrusion 34 of the first power supply wiring 30, the protrusion 44 of the second power supply wiring 40, and the third power supply wiring.
  • the first power wiring 30 extends from the first metal thick wiring layer 32 in the thickness direction of the multilayer substrate 10 and reaches the surface of the surface circuit board 60 to be exposed.
  • a rectangular pillar-shaped metal pillar terminal 37 for power supply power output is formed.
  • a quadrangular prism-shaped power supply power input extending from the second metal thick wiring layer 42 of the second power supply system wiring 40 in the thickness direction of the multilayer substrate 10 and reaching the surface of the surface circuit board 60 is exposed.
  • the metal column terminal 47 is formed.
  • the metal column terminal 57 is formed.
  • the metal power terminal 37 for power supply power output is a terminal for outputting power supply power processed by the electronic component mounted on the electronic component mounting terminal.
  • the metal column terminals 47 and 57 for power supply power input are terminals for inputting power supply power from the outside.
  • the side portions of the metal column terminal 37 for power supply power output and the metal column terminals 47 and 57 for power supply power input are surrounded by an insulating resin 24.
  • the power supply wiring has a three-layer configuration, but the multilayer substrate according to the present invention can be applied to a configuration in which the power supply wiring has two or more layers.
  • FIG. 18 shows an example of a multilayer board that can handle a large current and has a power supply system wiring structure of two layers.
  • FIG. 18 (A) is a plan view showing still another example of the multilayer substrate according to the present invention
  • FIG. 18 (B) is an illustrative sectional view thereof.
  • a multilayer substrate 10 shown in FIG. 18 is a multilayer substrate for mounting, for example, one power transistor and one power diode surrounded by a rectangular solid line 11 in the circuit diagram of FIG.
  • the multilayer substrate 10 shown in FIG. 18 has a metal pillar wiring in the first metal thick wiring layer 32 of the first power supply wiring 30 as shown in FIG. 19. Only one metal pillar wiring 36 is formed. Further, as shown in FIG. 20, only one opening 48 is formed in the second metal thick wiring layer 42 of the second power supply system wiring 40. Further, the surface circuit board 60 is formed with only one opening 62 and one signal wiring 64 for the opening and the signal wiring. Further, the third power supply wiring 50 is not formed on the multilayer substrate 10 shown in FIG.
  • the layer configuration of the multilayer substrate 10 varies depending on the number and type of electronic components to be mounted and the functions required as a multilayer substrate for large currents, and is designed according to the purpose.
  • connection of the electronic components mounted on the multilayer substrate 10 is not limited to wire bonding, and any connection method can be used as long as it can be electrically connected.
  • the power module according to the present invention is expected as a power semiconductor capable of high power processing.
  • the present invention is sufficiently applicable to silicon carbide (SiC) semiconductors and gallium nitride (GaN) semiconductors.
  • the multilayer substrate according to the present invention is particularly suitably used for a large current multilayer substrate used in, for example, a power module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　従来のような金属配線の厚みの制約を受けない、導通抵抗の低い金属配線を有する、電力損失の小さい、すなわち金属配線の厚みが１ｍｍ以上となっても高い熱的信頼性を維持できる構造を有する大電流対応の多層基板を提供する。　多層基板１０は、内層部に複数の金属厚配線層３２、４２および５２を有する。金属厚配線層３２、４２および５２には、金属厚配線層と一体化して厚み方向に延びる金属柱配線３６ａ、３６ｂ、４６および５６がそれぞれ形成される。露出面が電子部品実装用端子として用いられる金属柱配線３６ａおよび４６の水平方向の断面は、それぞれ、その金属柱配線３６ａおよび４６に実装される電子部品の外形より大きい。金属厚配線層に形成された金属柱配線３６ａ、３６ｂ、４６および５６は、他の金属厚配線層に接触せずに貫通する。

Description

多層基板および多層基板を用いたパワーモジュール
　この発明は、多層基板および多層基板を用いたパワーモジュールに関し、特にたとえば５０アンペア以上の大電流を処理する大容量パワー半導体などの電子部品を実装するための多層基板などに関する。
　パワー機器の大電力容量化に伴い、電源を制御するためのスイッチング半導体や整流半導体などを実装するためのパワー半導体実装用基板には、電力損失を低減するために、低抵抗の配線形成が要求されている。低抵抗の配線を形成するためには、低比抵抗の金属を用い、配線断面積を大きくすればよい。
　特許第２９１３２４７号公報（特許文献１）には、セラミック絶縁体に低抵抗の厚銅配線が一体形成されたスイッチングパワー半導体実装用基板が開示されている。図２２は、特許文献１に記載されている従来のスイッチングパワー半導体実装用基板１１０の模式的な断面図である。図２２の１０１は絶縁基板、１０２はスイッチングパワー半導体、１０３は金属配線、１０４は電極端子、１０５は接続ワイヤである。
　絶縁基板１０１には、アルミナ（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）などのセラミック基板が用いられている。金属配線１０３は、絶縁基板１０１に接合された銅（Ｃｕ）またはモリブデン（Ｍｏ）などからなる。スイッチングパワー半導体１０２は、金属配線１０３にロウ付けされている。接続ワイヤ１０５は、一般的にアルミニウム（Ａｌ）ワイヤが用いられる。
特許第２９１３２４７号公報
　特許文献１に開示されている従来のスイッチングパワー半導体実装用基板１１０は、大電力用途であり、大きな電流が流れるため、金属配線１０３の導通抵抗をできる限り小さくして電力損失を低減し、ジュール熱の発生量を抑制する必要がある。よって、金属配線１０３には比抵抗の小さい金属を用い、かつその厚みを大きくしなければならない。
　上記の観点から、金属配線１０３には、銅が用いられている。
　しかし、絶縁基板１０１にアルミナや窒化アルミニウムが用いられるため、金属配線１０３の厚みを大きくできないという制約が生じる。この制約は、銅の熱膨張係数が１６～１７ｐｐｍ／Ｋである一方、アルミナの熱膨張係数が７～８ｐｐｍ／Ｋ、窒化アルミニウムの熱膨張係数が４～５ｐｐｍ／Ｋであり、その熱膨張係数差から、これらのセラミック基板と銅を接合し冷却する過程で反りが生じたり、その接合界面が剥離したり、金属配線１０３が破断したりするためである。また、仮に接合できたとしても、スイッチングパワー半導体１０２からの発熱や金属配線１０３からの発熱による高温状態と、不使用時での冷却によるヒートサイクル下で接合界面が剥離したり、金属配線１０３が破断したりするという問題が生じる。このような問題から、アルミナや窒化アルミニウムを絶縁基板として用いる場合、これらの基板上に形成できる銅やアルミニウムなどの金属配線の厚みは０．５ｍｍが限界とされている。
　さらに、スイッチングパワー半導体１０２がシリコン（Ｓｉ）半導体である場合、上述の高温状態は最高１５０℃を想定すればよいが、今後のパワー半導体として期待されているワイドバンドギャップ半導体であるシリコンカーバイト（ＳｉＣ）半導体への適用を考えると、上述の高温状態は最高２００～３００℃を想定する必要があり、金属配線１０３の厚みに対する制約はより厳しいものとなる。ちなみに、上述の不使用時の冷却における想定温度は、寒冷地仕様として－４０℃を想定する必要がある。
　なお、特許文献１では、絶縁基板（セラミック基板）１０１に、銅からなる金属配線１０３を接合する際に、その接合間に熱膨張係数が４～５ｐｐｍ／Ｋのモリブデンを介在させている。このモリブデンは、絶縁基板（セラミック基板）１０１と金属配線１０３の熱膨張係数差により発生する熱応力を緩和させる目的であると解されるが、その効力は限定的であり、金属配線１０３の厚みに対する制約を根本的に解決する手段とはなりえない。
　それゆえに、この発明の主たる目的は、従来のような金属配線の厚みの制約を受けない、導通抵抗の低い金属配線を有する、電力損失の小さい、すなわち金属配線の厚みが１ｍｍ以上となっても高い熱的信頼性を維持できる構造を有する大電流対応の多層基板およびその多層基板を用いたパワーモジュールを提供することである。
　この発明にかかる多層基板は、金属厚配線層の上下面に絶縁樹脂を有して多層化されている多層基板において、内層部に複数の金属厚配線層を有し、金属厚配線層には、金属厚配線層と一体化して厚み方向に延びる金属柱配線が形成され、金属柱配線の頂上面は、多層基板の上部の表面に露出し、露出面が電子部品実装用端子またはワイヤーボンディング接合用端子として用いられ、露出面が電子部品実装用端子として用いられる金属柱配線の水平方向の断面は、その金属柱配線に実装される電子部品の外形より大きく、金属厚配線層に形成された金属柱配線は、他の金属厚配線層に接触せずに貫通する構造となっていることを特徴とする、多層基板である。
　この発明にかかる多層基板は、たとえば、金属厚配線層から多層基板の側部の外側に延びて形成される突出部を有する。
　また、この発明にかかる多層基板は、たとえば、金属厚配線層から多層基板の上部の表面に延びて形成される金属柱端子を有する。
　この発明にかかるパワーモジュールは、この発明にかかる多層基板、および電子部品実装用端子として用いられる金属柱配線の露出面に実装され、その金属柱配線の水平方向の断面より小さい外形を有するパワーモジュール用電子部品を含む、パワーモジュールである。
　この発明にかかるパワーモジュールでは、パワーモジュール用電子部品は、たとえば、パワートランジスタおよびパワーダイオードを含む。
　また、この発明にかかるパワーモジュールは、たとえば、パワーモジュール用電子部品およびワイヤーボンディング接合用端子として用いられる金属柱配線にボンディングされるワイヤを含む。
　この発明にかかる多層基板では、内層部に複数の金属厚配線層を有し、金属厚配線層には金属厚配線層と一体化して厚み方向に延びる金属柱配線が形成され、露出面が電子部品実装用端子として用いられる金属柱配線の水平方向の断面は、その金属柱配線に実装される電子部品の外形より大きく、しかも、金属厚配線層に形成された金属柱配線は、他の金属厚配線層に接触せずに貫通する構造となっているので、従来のパワー半導体実装用基板や露出面が電子部品実装用端子として用いられる金属柱配線の水平方向の断面がその金属柱配線に実装される電子部品の外形より小さい多層基板と比べて、全体の機械的な強度が向上するとともに、金属柱配線などの配線による抵抗が低下する。
　この発明によれば、従来のような金属配線の厚みの制約を受けない、導通抵抗の低い金属配線を有する、電力損失の小さい、すなわち金属配線の厚みが１ｍｍ以上となっても高い熱的信頼性を維持できる構造を有する大電流対応の多層基板およびその多層基板を用いたパワーモジュールが得られる。
　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
（Ａ）はこの発明にかかる多層基板の一例を示す平面図であり、（Ｂ）はその断面図解図である。 （Ａ）は図１に示す多層基板に用いられる下部絶縁板を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１に示す多層基板に用いられる第１の電源系配線を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１に示す多層基板に用いられる第２の電源系配線を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１に示す多層基板に用いられる第３の電源系配線を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１に示す多層基板に用いられる表面回路板を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図３に示す第１の電源系配線を製造するブロック体を示す平面図であり、（Ｂ）はその正面図である。 （Ａ）は図４に示す第２の電源系配線を製造するブロック体を示す平面図であり、（Ｂ）はその正面図である。 （Ａ）は図５に示す第３の電源系配線を製造するブロック体を示す平面図であり、（Ｂ）はその正面図である。 （Ａ）は図６に示す表面回路板を製造する片面銅箔板を示す平面図であり、（Ｂ）はその正面図である。 （Ａ）は図６に示す表面回路板を製造する工程を示す平面図であり、（Ｂ）はその断面図解図である。 図１に示す多層基板を製造する工程を示す断面図解図である。 （Ａ）は図１に示す多層基板を用いたパワーモジュールの一例を示す平面図であり、（Ｂ）はその断面図解図である。 （Ａ）は図１３に示すパワーモジュールを製造する工程を示す平面図であり、（Ｂ）はその断面図解図である。 図１３に示すパワーモジュールを用いた三相交流インバータを示す回路図である。 （Ａ）はこの発明にかかる多層基板の他の例を示す平面図であり、（Ｂ）はその断面図解図である。 （Ａ）はこの発明にかかる多層基板のさらに他の例を示す平面図であり、（Ｂ）はその断面図解図である。 （Ａ）はこの発明にかかる多層基板のさらに他の例を示す平面図であり、（Ｂ）はその断面図解図である。 （Ａ）は図１８に示す多層基板に用いられる第１の電源系配線を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１８に示す多層基板に用いられる第２の電源系配線を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 （Ａ）は図１８に示す多層基板に用いられる表面回路板を示す平面図であり、（Ｂ）は（Ａ）の線Ｂ－Ｂにおける切断端面図である。 従来のスイッチングパワー半導体実装用基板の模式的な断面図である。
　図１（Ａ）は、この発明にかかる多層基板の一例を示す平面図であり、図１（Ｂ）は、その断面図解図である。
　図１に示す多層基板１０は、大電流に対応する多層基板であって、図２に示すように、たとえば矩形状の下部絶縁板２０を含む。下部絶縁板２０の材料は、セラミック、樹脂から適宜選択される。下部絶縁板２０の耐熱性が要求される場合は、下部絶縁板２０の材料としてセラミックを選択するとよい。樹脂の中でも、耐熱性に優れた樹脂、たとえばポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂などを選択すれば、耐熱性の要求に対応できる。下部絶縁板２０の耐熱性が要求されない場合は、下部絶縁板２０の材料としてエポキシ系樹脂などを選択するとよい。
　下部絶縁板２０の下面には、たとえば矩形状の放熱板２２が設置される。この放熱板２２により、後述する電子部品実装用端子に実装される電子部品の発熱、後述する電源系配線に大電流が流れることによる発熱で多層基板１０内に蓄積された熱を外部に放出することができる。放熱板２２の材料は、鉄、アルミニウム、銅などの金属、これらを含む合金、または、熱伝導率の高い炭素系材料などから適宜選択される。
　下部絶縁板２０の上面には、絶縁樹脂２４を介して、第１の電源系配線３０が設けられる。絶縁樹脂２４は、第１の電源系配線３０、後述する第２の電源系配線４０および第３の電源系配線５０間を絶縁するためのものであり、第１の電源系配線３０、第２の電源系配線４０および第３の電源系配線５０間を含む第１の電源系配線３０、第２の電源系配線４０および第３の電源系配線５０の上下面に設けられる。
　なお、第１の電源系配線３０、第２の電源系配線４０および第３の電源系配線５０間をセラミックで絶縁することは、上述の発明が解決しようとする課題で記載した理由により、適用すべきではない。すなわち、セラミックの弾性率は、アルミナで２００～４００ＧＰａ、窒化アルミニウムで１５０～２５０ＧＰａと高く、絶縁体と電源系配線との熱膨張係数差により発生する熱応力を吸収できない。そのため、多層基板１０がヒートサイクル環境下で使用されると、絶縁体と電源系配線の界面で亀裂が生じたり、電源系配線が破断したりするという問題が発生する。一方、絶縁樹脂２４の弾性率は、一般的に５０ＧＰａ以下と低く、２０ＧＰａ以下のものも多数存在する。すなわち、絶縁体に絶縁樹脂２４を用いることで、絶縁体と電源系配線との熱膨張係数差により発生する熱応力を絶縁体が吸収でき、上述の問題が発生しない、信頼性の高い大電流対応の多層基板となる。
　絶縁樹脂２４として耐熱性が要求される場合は、例えばポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂などを選択すればよい。絶縁樹脂２４として耐熱性が要求されない場合は、例えばエポキシ系樹脂などでよい。
　第１の電源系配線３０は、図３に示すように、たとえば矩形板状の第１の金属厚配線層３２を含む。第１の金属厚配線層３２の左端の中央には、たとえば矩形板状の第１の突出部３４が形成される。第１の突出部３４は、絶縁樹脂２４に覆われず、多層基板１０の左側部から外側に突出する部分である。この第１の突出部３４から、電子部品実装用端子に実装された電子部品によって処理された電源電力が出力される。第１の電源系配線３０の第１の金属厚配線層３２には、多層基板１０の厚み方向に延び、後述する表面回路板６０の表面にまで到達して露出するたとえば４角柱状の２つの金属柱配線３６ａおよび３６ｂが間隔を隔てて形成されている。これらの露出した金属柱配線３６ａおよび３６ｂの表面は、それぞれ、電子部品を実装するための電子部品実装用端子および電子部品に電源供給するワイヤをボンディングするためのワイヤーボンディング接合用端子として用いられる。
　第１の電源系配線３０の上部には、絶縁樹脂２４を介して、第２の電源系配線４０が設けられる。第２の電源系配線４０は、図４に示すように、たとえば第１の金属厚配線層３２と同じ大きさの矩形板状の第２の金属厚配線層４２を含む。第２の金属厚配線層４２の右端の一端には、たとえば矩形板状の第２の突出部４４が形成される。第２の突出部４４は、絶縁樹脂２４に覆われず、多層基板１０の右側部から外側に突出する部分である。この第２の突出部４４から、電源電力が入力される。第２の電源系配線４０の第２の金属厚配線層４２には、多層基板１０の厚み方向に延び、後述する表面回路板６０の表面にまで到達して露出するたとえば４角柱状の金属柱配線４６が形成されている。この露出した金属柱配線４６の表面は、電子部品を実装するための電子部品実装用端子として用いられる。さらに、第２の電源系配線４０の第２の金属厚配線層４２には、たとえば矩形状の２つの開口部４８ａおよび４８ｂが間隔を隔てて形成されている。一方の開口部４８ａは、第１の電源系配線３０の金属柱配線３６ａを表面回路板６０の表面に露出させるためのものである。そのため、その開口部４８ａは、金属柱配線３６ａより大きく形成され、その開口部４８ａには、金属柱配線３６ａが第２の電源系配線４０に接触しないように通される。また、他方の開口部４８ｂは、第１の電源系配線３０の金属柱配線３６ｂを表面回路板６０の表面に露出させるためのものである。そのため、その開口部４８ｂは、金属柱配線３６ｂより大きく形成され、その開口部４８ｂには、金属柱配線３６ｂが第２の電源系配線４０に接触しないように通される。
　第２の電源系配線４０の上部には、絶縁樹脂２４を介して、第３の電源系配線５０が設けられる。第３の電源系配線５０は、図５に示すように、たとえば第１の金属厚配線層３２と同じ大きさの矩形板状の第３の金属厚配線層５２を含む。第３の金属厚配線層５２の右端の他端には、たとえば矩形板状の第３の突出部５４が形成される。第３の突出部５４は、絶縁樹脂２４に覆われず、多層基板１０の右側部から外側に突出する部分である。そのため、第３の突出部５４は、平面的に見て、第２の突出部４４と重ならない。この第３の突出部５４から、電源電力が入力される。第３の電源系配線５０の第３の金属厚配線層５２には、多層基板１０の厚み方向に延び、後述する表面回路板６０の表面にまで到達して露出するたとえば４角柱状の金属柱配線５６が形成されている。この露出した金属柱配線５６の表面は、電子部品に電源供給するワイヤをボンディングするためのワイヤーボンディング接合用端子として用いられる。さらに、第３の電源系配線５０の第３の金属厚配線層５２には、たとえば矩形状の２つの開口部５８ａおよび５８ｂが間隔を隔てて形成されている。一方の開口部５８ａは、第１の電源系配線３０の金属柱配線３６ａを表面回路板６０の表面に露出させるためのものである。そのため、その開口部５８ａは、金属柱配線３６ａより大きく形成され、その開口部５８ａには、金属柱配線３６ａが第３の電源系配線５０に接触しないように通される。また、他方の開口部５８ｂは、第１の電源系配線３０の金属柱配線３６ｂおよび第２の電源系配線４０の金属柱配線４６を表面回路板６０の表面に露出させるためのものである。そのため、その開口部５８ｂは、金属柱配線３６ｂおよび４６より大きく形成され、その開口部５８ｂには、金属柱配線３６ｂおよび４６が互いに接触しないようにかつ第３の電源系配線５０に接触しないように通される。
　第１の電源系配線３０、第２の電源系配線４０および第３の電源系配線５０の材料は、鉄、アルミニウム、銅などの金属、またはこれらを含む合金から適宜選択される。大電流に対応するには比抵抗の低いアルミニウム、銅が最適である。比抵抗の高い金属や合金を用いてもよいが、その場合に大電流に対応させるには、電源系配線の面積や厚みを大きくすることで配線抵抗を小さくする必要があり、大電流対応の多層基板の小型化という点では、比抵抗の低いアルミニウム、銅が有利である。
　また、第１の電源系配線３０の金属柱配線３６ａ、３６ｂ、第２の電源系配線４０の金属柱配線４６および第３の電源系配線５０の金属柱配線５６は、それぞれ、第１の金属厚配線層３２、第２の金属厚配線層４２および第３の金属厚配線層５２と一体化している。一体化の状態は、どの様な状態であってもよい。たとえば、電源系配線と金属柱配線を金属ロウ材（溶接材）や導電性接着材などの接合材で接合された状態であってもよい。また、そのような接合材を用いずに一体化された状態であってもよい。接合材を用いずに一体化した状態とするには、金属からなるブロック体から図３、４、５の状態に切削などで加工する方法や、図３、４、５の形状となる鋳型に溶融金属を流し込む鋳型成型などを用いればよい。電気抵抗を小さくするという観点からは、接合材を用いずに一体化する方が有利である。
　さらに、各金属柱配線３６ａ、３６ｂ、４６、５６の表面回路板６０の表面に露出する面、すなわち電子部品を実装するための電子部品実装用端子および電子部品に電源供給するワイヤをボンディングするためのワイヤーボンディング接合用端子として用いられる面は、必ずしも表面回路板６０の表面と同一面である必要はない。電子部品の実装などに支障がなければ、電子部品実装用端子またはワイヤーボンディング接合用端子の面が表面配線板表面より下面にあっても上面にあってもよい。
　さらに、電子部品実装用端子にはパワートランジスタやパワーダイオードなどの電子部品が実装されるため、電子部品実装用端子の外形は、実装される電子部品の外形より大きく形成されなければならない。よって、電源系配線から厚み方向に延びる金属柱配線であって、その露出した表面が電子部品実装用端子として用いられる金属柱配線の平面方向の断面形状は、実装される電子部品の外形より大きく形成されなければならないことになる。また、金属柱配線の平面方向の断面形状を大きくすることは、金属柱配線の低抵抗化にとって重要であり、大電流対応の多層基板に必須の構成要素である。
　第３の電源系配線５０の上部には、絶縁樹脂２４を介して、表面回路板６０が設けられる。表面回路板６０は、図６に示すように、たとえば第１の金属厚配線層３２と同じ大きさに形成される。表面回路板６０の材料としては、セラミック、樹脂から適宜選択される。耐熱性が要求される場合はセラミックを選択するとよい。樹脂の中でも、耐熱性に優れた樹脂、例えばポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂などを選択すれば、耐熱性の要求に対応できる。表面回路板６０の耐熱性が要求されない場合は、エポキシ系樹脂などでよい。
　表面回路板６０には、たとえば矩形状の２つの開口部６２ａおよび６２ｂが間隔を隔てて形成されている。一方の開口部６２ａは、第１の電源系配線３０の金属柱配線３６ａおよび第３の電源系配線５０の金属柱配線５６を表面回路板６０の表面に露出させるためのものである。そのため、その開口部６２ａは、金属柱配線３６ａおよび５６より大きく形成され、その開口部６２ａには、金属柱配線３６ａおよび５６が互いに接触しないようにかつ表面回路板６０に接触しないように通される。これらの露出した金属柱配線３６ａおよび５６の表面は、それぞれ、電子部品を実装するための電子部品実装用端子および電子部品に電源供給するワイヤをボンディングするためのワイヤーボンディング接合用端子として用いられる。また、他方の開口部６２ｂは、第１の電源系配線３０の金属柱配線３６ｂおよび第２の電源系配線４０の金属柱配線４６を表面回路板６０の表面に露出させるためのものである。そのため、その開口部６２ｂは、金属柱配線３６ｂおよび４６より大きく形成され、その開口部６２ｂには、金属柱配線３６ｂおよび４６が互いに接触しないようにかつ表面回路板６０に接触しないように通される。これらの露出した金属柱配線３６ｂおよび４６の表面は、それぞれ、電子部品に電源供給するワイヤをボンディングするためのワイヤーボンディング接合用端子および電子部品を実装するための電子部品実装用端子として用いられる。
　表面回路板６０の表面には、特に図６に示すように、たとえばＬ字状の２つの信号配線６４ａおよび６４ｂが形成される。一方の信号配線６４ａは、開口部６２ａおよび６２ｂの近傍に形成され、両端部が信号端子となるものである。信号配線６４ａの一端部は、たとえば矩形状の信号導入端子６６ａとして形成され、信号配線６４ａの他端部は、たとえば矩形状の信号入力端子６８ａとして形成される。また、他方の信号配線６４ｂは、開口部６２ｂの近傍に形成され、両端部が信号端子となるものである。信号配線６４ｂの一端部は、たとえば矩形状の信号導入端子６６ｂとして形成され、信号配線６４ｂの他端部は、たとえば矩形状の信号入力端子６８ｂとして形成される。信号導入端子６６ａおよび６６ｂは、それぞれ、外部から信号を多層基板１０内に送るためのものである。また、信号入力端子６８ａおよび６８ｂは、それぞれ、多層基板１０に実装された電子部品に信号を送るためのものである。
　次に、図１に示す多層基板１０の製造方法の一例について説明する。
　まず、下部絶縁板２０として、ポリイミド樹脂からなる樹脂板を用意する。
　そして、下部絶縁板２０の下面に、銅からなる放熱板２２を設置する。
　また、図７に示すブロック体３１と、図８に示すブロック体４１と、図９に示すブロック体５１とを用意する。これらのブロック体３１、４１および５１は、それぞれ、銅（Ｃ１１００）またはアルミニウム（Ａ１０５０）からなる。
　そして、ブロック体３１、４１および５１から、切削加工により、第１の電源系配線３０、第２の電源系配線４０および第３の電源系配線５０をそれぞれ作製する。
　この場合、第１の電源系配線３０の第１の金属厚配線層３２の厚さは、たとえば２．０ｍｍに形成される。また、第１の電源系配線３０の金属柱配線３６ａは、高さがたとえば８．１ｍｍに形成され、幅がたとえば４．０ｍｍに形成され、長さがたとえば１０．０ｍｍに形成される。さらに、第１の電源系配線３０の金属柱配線３６ｂは、高さがたとえば８．１ｍｍに形成され、幅がたとえば３．０ｍｍに形成され、長さがたとえば１０．０ｍｍに形成される。
　また、この場合、第２の電源系配線４０の第２の金属厚配線層４２の厚さは、たとえば２．０ｍｍに形成される。第２の電源系配線４０の金属柱配線４６は、高さがたとえば５．６ｍｍに形成され、幅がたとえば４．０ｍｍに形成され、長さがたとえば１０．０ｍｍに形成される。また、第２の電源系配線４０の開口部４８ａは、幅がたとえば５．０ｍｍに形成され、長さがたとえば１１．０ｍｍに形成される。さらに、第２の電源系配線４０の開口部４８ｂは、幅がたとえば４．０ｍｍに形成され、長さがたとえば１１．０ｍｍに形成される。
　さらに、この場合、第３の電源系配線５０の第３の金属厚配線層５２の厚さは、たとえば２．０ｍｍに形成される。第３の電源系配線５０の金属柱配線５６は、高さがたとえば３．１ｍｍに形成され、幅がたとえば３．０ｍｍに形成され、長さがたとえば１０．０ｍｍに形成される。また、第３の電源系配線５０の開口部５８ａは、幅がたとえば６．０ｍｍに形成され、長さがたとえば１１．０ｍｍに形成される。さらに、第３の電源系配線５０の開口部５８ｂは、幅がたとえば９．０ｍｍに形成され、長さがたとえば１１．０ｍｍに形成される。
　さらに、図１０に示すように、ポリイミド樹脂からなるポリイミド樹脂板６１の片面に銅箔６５を設けた片面銅箔板を準備する。この場合、ポリイミド樹脂板６１の厚さは、たとえば９．０ｍｍに形成され、銅箔６５の厚さはたとえば０．０３５ｍｍに形成される。
　そして、図１０に示す片面銅箔板の銅箔６５をフォトエッチングして、図１１に示すように、ポリイミド樹脂板６１の片面に２つの信号配線６４ａおよび６４ｂを形成する。
　それから、信号配線６４ａおよび６４ｂを形成したポリイミド樹脂板６１に、レーザーで開口部６２ａおよび６２ｂを形成し、表面回路板６０を作製する。この場合、開口部６２ａおよび６２ｂは、それぞれ、幅９．０ｍｍに形成され、長さ１１．０ｍｍに形成される。
　そして、図１２に示すように、下部絶縁板２０、第１の電源系配線３０、第２の電源系配線４０、第３の電源系配線５０および表面回路板６０を、その順にそれぞれ所定間隔たとえば０．５ｍｍの間隔を隔てて上下に積層するように配置する。
　それから、下部絶縁板２０、第１の電源系配線３０、第２の電源系配線４０、第３の電源系配線５０および表面回路板６０間に、シリコーン系樹脂を充填して硬化し、絶縁樹脂２４を形成することによって、図１に示す多層基板１０を製造する。
　図１に示す多層基板１０では、内層部に第１の金属厚配線層３２、第２の金属厚配線層４２および第３の金属厚配線層５２を有し、それらの金属厚配線層３２、４２および５２には金属厚配線層と一体化して厚み方向に延びる金属柱配線３６ａ、３６ｂ、４６および５６がそれぞれ形成され、露出面が電子部品実装用端子として用いられる金属柱配線３６ａおよび４６の水平方向の断面が、それぞれ、その金属柱配線３６ａおよび４６に実装される電子部品の外形より大きく、しかも、金属厚配線層３２、４２および５２に形成された金属柱配線３６ａ、３６ｂ、４６および５６は、他の金属厚配線層に接触せずに貫通する構造となっているので、従来のパワー半導体実装用基板や露出面が電子部品実装用端子として用いられる金属柱配線の水平方向の断面がその金属柱配線に実装される電子部品の外形より小さい多層基板と比べて、全体の機械的な強度が向上するとともに、金属柱配線３６ａ、３６ｂ、４６および５６などの配線による抵抗が低下する。
　そのため、図１に示す多層基板１０によれば、従来のような金属配線の厚みの制約を受けない、導通抵抗の低い金属配線を有する、電力損失の小さい、すなわち金属配線の厚みが１ｍｍ以上となっても高い熱的信頼性を維持できる構造を有する大電流対応の多層基板が得られる。
　すなわち、図１に示す多層基板１０によれば、金属配線、特に入出力電源用の金属配線をミリ単位で厚く形成することが可能であるため、従来にあった厚み制約がない、電力損失の少ない大電流対応の多層基板となる。
　また、図１に示す多層基板１０では、内層部に第１の金属厚配線層３２、第２の金属厚配線層４２および第３の金属厚配線層５２を有し、それらの金属厚配線層３２、４２および５２には金属厚配線層と一体化して厚み方向に延びる金属柱配線３６ａ、３６ｂ、４６および５６がそれぞれ形成されるので、単層基板と比べて、小型化が可能であるとともに、構造体としての機能を有する。
　さらに、図１に示す多層基板１０では、機械的な強度が向上するので、絶縁樹脂２４の材料となる樹脂の選択の幅が広がる。
　図１３（Ａ）は、図１に示す多層基板１０を用いたパワーモジュール７０の一例を示す平面図であり、図１３（Ｂ）は、その断面図解図である。
　図１３に示すパワーモジュール７０は、図１に示す多層基板１０を含む。
　多層基板１０の第１の金属厚配線層３２の金属柱配線３６ａの露出した表面には、電子部品としてパワートランジスタ７２ａおよびパワーダイオード７４ａがたとえばロウ材または導電性接着材などを用いて実装される。それによって、パワートランジスタ７２ａのエミッタおよびパワーダイオード７４ａのアノードが、第１の金属厚配線層３２の金属柱配線３６ａに電気的に接続される。また、パワートランジスタ７２ａのコレクタおよびパワーダイオード７４ａのカソードは、それぞれ、複数のワイヤ７６を介して、第３の金属厚配線層５２の金属柱配線５６に電気的に接続される。さらに、パワートランジスタ７２ａのベースは、ワイヤ７６を介して、信号配線６４ａの信号入力端子６８ａに電気的に接続される。なお、ワイヤ７６の材質は、アルミニウム、銅、金などから適宜選択される。
　同様に、多層基板１０の第２の金属厚配線層４２の金属柱配線４６の露出した表面には、電子部品としてパワートランジスタ７２ｂおよびパワーダイオード７４ｂが実装される。それによって、パワートランジスタ７２ｂのエミッタおよびパワーダイオード７４ｂのアノードが、第２の金属厚配線層４２の金属柱配線４６に電気的に接続される。また、パワートランジスタ７２ｂのコレクタおよびパワーダイオード７４ｂのカソードは、それぞれ、複数のワイヤ７６を介して、第１の金属厚配線層３２の金属柱配線３６ｂに電気的に接続される。さらに、パワートランジスタ７２ｂのベースは、ワイヤ７６を介して、信号配線６４ｂの信号入力端子６８ｂに電気的に接続される。
　次に、図１３に示すパワーモジュール７０の製造方法の一例について説明する。
　まず、上述のようにして、図１に示す多層基板１０を製造する。
　そして、図１４に示すように、第１の金属厚配線層３２の金属柱配線３６ａに、外形寸法３ｍｍ×３ｍｍのＭＯＳ－ＦＥＴ（電界効果トランジスタ）からなるパワートランジスタ７２ａおよび外形寸法３ｍｍ×３ｍｍのＳＢＤ（ショットキーバリアダイオード）からなるパワーダイオード７４ａを融点２７１℃のＢｉ－０．１５Ｃｕハンダで実装する。
　同様に、第２の金属厚配線層４２の金属柱配線４６に、外形寸法３ｍｍ×３ｍｍのＭＯＳ－ＦＥＴ（電界効果トランジスタ）からなるパワートランジスタ７２ｂおよび外形寸法３ｍｍ×３ｍｍのＳＢＤ（ショットキーバリアダイオード）からなるパワーダイオード７４ｂを融点２７１℃のＢｉ－０．１５Ｃｕハンダで実装する。
　それから、実装したパワートランジスタ７２ａおよびパワーダイオード７４ａと金属柱配線５６とを、アルミニウム線からなる多数のワイヤ７６によってワイヤーボンディングで電気的に接続する。
　同様に、実装したパワートランジスタ７２ｂおよびパワーダイオード７４ｂと金属柱配線３６ｂとを、アルミニウム線からなる多数のワイヤ７６によってワイヤーボンディングで電気的に接続する。
　さらに、パワートランジスタ７２ａおよび７２ｂと、信号入力端子６８ａおよび６８ｂとを、それぞれ、アルミニウム線からなるワイヤ７６によってワイヤーボンディングで電気的に接続する。
　図１３に示すパワーモジュール７０は、図１の大電流対応の多層基板１０に、スイッチング半導体として２個のパワートランジスタ７２ａおよび７２ｂと、整流半導体として２個のパワーダイオード７４ａおよび７４ｂとを実装したパワーモジュールの一例である。
　図１３に示すパワーモジュール７０を３個用意すると、図１５の回路図に示す三相交流インバータ８０が形成可能となる。すなわち、図１３に示すパワーモジュール７０は、図１５の回路図中の破線７１内に対応するパワーモジュールの一例である。
　以上、図１に示す多層基板１０やそれを用いたパワーモジュール７０などの構成を例にして説明したが、この発明にかかる多層基板やパワーモジュールは、図１に示す構成やその構成を用いたものに限定されるものではない。
　図１６（Ａ）は、この発明にかかる多層基板の他の例を示す平面図であり、図１６（Ｂ）は、その断面図解図である。図１６に示す多層基板１０は、図１に示す多層基板１０と比べて、下部絶縁板２０および表面回路板６０が形成されていない。そのため、放熱板２２は、絶縁樹脂２４の下面に形成される。また、信号配線６４ａおよび６４ｂは、絶縁樹脂２４の上面に形成される。なお、放熱板２２は、図１および図１６に示す各多層基板１０において形成されなくてもよい。
　図１７（Ａ）は、この発明にかかる多層基板のさらに他の例を示す平面図であり、図１７（Ｂ）は、その断面図解図である。図１７に示す多層基板１０は、図１に示す多層基板１０と比べて、第１の電源系配線３０の突出部３４、第２の電源系配線４０の突出部４４および第３の電源系配線５０の突出部５４を形成する代わりに、第１の電源系配線３０の第１の金属厚配線層３２から多層基板１０の厚み方向に延びて表面回路板６０の表面にまで到達して露出するたとえば４角柱状の電源電力出力用の金属柱端子３７が形成される。また、第２の電源系配線４０の第２の金属厚配線層４２から多層基板１０の厚み方向に延びて表面回路板６０の表面にまで到達して露出するたとえば４角柱状の電源電力入力用の金属柱端子４７が形成される。さらに、第３の電源系配線５０の第３の金属厚配線層５２から多層基板１０の厚み方向に延びて表面回路板６０の表面にまで到達して露出するたとえば４角柱状の電源電力入力用の金属柱端子５７が形成される。電源電力出力用の金属柱端子３７は、電子部品実装用端子に実装された電子部品によって処理された電源電力を出力するための端子である。電源電力入力用の金属柱端子４７および５７は、それぞれ、外部から電源電力を入力するための端子である。なお、電源電力出力用の金属柱端子３７、電源電力入力用の金属柱端子４７および５７の側部は、絶縁樹脂２４で囲まれている。
　上述の各多層基板１０では、電源系配線が３層の構成となっているが、この発明にかかる多層基板は、電源系配線が２層以上の複数層の構成において適用できる。
　電源系配線が２層の構成となる大電流対応の多層基板の一例を図１８に示す。図１８（Ａ）は、この発明にかかる多層基板のさらに他の例を示す平面図であり、図１８（Ｂ）は、その断面図解図である。図１８に示す多層基板１０は、たとえば図１５の回路図における４角形の実線１１で囲まれた１つのパワートランジスタおよび１つのパワーダイオードを実装するための多層基板である。
　図１８に示す多層基板１０は、図１に示す多層基板１０と比べて、第１の電源系配線３０の第１の金属厚配線層３２には、図１９に示すように、金属柱配線が１つの金属柱配線３６しか形成されていない。また、第２の電源系配線４０の第２の金属厚配線層４２には、図２０に示すように、開口部が１つの開口部４８しか形成されていない。さらに、表面回路板６０には、開口部および信号配線が１つの開口部６２および１つの信号配線６４しか形成されていない。また、図１８に示す多層基板１０には、第３の電源系配線５０は形成されていない。
　なお、多層基板１０の層構成は、実装する電子部品の数、種類、および大電流対応の多層基板として必要とされる機能により変わるものであり、目的に応じて設計されるものである。
　また、多層基板１０に実装された電子部品の接続は、ワイヤーボンディングでなくてもよく、電気的に接続可能な方法であれば、どのような接続方法であってもよい。
　さらに、図１３に示すパワーモジュール７０のパワートランジスタおよびパワーダイオードとしては、一般的にＳｉ半導体によるものが用いられるが、この発明にかかるパワーモジュールでは、大電力処理が可能なパワー半導体として期待されているシリコンカーバイト（ＳｉＣ）半導体や、窒化ガリウム（ＧａＮ）半導体にも十分対応可能である。
　この発明にかかる多層基板は、特に、たとえばパワーモジュールに用いられる大電流用の多層基板に好適に用いられる。
　１０　多層基板
　２０　下部絶縁板
　２２　放熱板
　２４　絶縁樹脂
　３０　第１の電源系配線
　３２　第１の金属厚配線層
　３４　第１の突出部
　３６、３６ａ、３６ｂ　金属柱配線
　３７　金属柱端子
　４０　第２の電源系配線
　４２　第２の金属厚配線層
　４４　第２の突出部
　４６　金属柱配線
　４７　金属柱端子
　４８、４８ａ、４８ｂ　開口部
　５０　第３の電源系配線
　５２　第３の金属厚配線層
　５４　第３の突出部
　５６　金属柱配線
　５７　金属柱端子
　５８ａ、５８ｂ　開口部
　６０　表面回路板
　６２、６２ａ、６２ｂ　開口部
　６４、６４ａ、６４ｂ　信号配線
　６６、６６ａ、６６ｂ　信号導入端子
　６８、６８ａ、６８ｂ　信号入力端子
　７０　パワーモジュール
　７２ａ、７２ｂ　パワートランジスタ
　７４ａ、７４ｂ　パワーダイオード
　７６　ワイヤ
　８０　三相交流インバータ

Claims (6)

  1. 　金属厚配線層の上下面に絶縁樹脂を有して多層化されている多層基板において、
    　内層部に複数の金属厚配線層を有し、
    　前記金属厚配線層には、前記金属厚配線層と一体化して厚み方向に延びる金属柱配線が形成され、
    　前記金属柱配線の頂上面は、多層基板の上部の表面に露出し、露出面が電子部品実装用端子またはワイヤーボンディング接合用端子として用いられ、
    　前記露出面が電子部品実装用端子として用いられる前記金属柱配線の水平方向の断面は、その金属柱配線に実装される電子部品の外形より大きく、
    　前記金属厚配線層に形成された前記金属柱配線は、他の金属厚配線層に接触せずに貫通する構造となっていることを特徴とする、多層基板。
  2. 　前記金属厚配線層から多層基板の側部の外側に延びて形成される突出部を有する、請求項１に記載の多層基板。
  3. 　前記金属厚配線層から多層基板の上部の表面に延びて形成される金属柱端子を有する、請求項１に記載の多層基板。
  4. 　請求項１ないし請求項３のいずれかに記載の多層基板、および
    　前記電子部品実装用端子として用いられる前記金属柱配線の露出面に実装され、その金属柱配線の水平方向の断面より小さい外形を有するパワーモジュール用電子部品を含む、パワーモジュール。
  5. 　前記パワーモジュール用電子部品は、パワートランジスタおよびパワーダイオードを含む、請求項４に記載のパワーモジュール。
  6. 　前記パワーモジュール用電子部品および前記ワイヤーボンディング接合用端子として用いられる前記金属柱配線にボンディングされるワイヤを含む、請求項４または請求項５に記載のパワーモジュール。
PCT/JP2013/069045 2012-08-01 2013-07-11 多層基板および多層基板を用いたパワーモジュール WO2014021077A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014528060A JPWO2014021077A1 (ja) 2012-08-01 2013-07-11 多層基板および多層基板を用いたパワーモジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-171074 2012-08-01
JP2012171074 2012-08-01

Publications (1)

Publication Number Publication Date
WO2014021077A1 true WO2014021077A1 (ja) 2014-02-06

Family

ID=50027761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069045 WO2014021077A1 (ja) 2012-08-01 2013-07-11 多層基板および多層基板を用いたパワーモジュール

Country Status (2)

Country Link
JP (1) JPWO2014021077A1 (ja)
WO (1) WO2014021077A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016080521A1 (ja) * 2014-11-20 2017-08-17 日本精工株式会社 電子部品搭載用放熱基板
JP6191784B2 (ja) * 2014-11-20 2017-09-06 日本精工株式会社 電子部品搭載用放熱基板
FR3069405A1 (fr) * 2017-07-24 2019-01-25 Elvia Printed Circuit Boards Circuit imprime dual et procede de fabrication.
US10283454B2 (en) 2015-05-22 2019-05-07 Abb Schweiz Ag Power semiconductor module
JP2020092152A (ja) * 2018-12-04 2020-06-11 板橋精機株式会社 プリント基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
JP2004006993A (ja) * 2003-08-28 2004-01-08 Denso Corp 多層基板
JP2004047866A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 半導体装置
JP2006351738A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111237A (ja) * 1999-10-04 2001-04-20 Mitsubishi Electric Corp 多層プリント基板及び電子機器
JP2004047866A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 半導体装置
JP2004006993A (ja) * 2003-08-28 2004-01-08 Denso Corp 多層基板
JP2006351738A (ja) * 2005-06-15 2006-12-28 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016080521A1 (ja) * 2014-11-20 2017-08-17 日本精工株式会社 電子部品搭載用放熱基板
JP6191784B2 (ja) * 2014-11-20 2017-09-06 日本精工株式会社 電子部品搭載用放熱基板
JPWO2016080520A1 (ja) * 2014-11-20 2017-09-07 日本精工株式会社 電子部品搭載用放熱基板
JP2018011063A (ja) * 2014-11-20 2018-01-18 日本精工株式会社 電子部品搭載用放熱基板
JP2019041110A (ja) * 2014-11-20 2019-03-14 日本精工株式会社 電子部品搭載用放熱基板
US10283454B2 (en) 2015-05-22 2019-05-07 Abb Schweiz Ag Power semiconductor module
FR3069405A1 (fr) * 2017-07-24 2019-01-25 Elvia Printed Circuit Boards Circuit imprime dual et procede de fabrication.
JP2020092152A (ja) * 2018-12-04 2020-06-11 板橋精機株式会社 プリント基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2014021077A1 (ja) 2016-07-21

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
US9196604B2 (en) Power semiconductor module having pattern laminated region
CN108735692B (zh) 半导体装置
WO2013038749A1 (ja) 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法
KR20120098575A (ko) 전자 장치
JP2007234690A (ja) パワー半導体モジュール
EP3157053B1 (en) Power module
TWI638461B (zh) 半導體裝置及電力變換裝置
JP2006134990A (ja) 半導体装置
US9159715B2 (en) Miniaturized semiconductor device
US9385107B2 (en) Multichip device including a substrate
WO2014021077A1 (ja) 多層基板および多層基板を用いたパワーモジュール
WO2014034411A1 (ja) 電力用半導体装置
JP2007109880A (ja) 半導体装置
JP2019067951A (ja) 半導体装置
JP2019125708A (ja) 半導体装置
JP2015126168A (ja) パワーモジュール
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
JP2017123360A (ja) 半導体モジュール
KR20140092774A (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2013073945A (ja) 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP2019134018A (ja) 半導体装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13825299

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014528060

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13825299

Country of ref document: EP

Kind code of ref document: A1