JP2013038857A - スイッチング電源の制御回路 - Google Patents

スイッチング電源の制御回路 Download PDF

Info

Publication number
JP2013038857A
JP2013038857A JP2011171155A JP2011171155A JP2013038857A JP 2013038857 A JP2013038857 A JP 2013038857A JP 2011171155 A JP2011171155 A JP 2011171155A JP 2011171155 A JP2011171155 A JP 2011171155A JP 2013038857 A JP2013038857 A JP 2013038857A
Authority
JP
Japan
Prior art keywords
control
voltage
power supply
soft start
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011171155A
Other languages
English (en)
Other versions
JP5748276B2 (ja
Inventor
Seiji Shinagawa
盛治 品川
Yoichi Okada
洋一 岡田
Shigeru Hisada
茂 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011171155A priority Critical patent/JP5748276B2/ja
Publication of JP2013038857A publication Critical patent/JP2013038857A/ja
Application granted granted Critical
Publication of JP5748276B2 publication Critical patent/JP5748276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】スタンバイモードにおけるスイッチング電源の消費電力をより一層低減すること。
【解決手段】制御回路１は、制御部１０および間欠制御部２０を備える。制御部１０は、制御電力が供給されている期間に、スイッチ素子Ｑ１、Ｑ２をスイッチング制御する。間欠制御部２０は、スタンバイモードにおいて、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧ＶＷ２が第１の閾値電圧ＶＯＮ以上であれば、制御部１０への制御電力の供給を停止させる。
【選択図】図２

Description

本発明は、スイッチング電源の制御回路に関する。
従来、スイッチング電源は、スイッチ素子をスイッチングさせることで、入力された電圧を所望の電圧に変換して出力する。
このスイッチング電源において、スタンバイモードでスイッチ素子をバースト制御する手法が提案されている（例えば、特許文献１参照）。特許文献１に示されているスイッチング電源によれば、スタンバイモードにおいて、スイッチ素子をスイッチングさせるスイッチング期間と、スイッチ素子のスイッチングを一時停止させるスイッチング休止期間と、が交互に繰り返される。このため、スタンバイモードにおいて、単位時間当たりのスイッチング回数を減らすことができるので、単位時間当たりのスイッチング損失を削減できる。したがって、スタンバイモードにおけるスイッチング電源の消費電力を低減できる。
また、上述のスイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子が設けられているスイッチング電源において、バースト制御を行っている期間に、ハイサイドスイッチ素子のオン幅と、ローサイドスイッチ素子のオン幅と、を異なったオン幅にする非対称制御手法も提案されている（例えば、特許文献２に参照）。特許文献２に示されているスイッチング電源によれば、バースト制御を行っている期間における励磁電流ピークを抑制できる。このため、スタンバイモードにおけるスイッチング電源の消費電力をさらに低減できる。
特開２００９−１８９１０８号公報 特開２０１０−２０６９４９号公報
上述のように、特許文献１や特許文献２には、スタンバイモードにおけるスイッチング電源の消費電力を低減する手法が示されている。しかしながら、スタンバイモードにおけるスイッチング電源の消費電力をより一層低減することが要請されていた。
上述の課題を鑑み、本発明は、スタンバイモードにおけるスイッチング電源の消費電力をより一層低減することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１） 本発明は、スイッチング電源（例えば、図１のスイッチング電源ＡＡに相当）に設けられたスイッチ素子（例えば、図１のスイッチ素子Ｑ１、Ｑ２に相当）をスイッチング制御して、必要な出力電圧に入力電圧から変換制御させる制御回路（例えば、図１の制御回路１に相当）であって、前記制御回路を動作させるのに必要な制御電力が供給されている期間に前記スイッチ素子をスイッチング制御する制御手段（例えば、図１の制御部１０に相当）と、通常動作モードと比べて出力に必要な負荷電流の小さいスタンバイモードにおいて、前記スイッチング電源に設けられたコイルの制御巻線（例えば、図１の補助巻線Ｗ２に相当）の巻線電圧に基づいて、前記制御手段への制御電力の供給を制御する電力供給制御手段（例えば、図１の間欠制御部２０に相当）と、を備え、前記電力供給制御手段は、前記スタンバイモードにおいて、前記制御巻線の巻線電圧（例えば、図２の巻線電圧ＶＷ２に相当）が、予め定められた第１の閾値電圧（例えば、図２の第１の閾値電圧ＶＯＮに相当）まで上昇した場合には、前記制御手段への制御電力の供給を停止し、前記スタンバイモードにおいて、前記制御巻線の巻線電圧が、前記第１の閾値電圧よりも低い第２の閾値電圧（例えば、図２の第２の閾値電圧ＶＯＦＦに相当）まで低下した場合には、前記制御手段への制御電力の供給を開始することを特徴とするスイッチング電源の制御回路を提案している。
ここで、スタンバイモードにおいて、上述のスイッチング休止期間では、スイッチ素子のスイッチングを一時停止させるため、スイッチ素子のスイッチング制御が不要である。
そこで、この発明によれば、スイッチング電源の制御回路に、制御手段および電力供給制御手段を設けた。そして、制御手段により、制御回路を動作させるのに必要な制御電力が供給されている期間にスイッチ素子をスイッチング制御することとした。また、電力供給制御手段により、スタンバイモードにおいて、スイッチング電源に設けられたコイルの制御巻線の巻線電圧に基づいて、制御手段への制御電力の供給を制御することとした。具体的には、スタンバイモードにおいて、制御巻線の巻線電圧が第１の閾値電圧まで上昇した場合には、電力供給制御手段により、制御手段への制御電力の供給を停止し、制御巻線の巻線電圧が第１の閾値電圧よりも低い第２の閾値電圧まで低下した場合には、電力供給制御手段により、制御手段への制御電力の供給を開始することとした。
このため、スタンバイモードにおいて、電力供給制御手段により制御手段への制御電力の供給が開始されると、スイッチング期間となり、出力電圧が上昇し、制御巻線の巻線電圧も上昇する。そして、制御巻線の巻線電圧が第１の閾値電圧まで上昇すると、電力供給制御手段により制御手段への制御電力の供給が停止され、制御手段によるスイッチ素子のスイッチング制御が停止される。これによれば、スイッチング休止期間となり、出力電圧が低下し、制御巻線の巻線電圧も低下する。そして、制御巻線の巻線電圧が第２の閾値電圧まで低下すると、電力供給制御手段により制御手段への制御電力の供給が再開され、再度、スイッチング期間となる。
以上より、スタンバイモードにおいて、スイッチング期間とスイッチング休止期間とが交互に繰り返される。このため、スタンバイモードにおいて、スイッチング電源に設けられたスイッチ素子をバースト制御することができる。
また、スイッチ素子のスイッチング制御が不要であるスイッチング休止期間では、制御手段への制御電力の供給が停止される。このため、スイッチング休止期間における制御手段の消費電力を低減できるので、スタンバイモードにおけるスイッチング電源の消費電力をより一層低減できる。
なお、電力供給制御手段による制御手段への制御電力の供給の制御を、制御巻線の巻線電圧に基づいて行うのではなく、仮に出力電圧に基づいて行っても、上述のようにスイッチ素子をバースト制御することができ得る。しかしながら、出力電圧の供給される負荷の負荷状態が変化すると、出力電圧も変化する。このため、電力供給制御手段による制御手段への制御電力の供給の制御を、出力電圧に基づいて行ってしまうと、スタンバイモードにおいて、負荷が必要としている電力よりも大きな電力が、スイッチング電源から出力されてしまうおそれがある。
ところが、この発明によれば、上述のように、電力供給制御手段による制御手段への制御電力の供給の制御を、制御巻線の巻線電圧に基づいて行う。出力電圧の供給される負荷の負荷状態が変化したことによる影響は、出力電圧と比べて、制御巻線の巻線電圧の方が小さいため、スタンバイモードにおいて、負荷の負荷状態の変化の影響を小さくすることができる。このため、負荷が必要としている電力よりも大きな電力がスイッチング電源から出力されてしまうのを防止できる。
（２） 本発明は、（１）のスイッチング電源の制御回路について、前記制御手段には、前記制御電力として、前記制御巻線の巻線電圧が供給されるとともに、前記制御巻線の巻線電圧が前記制御回路において予め定められた起動電圧（例えば、図２の起動電圧ＶＳＴＡＲＴに相当）以下であれば、前記スイッチング電源に設けられた起動回路（例えば、図１の起動回路部４０に相当）から電力が供給されることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、（１）のスイッチング電源の制御回路において、制御手段には、制御電力として、制御巻線の巻線電圧が供給されることとした。また、制御巻線の巻線電圧が起動電圧以下であれば、制御電力として、スイッチング電源に設けられた起動回路からも電力が供給されることとした。
このため、スタンバイモードにおいて、制御巻線の巻線電圧が仮に起動電圧以下にまで低下してしまった場合には、起動回路から制御手段に電力を供給して、制御手段に供給される制御電力が不足してしまうのを防止できる。したがって、スタンバイモードにおいて、制御巻線の巻線電圧が起動電圧以下にまで低下してしまっても、制御手段を動作させて、スイッチ素子のバースト制御を継続することができる。
（３） 本発明は、（２）のスイッチング電源の制御回路について、前記第１の閾値電圧および前記第２の閾値電圧は、前記起動電圧より高く設定されることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、（２）のスイッチング電源の制御回路において、第１の閾値電圧および第２の閾値電圧を、起動電圧より高く設定することとした。
ここで、スタンバイモードでは、制御巻線の巻線電圧は、上述のように第１の閾値電圧と第２の閾値電圧との間で遷移するため、起動電圧以下にはならない。このため、スイッチング休止期間になるたびに起動回路が動作してしまうのを防止して、スタンバイモードにおけるスイッチング電源の消費電力をさらに低減できる。
（４） 本発明は、（２）または（３）のスイッチング電源の制御回路について、前記制御手段は、予め定められた上限オン幅を上限として時間が経過するに従って前記スイッチ素子のオン幅を広くするソフトスタート制御と、前記制御巻線の巻線電圧が前記起動電圧以下になると前記ソフトスタート制御の初期化を行う初期化制御と、を行い、前記制御手段によるソフトスタート制御時に、時間が経過するに従って前記スイッチ素子のオン幅を広くする度合いを制御して、当該ソフトスタート制御を行う時間を制御するソフトスタート制御手段（例えば、図１のソフトスタート制御部３０に相当）を備え、前記ソフトスタート制御手段は、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が予め定められた上限回数（例えば、後述の１回に相当）に達してから、当該スタンバイモードが終了するまでの間においては、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が当該上限回数未満である場合と比べて、前記ソフトスタート制御を行う時間を短くすることを特徴とするスイッチング電源の制御回路を提案している。
ここで、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が上限回数未満である場合と比べて、出力電圧の電圧レベルが確立されているため、ソフトスタート期間を短く設定できる。
そこで、この発明によれば、（１）〜（３）のいずれかのスイッチング電源の制御回路において、制御手段によりソフトスタート制御および初期化制御を行うこととした。ソフトスタート制御では、予め定められた上限オン幅を上限として、時間が経過するに従ってスイッチ素子のオン幅を広くすることとした。また、制御巻線の巻線電圧が起動電圧以下になると、初期化制御を行って、ソフトスタート制御の初期化を行うこととした。また、ソフトスタート制御手段を設け、このソフトスタート制御手段により、制御手段によるソフトスタート制御時に、時間が経過するに従ってスイッチ素子のオン幅を広くする度合いを制御して、ソフトスタート制御を行う時間を制御することとした。具体的には、ソフトスタート制御手段により、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が上限回数未満である場合と比べて、ソフトスタート制御を行う時間を短くすることとした。
このため、スイッチング期間においてソフトスタート制御を行うと、時間が経過するに従ってスイッチ素子のスイッチング周波数が低くなるため、上述のように出力電圧および制御巻線の巻線電圧が上昇する。そして、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、短時間でソフトスタート制御が終了する。これによれば、制御巻線の巻線電圧が第１の閾値電圧まで上昇する時間が、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が上限回数未満である場合と比べて短くなる。したがって、スタンバイモードにおいて、１回あたりのスイッチング期間の継続時間が短くなるので、スタンバイモードにおけるスイッチング電源の消費電力をさらに低減できる。
また、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が上限回数未満である場合においては、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間と比べて、長めにソフトスタート制御を行うことができる。このため、スタンバイモードに切り替わった直後において、共振はずれが発生してしまうのを防止できる。
（５） 本発明は、（２）〜（４）のいずれかのスイッチング電源の制御回路について、前記制御手段は、予め定められた上限オン幅を上限として時間が経過するに従って前記スイッチ素子のオン幅を広くするソフトスタート制御と、前記制御巻線の巻線電圧が前記起動電圧以下になると前記ソフトスタート制御の初期化を行う初期化制御と、を行い、前記制御手段によるソフトスタート制御時に、時間が経過するに従って前記スイッチ素子のオン幅を広くする度合いを制御して、当該ソフトスタート制御を行う時間を制御するソフトスタート制御手段（例えば、図１のソフトスタート制御部３０に相当）を備え、前記ソフトスタート制御手段は、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が予め定められた上限回数（例えば、後述の１回に相当）に達してから、当該スタンバイモードが終了するまでの間においては、前記スタンバイモードで前記スイッチング電源を起動させる場合と比べて、前記ソフトスタート制御を行う時間を短くすることを特徴とするスイッチング電源の制御回路を提案している。
ここで、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、スタンバイモードでスイッチング電源を起動させる場合と比べて、出力電圧の電圧レベルが確立されているため、ソフトスタート期間を短く設定できる。
そこで、この発明によれば、（２）〜（４）のいずれかのスイッチング電源の制御回路において、制御手段によりソフトスタート制御および初期化制御を行うこととした。ソフトスタート制御では、予め定められた上限オン幅を上限として、時間が経過するに従ってスイッチ素子のオン幅を広くすることとした。また、制御巻線の巻線電圧が起動電圧以下になると、初期化制御を行って、ソフトスタート制御の初期化を行うこととした。また、ソフトスタート制御手段を設け、このソフトスタート制御手段により、制御手段によるソフトスタート制御時に、時間が経過するに従ってスイッチ素子のオン幅を広くする度合いを制御して、ソフトスタート制御を行う時間を制御することとした。具体的には、ソフトスタート制御手段により、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、スタンバイモードでスイッチング電源を起動させる場合と比べて、ソフトスタート制御を行う時間を短くすることとした。
このため、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間においては、短時間でソフトスタート制御が終了する。これによれば、制御巻線の巻線電圧が第１の閾値電圧まで上昇する時間が、スタンバイモードでスイッチング電源を起動させる場合と比べて短くなる。したがって、スタンバイモードにおいて、１回あたりのスイッチング期間の継続時間が短くなるので、スタンバイモードにおけるスイッチング電源の消費電力をさらに低減できる。
また、スタンバイモードでスイッチング電源を起動させる場合においては、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が予め定められた上限回数に達してから、スタンバイモードが終了するまでの間と比べて、長めにソフトスタート制御を行うことができる。このため、スタンバイモードに切り替わった直後において、共振はずれが発生してしまうのを防止できる。
（６） 本発明は、（４）または（５）のスイッチング電源の制御回路について、前記制御手段と、前記電力供給制御手段と、前記ソフトスタート制御手段とは、一体に形成されることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、（４）または（５）のスイッチング電源の制御回路において、制御手段と電力供給制御手段とソフトスタート制御手段とを、一体に形成することとした。
このため、制御回路を小型化できる。また、制御手段と電力供給制御手段とソフトスタート制御手段とを、例えば１つのチップに搭載することで、基板の配線パターンを減少させてノイズの発生を抑制でき、スイッチング電源の消費電力をさらに低減できる。
（７） 本発明は、（１）〜（６）のいずれかのスイッチング電源の制御回路について、前記スイッチング電源は、直列接続された２つのスイッチ素子（例えば、図１のスイッチ素子Ｑ１、Ｑ２に相当）の接続点に、当該スイッチング電源に設けられたトランスの１次巻線（例えば、図１の１次巻線Ｗ１に相当）とキャパシタ（例えば、図１のキャパシタＣ１に相当）とが直列接続された電流共振型のスイッチング電源であって、前記制御手段は、前記スタンバイモードおいて、前記２つのスイッチ素子のそれぞれのオン幅を互いに異ならせることを特徴とするスイッチング電源の制御回路を提案している。
この発明によれば、（１）〜（６）のいずれかのスイッチング電源の制御回路において、前記スイッチング電源は、電流共振型のスイッチング電源であり、直列接続された２つのスイッチ素子の接続点に、トランスの１次巻線とキャパシタとが直列接続されるものとした。また、制御手段により、スタンバイモードおいて、２つのスイッチ素子のそれぞれのオン幅を互いに異ならせることとした。
このため、交互にオン状態になる２つのスイッチ素子のオン幅は、スタンバイモードでは、互いに異なっており、非対称となる。したがって、スタンバイモードにおける励磁電流ピークを抑制できるので、スタンバイモードにおけるスイッチング電源の消費電力をさらに低減できる。
本発明によれば、スイッチング休止期間における制御手段の消費電力を低減できるので、スタンバイモードにおけるスイッチング電源の消費電力をより一層低減できる。
本発明の第１実施形態に係る制御回路を備えるスイッチング電源の回路図である。 スタンバイモードにおける前記スイッチング電源のタイミングチャートである。 前記制御回路が備える間欠制御部およびソフトスタート制御部の回路図である。 前記間欠制御部および前記ソフトスタート制御部のタイミングチャートである。 本発明の第２実施形態に係る制御回路が備える間欠制御部およびソフトスタート制御部の回路図である。 本発明の第３実施形態に係る制御回路を備えるスイッチング電源の回路図である。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
＜第１実施形態＞
［スイッチング電源ＡＡの構成］
図１は、本発明の第１実施形態に係る制御回路１を備えるスイッチング電源ＡＡの回路図である。スイッチング電源ＡＡは、いわゆる電流共振型のスイッチング電源であり、負荷２００に直流電力を供給する。
スイッチング電源ＡＡは、上述の制御回路１に加えて、起動回路部４０と、出力電圧検出部５０と、トランスＴと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、抵抗Ｒ１と、キャパシタＣ１〜Ｃ３と、ダイオードＤ１〜Ｄ３と、フォトダイオードＰＣ１と、直流電源Ｖｉｎと、を備える。制御回路１は、制御部１０と、間欠制御部２０と、ソフトスタート制御部３０と、キャパシタＣ４、Ｃ５と、フォトダイオードＰＣ１と対に設けられたフォトトランジスタＰＣ２と、を備える。ソフトスタート制御部３０は、ＳＳ制御部３１およびキャパシタＣ６を備える。
まず、トランスＴの１次側の構成について説明する。制御部１０には、Ｐ１〜Ｐ６の６つの端子が設けられている。
端子Ｐ１には、キャパシタＣ５を介して基準電位源ＧＮＤが接続されるとともに、間欠制御部２０および起動回路部４０が接続される。起動回路部４０には、直流電源Ｖｉｎの正極が接続される。間欠制御部２０には、ＳＳ制御部３１およびダイオードＤ１のカソードが接続されるとともに、キャパシタＣ２を介して基準電位源ＧＮＤが接続される。ダイオードＤ１のアノードには、トランスＴの補助巻線Ｗ２の一端が接続され、補助巻線Ｗ２の他端には、基準電位源ＧＮＤが接続される。
端子Ｐ２には、フォトトランジスタＰＣ２を介して基準電位源ＧＮＤが接続される。
端子Ｐ３には、キャパシタＣ４およびキャパシタＣ６を介して、基準電位源ＧＮＤが接続される。キャパシタＣ４とキャパシタＣ６との接続点には、ＳＳ制御部３１が接続される。
端子Ｐ４には、基準電位源ＧＮＤが接続される。基準電位源ＧＮＤには、直流電源Ｖｉｎの負極も接続される。端子Ｐ５には、スイッチ素子Ｑ１のゲートが接続され、端子Ｐ６には、スイッチ素子Ｑ２のゲートが接続される。
スイッチ素子Ｑ１とスイッチ素子Ｑ２とは、直列接続されており、これらスイッチ素子Ｑ１とスイッチ素子Ｑ２との接続点には、トランスＴの１次巻線Ｗ１およびキャパシタＣ１が直列接続されている。具体的には、スイッチ素子Ｑ１のドレインには、直流電源Ｖｉｎの正極が接続され、スイッチ素子Ｑ１のソースには、スイッチ素子Ｑ２のドレインと、トランスＴの１次巻線Ｗ１の一端と、が接続される。スイッチ素子Ｑ２のソースには、基準電位源ＧＮＤが接続される。また、１次巻線Ｗ１の他端には、キャパシタＣ１を介して基準電位源ＧＮＤが接続される。
次に、トランスＴの２次側の構成について説明する。トランスＴの第１の２次巻線Ｗ３の一端には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードには、負荷２００の一端が接続されるとともに、キャパシタＣ３を介して基準電位源ＧＮＤが接続される。第１の２次巻線Ｗ３の他端には、負荷２００の他端と、基準電位源ＧＮＤと、が接続されるとともに、トランスＴの第２の２次巻線Ｗ４の一端が接続される。第２の２次巻線Ｗ４の他端には、ダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードには、負荷２００の一端が接続されるとともに、キャパシタＣ３を介して基準電位源ＧＮＤが接続される。
ダイオードＤ２のカソードと、ダイオードＤ３のカソードとには、出力電圧検出部５０の第１端子が接続されるとともに、抵抗Ｒ１およびフォトダイオードＰＣ１を介して出力電圧検出部５０の第２端子が接続される。出力電圧検出部５０の第３端子には、基準電位源ＧＮＤが接続される。
［スイッチング電源ＡＡの動作］
以上の構成を備えるスイッチング電源ＡＡは、制御回路１により、スイッチ素子Ｑ１、Ｑ２をスイッチング制御し、直流電源Ｖｉｎの電源電圧を所望の電圧に変換して、負荷２００に出力する。制御回路１は、間欠制御部２０およびＳＳ制御部３１に入力されるバースト信号に基づいて、通常動作モードと、通常動作モードと比べて出力に必要な負荷電流の小さいスタンバイモードと、を切り替える。
まず、通常動作モードにおけるスイッチング電源ＡＡの動作について説明する。通常動作モードでは、スイッチング電源ＡＡの出力電圧に応じてスイッチ素子Ｑ１、Ｑ２をスイッチング制御する。これによれば、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが、交互にオン状態になる。
具体的には、スイッチ素子Ｑ１をオン状態にするとともにスイッチ素子Ｑ２をオフ状態にしたり、スイッチ素子Ｑ１をオフ状態にするとともにスイッチ素子Ｑ２をオン状態にしたりすると、１次巻線Ｗ１に磁束が発生し、この磁束が、補助巻線Ｗ２、第１の２次巻線Ｗ３、および第２の２次巻線Ｗ４を貫く。このため、補助巻線Ｗ２、第１の２次巻線Ｗ３、および第２の２次巻線Ｗ４には、起電力が発生する。第１の２次巻線Ｗ３および第２の２次巻線Ｗ４に発生した起電力は、ダイオードＤ２、Ｄ３で整流され、キャパシタＣ５で平滑されて、負荷２００に供給される。補助巻線Ｗ２に発生した起電力は、詳細については後述するが、間欠制御部２０を介して制御部１０の端子Ｐ１に供給される。
スイッチング電源ＡＡの出力電圧は、出力電圧検出部５０により検出される。この出力電圧検出部５０は、検出したスイッチング電源ＡＡの出力電圧が高くなるに従って、フォトダイオードＰＣ１を流れる電流を増加させて、フォトダイオードＰＣ１から出射される光の光量を増加させる。
フォトダイオードＰＣ１から出射された光は、フォトトランジスタＰＣ２で受光される。フォトトランジスタＰＣ２は、受光した光量が増加するに従って、端子Ｐ２から引き抜く電流量を増加させる。
以上によれば、端子Ｐ２から引き抜かれる電流量は、スイッチング電源ＡＡの出力電圧が高くなるに従って、増加する。制御部１０は、スイッチ素子Ｑ１、Ｑ２を、端子Ｐ２から引き抜かれる電流量に応じてスイッチング制御することで、スイッチング電源ＡＡの出力電圧に応じてスイッチング制御する。
次に、スタンバイモードにおけるスイッチング電源ＡＡの動作について説明する。スタンバイモードでは、補助巻線Ｗ２の巻線電圧に応じてスイッチ素子Ｑ１、Ｑ２をバースト制御する。これによれば、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが交互にオン状態になるスイッチング期間と、スイッチ素子Ｑ１、Ｑ２のスイッチングが一時停止するスイッチング休止期間と、が交互に繰り返される。
図２は、スタンバイモードにおけるスイッチング電源ＡＡのタイミングチャートである。ＶＷ２は、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧を示し、ＶＰ１は、端子Ｐ１の電圧を示し、ＶＰ３は、端子Ｐ３の電圧を示す。ＶＧＳＱ１は、スイッチ素子Ｑ１のゲート−ソース間電圧を示し、ＶＧＳＱ２は、スイッチ素子Ｑ２のゲート−ソース間電圧を示す。Ｖｏは、スイッチング電源ＡＡの出力電圧を示す。時刻ｔ１〜ｔ２の期間と、時刻ｔ３〜ｔ４の期間とは、上述のスイッチング休止期間を示し、時刻ｔ２〜ｔ３の期間と、時刻ｔ４〜ｔ５の期間とは、上述のスイッチング期間を示す。
詳細については後述するが、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇すると、間欠制御部２０により制御部１０への制御電力の供給を停止する。これによれば、スイッチ素子Ｑ１、Ｑ２のスイッチングが停止し、スイッチング休止期間となるので、電圧ＶＷ２は、時間が経過するに従って低下する。そして、電圧ＶＷ２が第１の閾値電圧ＶＯＮよりも低い第２の閾値電圧ＶＯＦＦまで低下すると、間欠制御部２０により制御部１０への制御電力の供給を開始する。これによれば、スイッチ素子Ｑ１、Ｑ２のスイッチングが開始されるので、電圧ＶＷ２は、時間が経過するに従って上昇する。以上によれば、補助巻線Ｗ２の巻線電圧に応じてスイッチ素子Ｑ１、Ｑ２がバースト制御され、電圧ＶＷ２が第１の閾値電圧ＶＯＮと第２の閾値電圧ＶＯＦＦとの間で遷移する。
また、詳細については後述するが、制御部１０によりソフトスタート制御を行う時間を、ソフトスタート制御部３０により制御する。
以上の間欠制御部２０およびソフトスタート制御部３０の構成について、図３を用いて以下に説明する。図３は、間欠制御部２０およびソフトスタート制御部３０の回路図である。
［間欠制御部２０の構成］
間欠制御部２０は、スイッチ素子ＳＷ１、ＳＷ２と、抵抗Ｒ２、Ｒ３と、ダイオードＤ４と、インバータＩＮＶ１と、比較器ＣＭＰと、リファレンス電圧源Ｖｒｅｆと、を備える。
ダイオードＤ４のアノードには、ダイオードＤ１のカソードが接続される。ダイオードＤ４のカソードには、スイッチ素子ＳＷ１を介して、制御部１０の端子Ｐ１が接続される。スイッチ素子ＳＷ１には、インバータＩＮＶ１の出力端子から制御信号が入力される。インバータＩＮＶ１の入力端子には、比較器ＣＭＰの出力端子が接続される。比較器ＣＭＰの反転入力端子には、リファレンス電圧源Ｖｒｅｆの正極が接続され、リファレンス電圧源Ｖｒｅｆの負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰの非反転入力端子には、抵抗Ｒ２を介してダイオードＤ１のカソードが接続されるとともに、抵抗Ｒ３を介して基準電位源ＧＮＤが接続される。抵抗Ｒ３には、制御信号としてバースト信号が入力されるスイッチ素子ＳＷ２が、並列接続される。
バースト信号は、例えば負荷２００の負荷状態を検出可能なマイコンから出力される。このバースト信号は、通常動作モードではＨレベル電圧となり、スタンバイモードではＬレベル電圧となる。
［ソフトスタート制御部３０の構成］
ソフトスタート制御部３０は、図１を用いて上述したように、ＳＳ制御部３１およびキャパシタＣ６を備える。ＳＳ制御部３１は、スイッチ素子ＳＷ３と、フリップフロップＦＦ１、ＦＦ２と、インバータＩＮＶ２と、を備える。
フリップフロップＦＦ１のクロック端子には、インバータＩＮＶ１の出力端子が接続され、フリップフロップＦＦ２のクロック端子には、比較器ＣＭＰの出力端子が接続される。フリップフロップＦＦ１の入力端子には、インバータＩＮＶ２の出力端子が接続され、インバータＩＮＶ２の入力端子には、上述のバースト信号が印加される。このバースト信号は、フリップフロップＦＦ１のクリア端子と、フリップフロップＦＦ２のクリア端子と、にも印加される。フリップフロップＦＦ１の非反転出力端子には、フリップフロップＦＦ２の入力端子が接続される。スイッチ素子ＳＷ３は、キャパシタＣ６に並列接続されており、スイッチ素子ＳＷ３には、フリップフロップＦＦ２の反転出力端子から制御信号が入力される。
［間欠制御部２０およびソフトスタート制御部３０の動作］
以上の間欠制御部２０およびソフトスタート制御部３０の動作について、図４を用いて以下に説明する。図４は、間欠制御部２０およびソフトスタート制御部３０のタイミングチャートである。ＶＢＵＲＳＴは、バースト信号の電圧を示し、ＳＴＳＷ１は、スイッチ素子ＳＷ１の状態を示す。ＶＦＦ１＿ＣＫは、フリップフロップＦＦ１のクロック端子の電圧を示し、ＶＦＦ２＿ＣＫは、フリップフロップＦＦ２のクロック端子の電圧を示す。ＶＦＦ１＿Ｄは、フリップフロップＦＦ１の入力端子の電圧を示し、ＶＦＦ２＿Ｄは、フリップフロップＦＦ２の入力端子の電圧を示す。ＳＴＳＷ３は、スイッチ素子ＳＷ３の状態を示す。また、ＶＨは、Ｈレベル電圧を示し、ＶＬは、Ｌレベル電圧を示す。また、時刻ｔ１１において、スタンバイモードでスイッチング電源ＡＡを起動させ、時刻ｔ１２において、間欠制御部２０およびソフトスタート制御部３０が起動したものとする。
［通常動作モードにおける間欠制御部２０の動作］
まず、時刻ｔ１７〜ｔ１８の期間を参照して、通常動作モードにおける間欠制御部２０の動作について説明する。
通常動作モードでは、Ｈレベルのバースト信号が入力される。このため、バースト信号の電圧ＶＢＵＲＳＴはＶＨであり、スイッチ素子ＳＷ２に、Ｈレベル電圧のバースト信号が制御信号として入力される。
スイッチ素子ＳＷ２は、例えばＮチャネルＭＯＳＦＥＴで構成され、制御信号としてＨレベル電圧が入力されるとオン状態になり、制御信号としてＬレベル電圧が入力されるとオフ状態になる。スイッチ素子ＳＷ２がオン状態になると、比較器ＣＭＰの非反転入力端子が基準電位源ＧＮＤと導通するため、比較器ＣＭＰからＬレベル電圧が出力される。このＬレベル電圧は、インバータＩＮＶ１で極性が反転され、制御信号としてＨレベル電圧がスイッチ素子ＳＷ１に入力される。
スイッチ素子ＳＷ１は、例えばＮチャネルＭＯＳＦＥＴで構成され、制御信号としてＨレベル電圧が入力されるとオン状態になり、制御信号としてＬレベル電圧が入力されるとオフ状態になる。
以上より、通常動作モードでは、スイッチ素子ＳＷ１がオン状態となる。このため、端子Ｐ１には、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧ＶＷ２が、制御電力として供給される。また、起動回路部４０は、電圧ＶＷ２を監視しており、電圧ＶＷ２が起動電圧ＶＳＴＡＲＴ以下であれば、端子Ｐ１に制御電力を供給する。
以上によれば、通常動作モードでは、補助巻線Ｗ２または起動回路部４０から端子Ｐ１に制御電力が供給される。端子Ｐ１に制御電力が供給されると、制御部１０は、スイッチ素子Ｑ１、Ｑ２をスイッチング制御して、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが、交互にオン状態になる。これによれば、電圧ＶＷ２は、時間が経過するに従って上昇した後に、予め定められた設定電圧で維持される。
［通常動作モードにおけるソフトスタート制御部３０の動作］
次に、時刻ｔ１７〜ｔ１８の期間を参照して、通常動作モードにおけるソフトスタート制御部３０の動作について説明する。
通常動作モードでは、上述のように、Ｈレベルのバースト信号が入力される。このＨレベルのバースト信号は、フリップフロップＦＦ１、ＦＦ２のそれぞれのクリア端子に印加されるため、フリップフロップＦＦ１、ＦＦ２がともにリセット状態になる。このため、フリップフロップＦＦ２の反転出力端子から、Ｈレベル電圧が出力され、このＨレベル電圧が、制御信号としてスイッチ素子ＳＷ３に入力される。
スイッチ素子ＳＷ３は、例えばＮチャネルＭＯＳＦＥＴで構成され、制御信号としてＨレベル電圧が入力されるとオン状態になり、制御信号としてＬレベル電圧が入力されるとオフ状態になる。
以上より、通常動作モードでは、スイッチ素子ＳＷ３がオン状態となる。これによれば、キャパシタＣ６の一方の電極と他方の電極とが導通し、キャパシタＣ６は端子Ｐ３に接続されていないに等しくなる。
以上によれば、通常動作モードでは、端子Ｐ３に接続されているキャパシタは、キャパシタＣ４のみとみなすことができる。ここで、通常動作モードでは、上述のように、制御部１０は、スイッチ素子Ｑ１、Ｑ２をスイッチング制御して、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが、交互にオン状態になる。また、制御部１０は、スイッチ素子Ｑ１、Ｑ２をスイッチング制御している期間において、端子Ｐ３に接続されているキャパシタ、すなわち通常動作モードではキャパシタＣ４に、充電電流を流す。このため、端子Ｐ３の電圧ＶＰ３は、時間が経過するに従って上昇した後に、予め定められた電圧で維持される。
なお、制御部１０は、端子Ｐ３の電圧ＶＰ３に応じてソフトスタート制御を行う。具体的には、端子Ｐ３の電圧ＶＰ３が高くなるに従って、スイッチ素子Ｑ１、Ｑ２のそれぞれのオン幅を広くする。また、制御部１０は、電圧ＶＷ２が起動電圧ＶＳＴＡＲＴ以下になると、ソフトスタート制御の初期化を行う。このソフトスタート制御の初期化では、端子Ｐ３に接続されているキャパシタに放電電流を流して、端子Ｐ３の電圧ＶＰ３を低下させる。
［スタンバイモードにおける間欠制御部２０の動作］
次に、時刻ｔ１１〜ｔ１７の期間や、時刻ｔ１８〜ｔ２５の期間を参照して、スタンバイモードにおける間欠制御部２０の動作について説明する。
スタンバイモードでは、Ｌレベルのバースト信号が入力される。このため、バースト信号の電圧ＶＢＵＲＳＴはＶＬであり、スイッチ素子ＳＷ２に、Ｌレベル電圧のバースト信号が制御信号として入力される。このため、スイッチ素子ＳＷ２がオフ状態になるので、比較器ＣＭＰの非反転入力端子には、電圧ＶＷ２を抵抗Ｒ２と抵抗Ｒ３とで抵抗分割したものが印加されることになる。
ここで、比較器ＣＭＰは、ヒステリシス特性を有しており、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇して、非反転入力端子の電圧が上限電圧まで上昇すると、Ｈレベル電圧を出力する。また、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下して、非反転入力端子の電圧が上述の上限電圧よりも低い下限電圧まで低下すると、Ｌレベル電圧を出力する。
このため、スタンバイモードにおいて、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇する期間では、比較器ＣＭＰからＬレベル電圧が出力され、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下する期間では、比較器ＣＭＰからＨレベル電圧が出力される。
比較器ＣＭＰからＨレベル電圧が出力される期間では、スイッチ素子ＳＷ１がオフ状態になる。これによれば、補助巻線Ｗ２から端子Ｐ１への制御電力の供給が停止されるため、制御部１０によるスイッチ素子Ｑ１、Ｑ２のスイッチング制御が停止され、電圧ＶＷ２は、時間が経過するに従って低下する。
一方、比較器ＣＭＰからＬレベル電圧が出力される期間では、スイッチ素子ＳＷ１がオン状態になる。これによれば、補助巻線Ｗ２から端子Ｐ１への制御電力の供給が開始されるため、制御部１０によるスイッチ素子Ｑ１、Ｑ２のスイッチング制御が開始され、電圧ＶＷ２は、時間が経過するに従って上昇する。
以上によれば、スタンバイモードでは、電圧ＶＷ２が、第１の閾値電圧ＶＯＮと第２の閾値電圧ＶＯＦＦとの間で遷移する。そして、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦから第１の閾値電圧ＶＯＮまで上昇する期間では、補助巻線Ｗ２から端子Ｐ１に制御電力が供給され、スイッチング期間となる。一方、電圧ＶＷ２が第１の閾値電圧ＶＯＮから第２の閾値電圧ＶＯＦＦまで低下する期間では、補助巻線Ｗ２から端子Ｐ１に制御電力が停止され、スイッチング休止期間となる。
ただし、詳細については後述するが、スタンバイモードに切り替わった後にソフトスタート制御が行われた回数が１回に達してから、スタンバイモードが終了するまでの期間、すなわち図４では時刻ｔ１４〜ｔ１７の期間および時刻ｔ２０〜ｔ２５の期間では、他の期間と比べて、ソフトスタート制御が行われる時間が短い。すなわち、時刻ｔ１４〜ｔ１７の期間および時刻ｔ２０〜ｔ２５の期間では、他の期間と比べて、時間が経過するに従ってスイッチ素子Ｑ１、Ｑ２のオン幅を広くする度合いが大きくなる。このため、時刻ｔ１４〜ｔ１７の期間および時刻ｔ２０〜ｔ２５の期間では、他の期間と比べて、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦから第１の閾値電圧ＶＯＮまで短時間で上昇し、スイッチング期間が短くなる。
［スタンバイモードにおけるソフトスタート制御部３０の動作］
次に、時刻ｔ１１〜ｔ１７の期間や、時刻ｔ１８〜ｔ２５の期間を参照して、スタンバイモードにおけるソフトスタート制御部３０の動作について説明する。
フリップフロップＦＦ１は、入力端子の電圧ＶＦＦ１＿ＤがＶＨである期間において、クロック端子の電圧ＶＦＦ１＿ＣＫがＶＨになったタイミングで、Ｈレベル電圧を出力する。
フリップフロップＦＦ１の入力端子の電圧ＶＦＦ１＿ＤがＶＨとなるタイミングとしては、通常動作モードからバーストモードに遷移したタイミングと、スタンバイモードにおいて間欠制御部２０およびソフトスタート制御部３０が起動したタイミングと、がある。
例えば時刻ｔ１８のように、通常動作モードからバーストモードに遷移したタイミングでは、バースト信号の電圧ＶＢＵＲＳＴがＶＨからＶＬに変化するので、フリップフロップＦＦ１の入力端子の電圧ＶＦＦ１＿ＤがＶＨになる。
また、例えば時刻ｔ１２のように、スタンバイモードにおいて間欠制御部２０およびソフトスタート制御部３０が起動したタイミングでは、バースト信号の電圧ＶＢＵＲＳＴがＶＬであるため、フリップフロップＦＦ１の入力端子の電圧ＶＦＦ１＿ＤがＶＨになる。
また、フリップフロップＦＦ１のクロック端子の電圧ＶＦＦ１＿ＣＫがＶＨとなるタイミングとしては、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下したタイミングと、スタンバイモードにおいてソフトスタート制御部３０が起動したタイミングと、がある。
例えば時刻ｔ１５や時刻ｔ２３のように、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下したタイミングでは、比較器ＣＭＰからＬレベル電圧が出力されるので、フリップフロップＦＦ１のクロック端子の電圧ＶＦＦ１＿ＣＫがＶＨになる。
また、例えば時刻ｔ１２のように、スタンバイモードにおいてソフトスタート制御部３０が起動したタイミングでは、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦ以下であるため、比較器ＣＭＰからＬレベル電圧が出力され、フリップフロップＦＦ１のクロック端子の電圧ＶＦＦ１＿ＣＫがＶＨになる。
以上によれば、スタンバイモードにおいてソフトスタート制御部３０が起動したタイミング（例えば時刻ｔ１２参照）と、通常動作モードからバーストモードに遷移した後に電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下したタイミング（例えば、時刻ｔ１９参照）と、において、フリップフロップＦＦ１の非反転出力端子からＨレベル電圧が出力され、フリップフロップＦＦ２の入力端子の電圧ＶＦＦ２＿ＤがＶＨになる。
一方、フリップフロップＦＦ２のクロック端子の電圧ＶＦＦ２＿ＣＫがＶＨとなるタイミングとしては、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇するタイミングがある。このタイミングでは、比較器ＣＭＰからＨレベル電圧が出力されるので、フリップフロップＦＦ２のクロック端子の電圧ＶＦＦ２＿ＣＫがＶＨになる。
以上によれば、スタンバイモードにおいて電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇したタイミング（例えば時刻ｔ１４や時刻ｔ２０参照）で、フリップフロップＦＦ２の反転出力端子からＬレベル電圧が出力され、スイッチ素子ＳＷ３がオフ状態になる。
なお、スイッチ素子ＳＷ３がオン状態になるタイミングは、フリップフロップＦＦ２の反転出力端子からＨレベル電圧が出力されるタイミングであり、以下の２つがある。
第１のタイミングは、例えば時刻ｔ１７のように、通常動作モードに切り替わって、バースト信号の電圧ＶＢＵＲＳＴがＶＨになるタイミングである。この第１のタイミングでは、フリップフロップＦＦ２がリセット状態になるので、フリップフロップＦＦ２の反転出力端子からは、Ｈレベル電圧が出力される。
第２のタイミングは、例えば時刻ｔ１２のように、ソフトスタート制御部３０が起動したタイミングである。この第２のタイミングでは、フリップフロップＦＦ２がリセット状態になるので、フリップフロップＦＦ２の反転出力端子からは、Ｈレベル電圧が出力される。
以上によれば、以下の３つの期間において、スイッチ素子ＳＷ３がオン状態となる。
第１の期間は、例えば時刻ｔ１２〜ｔ１４の期間のように、スタンバイモードにおいてソフトスタート制御部３０が起動してから、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇するまでの期間であり、スイッチング電源ＡＡの起動時である。
第２の期間は、例えば時刻ｔ１７〜ｔ１８の期間のように、通常動作モードである期間である。
第３の期間は、例えば時刻ｔ１８〜ｔ２０の期間のように、スタンバイモードに切り替わった後にソフトスタート制御が行われた回数が１回に達するまでの期間である。
スイッチ素子ＳＷ３がオン状態である期間、すなわち上述の第１の期間と、上述の第２の期間と、上述の第３の期間とでは、キャパシタＣ６の一方の電極と他方の電極とが導通するため、キャパシタＣ６は、端子Ｐ３に接続されていないものとみなすことができる。このため、スイッチ素子ＳＷ３がオン状態である期間では、端子Ｐ３に接続されているキャパシタは、キャパシタＣ４のみとみなすことができる。
一方、スイッチ素子ＳＷ３がオフ状態である期間、すなわち上述の第１の期間と第２の期間と第３の期間とを除く期間、言い換えるとスタンバイモードに切り替わった後にソフトスタート制御が行われた回数が１回に達してからスタンバイモードが終了するまでの期間では、端子Ｐ３に接続されているキャパシタは、キャパシタＣ４およびキャパシタＣ６となる。ここで、これらキャパシタＣ４とキャパシタＣ６とは、直列接続されている。このため、スイッチ素子ＳＷ３がオフ状態である期間では、スイッチ素子ＳＷ３がオン状態である期間と比べて、端子Ｐ３に接続されているキャパシタの容量が小さくなるので、端子Ｐ３の電圧ＶＰ３が変化しやすくなる。
端子Ｐ３に接続されているキャパシタは、制御部１０により充放電される。端子Ｐ３に接続されているキャパシタが充電されるタイミングとしては、例えば時刻ｔ１７のように通常動作モードに切り替わったタイミングと、例えば時刻ｔ１５のように電圧ＶＷ２が第２の閾値電圧ＶＯＦＦ以下であるタイミングと、がある。一方、端子Ｐ３に接続されているキャパシタが放電されるタイミングとしては、例えば時刻ｔ１４や時刻ｔ１８のようにスタンバイモードにおいて電圧ＶＷ２が第１の閾値電圧ＶＯＮ以上であるタイミングがある。
以上によれば、上述の第１の期間と第２の期間と第３の期間とを除く期間では、上述の第１の期間と、上述の第２の期間と、上述の第３の期間と、と比べて、端子Ｐ３の電圧ＶＰ３が急激に上昇する。ここで、制御部１０は、上述のように端子Ｐ３の電圧ＶＰ３に応じてソフトスタート制御を行う。このため、上述の第１の期間と第２の期間と第３の期間とを除く期間では、上述の第１の期間と、上述の第２の期間と、上述の第３の期間と、と比べて、制御部１０がソフトスタート制御を行う時間が短くなり、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦから第１の閾値電圧ＶＯＮまで短時間で上昇する。したがって、上述の第１の期間と第２の期間と第３の期間とを除く期間では、上述の第１の期間と、上述の第２の期間と、上述の第３の期間と、と比べて、スイッチング期間が短くなる。
以上の制御回路１によれば、以下の効果を奏することができる。
スタンバイモードにおいて、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧ＶＷ２が、第１の閾値電圧ＶＯＮ未満である期間では、制御部１０に制御電力が供給され、制御部１０によるスイッチ素子Ｑ１、Ｑ２のスイッチング制御が行われる。これによれば、スイッチング期間となり、電圧ＶＷ２が上昇する。そして、電圧ＶＷ２が第１の閾値電圧ＶＯＮまで上昇すると、制御部１０への制御電力の供給が停止され、制御部１０によるスイッチ素子Ｑ１、Ｑ２のスイッチング制御が停止される。これによれば、スイッチング休止期間となり、電圧ＶＷ２が低下する。そして、電圧ＶＷ２が第２の閾値電圧ＶＯＦＦまで低下すると、制御部１０への制御電力の供給が再開され、再度、スイッチング期間となる。
以上より、スタンバイモードにおいて、スイッチング期間とスイッチング休止期間とが交互に繰り返される。このため、スタンバイモードにおいて、スイッチ素子Ｑ１、Ｑ２をバースト制御することができる。
また、上述のように、スタンバイモードにおいて、スイッチング期間とスイッチング休止期間とが交互に繰り返され、スイッチ素子Ｑ１、Ｑ２のスイッチング制御が不要であるスイッチング休止期間では、制御部１０への制御電力の供給が停止される。このため、スイッチング休止期間における制御部１０の消費電力を低減できるので、スタンバイモードにおけるスイッチング電源ＡＡの消費電力をより一層低減できる。
また、上述のように、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧ＶＷ２に応じて、スイッチ素子Ｑ１、Ｑ２が制御される。ここで、負荷２００の負荷状態が変化すると、出力電圧は変化するものの、電圧ＶＷ２は、出力電圧と比べてあまり変化しない。このため、スタンバイモードにおいて、負荷２００の負荷状態の変化の影響を小さくすることができるので、負荷２００が必要としている電力よりも大きな電力がスイッチング電源ＡＡから出力されてしまうのを防止できる。
また、制御部１０には、制御電力として、ダイオードＤ１およびキャパシタＣ２で整流および平滑された補助巻線Ｗ２の巻線電圧ＶＷ２が供給されるが、この電圧ＶＷ２が起動電圧ＶＳＴＡＲＴ以下であれば、起動回路部４０からも電力が供給される。このため、スタンバイモードにおいて、電圧ＶＷ２が仮に起動電圧ＶＳＴＡＲＴ以下にまで低下してしまった場合には、起動回路部４０から制御部１０に電力を供給して、制御部１０に供給される制御電力が不足してしまうのを防止できる。したがって、スタンバイモードにおいて、電圧ＶＷ２が起動電圧ＶＳＴＡＲＴ以下にまで低下してしまっても、制御部１０を動作させて、スイッチ素子Ｑ１、Ｑ２のバースト制御を継続することができる。
また、スタンバイモードでは、電圧ＶＷ２は、第１の閾値電圧ＶＯＮと第２の閾値電圧ＶＯＦＦとの間で遷移する。ここで、起動回路部４０は、第１の閾値電圧ＶＯＮおよび第２の閾値電圧ＶＯＦＦよりも低い起動電圧ＶＳＴＡＲＴ以下に電圧ＶＷ２がなると、端子Ｐ１に制御電力を供給する。このため、スタンバイモードにおいて、電圧ＶＷ２が起動電圧ＶＳＴＡＲＴ以下になってしまうのを防止できるので、スイッチング休止期間になるたびに起動回路部４０が動作してしまうのを防止して、スタンバイモードにおけるスイッチング電源ＡＡの消費電力をさらに低減できる。
また、上述の第１の期間と第２の期間と第３の期間とを除く期間では、上述の第１の期間と、上述の第２の期間と、上述の第３の期間と、と比べて、スイッチング期間が短くなる。このため、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が１回以上である場合に、１回あたりのスイッチング期間の継続時間が短くなるので、スタンバイモードにおけるスイッチング電源の１の消費電力をさらに低減できる。一方、スタンバイモードに切り替わった後にソフトスタート制御を行った回数が１回未満である場合と、スイッチング電源ＡＡの起動時と、通常動作モードとでは、長めにソフトスタート制御が行われる。このため、スタンバイモードに切り替わった直後において、共振はずれが発生してしまうのを防止できる。
＜第２実施形態＞
［スイッチング電源ＢＢの構成］
本発明の第２実施形態に係る制御回路１Ａを備えるスイッチング電源ＢＢについて、図５を用いて以下に説明する。スイッチング電源ＢＢは、図１に示した本発明の第１実施形態に係るスイッチング電源ＡＡとは、制御回路１の代わりに制御回路１Ａを備える点が異なる。制御回路１Ａは、制御回路１とは、間欠制御部２０の代わりに間欠制御部２０Ａを備える点と、ソフトスタート制御部３０の代わりにソフトスタート制御部３０Ａを備える点と、が異なる。なお、スイッチング電源ＢＢにおいて、スイッチング電源ＡＡと同一構成要件については、同一符号を付し、その説明を省略する。
［間欠制御部２０Ａの構成］
間欠制御部２０Ａは、図３に示した間欠制御部２０とは、インバータＩＮＶ１および比較器ＣＭＰの代わりに、スイッチ素子ＳＷ４と、抵抗Ｒ４と、ツェナーダイオードＺＤと、シャントレギュレータＴＬと、を備える点が異なる。
［ソフトスタート制御部３０Ａの構成］
ソフトスタート制御部３０Ａは、図３に示したソフトスタート制御部３０とは、インバータＩＮＶ３を備える点が異なる。
［間欠制御部２０Ａおよびソフトスタート制御部３０Ａの動作］
以上の構成を備える間欠制御部２０Ａおよびソフトスタート制御部３０Ａは、それぞれ、間欠制御部２０およびソフトスタート制御部３０と同様に動作する。
以上の制御回路１Ａによれば、制御回路１が奏することのできる上述の効果と同様の効果を奏することができる。
＜第３実施形態＞
［スイッチング電源ＣＣの構成］
図６は、本発明の第３実施形態に係る制御回路１Ｂを備えるスイッチング電源ＣＣの回路図である。スイッチング電源ＣＣは、図１に示した本発明の第１実施形態に係るスイッチング電源ＡＡとは、スイッチ素子Ｑ１、Ｑ２の代わりにスイッチ素子Ｑ３を備える点と、制御回路１の代わりに制御回路１Ｂを備える点と、が異なる。制御回路１Ｂは、制御回路１とは、制御部１０の代わりに制御部１０Ａを備える点が異なる。
なお、スイッチング電源ＣＣにおいて、スイッチング電源ＡＡと同一構成要件については、同一符号を付し、その説明を省略する。
［スイッチング電源ＣＣの構成］
スイッチ素子Ｑ３は、ＮチャネルＭＯＳＦＥＴで構成される。このスイッチ素子Ｑ３のドレインには、１次巻線Ｗ１の他端が接続され、スイッチ素子Ｑ３のソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ３のゲートには、制御部１０Ａの端子Ｐ５が接続される。制御部１０Ａは、制御部１０と同様に、通常動作モードにおいては、スイッチング電源ＣＣの出力電圧に応じてスイッチ素子Ｑ３をスイッチング制御し、スタンバイモードにおいては、補助巻線Ｗ２の巻線電圧に応じてスイッチ素子Ｑ３をバースト制御する。
以上の制御回路１Ｂによれば、制御回路１が奏することのできる上述の効果と同様の効果を奏することができる。
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の第１実施形態において、制御部１０と間欠制御部２０とソフトスタート制御部３０とを、一体に形成してもよい。これによれば、制御回路１を小型化できる。また、これら制御部１０と間欠制御部２０とソフトスタート制御部３０とを、例えば１つのチップに搭載することで、基板の配線パターンを減少させてノイズの発生を抑制でき、スイッチング電源の消費電力をさらに低減できる。
また、上述の第１実施形態や上述の第２実施形態において、スタンバイモードで、スイッチ素子Ｑ１のオン幅と、スイッチ素子Ｑ２のオン幅と、を互いに異ならせることとしてもよい。これによれば、上述の特許文献２に示されているスイッチング電源と同様に、スイッチ素子Ｑ１のオン幅と、スイッチ素子Ｑ２のオン幅と、が非対称になるので、スタンバイモードにおける励磁電流ピークを抑制できる。このため、スタンバイモードにおけるスイッチング電源ＡＡやスイッチング電源ＢＢの消費電力をさらに低減できる。
また、上述の各実施形態では、スイッチング電源ＡＡ、ＢＢ、ＣＣは、トランスＴによって１次側と２次側とが絶縁される絶縁型スイッチング電源であるものとしたが、これに限らず、例えば非絶縁型スイッチング電源であってもよい。非絶縁型スイッチング電源である場合には、コイルの制御巻線とは、例えば出力側のチョークのことである。
１、１Ａ、１Ｂ；制御回路
１０、１０Ａ；制御部
２０、２０Ａ；間欠制御部
３０、３０Ａ；ソフトスタート制御部
３１；ＳＳ制御部
４０；起動回路部
２００；負荷
ＡＡ、ＢＢ、ＣＣ；スイッチング電源
Ｃ１〜Ｃ６；キャパシタ
ＣＭＰ；比較器
ＦＦ１、ＦＦ２；フリップフロップ
Ｑ１〜Ｑ３；スイッチ素子
Ｒ１〜Ｒ４；抵抗
ＳＷ１〜ＳＷ４；スイッチ素子
ＶＯＮ；第１の閾値電圧
ＶＯＦＦ；第２の閾値電圧
ＶＳＴＡＲＴ；起動電圧
Ｗ２；補助巻線

Claims (7)

  1. スイッチング電源に設けられたスイッチ素子をスイッチング制御して、必要な出力電圧に入力電圧から変換制御させる制御回路であって、
    前記制御回路を動作させるのに必要な制御電力が供給されている期間に前記スイッチ素子をスイッチング制御する制御手段と、
    通常動作モードと比べて出力に必要な負荷電流の小さいスタンバイモードにおいて、前記スイッチング電源に設けられたコイルの制御巻線の巻線電圧に基づいて、前記制御手段への制御電力の供給を制御する電力供給制御手段と、を備え、
    前記電力供給制御手段は、
    前記スタンバイモードにおいて、前記制御巻線の巻線電圧が、予め定められた第１の閾値電圧まで上昇した場合には、前記制御手段への制御電力の供給を停止し、
    前記スタンバイモードにおいて、前記制御巻線の巻線電圧が、前記第１の閾値電圧よりも低い第２の閾値電圧まで低下した場合には、前記制御手段への制御電力の供給を開始することを特徴とするスイッチング電源の制御回路。
  2. 前記制御手段には、前記制御電力として、前記制御巻線の巻線電圧が供給されるとともに、前記制御巻線の巻線電圧が前記制御回路において予め定められた起動電圧以下であれば、前記スイッチング電源に設けられた起動回路から電力が供給されることを特徴とする請求項１に記載のスイッチング電源の制御回路。
  3. 前記第１の閾値電圧および前記第２の閾値電圧は、前記起動電圧より高く設定されることを特徴とする請求項２に記載のスイッチング電源の制御回路。
  4. 前記制御手段は、予め定められた上限オン幅を上限として時間が経過するに従って前記スイッチ素子のオン幅を広くするソフトスタート制御と、前記制御巻線の巻線電圧が前記起動電圧以下になると前記ソフトスタート制御の初期化を行う初期化制御と、を行い、
    前記制御手段によるソフトスタート制御時に、時間が経過するに従って前記スイッチ素子のオン幅を広くする度合いを制御して、当該ソフトスタート制御を行う時間を制御するソフトスタート制御手段を備え、
    前記ソフトスタート制御手段は、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が予め定められた上限回数に達してから、当該スタンバイモードが終了するまでの間においては、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が当該上限回数未満である場合と比べて、前記ソフトスタート制御を行う時間を短くすることを特徴とする請求項２または３に記載のスイッチング電源の制御回路。
  5. 前記制御手段は、予め定められた上限オン幅を上限として時間が経過するに従って前記スイッチ素子のオン幅を広くするソフトスタート制御と、前記制御巻線の巻線電圧が前記起動電圧以下になると前記ソフトスタート制御の初期化を行う初期化制御と、を行い、
    前記制御手段によるソフトスタート制御時に、時間が経過するに従って前記スイッチ素子のオン幅を広くする度合いを制御して、当該ソフトスタート制御を行う時間を制御するソフトスタート制御手段を備え、
    前記ソフトスタート制御手段は、前記スタンバイモードに切り替わった後に前記ソフトスタート制御を行った回数が予め定められた上限回数に達してから、当該スタンバイモードが終了するまでの間においては、前記スタンバイモードで前記スイッチング電源を起動させる場合と比べて、前記ソフトスタート制御を行う時間を短くすることを特徴とする請求項２から４のいずれかに記載のスイッチング電源の制御回路。
  6. 前記制御手段と、前記電力供給制御手段と、前記ソフトスタート制御手段とは、一体に形成されることを特徴とする請求項４または５に記載のスイッチング電源の制御回路。
  7. 前記スイッチング電源は、直列接続された２つのスイッチ素子の接続点に、当該スイッチング電源に設けられたトランスの１次巻線とキャパシタとが直列接続された電流共振型のスイッチング電源であって、
    前記制御手段は、前記スタンバイモードおいて、前記２つのスイッチ素子のそれぞれのオン幅を互いに異ならせることを特徴とする請求項１から６のいずれかに記載のスイッチング電源の制御回路。
JP2011171155A 2011-08-04 2011-08-04 スイッチング電源の制御回路 Expired - Fee Related JP5748276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011171155A JP5748276B2 (ja) 2011-08-04 2011-08-04 スイッチング電源の制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011171155A JP5748276B2 (ja) 2011-08-04 2011-08-04 スイッチング電源の制御回路

Publications (2)

Publication Number Publication Date
JP2013038857A true JP2013038857A (ja) 2013-02-21
JP5748276B2 JP5748276B2 (ja) 2015-07-15

Family

ID=47887941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011171155A Expired - Fee Related JP5748276B2 (ja) 2011-08-04 2011-08-04 スイッチング電源の制御回路

Country Status (1)

Country Link
JP (1) JP5748276B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014217144A (ja) * 2013-04-24 2014-11-17 新電元工業株式会社 ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源
JP2014217145A (ja) * 2013-04-24 2014-11-17 新電元工業株式会社 ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源
US9602017B2 (en) 2014-12-03 2017-03-21 Fuji Electric Co., Ltd. Switching power source device, method of controlling switching power source device, and circuit for controlling switching power source device
US9906149B2 (en) 2016-06-24 2018-02-27 Fuji Electric Co., Ltd. Switching power supply with burst operation in standby mode
JP2021013214A (ja) * 2019-07-04 2021-02-04 新電元工業株式会社 制御回路およびスイッチング電源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072992A (ja) * 2002-01-17 2004-03-04 Yokogawa Electric Corp スイッチング電源装置
JP2005137160A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd スイッチング電源
JP2009017629A (ja) * 2007-07-02 2009-01-22 Fuji Electric Device Technology Co Ltd スイッチング電源装置
WO2011065024A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 電源装置およびその制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072992A (ja) * 2002-01-17 2004-03-04 Yokogawa Electric Corp スイッチング電源装置
JP2005137160A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd スイッチング電源
JP2009017629A (ja) * 2007-07-02 2009-01-22 Fuji Electric Device Technology Co Ltd スイッチング電源装置
WO2011065024A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 電源装置およびその制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014217144A (ja) * 2013-04-24 2014-11-17 新電元工業株式会社 ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源
JP2014217145A (ja) * 2013-04-24 2014-11-17 新電元工業株式会社 ソフトスタート制御回路、半導体集積回路、および絶縁型スイッチング電源
US9602017B2 (en) 2014-12-03 2017-03-21 Fuji Electric Co., Ltd. Switching power source device, method of controlling switching power source device, and circuit for controlling switching power source device
US9906149B2 (en) 2016-06-24 2018-02-27 Fuji Electric Co., Ltd. Switching power supply with burst operation in standby mode
JP2021013214A (ja) * 2019-07-04 2021-02-04 新電元工業株式会社 制御回路およびスイッチング電源装置

Also Published As

Publication number Publication date
JP5748276B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
JP4687958B2 (ja) Ｄｃ−ｄｃコンバータ
KR100912865B1 (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
US8149598B2 (en) Switching power supply apparatus
JP2019047621A (ja) 電源制御用半導体装置および電源装置並びにｘコンデンサの放電方法
JP2007295761A (ja) スイッチング電源装置
JP5748276B2 (ja) スイッチング電源の制御回路
JP2010187481A (ja) 電源回路
TWI489759B (zh) 電力轉換系統及方法
CN112671240A (zh) 开关控制电路和电源电路
US8830706B2 (en) Soft-start circuit
JP2016158399A (ja) 電源制御用半導体装置
WO2012008157A1 (ja) 絶縁型スイッチング電源
JP4400426B2 (ja) スイッチング電源装置
US20120008343A1 (en) High-Voltage Startup Method and Power Management Apparatus
JP5200739B2 (ja) 電力変換装置
JP4681437B2 (ja) 電源装置
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP7006840B2 (ja) スイッチング制御回路、電源回路
JP6305903B2 (ja) スイッチング電源
JP4983275B2 (ja) Ｄｃ／ｄｃコンバータ
JP5634233B2 (ja) 絶縁型スイッチング電源
JP6129056B2 (ja) 電源供給装置及び映像表示装置
JP2005151689A (ja) 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路
JP2016116284A (ja) スイッチング電源
JP7413805B2 (ja) スイッチング制御回路、電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150508

R150 Certificate of patent or registration of utility model

Ref document number: 5748276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees