JP2013025256A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供する。
【解決手段】スイッチング素子の上に配置されるとともに第１上面及び前記第１上面から前記スイッチング素子まで貫通した第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の前記第１上面に配置された上部電極及び前記上部電極と繋がり前記第１コンタクトホールに配置され前記スイッチング素子に電気的に接続された下部電極を有する島状の中継電極と、前記有機絶縁膜の前記第１上面に配置され前記中継電極から離間した共通電極と、前記中継電極及び前記共通電極の上に配置されるとともに前記中継電極の前記上部電極及び前記下部電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールで前記中継電極に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、を備えたことを特徴とする液晶表示装置。
【選択図】 図３

Description

本発明の実施形態は、液晶表示装置及びその製造方法に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

近年では、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードの液晶表示パネルが実用化されている。

特開２０１０−１４９７５号公報

本実施形態の目的は、歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供することにある。

本実施形態によれば、
スイッチング素子と、前記スイッチング素子の上に配置されるとともに第１上面及び前記第１上面から前記スイッチング素子まで貫通した第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の前記第１上面に配置された上部電極及び前記上部電極と繋がり前記第１コンタクトホールに配置され前記スイッチング素子に電気的に接続された下部電極を有する島状の中継電極と、前記有機絶縁膜の前記第１上面に配置され前記中継電極から離間した共通電極と、前記中継電極及び前記共通電極の上に配置されるとともに前記中継電極の前記上部電極及び前記下部電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールで前記中継電極に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、を備えた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の上に配置され前記第１コンタクトホールに延在した島状の第１電極と、前記第１電極の上に配置されるとともに前記第１コンタクトホールの内側から前記第１コンタクトホールの外側に亘って形成され前記第１電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールを介して前記第１電極に電気的に接続された第２電極と、を備えた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、を備えたことを特徴とする液晶表示装置が提供される。

本実施形態によれば、
画素電極及び共通電極を備えた第１基板と第２基板との間に液晶層を保持した液晶表示装置の製造方法であって、絶縁基板の上にスイッチング素子を形成し、前記スイッチング素子を有機絶縁膜で覆った後に、前記有機絶縁膜に前記スイッチング素子まで貫通した第１コンタクトホールを形成し、前記有機絶縁膜の上に第１導電材料を成膜し、前記第１導電材料をパターニングして、前記第１コンタクトホールを介して前記スイッチング素子に電気的に接続した島状の中継電極、及び、前記中継電極から離間した共通電極を形成し、前記中継電極及び前記共通電極を層間絶縁膜で覆った後に、前記層間絶縁膜のうち、前記第１コンタクトホールの内側から前記第１コンタクトホールの外側に亘り前記中継電極まで貫通した第２コンタクトホールを形成し、前記層間絶縁膜の上に第２導電材料を成膜し、前記第２導電材料をパターニングして、前記第２コンタクトホールを介して前記中継電極に電気的に接続し前記共通電極と向かい合うスリットを有する画素電極を形成する、ことを特徴とする液晶表示装置の製造方法が提供される。

図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。 図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。 図３は、図２に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図４は、図３に示した画素における主要部を拡大した概略平面図である。 図５は、図３に示した画素におけるスイッチング素子と画素電極とのコンタクト領域の断面構造を概略的に示す図である。 図６は、比較例に相当するアレイ基板の断面構造を概略的に示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。

すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。図示した例では、液晶表示装置１は、液晶表示パネルＬＰＮを駆動するのに必要な信号源として、駆動ＩＣチップ２及びフレキシブル配線基板３を備えている。

液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリア（画面部）ＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。

バックライト４は、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量Ｃｓは、容量線Ｃと画素電極ＰＥとの間に形成される。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

また、図示した例の液晶表示パネルＬＰＮは、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備え、これらの間に形成される横電界（特に、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングするＦｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードを適用している。

図３は、図２に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここに示した平面図は画素レイアウトの一例であって、本実施形態はこの画素レイアウトに限定されるものではない。

ゲート配線Ｇは、第１方向Ｘに沿って延出している。ソース配線Ｓは、第１方向Ｘに交差する第２方向Ｙに沿って延出している。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓとの交差部近傍に配置され、例えば、薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ポリシリコン半導体層ＳＣを備えている。

スイッチング素子ＳＷのゲート電極ＷＧは、ポリシリコン半導体層ＳＣの直上に位置し、ゲート配線Ｇに電気的に接続されている（図示した例では、ゲート電極ＷＧは、ゲート配線Ｇと一体的に形成されている）。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓに電気的に接続されている（図示した例では、ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている）。

中継電極（第１電極）ＲＥは、島状に形成されている。この中継電極ＲＥは、その少なくとも一部がスイッチング素子ＳＷのドレイン電極ＷＤの上方に配置されている。このような中継電極ＲＥは、スイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。

容量線Ｃは、複数の画素ＰＸに亘って共通に形成された共通電極（第３電極）ＣＥを含んでいる。すなわち、共通電極ＣＥは、各画素ＰＸに配置されるとともに、ソース配線Ｓの上方にも延在し、第１方向Ｘに隣接する各画素ＰＸ及び第２方向Ｙに隣接する各画素ＰＸに亘って共通に形成されている。このような共通電極ＣＥは、各画素ＰＸにおいて、例えば、略長方形状に形成されている。また、この共通電極ＣＥは、中継電極ＲＥから離間している。この共通電極ＣＥは、例えば、コモン電位に設定される。

画素電極（第２電極）ＰＥは、第１方向Ｘに沿った長さが第２方向に沿った長さよりも短い略長方形状の各画素ＰＸにおいて、例えば、略長方形状に形成されている。この画素電極ＰＥは、共通電極ＣＥ及び中継電極ＲＥの上方に配置されている。このような画素電極ＰＥは、中継電極ＲＥと電気的に接続されている。これにより、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続される。

また、この画素電極ＰＥには、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、１つの画素電極ＰＥが４本のスリットＰＳＬを有しているが、第１方向Ｘに沿った画素ピッチがより狭い設定では、画素ＰＸの第１方向Ｘに沿った長さがより短くなり、画素電極ＰＥの第１方向Ｘに沿った長さがより短くなることから、１つの画素電極ＰＥが２本程度のスリットＰＳＬを有する場合もあり得る。また、図示した例では、スリットＰＳＬは、第２方向Ｙに沿って延出しているが、第２方向Ｙに対して５°〜１０°程度傾斜した方向に延出している場合もあり得るし、くの字形に屈曲している場合もあり得る。

図４は、図３に示した画素ＰＸにおける主要部を拡大した概略平面図である。なお、ここでは、説明に必要な部分のみを図示している。

ドレイン電極ＷＤの上方には、第１コンタクトホールＣＨ１が形成されている。中継電極ＲＥは、第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘って延在し、第１コンタクトホールＣＨ１を介してドレイン電極ＷＤに電気的に接続されている。

この中継電極ＲＥの上方には、第２コンタクトホールＣＨ２が形成されている。第２コンタクトホールＣＨ２は、第１方向Ｘに沿って、第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘って形成されている。つまり、図示した平面図において、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とが交差している。

画素電極ＰＥは、第２コンタクトホールＣＨ２の内側から第２コンタクトホールＣＨ２の外側に亘って延在し、第２コンタクトホールＣＨ２を介して、中継電極ＲＥと電気的に接続されている。

共通電極ＣＥに着目すると、ドレイン電極ＷＤと画素電極ＰＥとが電気的に接続されるコンタクト領域において、矩形状の開口部ＡＰが形成されている。中継電極ＲＥは、開口部ＡＰの内側に形成されている。中継電極ＲＥと共通電極ＣＥとの間には、環状の隙間領域が形成されている。第２方向Ｙに隣接する画素に対応して配置された共通電極ＣＥは、第２方向Ｙに沿って延出した接続部ＣＮによって電気的に接続されている。接続部ＣＮは、容量線の一部である。このような接続部ＣＮは、第１方向Ｘに隣接する中継電極ＲＥの間に配置されている。

図５は、図３に示した画素ＰＸにおけるスイッチング素子ＳＷと画素電極ＰＥとのコンタクト領域の断面構造を概略的に示す図である。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板２０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板２０の内面（すなわち対向基板ＣＴに対向する面）にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。ポリシリコン半導体層ＳＣは、第１絶縁基板２０の上に形成されている。このようなポリシリコン半導体層ＳＣは、第１絶縁膜２１によって覆われている。また、第１絶縁膜２１は、第１絶縁基板２０の上にも配置されている。

スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜２１の上に形成され、ポリシリコン半導体層ＳＣの直上に位置している。このようなゲート電極ＷＧは、第２絶縁膜２２によって覆われている。また、第２絶縁膜２２は、第１絶縁膜２１の上にも配置されている。これらの第１絶縁膜２１及び第２絶縁膜２２は、シリコン（Ｓｉ）を含む透明な無機材料などによって形成されている。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜２２の上に形成されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜２１及び第２絶縁膜２２を貫通するコンタクトホールを介してポリシリコン半導体層ＳＣにコンタクトしている。ソース電極ＷＳ及びドレイン電極ＷＤは、第３絶縁膜２３によって覆われている。また、この第３絶縁膜２３は、第２絶縁膜２２の上にも配置されている。

このような第３絶縁膜２３は、スイッチング素子ＳＷの上に配置された有機絶縁膜に相当し、透明な有機材料によって形成されている。また、この第３絶縁膜２３は、略平坦な上面２３Ｔ、及び、この上面２３Ｔからスイッチング素子ＳＷのドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１を有している。

中継電極ＲＥは、第３絶縁膜２３の上面２３Ｔに形成されている。また、この中継電極ＲＥは、第１コンタクトホールＣＨ１にも延在し、スイッチング素子ＳＷに電気的に接続されている。換言すると、この中継電極ＲＥは、上面２３Ｔに配置された上部電極ＲＥＵと、この上部電極ＲＥＵと繋がり第１コンタクトホールＣＨ１に配置された下部電極ＲＥＢと、を有している。下部電極ＲＥＢは、ドレイン電極ＷＤに積層され、スイッチング素子ＳＷと電気的に接続されている。

共通電極ＣＥは、第３絶縁膜２３の上面２３Ｔに形成され、中継電極ＲＥから離間している。

これらの中継電極ＲＥ及び共通電極ＣＥは、第４絶縁膜２４によって覆われている。また、この第４絶縁膜２４は、第３絶縁膜２３の上にも配置されている。このような第４絶縁膜２４は、中継電極ＲＥ及び共通電極ＣＥの上に配置された層間絶縁膜に相当し、シリコン（Ｓｉ）を含む透明な無機材料、例えば、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）などによって形成されている。共通電極ＣＥと中継電極ＲＥ（上部電極ＲＥＵ）との間（図４に示した環状の隙間領域）では、第３絶縁膜２３の上に第４絶縁膜２４が積層されている。

また、この第４絶縁膜２４は、上面２４Ｔ、及び、この上面２４Ｔから中継電極ＲＥまで貫通した第２コンタクトホールＣＨ２を有している。この第２コンタクトホールＣＨ２は、第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘って形成され、第１コンタクトホールＣＨ１の内外で中継電極ＲＥまで貫通している。つまり、第２コンタクトホールＣＨ２は、第３絶縁膜２３の上面２３Ｔに形成された上部電極ＲＥＵ、及び、第１コンタクトホールＣＨ１に形成された下部電極ＲＥＢまで貫通している。

画素電極ＰＥは、第４絶縁膜２４の上面２４Ｔに形成され、共通電極ＣＥと対向している。また、この画素電極ＰＥは、第２コンタクトホールＣＨ２にも形成され、第２コンタクトホールＣＨ２において、中継電極ＲＥに積層されている。これにより、画素電極ＰＥは、中継電極ＲＥに電気的に接続されている。また、この画素電極ＰＥは、破線で示したようなスリットＰＳＬを有している。スリットＰＳＬは、共通電極ＣＥの直上に形成されている。

これらの中継電極ＲＥ及び共通電極ＣＥと、画素電極ＰＥとは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

なお、ソース配線Ｓは、第２絶縁膜２２の上に形成され、第３絶縁膜２３によって覆われている。

このような構成のアレイ基板ＡＲでは、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とが重畳する領域においては、露出したドレイン電極ＷＤの上に中継電極ＲＥの下部電極ＲＥＢが積層され、さらに、下部電極ＲＥＢの上に画素電極ＰＥが積層されている。また、第１コンタクトホールＣＨ１の内側において第２コンタクトホールＣＨ２と重畳しない領域においては、露出したドレイン電極ＷＤの上に中継電極ＲＥの下部電極ＲＥＢが積層され、下部電極ＲＥＢと画素電極ＰＥとの間に第４絶縁膜２４が介在している。また、第１コンタクトホールＣＨ１の外側の第２コンタクトホールＣＨ２においては、露出した中継電極ＲＥの上部電極ＲＥＵの上に画素電極ＰＥが積層されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する面）に、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。

ブラックマトリクス３１は、第２絶縁基板３０の内面において、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。カラーフィルタ３２は、第２絶縁基板３０の内面に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。

オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の上に形成されている。このオーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子を含む液晶組成物によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側にはバックライト４が配置されている。液晶表示パネルＬＰＮの一方の外面、すなわちアレイ基板ＡＲを構成する第１絶縁基板２０の外面には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち対向基板ＣＴを構成する第２絶縁基板３０の外面には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、Ｘ−Ｙ平面内において、同一方位に配向処理されている。このため、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態では、液晶層ＬＱに含まれる液晶分子は、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する。画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態では、液晶分子は、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。

次に、上述した構成の液晶表示装置の製造方法について簡単に説明する。

まず、アレイ基板ＡＲを製造するための第１絶縁基板２０の上に、半導体材料、導電材料、絶縁膜材料などを成膜し、所望形状にパターニングすることにより、第１絶縁膜２１、第２絶縁膜２２、ゲート配線Ｇ、ソース配線Ｓ、スイッチング素子ＳＷなどを形成する。

その後、透明な有機材料からなる第３絶縁膜２３でスイッチング素子ＳＷなどを覆った後に、この第３絶縁膜２３にスイッチング素子ＳＷまで貫通した第１コンタクトホールＣＨ１を形成する。

その後、第３絶縁膜２３の上に透明な第１導電材料（例えば、ＩＴＯ）を成膜し、この第１導電材料をパターニングすることによって、第１コンタクトホールＣＨ１を介してスイッチング素子ＳＷに電気的に接続した島状の中継電極ＲＥ、及び、中継電極ＲＥから離間した共通電極ＣＥを形成する。

その後、シリコンを含む透明な無機材料（例えば、ＳｉＮ）からなる第４絶縁膜２４で中継電極ＲＥ及び共通電極ＣＥを覆った後に、この第４絶縁膜２４のうち、第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘り中継電極ＲＥまで貫通した第２コンタクトホールＣＨ２形成する。

このような第２コンタクトホールＣＨ２は、例えば、ドライエッチングによって中継電極ＲＥと重なる位置に形成される。このとき、中継電極ＲＥは、エッチングストッパとして機能し、第３絶縁膜２３を保護している。

その後、第４絶縁膜２４の上に透明な第２導電材料（例えば、ＩＴＯ）を成膜し、この第２導電材料をパターニングすることによって、第２コンタクトホールＣＨ２を介して中継電極ＲＥに電気的に接続するとともに共通電極ＣＥと向かい合うスリットＰＳＬを有する画素電極ＰＥを形成する。

そして、このようにして製造したアレイ基板ＡＲの表面を第１配向膜ＡＬ１で覆い、ラビング処理や光配向処理などの配向処理を施す。

一方で、対向基板ＣＴを用意し、シール材を用いてアレイ基板ＡＲと対向基板ＣＴとを貼り合わせる。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる前に適量を滴下することで封入されても良いし、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた後に、シール材によって形成された液晶注入口から注入され、封止されてもよい。

その後、アレイ基板ＡＲの外面に第１光学素子ＯＤ１を貼付し、対向基板ＣＴの外面に第２光学素子ＯＤ２を貼付し、液晶表示パネルＬＰＮに信号源を実装する。

以上のような工程を経て液晶表示装置が製造される。

上記の製造過程では、第３絶縁膜２３を形成した後の洗浄工程やパターニングの際のウエット工程で、有機材料からなる第３絶縁膜２３が水分を吸収しやすい。あるいは、第３絶縁膜２３は、大気中の水分を吸収する場合もある。

本実施形態においては、第３絶縁膜２３は、中継電極ＲＥ、共通電極ＣＥ、及び、第４絶縁膜２４によって覆われている。第４絶縁膜２４を形成する材料は比較的緻密な膜を形成する一方で、中継電極ＲＥ及び共通電極ＣＥを形成する材料は、第４絶縁膜２４を形成する材料と比較して粗い膜を形成する。また、第２コンタクトホールＣＨ２で中継電極ＲＥに積層された画素電極ＰＥを形成する材料についても、中継電極ＲＥ及び共通電極ＣＥを形成する材料と同様に、第４絶縁膜２４を形成する材料と比較して粗い膜を形成する。

第３絶縁膜２３に吸収された水分は、高温プロセスを経て蒸気となって外部に放出されることがある。第３絶縁膜２３を中継電極ＲＥ、共通電極ＣＥ、及び、第４絶縁膜２４によって覆った後に高温プロセスに導入すると、第３絶縁膜２３から放出された蒸気は、膜の密度の高い緻密な第４絶縁膜２４を透過しにくい一方で、第４絶縁膜２４と比較して膜の密度の低い、すなわち第４絶縁膜２４と比較して膜構造が粗い中継電極ＲＥ及び共通電極ＣＥに浸入する。

但し、共通電極ＣＥは第４絶縁膜２４によって覆われているため、共通電極ＣＥに浸入した蒸気の放出経路はほとんどない。中継電極ＲＥについても一部は第４絶縁膜２４によって覆われているが、第２コンタクトホールＣＨ２においては第４絶縁膜２４から露出している。露出した中継電極ＲＥの上には、画素電極ＰＥが積層されている。つまり、第２コンタクトホールＣＨ２においては、第３絶縁膜２３の上面２３Ｔから上方に向かって中継電極ＲＥ及び画素電極ＰＥが積層されており、これらの積層体が緻密な第４絶縁膜２４から露出している。このため、中継電極ＲＥ及び画素電極ＰＥの積層体は、蒸気の放出経路を形成する。すなわち、第３絶縁膜２３から中継電極ＲＥに浸入した蒸気は、第２コンタクトホールＣＨ２において画素電極ＰＥを経由して外部に放出される。

上述の通り、有機材料からなる第３絶縁膜２３の一部を覆う電極を設け、更にこの電極及び第３絶縁膜２３を覆う無機材料からなる第４絶縁膜２４においては、第４絶縁膜２４の膜の密度より低い膜の密度をもつ電極上に第２コンタクトホールＣＨ２を設ける。これにより、第３絶縁膜２３内の水分は第２コンタクトホールＣＨ２を介して外部に放出可能となる。

また、このような第２コンタクトホールＣＨ２は、各画素ＰＸに形成されているため、アクティブエリアＡＣＴの全体に亘り、略均一に分布している。このため、アクティブエリアＡＣＴの略全体において第２コンタクトホールＣＨ２から第３絶縁膜２３の水分を放出することが可能となる。

したがって、第３絶縁膜２３と第４絶縁膜２４との密着性の低下、あるいは、蒸気の放出に伴った第４絶縁膜２４の浮き上がり、あるいは、剥がれの発生を抑制することが可能となる。これにより、第４絶縁膜２４の浮き、剥がれに起因した不良パネルの発生を抑制することができ、歩留まりの低下を抑制することが可能となる。

なお、このような第３絶縁膜２３からの蒸気の放出は、アレイ基板ＡＲの製造過程におけるベークなどの高温プロセスで発生するものであり、アレイ基板ＡＲを対向基板ＣＴに貼り合わせる前にほぼ完了する。このため、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた後に、蒸気の放出に伴った不具合（例えば、液晶層ＬＱにおける気泡の発生などの不具合）はほとんど発生しない。

また、第２コンタクトホールＣＨ２は、第１方向Ｘに沿って第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘って形成されている。このため、第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２とが交差することなく第１方向Ｘに沿って並んだ構成と比較して、スイッチング素子ＳＷと画素電極ＰＥとのコンタクト領域の第１方向Ｘに沿った幅を低減することが可能となる。つまり、第１方向Ｘに沿った画素ピッチを低減した狭画素ピッチに対応することが可能となり、高精細化が可能となる。

また、スイッチング素子ＳＷと画素電極ＰＥとのコンタクト領域の第１方向Ｘに沿った幅を低減することが可能となるため、中継電極ＲＥと共通電極ＣＥとの間に十分なマージンを確保することが可能となる。このため、第１方向Ｘに隣接する各画素ＰＸの中継電極ＲＥの間に容量線Ｃの一部である接続部ＣＮを配置することが可能となる。このような中継電極ＲＥの間の接続部ＣＮは、第２方向Ｙに隣接する各画素ＰＸに対応した共通電極ＣＥを電気的に接続する。つまり、共通電極ＣＥは、第１方向Ｘに隣接する各画素ＰＸのみならず、第２方向Ｙに隣接する各画素ＰＸに亘って共通に形成される。このため、クロストークなどの表示不良の発生を抑制することが可能となる。

ところで、第１コンタクトホールＣＨ１が形成される第３絶縁膜２３は、その表面を平坦化するため、有機材料を用いて比較的厚い膜厚に形成される。このため、第１コンタクトホールＣＨ１の段差、つまり、上面２３Ｔからドレイン電極ＷＤの上面までの高低差は、第３絶縁膜２３の膜厚と同様に大きい。一方で、第２コンタクトホールＣＨ２が形成される第４絶縁膜２４は、第３絶縁膜２３よりも薄い膜厚に形成される。このため、第２コンタクトホールＣＨ２の段差、つまり、上面２４Ｔから中継電極ＲＥまでの高低差は、比較的小さい。

本実施形態では、画素電極ＰＥと中継電極ＲＥとを接続するための第２コンタクトホールＣＨ２は、第１コンタクトホールＣＨ１の内外に亘って形成されている。このような第１コンタクトホールＣＨ１の内側に形成された第２コンタクトホールＣＨ２のエッジ付近では、大きな段差に起因して画素電極ＰＥの膜切れが発生しやすい。つまり、中継電極ＲＥの下部電極ＲＥＢとコンタクトした画素電極ＰＥが途切れてしまうことがある。一方で、第１コンタクトホールＣＨ１の外側に形成された第２コンタクトホールＣＨ２のエッジ付近では、第１コンタクトホールＣＨ１の大きな段差の影響を受けないため、画素電極ＰＥの膜切れを抑制することが可能である。つまり、中継電極ＲＥの上部電極ＲＥＵとコンタクトした画素電極ＰＥの途切れを抑制できる。このため、中継電極ＲＥと画素電極ＰＥとの電気的な接続を確保することが可能となる。

次に、比較例について説明する。

図６は、比較例に相当するアレイ基板ＡＲの断面構造を概略的に示す図である。

この比較例においては、第４絶縁膜２４の第２コンタクトホールＣＨ２は、第１コンタクトホールＣＨ１の直上の位置に形成されている。すなわち、第１コンタクトホールＣＨ１においては、露出したドレイン電極ＷＤの上に中継電極ＲＥが積層され、さらに、この中継電極ＲＥは、第４絶縁膜２４によって覆われている。この第４絶縁膜２４は、第１コンタクトホールＣＨ１の内側に位置する中継電極ＲＥを露出する第２コンタクトホールＣＨ２を有している。この第２コンタクトホールＣＨ２においては、露出した中継電極ＲＥの上に画素電極ＰＥが積層されている。このように、中継電極ＲＥと画素電極ＰＥとの積層体は、第１コンタクトホールＣＨ１の内側に形成されており、第３絶縁膜２３の上面２３Ｔには形成されていない。

第３絶縁膜２３の上面２３Ｔを覆う中継電極ＲＥ及び共通電極ＣＥは、さらに第４絶縁膜２４によって覆われており、第１コンタクトホールＣＨ１に形成された中継電極ＲＥは、そのほぼ中央まで第４絶縁膜２４によって覆われている。

このような比較例においては、第３絶縁膜２３に吸収された水分を外部に放出するための放出経路がほとんどない。すなわち、共通電極ＣＥは第４絶縁膜２４によって覆われているため、共通電極ＣＥに浸入した蒸気の放出経路はほとんどない。また、第３絶縁膜２３の上面２３Ｔに形成された中継電極ＲＥについても第４絶縁膜２４によって覆われているため、中継電極ＲＥに浸入した蒸気の放出経路はほとんどない。なお、第１コンタクトホールＣＨ１に形成された中継電極ＲＥは、第２コンタクトホールＣＨ２において第４絶縁膜２４から露出している。

しかしながら、第２コンタクトホールＣＨ２に形成された中継電極ＲＥと画素電極ＰＥとの積層体の位置は、第３絶縁膜２３から離れている。また、第３絶縁膜２３から中継電極ＲＥと画素電極ＰＥとの積層体に至る中継電極ＲＥ内の水平方向の経路長は、本実施形態のような積層体の厚さ方向の経路長と比較して極めて長い。このため、中継電極ＲＥ内の水平方向の経路は、蒸気の放出経路としてほとんど機能しない。

したがって、第３絶縁膜２３からの蒸気の放出経路が少なく、第３絶縁膜２３に重なる第４絶縁膜２４との間、中継電極ＲＥと第４絶縁膜２４との間、あるいは、共通電極ＣＥと第４絶縁膜２４との間に蒸気が溜り、気泡、あるいは、第４絶縁膜２４の浮きが発生してしまう。このため、歩留まりの低下を招くおそれがある。

このように、水分を吸収しやすい有機材料からなる第３絶縁膜２３の上に、中継電極ＲＥ及び共通電極ＣＥを形成するとともに、これらを比較的緻密な無機材料からなる第４絶縁膜２４で覆い、この第４絶縁膜２４を画素電極ＰＥと共通電極ＣＥとの層間絶縁膜とする構成においては、第３絶縁膜２３の水分が閉じ込められやすい。

このため、第３絶縁膜２３から水分を外部に放出する放出経路を形成することが極めて有効である。本実施形態においては、第３絶縁膜２３の上面２３Ｔに比較的粗い膜である中継電極ＲＥ及び画素電極ＰＥの積層体を形成し、第３絶縁膜２３から水分を放出するための放出経路を形成する。これにより、第４絶縁膜２４の浮きを抑制することが可能となる。

また、比較例では、第１コンタクトホールＣＨ１の内側に第２コンタクトホールＣＨ２が位置しているため、第２コンタクトホールＣＨ２のエッジ付近において、第１コンタクトホールＣＨ１の大きな段差に起因して画素電極ＰＥの膜切れが発生しやすい。このような画素電極ＰＥの膜切れは、第２コンタクトホールＣＨ２の全周に亘って形成される場合もあり、最悪の場合には、中継電極ＲＥと画素電極ＰＥとの導通が取れなくなってしまうおそれもある。

このため、第２コンタクトホールＣＨ２の一部は、第１コンタクトホールＣＨ１の外側に位置することが極めて有効である。本実施形態においては、第２コンタクトホールＣＨ２は、第１コンタクトホールＣＨ１の内側から外側に亘って延在しているため、少なくとも第１コンタクトホールＣＨ１の外側では、画素電極ＰＥの膜切れを抑制することが可能となる。したがって、中継電極ＲＥと画素電極ＰＥとの導通を確保することが可能となる。

以上説明したように、本実施形態によれば、歩留まりの低下を抑制することが可能な液晶表示装置及びその製造方法を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

上記の本実施形態においては、アクティブエリアの画素部分の構造を例に説明したが、アクティブエリアの周辺部分においても、第１コンタクトホールＣＨ１を有する有機絶縁膜である第３絶縁膜２３と、第３絶縁膜２３の上に配置され第１コンタクトホールＣＨ１に延在した第１電極と、第１電極の上に配置されるとともに第１コンタクトホールＣＨ１の内側から第１コンタクトホールＣＨ１の外側に亘って形成され第１電極まで貫通した第２コンタクトホールＣＨ２を有する層間絶縁膜である第４絶縁膜２４と、第４絶縁膜２４の第２コンタクトホールＣＨ２を介して第１電極に電気的に接続された第２電極と、を備えた構造の場合には、上述の効果と同様の効果が得られる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＡＣＴ…アクティブエリア ＰＸ…画素
ＳＷ…スイッチング素子
ＲＥ…中継電極 ＰＥ…画素電極 ＣＥ…共通電極
ＬＱ…液晶層
ＣＨ１…第１コンタクトホール ＣＨ２…第２コンタクトホール
２３…第３絶縁膜（有機絶縁膜）
２４…第４絶縁膜（層間絶縁膜）

Claims (17)

1. スイッチング素子と、前記スイッチング素子の上に配置されるとともに第１上面及び前記第１上面から前記スイッチング素子まで貫通した第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の前記第１上面に配置された上部電極及び前記上部電極と繋がり前記第１コンタクトホールに配置され前記スイッチング素子に電気的に接続された下部電極を有する島状の中継電極と、前記有機絶縁膜の前記第１上面に配置され前記中継電極から離間した共通電極と、前記中継電極及び前記共通電極の上に配置されるとともに前記中継電極の前記上部電極及び前記下部電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールで前記中継電極に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、を備えた第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
   を備えたことを特徴とする液晶表示装置。
2. 前記中継電極及び前記画素電極の膜構造は、前記層間絶縁膜より粗い膜であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記中継電極及び前記共通電極は、透明な導電材料によって形成されたことを特徴とする請求項１または２に記載の液晶表示装置。
4. 前記中継電極と前記共通電極との間に、前記有機絶縁膜の上に前記層間絶縁膜が積層された環状の隙間領域が形成されることを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記画素電極は、第１方向に沿った長さが第１方向に交差する第２方向に沿った長さよりも短い画素にそれぞれ配置され、
   前記共通電極は、第１方向に隣接する各画素及び第２方向に隣接する各画素に亘って共通に形成されたことを特徴とする請求項４に記載の液晶表示装置。
6. 第１コンタクトホールを有する有機絶縁膜と、前記有機絶縁膜の上に配置され前記第１コンタクトホールに延在した島状の第１電極と、前記第１電極の上に配置されるとともに前記第１コンタクトホールの内側から前記第１コンタクトホールの外側に亘って形成され前記第１電極まで貫通した第２コンタクトホールを有する層間絶縁膜と、前記層間絶縁膜の前記第２コンタクトホールを介して前記第１電極に電気的に接続された第２電極と、を備えた第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶分子を含む液晶層と、
   を備えたことを特徴とする液晶表示装置。
7. 前記第１電極及び前記第２電極の膜構造は、前記層間絶縁膜より粗い膜であることを特徴とする請求項６に記載の液晶表示装置。
8. 前記第１電極及び前記第２電極は、透明な導電材料によって形成されたことを特徴とする請求項６または７に記載の液晶表示装置。
9. 前記第２電極は、スリットを有することを特徴とする請求項６乃至８のいずれか１項に記載の液晶表示装置。
10. さらに、前記有機絶縁膜の上に配置され前記層間絶縁膜によって覆われるとともに前記第１電極から離間し前記第２電極と向かい合う第３電極を備えたことを特徴とする請求項６乃至９のいずれか１項に記載の液晶表示装置。
11. 前記有機絶縁膜は、透明な有機材料によって形成されたことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
12. 前記層間絶縁膜は、シリコン（Ｓｉ）を含む無機材料によって形成されたことを特徴とする請求項１乃至１１のいずれか１項に記載の液晶表示装置。
13. 前記スイッチング素子は、ポリシリコン半導体層を備えたことを特徴とする請求項１乃至１２のいずれか１項に記載の液晶表示装置。
14. 画素電極及び共通電極を備えた第１基板と第２基板との間に液晶層を保持した液晶表示装置の製造方法であって、
    絶縁基板の上にスイッチング素子を形成し、
    前記スイッチング素子を有機絶縁膜で覆った後に、前記有機絶縁膜に前記スイッチング素子まで貫通した第１コンタクトホールを形成し、
    前記有機絶縁膜の上に第１導電材料を成膜し、
    前記第１導電材料をパターニングして、前記第１コンタクトホールを介して前記スイッチング素子に電気的に接続した島状の中継電極、及び、前記中継電極から離間した共通電極を形成し、
    前記中継電極及び前記共通電極を層間絶縁膜で覆った後に、前記層間絶縁膜のうち、前記第１コンタクトホールの内側から前記第１コンタクトホールの外側に亘り前記中継電極まで貫通した第２コンタクトホールを形成し、
    前記層間絶縁膜の上に第２導電材料を成膜し、
    前記第２導電材料をパターニングして、前記第２コンタクトホールを介して前記中継電極に電気的に接続し前記共通電極と向かい合うスリットを有する画素電極を形成する、
    ことを特徴とする液晶表示装置の製造方法。
15. 前記第１導電材料及び前記第２導電材料は、透明であることを特徴とする請求項１４に記載の液晶表示装置の製造方法。
16. 前記有機絶縁膜は、透明な有機材料によって形成することを特徴とする請求項１４または１５に記載の液晶表示装置の製造方法。
17. 前記層間絶縁膜は、シリコン（Ｓｉ）を含む無機材料によって形成することを特徴とする請求項１４乃至１６のいずれか１項に記載の液晶表示装置の製造方法。

Images