JP5821497B2 - レギュレータ用半導体集積回路 - Google Patents

Description

本発明は、直流電源装置さらには直流電圧を変換する電圧レギュレータに関し、例えばシリーズレギュレータ（ＬＤＯ：低飽和型レギュレータを含む）を構成する半導体集積回路（レギュレータ用ＩＣ）に利用して有効な技術に関する。

直流電圧を変換する直流電源装置として、出力電圧に比例した電圧を誤差アンプへフィードバックして誤差アンプによって電圧入力端子と出力端子との間に接続された制御用トランジスタを制御して、出力電圧を一定に維持するシリーズレギュレータが知られている。
シリーズレギュレータにおいては、誤差アンプの過渡応答特性が動作電流に依存しており、動作電流を多くするほど過渡応答特性が向上し、負荷が変動したときに出力電圧の変動を抑制することができる。しかし、誤差アンプの動作電流を多くすると回路の消費電流が増加してしまうので、電源電圧としてバッテリー電源を使用するシステムには適していない。

そこで、従来、負荷電流が大きいときは誤差アンプの動作電流を多くして過渡応答特性を向上させ、負荷電流が小さいときは誤差アンプの動作電流を少なくして低消費電流化を図るようにしたシリーズレギュレータが提案されている（例えば特許文献１）。かかるレギュレータによれば、負荷電流が大きいときの出力電圧の変動を抑制することができるとともに、負荷電流が小さいときは誤差アンプの過渡応答特性を下げても出力電圧の変動は大きくならないので、特段不具合を生じることなく低消費電流化を図ることができる。

図６に、負荷電流の大きさに応じて誤差アンプの動作電流を変化させるようにしたシリーズレギュレータの例を示す。図６のレギュレータは、誤差アンプ１１の動作電流I４を、定電流源ＣＩ２の電流を折り返すカレントミラー回路１３により流すとともに、定電流源ＣＩ２と並列に、制御用トランジスタＴｒ１とカレントミラー接続されたトランジスタＴｒ２からなる電流ブースト回路を設けたものである。かかる電流ブースト回路を設けることにより、出力電流が多くなるとブースト回路のトランジスタＴｒ２に流れる電流も多くなり、カレントミラー回路１３によって誤差アンプ１１の動作電流を多くして過渡応答特性を向上させることができる。

特開２００１−７５６６３号公報

しかしながら、図６のレギュレータにあっては、出力電流Ｉoutがゼロに近い無負荷状態で入力電圧（電源電圧）ＶDDが出力電圧Ｖoutの目標値よりも低くなると、制御用トランジスタＴｒ１がフルドライブされる。そのため、Ｔｒ１のゲート電圧と同一の電圧（誤算アンプの出力）が印加されている電流ブースト用のトランジスタＴｒ２もフルドライブされることとなり、ＶDD＜Ｖoutの目標値 であるため制御用トランジスタＴｒ１には電流が流れなくても、Ｔｒ２には比較的大きな電流が流れ、誤差アンプ１１の動作電流I４も多くなるので無駄な電流が多くなるという課題がある。
図７に、トランジスタＴｒ２すなわち電流ブースト回路を設けた場合と設けない場合における無負荷時の入力電圧に対する消費電流特性を示す。図７において、一点鎖線Ａがブースト回路を設けた場合の消費電流、実線Ｂがブースト回路を設けない場合の消費電流である。同図より、電流ブースト回路を設けた場合には、一点鎖線Ａで示すように、無負荷時に入力電圧が出力電圧ＶDDに近付くと無駄な消費電流が多くなることが分かる。

この発明は上記のような背景の下になされたもので、その目的とするところは、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させるようにしたレギュレータ用の半導体集積回路において、無負荷時に入力電圧が低くなっても無駄な電流を流すことがないようにすることにある。

上記目的を達成するため、この発明は、
電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、
前記動作電流生成回路は、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、
前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成した。

上記した手段によれば、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させることができる一方、入力電圧が低くなると制御回路（誤差アンプ）の動作電流を増加させる機能を制限するので、無負荷もしくは無負荷に近い軽負荷時に無駄な電流を流すことがないようにすることできる。なお、出力電圧の目標値は、制御回路（誤差アンプ）が出力のフィードバック電圧と基準電圧とを比較して制御用トランジスタを制御する場合、基準電圧によって規定することできる。

また、望ましくは、前記動作電流生成回路は、
前記動作電流の基準となる電流を生成する定電流源と、
該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、
前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成する。

これにより、動作電流生成回路が、記動作電流の基準となる電流を生成する定電流源と、該定電流源により流される電流に比例した電流を生成して動作電流として制御回路に流すカレントミラー回路と、出力端子より出力される出力電流が多くなった場合に動作電流の基準となる電流に加算するブースト電流を生成しカレントミラー回路に流す電流ブースト回路とからなる場合に、入力電圧が低くなると制御回路（誤差アンプ）の動作電流を増加させる機能を制限して、無駄な電流を流すことがないようにすることできる。

また、望ましくは、前記電流ブースト回路は、前記電圧制御用トランジスタとカレントミラー回路を構成可能に接続され、その制御端子に、前記電圧制御用トランジスタの制御端子に印加される前記制御回路の出力電圧と同一の電圧が印加され、前記電圧制御用トランジスタに流れる電流に縮小比例した電流を前記ブースト電流として流すブースト電流用トランジスタを有し、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流用トランジスタに流れる電流を制限するように構成する。

これにより、電流ブースト回路が電圧制御用トランジスタとカレントミラーを構成するように接続されたブースト電流用トランジスタによって構成される場合に、入力電圧が低くなると制御回路（誤差アンプ）の動作電流を増加させる機能を制限することができ、それによって無負荷時に無駄な電流を流すことがないようにすることできる。

また、望ましくは、前記電流ブースト回路は、前記ブースト電流用トランジスタと直列に接続された第１のトランジスタと、前記出力端子と基準電位点との間に直列形態に接続された第２のトランジスタおよび定電流源と、を備え、
前記第１のトランジスタと前記第２のトランジスタは制御端子同士が結合され、前記第２のトランジスタの制御端子は前記第２のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第１のトランジスタと前記第２のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限するように構成する。
これにより、ブースト電流用トランジスタによる制御回路（誤差アンプ）の動作電流を増加させる機能を制限する回路を、比較的簡単な回路で実現できるようになる。また、入力電圧が出力電圧の目標値以下になった場合に、ブースト電流用トランジスタに流れる電流を制限することができる。

さらに、望ましくは、前記電流ブースト回路は、前記ブースト電流用トランジスタと直列形態に接続されたトランジスタを備え、該トランジスタは、その制御端子が前記出力端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値に近い所定の電圧以下になった場合に電流制限状態となるように動作するように構成する。
これにより、電流ブースト回路が電圧制御用トランジスタとカレントミラーを構成するように接続されたブースト電流用トランジスタによって構成される場合に、何ら素子を追加することなく、入力電圧が低くなると制御回路（誤差アンプ）の動作電流を増加させる機能を制限することができるようになる。

本発明によると、出力電流が多い場合は誤差アンプの動作電流を多くして過渡応答特性を向上させるようにしたレギュレータ用の半導体集積回路において、無負荷時に入力電圧が低くなっても無駄な電流を流すことがないようにすることができるという効果がある。

本発明を適用したシリーズレギュレータの制御用ＩＣの一実施例を示す回路構成図である。 実施形態のシリーズレギュレータの制御用ＩＣの第２の実施例を示す回路構成図である。 図１の実施例のシリーズレギュレータの制御用ＩＣにおいて、入力電圧が徐々に低下したと仮定した場合の各部の電圧および電流の変化の様子を示すタイミングチャートである。 図６に示す従来タイプのシリーズレギュレータにおいて、入力電圧が徐々に低下したと仮定した場合の各部の電圧および電流の変化の様子を示すタイミングチャートである。 図２の第２実施例のシリーズレギュレータの制御用ＩＣにおいて、入力電圧が徐々に低下したと仮定した場合の各部の電圧および電流の変化の様子を示すタイミングチャートである。 誤差アンプの動作電流を増加させる電流ブースト回路を備えた従来のシリーズレギュレータの制御用ＩＣの構成例を示す回路構成図である。 図６に示す従来タイプのシリーズレギュレータにおける無負荷時の入力電圧と消費電流との関係を示す電圧−電流特性図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用したシリーズレギュレータ（ＬＤＯを含む）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（シリーズレギュレータＩＣ）１０として構成される。

この実施形態におけるシリーズレギュレータＩＣ１０は、図示しない直流電源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間にＰチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）からなる電圧制御用トランジスタＴｒ１が接続され、出力端子ＯＵＴと接地電位が印加されるグランド端子ＧＮＤとの間には、出力電圧Ｖoutを分圧するブリーダ抵抗Ｒ１，Ｒ２が直列に接続されている。このブリーダ抵抗Ｒ１，Ｒ２により分圧された電圧ＶFBが、上記電圧制御用トランジスタＴｒ１のゲート電圧を制御する誤差アンプ１１の非反転入力端子にフィードバックされている。

そして、上記誤差アンプ１１は、フィードバック電圧ＶFBと基準電圧Ｖrefとの電位差に応じて電圧制御用トランジスタＴｒ１のゲート電圧を制御して、出力電圧Ｖoutが所望の電位になるように制御する。出力電圧Ｖoutの電位は、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比によって設定できる。この実施形態のシリーズレギュレータは、上記のようなフィードバック制御によって、入力電圧ＶDDや負荷電流が変化しても出力電圧Ｖoutを一定に保持するように動作する。図示しないが、出力端子ＯＵＴには、出力電圧Ｖoutを安定化させる外付けのコンデンサが接続される。

また、本実施形態のレギュレータＩＣ１０には、基準電圧Ｖrefを発生するための基準電圧回路１２と、該基準電圧回路１２に定電流を供給する定電流源ＣＩ１、上記誤差アンプ１１の動作電流を規定する定電流源ＣＩ２、該定電流源ＣＩ２からの電流Ｉ２を折り返して上記誤差アンプ１１に動作電流Ｉ４を流すカレントミラー回路１３、該カレントミラー回路１３に流す電流を増加させるための電流ブースト回路１４が設けられている。
基準電圧回路１２は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成することができる。

電流ブースト回路１４は、上記定電流源ＣＩ１と並列に設けられ、電圧制御用トランジスタＴｒ１とソース端子が共通接続されたトランジスタＴｒ２と、該トランジスタＴｒ２と直列に接続され、該トランジスタＴｒ２に流れる電流を制限するトランジスタＴｒ３および該トランジスタＴｒ３とゲート端子が共通接続されソース端子が出力端子ＯＵＴに接続されたトランジスタＴｒ４と、該トランジスタＴｒ４とのドレイン端子とのグランド端子（基準電位点）ＧＮＤとの間に直列に接続された定電流源ＣＩ３などで構成されている。トランジスタＴｒ２、Ｔｒ３、Ｔｒ４には、この実施例ではＰチャネルＭＯＳトランジスタが使用されている。

トランジスタＴｒ２のゲート端子には、電圧制御用トランジスタＴｒ１のゲート端子と同様に誤差アンプ１１の出力電圧が印加されることで、トランジスタＴｒ１とＴｒ２はカレントミラー回路を構成し、トランジスタＴｒ２にはＴｒ１のドレイン電流すなわち出力電流Ｉoutに比例した電流Ｉ３が流される。トランジスタＴｒ２とＴｒ１とのサイズ比は、電流ブースト時に増加させたい電流値に応じて決定される。電流Ｉ３は出力電流Ｉoutよりも充分に小さな電流値で良いので、Ｉ３≪Ｉoutである。
なお、電流ブースト時に増加させたい誤差アンプ１１の電流は、カレントミラー回路１３のミラー比でも調整できるので、一般的にはトランジスタＴｒ２のドレイン電流Ｉ３は出力電流Ｉoutの数百〜数千分の１に設定される。すなわち、トランジスタＴｒ２のサイズはトランジスタＴｒ１のサイズの数百〜数千分の１でよく、電流ブースト回路を設けることに伴うチップ面積の増加を抑えることができる。

トランジスタＴｒ３、Ｔｒ４および定電流源ＣＩ３は、出力電流Ｉoutが増加して電流ブースト回路１４がカレントミラー回路１３へ流す電流を増加させようとする際に、入力電圧ＶDDが低い状態であればブースト電流Ｉ３を制限するためのものである。具体的には、入力電圧ＶDDが出力電圧Ｖoutの目標値（Ｖout仕様値）に近い所定の電圧値よりも低くなると、トランジスタＴｒ３とＴｒ４がカレントミラー回路として動作して、トランジスタＴｒ３のドレイン電流を、定電流源ＣＩ３の電流Ｉ５に比例した電流に制限する。
これにより、トランジスタＴｒ２がフルドライブしてブースト電流Ｉ３を増加させようとしてもＴｒ３のドレイン電流に制限されてブースト電流Ｉ３がほとんど流れないようにされる。なお、定電流源ＣＩ３には常時電流が流れることとなるので、定電流源ＣＩ３の電流値Ｉ５は例えば１μＡのような小さな値に設定されるのが良く、ブースト電流Ｉ３はＴｒ３とＴｒ４のサイズ比でも調整できるので、可能である。

また、入力電圧ＶDDが出力電圧Ｖoutの値よりも充分に高い状態では、トランジスタＴｒ３のゲート・ソース間電圧Ｖgs3はトランジスタＴｒ４のゲート・ソース間電圧Ｖgs4よりもずっと大きくなるため、トランジスタＴｒ３とＴｒ４はカレントミラー回路として動作せず、トランジスタＴｒ３には充分に大きなドレイン電流を流すことができ、トランジスタＴｒ２のドレイン電流すなわちブースト電流Ｉ３を制限することはない。なお、この際、ブースト電流Ｉ３が不足しないように、トランジスタＴｒ３とトランジスタＴｒ４のサイズ比を、Ｔｒ３＞Ｔｒ４のように設定することで、定電流源ＣＩ３の電流Ｉ５による消費電流の増加を抑制しつつ誤差アンプ１１の動作電流のブーストが必要な場合に、充分な大きさのブースト電流Ｉ３を流すことができる。トランジスタＴｒ３はスイッチ素子のように機能しても良い。

次に、上記実施例のレギュレータＩＣ１０において、入力電圧ＶDDが徐々に低下したと仮定した場合の回路の動作を、図３および図４のタイミングチャートを使用して、図６に示す従来タイプのレギュレータの動作と比較しながら説明する。なお、図３および図４のうち、図３が図１に示す実施例のレギュレータのタイミングチャート、図４が図６に示す従来タイプのレギュレータのタイミングチャートである。

図６に示す従来タイプのレギュレータにおいては、図４（ａ）に示すように、入力電圧ＶDDが徐々に低下して出力電圧Ｖoutの仕様値に到達したとする（タイミングｔ１）と、それ以降は、出力電圧Ｖoutも入力電圧ＶDDに応じて低下して行く。そのため、図４（ｂ）に示すように、フィードバック電圧ＶFBも徐々に低下する。ただし、基準電圧Ｖrefは一定の電圧値のままである。そのため、ＶFB＜Ｖrefになると、誤差アンプ１１が、ＶFB＝Ｖrefになるようにすべく制御用トランジスタＴｒ１のゲート端子をフルドライブする。これによって、制御用トランジスタＴｒ１のゲート・ソース間電圧Ｖgs1は、図４（ｃ）に示すように、タイミングｔ１で急に増加することとなる。

そして、図６に示す従来タイプのレギュレータでは、制御用トランジスタＴｒ１のゲート・ソース間電圧Ｖgs1と、ブースト用トランジスタＴｒ２のゲート・ソース間電圧Ｖgs2は同一、すなわちＶgs1＝Ｖgs2である。そのため、ＶDD＝Ｖoutになるタイミングｔ１以降は、ブースト用トランジスタＴｒ２のゲート・ソース間Ｖgs2（＝Ｖgs1）がしきい値電圧Ｖth2よりも充分に高い電圧に変化して、図４（ｃ）に一点鎖線で示すように、Ｔｒ２のドレイン電流すなわちブースト電流Ｉ３が急に増加してしまうこととなる。そして、この電流Ｉ３の増加はカレントミラー回路１３のミラー比で増幅されて誤差アンプ１１の動作電流の増加分となる。本発明者らのシミュレーションでは、この際の誤差アンプ１１の動作電流の増加は、通常の消費電流の数十〜数百倍になってしまい、無負荷状態では出力電流がゼロに近いにもかかわらず無駄な電流が多く流れこととなり非常に大きな問題であることが明らかとなった。

一方、本実施例のレギュレータにあっては、図３（ａ）に示すように、入力電圧ＶDDが徐々に低下して出力電圧Ｖoutの仕様値に到達するまでは（タイミングｔ１）、図３（ｂ）に示すように、トランジスタＴｒ３のゲート・ソース間電圧Ｖgs3は入力電圧ＶDDの低下に応じて徐々に低下するが、トランジスタＴｒ４のゲート・ソース間電圧Ｖgs4は一定である。つまり、トランジスタＴｒ３にはトランジスタＴｒ４よりも大きなドレイン電流が流すことができるので、ブースト用トランジスタＴｒ２が流そうとするブースト電流Ｉ３を制限することはない。

そして、入力電圧ＶDDが出力電圧Ｖoutの仕様値に到達したタイミングｔ１以降は、図３（ｂ）に示すように、入力電圧ＶDDが低下してもトランジスタＴｒ３のゲート・ソース間電圧Ｖgs3およびトランジスタＴｒ４のゲート・ソース間電圧Ｖgs4は一定である。ここで、ＭＯＳトランジスタの飽和領域でのドレイン電流Ｉｄは、次式
Ｉｄ＝μ（Ｃox／２）（Ｗ／Ｌ）（Ｖgs−Ｖth）²
で表される。ここで、μはキャリア移動度、Ｃoxはゲート絶縁膜の容量、Ｗ／Ｌはゲート幅とゲート長との比、Ｖthはしきい値電圧であり、同一プロセスで同時に形成されるトランジスタＴｒ３とＴｒ４はＷ／Ｌ値以外は同一である。

そのため、上記式より、ＶDD＜Ｖoutの条件下では、トランジスタＴｒ３とＴｒ４にはそれぞれのＷ／Ｌに応じたドレイン電流Ｉd3、Ｉd4が流れる。つまり、トランジスタＴｒ３とＴｒ４はカレントミラーとして動作することが分かる。
その結果、ＶDD＜Ｖoutでは、トランジスタＴｒ３のドレイン電流Ｉd3はトランジスタＴｒ４のドレイン電流Ｉd4に規制され、さらにトランジスタＴｒ３と直列のブースト用トランジスタＴｒ２に流れる電流Ｉ３も、トランジスタＴｒ４のドレイン電流Ｉd4に規制されるため、図３（ｃ）に一点鎖線で示すように、ブースト電流Ｉ３は低いままとなる。従って、本実施例のレギュレータにおいては、ＶDD＜Ｖoutでは、ブースト電流Ｉ３の増加が抑えられることとなり、無負荷時の無駄な電流を減らすことができる。

図２に、上記実施形態の第２の実施例を示す。この実施例は、ブースト用トランジスタＴｒ２と直列に接続されたブースト電流規制用のトランジスタＴｒ３のみ設け、該トランジスタＴｒ３とカレントミラー回路を構成する図１のトランジスタＴｒ４および定電流源ＣＩ３を省略したものである。また、トランジスタＴｒ３のゲート端子には、出力電圧Ｖoutが印加されるように接続してある。
この実施例の電流ブースト回路１４は、トランジスタＴｒ３のゲート・ソース間電圧Ｖgs3がそのしきい値電圧Ｖth3よりも大きい場合にオン状態となり、Ｖgs3がＶth3よりも小さい場合にオフ状態となる。つまり、入力電圧ＶDDが出力電圧ＶoutよりもトランジスタＴｒ３のしきい値電圧Ｖth3分以上よりも大きい場合（ＶDD−Ｖout＞Ｖth3）にオン状態となり、Ｖgs3（＝ＶDD−Ｖout）がＶth3よりも小さい場合（ＶDD−Ｖout＜Ｖth3）にオフ状態となる。

そのため、図２の実施例のレギュレータＩＣにあっては、図５（ａ）に示すように、入力電圧ＶDDが徐々に低下して出力電圧Ｖoutの仕様値に到達するまでは（タイミングｔ１）、図５（ｂ）に示すように、トランジスタＴｒ３のゲート・ソース間電圧Ｖgs3は入力電圧ＶDDの低下に応じて徐々に低下する。
そして、入力電圧ＶDDが出力電圧Ｖoutの仕様値に到達したタイミングｔ１以降は、図５（ｂ）に示すように、入力電圧ＶDDが低下してもトランジスタＴｒ３のゲート・ソース間電圧Ｖgs3は一定となる。また、ＶDD−Ｖout＝Ｖth3となるタイミングｔ０以前は、トランジスタＴｒ３はオン状態であり、出力電圧Ｖoutが増加してブースト用トランジスタＴｒ３がオンして、ブースト電流を流そうとした時にブースト電流を流すことができる。

一方、ＶDD−Ｖout＝Ｖth3となったタイミングｔ０以後は、トランジスタＴｒ３はオフ状態となるため、ＶDD＝Ｖoutになるタイミングｔ１で、ブースト用トランジスタＴｒ２のゲート・ソース間Ｖgs2（＝Ｖgs1）がしきい値電圧Ｖth2よりも充分に高い電圧に変化したとしても、図５（ｃ）に一点鎖線で示すように、トランジスタＴｒ２のドレイン電流すなわちブースト電流Ｉ３が増加することはない。
また、この実施例においては、トランジスタＴｒ３のしきい値電圧Ｖth3を調整することで、ブースト電流Ｉ３の規制を開始する電圧を調整することができる。つまり、入力電圧ＶDDが出力電圧Ｖoutに対してどの程度まで近づいたらブースト電流Ｉ３の規制を開始するかを調整することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、ＭＯＳトランジスタで構成したレギュレータを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを用いて構成してもよい。
また、フィードバック電圧ＶFBを生成するブリーダ抵抗Ｒ１，Ｒ２は、オンチップの素子でなく、外付けの素子で構成しても良い。

１０ シリーズレギュレータＩＣ
１１ 誤差アンプ（制御回路）
１２ 基準電圧回路
１３ カレントミラー回路（動作電流生成回路）
１４ 電流ブースト回路（動作電流生成回路）
ＣＩ２ 定電流源（動作電流生成回路）
Ｍ１ 電圧制御用トランジスタ
Ｍ２ ブースト電流用トランジスタ
Ｍ３ ブースト電流規制用トランジスタ

Claims (5)

1. 電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、
   出力電圧に比例したフィードバック電圧と所定の基準電圧を入力とし出力電圧が一定になるように前記電圧制御用トランジスタを制御する制御回路と、
   前記制御回路に動作電流を流す動作電流生成回路と、を備えたレギュレータ用半導体集積回路であって、
   前記動作電流生成回路は、
   前記出力端子より出力される出力電流が多くなった場合に前記動作電流を増加させる機能と、
   前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記動作電流を増加させる機能を制限する機能と、を有するように構成されていることを特徴とするレギュレータ用半導体集積回路。
2. 前記動作電流生成回路は、
   前記動作電流の基準となる電流を生成する定電流源と、
   該定電流源により流される電流に比例した電流を生成して前記動作電流として前記制御回路に流すカレントミラー回路と、
   前記出力端子より出力される出力電流が多くなった場合に前記動作電流の基準となる電流に加算するブースト電流を生成し前記カレントミラー回路に流す電流ブースト回路と、を備え、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流を制限するように構成されていることを特徴とする請求項１に記載のレギュレータ用半導体集積回路。
3. 前記電流ブースト回路は、
   前記電圧制御用トランジスタとカレントミラー回路を構成可能に接続され、その制御端子に、前記電圧制御用トランジスタの制御端子に印加される前記制御回路の出力電圧と同一の電圧が印加され、前記電圧制御用トランジスタに流れる電流に縮小比例した電流を前記ブースト電流として流すブースト電流用トランジスタを有し、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値もしくは目標値に近い所定の電圧以下になった場合に、前記ブースト電流用トランジスタに流れる電流を制限するように構成されていることを特徴とする請求項２に記載のレギュレータ用半導体集積回路。
4. 前記電流ブースト回路は、前記ブースト電流用トランジスタと直列に接続された第１のトランジスタと、
   前記出力端子と基準電位点との間に直列形態に接続された第２のトランジスタおよび定電流源と、
   を備え、前記第１のトランジスタと前記第２のトランジスタは制御端子同士が結合され、前記第２のトランジスタの制御端子は前記第２のトランジスタのドレイン端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値以下になった場合に、前記第１のトランジスタと前記第２のトランジスタとがカレントミラー回路として動作して前記ブースト電流用トランジスタに流れる電流を制限することを特徴とする請求項３に記載のレギュレータ用半導体集積回路。
5. 前記電流ブースト回路は、前記ブースト電流用トランジスタと直列形態に接続されたトランジスタを備え、
   該トランジスタは、その制御端子が前記出力端子に接続され、前記電圧入力端子に入力されている電圧が、前記出力端子より出力される出力電圧の目標値に近い所定の電圧以下になった場合に電流制限状態となるように動作することを特徴とする請求項３に記載のレギュレータ用半導体集積回路。

Images