JP2012257215A5 - - Google Patents

Claims (5)

1. ＮＡＮＤ回路としての機能と、ＮＯＲ回路としての機能と、を切り替えることができる論理回路であって、
   第１乃至第５のトランジスタと、ノードと、配線と、を有し、
   前記ノードは、前記第１のトランジスタを介して前記配線と電気的に接続され、
   前記ノードは、前記第２乃至第５のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタは、酸化物半導体を有し、
   前記第１のトランジスタは、前記ノードと前記配線との導通又は非導通を制御して、前記第２乃至第５のトランジスタの導通又は非導通を制御する機能を有し、
   前記第２及び第３のトランジスタが導通し、前記第４及び前記第５のトランジスタが非導通の場合、前記ＮＡＮＤ回路として機能し、
   前記第４及び第５のトランジスタが導通し、前記第２及び前記第３のトランジスタが非導通の場合、前記ＮＯＲ回路として機能することを特徴とする論理回路。
2. 直列に接続した第１乃至第４のトランジスタと、
   直列に接続した第５乃至第８のトランジスタと、
   ゲートが接続した第９のトランジスタおよび第１０のトランジスタと、
   ソースまたはドレインの一方が、前記第９のトランジスタおよび前記第１０のトランジスタのゲートと接続する第１１のトランジスタと、を有し、
   前記第１のトランジスタおよび前記第５のトランジスタのソースまたはドレインの一方は高電位電源線に接続され、
   前記第４のトランジスタおよび前記第８のトランジスタのソースまたはドレインの一方は接地または低電位電源線に接続され、
   前記第１のトランジスタ、前記第３のトランジスタおよび前記第８のトランジスタのゲートは第１の信号線に接続され、
   前記第２のトランジスタ、前記第４のトランジスタおよび前記第５のトランジスタのゲートは第２の信号線に接続され、
   前記第６のトランジスタ、前記第７のトランジスタ、前記第９のトランジスタおよび前記第１０のトランジスタのゲートは、前記第１１のトランジスタのソースまたはドレインの一方と接続してノードを形成し、
   前記第１１のトランジスタのソースまたはドレインの他方は、第３の信号線と接続し、
   前記第１１のトランジスタのゲートは第５の信号線と接続し、
   前記第９のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのソースまたはドレインの他方および前記第２のトランジスタのソースまたはドレインの一方と接続し、
   前記第９のトランジスタのソースまたはドレインの他方は、前記第５のトランジスタのソースまたはドレインの他方および前記第６のトランジスタのソースまたはドレインの一方と接続し、
   前記第１０のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方および前記第４のトランジスタのソースまたはドレインの他方と接続し、
   前記第１０のトランジスタのソースまたはドレインの他方は、前記第７のトランジスタのソースまたはドレインの一方および前記第８のトランジスタのソースまたはドレインの他方と接続し、
   前記第２のトランジスタのソースまたはドレインの他方、前記第３のトランジスタのソースまたはドレインの他方、前記第６のトランジスタのソースまたはドレインの他方および前記第７のトランジスタのソースまたはドレインの他方は、第４の信号線と接続し、
   前記第１１のトランジスタは酸化物半導体を有することを特徴とする論理回路。
3. 請求項２において、
   前記ノードと接続する容量素子を有することを特徴とする論理回路。
4. 請求項２又は請求項３において、
   前記第１のトランジスタ、前記第２のトランジスタ、前記第５のトランジスタ、前記第６のトランジスタおよび前記第９のトランジスタはｐチャネルトランジスタであり、
   前記第３のトランジスタ、前記第４のトランジスタ、前記第７のトランジスタ、前記第８のトランジスタ、前記第１０のトランジスタおよび前記第１１のトランジスタはｎチャネルトランジスタであることを特徴とする論理回路。
5. 請求項１乃至請求項４のいずれか一項において、
   前記酸化物半導体は、Ｉｎ、Ｇａ、ＳｎおよびＺｎから選ばれた一種以上の元素を含むことを特徴とする論理回路。