JP2014241589A5 - - Google Patents

Claims (2)

1. 第１のフリップフロップと、第２のフリップフロップと、論理回路とを有し、
   前記論理回路は、前記第１のフリップフロップの出力信号と前記第２のフリップフロップの出力信号が入力される半導体装置であり、
   前記第１のフリップフロップは、
   第１のクロックドインバータと、第２のクロックドインバータと、第１のインバータと、
   第３のクロックドインバータと、第４のクロックドインバータと、第２のインバータと、
   第１のノードと、第２のノードと、
   を有し、
   前記第１のノードは、前記第１のクロックドインバータの入力端子と電気的に接続され、
   前記第１のクロックドインバータの出力端子は、前記第２のクロックドインバータの出力端子と、前記第１のインバータの入力端子と電気的に接続され、
   前記第１のインバータの出力端子は、前記第２のクロックドインバータの入力端子と、前記第３のクロックドインバータの入力端子と電気的に接続され、
   前記第３のクロックドインバータの出力端子は、前記第４のクロックドインバータの出力端子と、前記第２のインバータの入力端子と電気的に接続され、
   前記第２のノードは、前記第４のクロックドインバータの入力端子と、前記第２のインバータの出力端子と電気的に接続され、
   前記第２のフリップフロップは、
   第５のクロックドインバータと、第６のクロックドインバータと、第３のインバータと、第１のスイッチと、
   第７のクロックドインバータと、第８のクロックドインバータと、第４のインバータと、第２のスイッチと、
   第５のインバータと、第３のスイッチと、
   第３のノードと、第４のノードと、
   を有し、
   前記第１のスイッチは、第１のトランジスタを有し、
   前記第２のスイッチは、第２のトランジスタを有し、
   前記第３のスイッチは、第３のトランジスタを有し、
   前記第１乃至３のトランジスタは、チャネル領域に酸化物半導体を有し、
   前記第３のノードは、前記第５のクロックドインバータの入力端子と、前記第１のトランジスタのゲートと電気的に接続され、
   前記第５のクロックドインバータの出力端子は、前記第６のクロックドインバータの出力端子と、前記第３のインバータの入力端子と電気的に接続され、
   前記第５のクロックドインバータは、前記第６のクロックドインバータと、前記第３のインバータと、前記第１のトランジスタのソースまたはドレインのうち一方と電気的に接続され、
   前記第１のトランジスタのソースまたはドレインのうち他方は、低電源電圧が供給される配線と電気的に接続され、
   前記第３のインバータの出力端子は、前記第７のクロックドインバータの入力端子と、前記第６のクロックドインバータの入力端子と、前記第２のトランジスタのゲートと電気的に接続され、
   前記第７のクロックドインバータの出力端子は、前記第８のクロックドインバータの出力端子と、前記第４のインバータの入力端子と電気的に接続され、
   前記第７のクロックドインバータは、前記第８のクロックドインバータと、前記第４のインバータと、前記第２のトランジスタのソースまたはドレインのうち一方と電気的に接続され、
   前記第２のトランジスタのソースまたはドレインのうち他方は、低電源電圧が供給される配線と電気的に接続され、
   前記第４のノードは、前記第４のインバータの出力端子と、前記第８のクロックドインバータの入力端子と電気的に接続され、
   前記第５のインバータの出力端子は、前記第３のトランジスタのゲートと電気的に接続され、
   前記第４のノードは、前記第３のトランジスタのソースまたはドレインのうち一方と電気的に接続され、
   前記第３のトランジスタのソースまたはドレインのうち他方は、低電源電圧が供給される配線と電気的に接続されることを特徴とする半導体装置。
2. 請求項１において、
   遅延回路と、データ補正回路を有する半導体装置であり、
   前記データ補正回路は、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、第６のインバータと、を有し、
   前記データ補正回路の入力端子は、前記第１のフリップフロップの入力端子と、前記遅延回路の入力端子と電気的に接続され、
   前記データ補正回路の出力端子は、前記第１のフリップフロップの出力端子と、前記論理回路の入力端子の一方と電気的に接続され、
   前記論理回路の出力端子は、前記第５のトランジスタのゲートと、前記第５のトランジスタのソースまたはドレインのうち一方と、前記第６のインバータの入力端子と電気的に接続され、
   前記第６のインバータの出力端子は、前記第６のトランジスタのゲートと電気的に接続され、
   前記第５のトランジスタのソースまたはドレインのうち他方は、前記第６のトランジスタのソースまたはドレインのうち一方と、前記第４のトランジスタのゲートと電気的に接続され、
   前記データ補正回路の入力端子は、前記第４のトランジスタのソースまたはドレインのうち一方と電気的に接続され、
   前記データ補正回路の出力端子は、前記第４のトランジスタのソースまたはドレインのうち他方と電気的に接続され、
   前記第４乃至６のトランジスタはチャネル領域に酸化物半導体を有する、ことを特徴とする半導体装置。