JP6466722B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6466722B2 JP6466722B2 JP2015012088A JP2015012088A JP6466722B2 JP 6466722 B2 JP6466722 B2 JP 6466722B2 JP 2015012088 A JP2015012088 A JP 2015012088A JP 2015012088 A JP2015012088 A JP 2015012088A JP 6466722 B2 JP6466722 B2 JP 6466722B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- semiconductor element
- buildup
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
を具備し、最上層の前記ビルドアップ絶縁層の上面中央部に、前記ビルドアップ導体層から成る複数の半導体素子接続パッドが、それぞれに信号用の半導体素子接続パッドを含む複数の外周側列および複数の内周側列を有する二次元的な並びで配列されているとともに、最下層の前記ビルドアップ絶縁層の下面の中央部および外周部に、最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが、前記外周部に複数の号用の外部接続パッドを含む二次元的な並びで配列されて成る配線基板であって、前記外周側列の信号用の半導体素子接続パッドは、コア基板よりも上面側のビルドアップ絶縁層の表面を、該外周側列の信号用の半導体素子接続パッドの直下の位置から外周部の前記信号用の外部接続パッドの直上の位置まで延在する前記ビルドアップ導体層から成る帯状の引出配線を介して前記信号用の外部接続パッドに接続されており、前記内周側列の信号用の半導体素子接続パッドは、コア基板よりも下面側のビルドアップ絶縁層の表面を該内周側列の信号用の半導体素子接続パッドの直下の位置から外周部の前記信号用の外部接続パッドの直上の位置まで延在する前記ビルドアップ導体層から成る帯状の引出配線を介して前記信号用の外部接続パッドに接続されていることを特徴とするものである。
2・・・・・・・ビルドアップ部
3・・・・・・・コア絶縁層
4・・・・・・・コア導体層
5・・・・・・・コアビア導体
6・・・・・・・ビルドアップ絶縁層
7・・・・・・・ビルドアップ導体層
9・・・・・・・ビルドアップビア導体
10・・・・・・・半導体素子接続パッド
10S・・・・・・信号用の半導体素子接続パッド
11・・・・・・・外部接続パッド
11S・・・・・・信号用の外部接続パッド
12a,12b・・帯状の引出配線
Claims (1)
- 表面にコア導体層が埋入されたコア絶縁層が上下に複数層積層されているとともに前記各コア絶縁層を貫通するコアビア導体により上下の前記コア導体層同士を電気的に接続して成るコア基板と、該コア基板の上下面に、表面にビルドアップ導体層が被着されたビルドアップ絶縁層が複数層積層されているとともに前記各ビルドアップ絶縁層を貫通するビルドアップビア導体により上下の前記ビルドアップ導体層同士または前記ビルドアップ導体層と前記コア導体層とを電気的に接続して成るビルドアップ部とを具備し、最上層の前記ビルドアップ絶縁層の上面中央部に、前記ビルドアップ導体層から成る複数の半導体素子接続パッドが、それぞれに信号用の半導体素子接続パッドを含む複数の外周側列および複数の内周側列を有する二次元的な並びで配列されているとともに、最下層の前記ビルドアップ絶縁層の下面の中央部および外周部に最下層の前記ビルドアップ配線導体から成る複数の外部接続パッドが、前記外周部に複数の信号用の外部接続パッドを含む二次元的な並びで配列されて成る配線基板であって、前記外周側列の信号用の半導体素子接続パッドは、前記コア基板よりも上面側の前記ビルドアップ絶縁層の表面を、該外周側列の信号用の半導体素子接続パッドの直下の位置から外周部の前記信号用の外部接続パッドの直上の位置まで延在する前記ビルドアップ導体層から成る帯状の引出配線を介して前記信号用の外部接続パッドに接続されており、前記内周側列の信号用の半導体素子接続パッドは、前記コア基板よりも下面側の前記ビルドアップ絶縁層の表面を該内周側列の信号用の半導体素子接続パッドの直下の位置から外周部の前記信号用の外部接続パッドの直上の位置まで延在する前記ビルドアップ導体層から成る帯状の引出配線を介して前記信号用の外部接続パッドに接続されていることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012088A JP6466722B2 (ja) | 2015-01-26 | 2015-01-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015012088A JP6466722B2 (ja) | 2015-01-26 | 2015-01-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016139636A JP2016139636A (ja) | 2016-08-04 |
JP6466722B2 true JP6466722B2 (ja) | 2019-02-06 |
Family
ID=56559291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015012088A Active JP6466722B2 (ja) | 2015-01-26 | 2015-01-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6466722B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134679A (ja) * | 2002-10-11 | 2004-04-30 | Dainippon Printing Co Ltd | コア基板とその製造方法、および多層配線基板 |
JP5311653B2 (ja) * | 2009-04-28 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP5730152B2 (ja) * | 2011-07-26 | 2015-06-03 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP5955124B2 (ja) * | 2012-06-22 | 2016-07-20 | 京セラ株式会社 | 配線基板 |
JP2014038971A (ja) * | 2012-08-18 | 2014-02-27 | Kyocer Slc Technologies Corp | 配線基板 |
-
2015
- 2015-01-26 JP JP2015012088A patent/JP6466722B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016139636A (ja) | 2016-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6626697B2 (ja) | 配線基板およびその製造方法 | |
TW201427510A (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2008199011A (ja) | パッケージ基板及びその製造方法 | |
CN106548985A (zh) | 封装载板及其制作方法 | |
CN105762131B (zh) | 封装结构及其制法 | |
JP6374338B2 (ja) | 配線基板 | |
JP5730152B2 (ja) | 配線基板 | |
TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
JP5791078B2 (ja) | 配線基板 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6466722B2 (ja) | 配線基板 | |
JP5709309B2 (ja) | 配線基板 | |
JP5197562B2 (ja) | 発光素子パッケージ及びその製造方法 | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5959395B2 (ja) | 配線基板 | |
JP2016127134A (ja) | 配線基板 | |
JP6626781B2 (ja) | 配線基板 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2013175518A (ja) | 配線基板 | |
JP5808055B2 (ja) | 配線基板 | |
JP6259054B2 (ja) | 配線基板の製造方法 | |
JP6062872B2 (ja) | 配線基板 | |
JP6542685B2 (ja) | 配線基板 | |
JP6001475B2 (ja) | 配線基板 | |
JP2014192363A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6466722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |