JP2018032652A - 配線基板およびこれを用いた半導体素子の実装構造 - Google Patents
配線基板およびこれを用いた半導体素子の実装構造 Download PDFInfo
- Publication number
- JP2018032652A JP2018032652A JP2016161704A JP2016161704A JP2018032652A JP 2018032652 A JP2018032652 A JP 2018032652A JP 2016161704 A JP2016161704 A JP 2016161704A JP 2016161704 A JP2016161704 A JP 2016161704A JP 2018032652 A JP2018032652 A JP 2018032652A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting
- height
- wiring board
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とを、所定の実装高さで容易に実装することが可能な配線基板、および実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とが所定の実装高さで実装された半導体素子の実装構造を提供すること。【解決手段】上面に実装高さの高い第1の半導体素子11を実装する第1の実装部10aと、第1の半導体素子11よりも実装高さの低い第2の半導体素子12を実装する第2の実装部10bとを有する配線基板10であって、第1の実装部10aの高さが第2の実装部10bの高さよりも高く形成されている。【選択図】図1
Description
本発明は、複数の半導体素子を搭載する配線基板およびこれを用いた半導体素子の実装構造に関するものである。
従来、図7に示すように、一つの配線基板50に、第1の半導体素子41と第2の半導体素子42とを、その一部が上下に重なるようにして実装する半導体素子の実装構造が知られている。
この実装構造においては、第1の半導体素子41と第2の半導体素子42とで配線基板50への実装高さを異ならせる必要がある。そのため、実装高さの高い第1の半導体素子41と配線基板50との間にインターポーザ43を介在させて実装している。
しかしながら、この実装構造においては、図8に示すように、配線基板50と、第1および第2の半導体素子41,42と、インターポーザ43とを別々に準備するとともに、図9(a)に示すように、配線基板50とインターポーザ43とを予め接続しておくか、あるいは、図9(b)に示すように、第1の半導体素子41とンターポーザ43とを予め接続しておく必要がある。そのため、配線基板50への第1の半導体素子41および第2の半導体素子42の実装が煩雑であった。また、第1の半導体素子41の実装高さに関しては、配線基板50とインターポーザ43との実装高さおよびインターポーザ43と第1の半導体素子41との実装高さの両方を制御する必要があり、第1の半導体素子41の実装高さを所定の実装高さとすることが困難であった。
本発明が解決しようとする課題は、実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とを、所定の実装高さで容易に実装することが可能な配線基板および実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とが所定の実装高さで実装された半導体素子の実装構造を提供することにある。
本発明の配線基板は、上面に、実装高さの高い第1の半導体素子を実装する第1の実装部と、前記第1の半導体素子よりも実装高さの低い第2の半導体素子を実装する第2の実装部とを有する配線基板であって、前記第1の実装部の高さが前記第2の実装部の高さよりも高く形成されていることを特徴とするものである。
本発明の半導体素子の実装構造は、前記第1の実装部に前記1の半導体素子が実装されているとともに、前記第2の実装部に前記第2の半導体素子が実装されていることを特徴とするものである。
本発明の配線基板によれば、実装高さの高い第1の半導体素子が実装される第1の実装部の高さが、実装高さの低い第2の半導体素子を実装する第2の実装部の高さよりも高く形成されていることから、第1の実装部に第1の半導体素子を実装するとともに第2の実装部に第2の半導体素子を実装することで、実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とを、所定の実装高さで容易に実装することができる。
また、本発明の半導体素子の実装構造によれば、実装高さが低い第2の半導体素子が実装された第2の実装部よりも高く形成された第1の実装部に実装高さが高い第1の半導体素子が実装されていることから、実装高さの高い第1の半導体素子と実装高さの低い第2の半導体素子とが所定の実装高さで実装された半導体素子の実装構造を提供することができる。
次に、本発明の配線基板およびこれを用いた半導体素子の実装構造の実施形態の一例を図1〜3を参照して説明する。
図1に示すように、本例の配線基板10は、絶縁基板1と配線導体2とソルダーレジスト層3とから成る。配線基板10は、その上面に第1の実装部10aと第2の実装部10bとを有している。第1の実装部10aには、第1の半導体素子11が実装される。第2の実装部10bには、第2の半導体素子12が実装される。また、配線基板10の下面は、外部の電気回路基板に接続するための外部接続面を形成している。
絶縁基板1は、コア絶縁層1aとその上下面に積層されたビルドアップ絶縁層1b〜1iとから成る。
コア絶縁層1aは、例えばガラスクロス入りの熱硬化性樹脂から成る。熱硬化性樹脂としては、ビスマレイミドトリアジン樹脂やエポキシ樹脂等が用いられる。コア絶縁層1aの厚みは0.1〜0.8mm程度である。コア絶縁層1aの上面から下面にかけては、複数のスルーホール4が形成されている。スルーホール4の直径は、100〜200μm程度である。コア絶縁層1aの上下面およびスルーホール4の内壁には配線導体2が被着されている。配線導体2が被着されたスルーホール4の内部は、孔埋め樹脂5により充填されている。
ビルドアップ絶縁層1b〜1iは、ガラスクロス無しの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂等が用いられる。ビルドアップ絶縁層1b〜1iの厚みは、それぞれ10〜50μm程度である。各ビルドアップ絶縁層1b〜1iの上面から下面にかけては、複数のビアホール6が形成されている。ビアホール6の直径は、30〜100μm程度である。各ビルドアップ絶縁層1b〜1iの表面およびビアホール6内には、配線導体2が被着されている。
配線導体2は、銅箔や銅めっきから成る。配線導体2の厚みは、コア絶縁層1aの上下面およびスルーホール4の内壁ならびに各ビルドアップ絶縁層1b〜1iの表面で5〜25μm程度である。なお、ビアホール6内は、配線導体2により完全に充填されている。
配線導体2は、第1の搭載部10aにおいて、第1の半導体素子接続パッド7aを形成している。また、配線導体2は、第2の搭載部10bにおいて、第2の半導体素子接続パッド7bを形成している。第1の半導体素子接続パッド7aには、第1の半導体素子11の電極端子13が半田バンプ14を介して接続される。第2の半導体素子接続パッド7bには、第2の半導体素子12の電極端子15が半田バンプ16を介して接続される。
さらに、配線導体2は、配線基板10の下面において、外部の電気回路基板に接続するための外部接続パッド8を形成している。外部接続パッド8には、外部の電気回路基板の配線導体が半田ボール等を介して接続される。
ソルダーレジスト層3は、感光性の熱硬化性樹脂から成る。感光性の熱硬化性樹脂としては、例えばアクリル変性エポキシ樹脂等が用いられる。ソルダーレジスト層3の厚みは、10〜50μm程度である。上面側のソルダーレジスト層3は、第1の半導体素子接続パッド7aを露出させる開口部および第2の半導体素子接続パッド7bを露出させる開口部を有している。下面側のソルダーレジスト層3は、外部接続パッド8を露出させる開口部を有している。
ところで、本例の配線基板10においては、第1の実装部10aの高さが第2の実装部10bの高さよりも高くなっている。具体的には、第1の実装部10aは、最上層のビルドアップ絶縁層1e上に設けられているのに対して、第2の実装部10bは、その下層のビルドアップ絶縁層1d上に設けられている。このため、第1の実装部10aの高さが第2の実装部10bの高さよりもビルドアップ絶縁層1eの1層分、つまり10〜50μm高くなっている。これにより、第1の半導体素子11の実装高さを、第2の半導体素子12の実装高さよりも高いものとすることができる。なお、ここでいう実装高さとは、ある基準水平面から第1の半導体素子11の下面または第2の半導体素子12の下面までの高さをいう。
図2に、本例の配線基板10に第1の半導体素子11および第2の半導体素子12を実装した半導体素子の実装構造を示す。本例の配線基板10によれば、実装高さの高い第1の半導体素子11が実装される第1の実装部10aの高さが、実装高さの低い第2の半導体素子12を実装する第2の実装部10bの高さよりも高く形成されていることから、第1の実装部10aに第1の半導体素子11を実装するとともに第2の実装部10bに第2の半導体素子12を実装することで、実装高さの高い第1の半導体素子11と実装高さの低い第2の半導体素子12とを、所定の実装高さで容易に実装することができる。
また、本例の半導体素子の実装構造によれば、実装高さが低い第2の半導体素子12が実装された第2の実装部10bよりも高く形成された第1の実装部10aに実装高さが高い第1の半導体素子11が実装されていることから、実装高さの高い第1の半導体素子11と実装高さの低い第2の半導体素子12とが所定の実装高さで実装された半導体素子の実装構造を提供することができる。
なお、上述した配線基板10は、例えば以下のようにして製造される。先ず、図3(a)に示すように、最上層のビルドアップ絶縁層1eおよび上側のソルダーレジスト層3が第2の実装部10bとなる領域を覆うように形成された配線基板10の前駆体10Pを常法により形成する。次に、図3(b)に示すように、前駆体10P上に、第1の実装部10aを覆うとともに第2の実装部10bに対応する領域を露出させるマスクMを形成し、このマスクMを介してブラスト加工を施すことにより、第2の実装部10b上のビルドアップ絶縁層1eおよびソルダーレジスト層3を除去する。最後に、マスクMを除去することにより配線基板10を得る。
次に、本発明の配線基板およびこれを用いた半導体素子の実装構造の実施形態の他の例を図4〜6を参照して説明する。
図4に示すように、本例の配線基板30は、いわゆるコアレス基板であり、絶縁基板21と配線導体22とソルダーレジスト層23とから成る。配線基板30は、その上面に第1の実装部30aと第2の実装部30bとを有している。第1の実装部30aには、第1の半導体素子31が実装される。第2の実装部30bには、第2の半導体素子32が実装される。また、配線基板30の下面は、外部の電気回路基板に接続するための外部接続面を形成している。
絶縁基板1は、複数のビルドアップ絶縁層21a〜21gが上下に積層されて成る。ビルドアップ絶縁層21a〜21gは、ガラスクロス入りやガラスクロス無しの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂等が用いられる。ビルドアップ絶縁層21a〜21gの厚みは、それぞれ10〜50μm程度である。各ビルドアップ絶縁層21a〜21gの上面から下面にかけては、複数のビアホール24が形成されている。ビアホール24の直径は、30〜100μm程度である。各ビルドアップ絶縁層21a〜21gの表面およびビアホール24内には、配線導体22が被着されている。
配線導体22は、銅箔や銅めっきから成る。配線導体22の厚みは、各ビルドアップ絶縁層21a〜21gの表面で5〜25μm程度である。なお、ビアホール24内は、配線導体22により完全に充填されている。
配線導体22は、第1の搭載部30aにおいて、第1の半導体素子接続パッド25aを形成している。また、配線導体22は、第2の搭載部30bにおいて、第2の半導体素子接続パッド25bを形成している。第1の半導体素子接続パッド25aには、第1の半導体素子31の電極端子33が半田バンプ34を介して接続される。第2の半導体素子接続パッド25bには、第2の半導体素子32の電極端子35が半田バンプ36を介して接続される。
さらに、配線導体22は、配線基板30の下面において、外部の電気回路基板に接続するための外部接続パッド26を形成している。外部接続パッド26には、外部の電気回路基板配線導体が半田ボール等を介して接続される。
ソルダーレジスト層23は、感光性の熱硬化性樹脂から成る。感光性の熱硬化性樹脂としては、アクリル変性エポキシ樹脂等が用いられる。本例の配線基板30においては、ソルダーレジスト層23は、絶縁基板21の下面側のみに被着されている。ソルダーレジスト層23は、外部接続パッド26を露出させる開口部を有している。
ところで、本例の配線基板30においては、第1の実装部30aの高さが第2の実装部30bの高さよりも高くなっている。具体的には、第1の実装部30aは、最上層のビルドアップ絶縁層21a上に設けられているのに対して、第2の実装部30bは、その下層のビルドアップ絶縁層21b上に設けられている。このため、第1の実装部30aの高さが第2の実装部30bの高さよりもビルドアップ絶縁層21aの1層分、つまり10〜50μm高くなっている。これにより、第1の半導体素子31の実装高さを、第2の半導体素子32の実装高さよりも高いものとすることができる。なお、ここでいう実装高さとは、ある基準水平面から第1の半導体素子31下面または第2の半導体素子32の下面までの高さをいう。
図5に、本例の配線基板30に第1の半導体素子31および第2の半導体素子32を実装した半導体素子の実装構造を示す。本例の配線基板30によれば、実装高さの高い第1の半導体素子31が実装される第1の実装部30aの高さが、実装高さの低い第2の半導体素子32を実装する第2の実装部30bの高さよりも高く形成されていることから、第1の実装部30aに第1の半導体素子31を実装するとともに第2の実装部30bに第2の半導体素子32を実装することで、実装高さの高い第1の半導体素子31と実装高さの低い第2の半導体素子32とを、所定の実装高さで容易に実装することができる。
また、本例の半導体素子の実装構造によれば、実装高さが低い第2の半導体素子32が実装された第2の実装部30bよりも高く形成された第1の実装部30aに実装高さが高い第1の半導体素子31が実装されていることから、実装高さの高い第1の半導体素子31と実装高さの低い第2の半導体素子32とが所定の実装高さで実装された半導体素子の実装構造を提供することができる。
なお、上述した配線基板30は、例えば以下のようにして製造される。先ず、図6(a)に示すように、最上層のビルドアップ絶縁層21aが第2の実装部30bとなる領域を覆うように形成された配線基板30の前駆体30Pを常法により形成する。次に、図6(b)に示すように、前駆体30P上に、第1の実装部30aを覆うとともに第2の実装部30bに対応する領域を露出させるマスクMを形成し、このマスクMを介してブラスト加工を施すことにより、第2の実装部30b上のビルドアップ絶縁層21aを除去する。最後に、マスクMを除去することにより配線基板30を得る。
10,30 配線基板
10a,30a 第1の実装部
10b,30b 第2の実装部
11,31 第1の半導体素子
12,32 第2の半導体素子
10a,30a 第1の実装部
10b,30b 第2の実装部
11,31 第1の半導体素子
12,32 第2の半導体素子
Claims (2)
- 上面に実装高さの高い第1の半導体素子を実装する第1の実装部と、前記第1の半導体素子よりも実装高さの低い第2の半導体素子を実装する第2の実装部とを有する配線基板であって、前記第1の実装部の高さが前記第2の実装部の高さよりも高く形成されていることを特徴とする配線基板。
- 請求項1記載の配線基板の前記第1の実装部に前記1の半導体素子が実装されているとともに前記第2の実装部に前記第2の半導体素子が実装されていることを特徴とする半導体素子の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161704A JP2018032652A (ja) | 2016-08-22 | 2016-08-22 | 配線基板およびこれを用いた半導体素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161704A JP2018032652A (ja) | 2016-08-22 | 2016-08-22 | 配線基板およびこれを用いた半導体素子の実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018032652A true JP2018032652A (ja) | 2018-03-01 |
Family
ID=61303561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016161704A Pending JP2018032652A (ja) | 2016-08-22 | 2016-08-22 | 配線基板およびこれを用いた半導体素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018032652A (ja) |
-
2016
- 2016-08-22 JP JP2016161704A patent/JP2018032652A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645519B (zh) | 元件內埋式封裝載板及其製作方法 | |
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2016207958A (ja) | 配線基板及び配線基板の製造方法 | |
JP6504665B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
JP2017108019A (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2016066745A (ja) | プリント配線基板およびこれを備えた半導体装置 | |
JP2013243175A (ja) | 半導体装置及びその製造方法 | |
JP6316609B2 (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
TWI713427B (zh) | 封裝體的接著結構及其製造方法 | |
TW201519714A (zh) | 印刷電路板及其製造方法 | |
JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
KR102262907B1 (ko) | 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법 | |
JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP5709309B2 (ja) | 配線基板 | |
TWI602274B (zh) | 半導體封裝 | |
JP2018032652A (ja) | 配線基板およびこれを用いた半導体素子の実装構造 | |
JP2017152448A (ja) | 多数個取り配線基板 |