JP2012191573A - マイクロ波回路 - Google Patents

Abstract

【課題】高利得の増幅器の発振を防止することができるようにする。
【解決手段】キャビティ２，３の外側に配置されており、一方の端子が増幅器５のバイアス端子５ｃと接続され、他方の端子６ａが増幅器４の入力端子４ａと同じ側に配置されているローパスフィルタ６と、パッケージ１の接地面１ｂと接続されている状態で、パッケージ１及びローパスフィルタ６の周囲を覆っている導電性ケース７と、パッケージ１の上面１ａに配置され、パッケージ１の接地面１ｂと電気的に接続されている導電性のキャップ８と、導電性ケース７の上面７ａと導電性のキャップ８を接続している導電性の弾性体９とを備える。
【選択図】図１

Description

この発明は、例えば、レーダ用のアクティブフェイズドアレイアンテナの送受信モジュールの増幅器に適用されるマイクロ波回路に関するものである。

マイクロ波回路は、送受信モジュールの増幅器などに適用されるが、高利得の増幅器では、出力端子から出力された増幅後の信号が入力端子に帰還することで発振することがあり、入出力端子間のアイソレーションの確保が重要である。
例えば、以下の特許文献１には、送受信モジュール内で、アイソレーションを確保する方法が開示されているが、この方法は、カットオフブロックを用いることで、増幅器の出力端子と入力端子の間の導波管モードにおける伝播に対するカットオフ周波数を上昇させて、発振を防止する方法である。

これにより、増幅器の入出力端子間の空間的なアイソレーションを確保することができるが、バイアス配線経由での信号の帰還については抑えることができない。
バイアス配線に対するアイソレーションの確保の方法として、バイアス配線上にパスコンやチョークコイルを多段に配置して、アイソレーションを確保する方法が一般的に知られている。

特開２００９−１７０８４３号公報（段落番号［００１０］）

従来のマイクロ波回路は以上のように構成されているので、バイアス配線上にパスコンやチョークコイルを多段に配置すれば、バイアス配線経由での信号の帰還を抑えることができる。しかし、バイアス配線のパスコンやチョークコイルと並列に存在する空間的なアイソレーションを確保することができず、高利得の増幅器が発振してしまうことがあるなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、バイアス配線のパスコンやチョークコイルと並列に存在する空間的なアイソレーションを確保して、高利得の増幅器の発振を防止することができるマイクロ波回路を得ることを目的とする。

この発明に係るマイクロ波回路は、複数のキャビティを内蔵しているパッケージと、パッケージにおける第１のキャビティ内に配置されている第１の増幅器と、パッケージにおける第２のキャビティ内に配置され、入力端子が第１の増幅器の出力端子と接続されている第２の増幅器と、第１及び第２のキャビティの外側に配置されており、一方の端子が第２の増幅器のバイアス端子と接続され、他方の端子が第１の増幅器の入力端子と同じ側に配置されているローパスフィルタと、パッケージの下面である導電性の接地面と接続されている状態で、パッケージ及びローパスフィルタの周囲を覆っている導電性のケースと、パッケージの上面に配置され、パッケージの接地面と電気的に接続されている導電性のキャップと、導電性のケースの上面とキャップを接続している導電性の弾性体とを備えるようにしたものである。

この発明によれば、複数のキャビティを内蔵しているパッケージと、パッケージにおける第１のキャビティ内に配置されている第１の増幅器と、パッケージにおける第２のキャビティ内に配置され、入力端子が第１の増幅器の出力端子と接続されている第２の増幅器と、第１及び第２のキャビティの外側に配置されており、一方の端子が第２の増幅器のバイアス端子と接続され、他方の端子が第１の増幅器の入力端子と同じ側に配置されているローパスフィルタと、パッケージの下面である導電性の接地面と接続されている状態で、パッケージ及びローパスフィルタの周囲を覆っている導電性のケースと、パッケージの上面に配置され、パッケージの接地面と電気的に接続されている導電性のキャップと、導電性のケースの上面とキャップを接続している導電性の弾性体とを備えるように構成したので、バイアス配線のパスコンやチョークコイルと並列に存在する空間的なアイソレーションを確保して、高利得の増幅器の発振を防止することができる効果がある。

この発明の実施の形態１によるマイクロ波回路を示す構成図である。 （ａ）この発明の実施の形態２によるマイクロ波回路を示す断面図、（ｂ）マイクロ波回路のパッケージ内を示す構成図である。 この発明の実施の形態３によるマイクロ波回路を示す構成図である。

実施の形態１．
図１はこの発明の実施の形態１によるマイクロ波回路を示す構成図である。
図１において、パッケージ１は内部にキャビティ２（第１のキャビティ）とキャビティ３（第２のキャビティ）を有している。
第１の増幅器である増幅器４はパッケージ１におけるキャビティ２内に配置されており、入力端子４ａ及びバイアス端子４ｃが図中左側に配置されている。
第２の増幅器である増幅器５はパッケージ１におけるキャビティ３内に配置されており、入力端子５ａが増幅器４の出力端子４ｂと接続され、出力端子５ｂが図中右側に配置されている。

ローパスフィルタ６はキャビティ２，３の外側に配置されており、一方の端子が増幅器５のバイアス端子５ｃと接続され、他方の端子６ａが増幅器４の入力端子４ａと同じ図中左側に配置されている。
導電性ケース７は下面７ｂが、パッケージ１の下面である導電性の接地面１ｂと接続されている状態で、パッケージ１及びローパスフィルタ６の周囲を覆っている。
導電性のキャップ８はパッケージ１の上面１ａに配置され、パッケージ１の下面である導電性の接地面１ｂと電気的に接続されている。
導電性の弾性体９は導電性ケース７の上面７ａとキャップ８を接続している。

次に動作について説明する。
増幅器の発振に起因する信号の帰還経路は、主に以下の経路である。
（１）増幅器５の出力端子５ｂから増幅器４の入力端子４ａに、空間を伝播して帰還する経路
（２）増幅器５のバイアス配線を経由して、増幅器４の入力端子４ａに帰還する経路

増幅器５の出力端子５ｂから増幅器４の入力端子４ａに帰還する経路については、パッケージ１の上面１ａに配置されている導電性のキャップ８と、導電性ケース７の上面７ａとを導電性の弾性体９で接続することで、パッケージ１の上部の空間の非導電の面積を減少させることができるため、カットオフ周波数が上昇し、アイソレーションを確保することができる。

増幅器５のバイアス配線を経由して、増幅器４の入力端子４ａに帰還する経路については、増幅器５のバイアス配線にローパスフィルタ６を接続することで対策が可能になる。
しかし、増幅器４，５の利得が高い場合、増幅器４，５と同じキャビティ内にローパスフィルタ６を配置すると、増幅器５の出力端子５ｂから出力された増幅後の信号が空間を伝播して、ローパスフィルタ６の出力端子と結合し、十分なアイソレーションを確保することができない場合がある。
そこで、この実施の形態１では、ローパスフィルタ６を増幅器４，５が配置されているキャビティ２，３の外側に配置することで、増幅器５の出力端子５ａから出力された増幅後の信号の空間伝播を抑圧すると同時に、バイアス配線に結合した漏れ信号を抑圧することができる。

上記のように、ローパスフィルタ６を経由したバイアス配線は、漏れ信号が抑圧されているため、そのバイアス配線と入力端子４ａ間の結合が十分に抑えられない状況でも、増幅器４，５の発振を防止することができる。
なお、漏れ信号が抑圧されているため、増幅器４の入力端子４ａと同じ側にバイアス配線を配置している。
増幅器４の入力端子４ａとバイアス配線を同じ側に配置することで、増幅器４，５を制御する制御信号や電源回路を、増幅器４の入力端子４ａ側に一括配置することができ、装置の小型化を実現することができる。

実施の形態２．
図２（ａ）はこの発明の実施の形態２によるマイクロ波回路を示す断面図であり、図２（ｂ）はマイクロ波回路のパッケージ内を示す構成図である。
図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
導線１０は増幅器５のバイアス端子５ｃとローパスフィルタ６の一方の端子を接続している。

この実施の形態２では、パッケージ１内の増幅器５の出力端子５ｂと同じ側に増幅器５のバイアス端子５ｃを配置するとともに、パッケージ１の上面１ａに配置されている導電性のキャップ８の上側にローパスフィルタ６を配置し、増幅器５のバイアス端子５ｃとローパスフィルタ６の一方の端子とを導線１０で接続している。
このとき、ローパスフィルタ６は、導電性の接着剤等で、パッケージ１の上面１ａに配置されている導電性のキャップ８と固定して導通を確保している。
また、ローパスフィルタ６については、上面と下面の導通を確保することが可能な導体で構成するとともに、そのローパスフィルタ６の上部に導電性の弾性体９を配置して、ローパスフィルタ６と導電性ケース７の上面７ａとの導通を確保している。

パッケージ１の上部の空間は、パッケージ１と導通を確保された導電性の構造物であるローパスフィルタ６と、そのローパスフィルタ６の上部の導電性の弾性体９とによって、導電性ケース７の上面７ａとの導通が確保されているため、非導電の面積を縮小させることができる。その結果、カットオフ周波数を上昇させて、アイソレーションを確保することができる。
これにより、ローパスフィルタ６の入出力端子間の空間アイソレーションが確保されるため、増幅器の入出力端子間の帰還及びバイアス配線経由の帰還の双方を抑えることが可能になる。

実施の形態３．
図３はこの発明の実施の形態３によるマイクロ波回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ローパスフィルタ６は図１と同様にキャビティ２，３の外側に配置されているが、図３の例では、第３のキャビティであるキャビティ１１内に配置されている。
なお、ローパスフィルタ６の一方の端子は、増幅器５のバイアス端子５ｃ（不図示）とパッケージ１の内層パターンで接続されている。
また、ローパスフィルタ６の他方の端子６ａ（不図示）は、パッケージ１の内層パターンを通過して、パッケージ１の外部の増幅器４の入力端子４ａと同じ辺の端子１２に接続されている。

この実施の形態３では、ローパスフィルタ６がキャビティ１１内に配置されており、キャビティ１１は、増幅器５を含むキャビティ３と空間的に遮蔽されているため、アイソレーションが確保されている。
このため、増幅器５の出力信号がローパスフィルタ６の出力端子に結合することが抑えられる。
また、パッケージ１の上面１ａは、導電性の弾性体９によって導電性ケース７と接続されているため、非導電の面積を縮小させることができる。その結果、カットオフ周波数を上昇させて、アイソレーションを確保することができる。

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１ パッケージ、１ａ パッケージの上面、１ｂ パッケージの下面、２ キャビティ（第１のキャビティ）、３ キャビティ（第２のキャビティ）、４ 増幅器（第１の増幅器）、４ａ 入力端子、４ｂ 出力端子、４ｃ バイアス端子、５ 増幅器（第２の増幅器）、５ａ 入力端子、５ｂ 出力端子、５ｃ バイアス端子、６ ローパスフィルタ、６ａ ローパスフィルタの端子、７ 導電性ケース、７ａ 導電性ケースの上面、７ｂ 導電性ケースの下面、８ 導電性のキャップ、９ 導電性の弾性体、１０ 導線、１１ キャビティ（第３のキャビティ）、１２ 端子。

Claims (3)

1. 複数のキャビティを内蔵しているパッケージと、上記パッケージにおける第１のキャビティ内に配置されている第１の増幅器と、上記パッケージにおける第２のキャビティ内に配置され、入力端子が上記第１の増幅器の出力端子と接続されている第２の増幅器と、上記第１及び第２のキャビティの外側に配置されており、一方の端子が上記第２の増幅器のバイアス端子と接続され、他方の端子が上記第１の増幅器の入力端子と同じ側に配置されているローパスフィルタと、上記パッケージの下面である導電性の接地面と接続されている状態で、上記パッケージ及び上記ローパスフィルタの周囲を覆っている導電性のケースと、上記パッケージの上面に配置され、上記パッケージの接地面と電気的に接続されている導電性のキャップと、上記ケースの上面と上記キャップを接続している導電性の弾性体とを備えたマイクロ波回路。
2. ローパスフィルタの接地面がパッケージの上面に配置されて、上記ローパスフィルタの接地面が導電性のギャップと電気的に接続され、上記キャップが導電性のケースの上面と導電性の弾性体で接続されていることを特徴とする請求項１記載のマイクロ波回路。
3. ローパスフィルタがパッケージにおける第３のキャビティ内に配置されていることを特徴とする請求項１記載のマイクロ波回路。

Images