JPWO2015025603A1 - 高周波モジュール - Google Patents

Abstract

通過帯域外の減衰特性が優れた小型のフィルタ回路を有する高周波モジュールを提供する。フィルタ素子間の接続導体から分配された高周波信号は、取出用回路部による伝送により、位相及び振幅が変化する。第３外部接続端子における高周波信号を抑圧信号と称し、フィルタ回路を通過する高周波信号を抑圧対象信号と称すると、取出用回路部の伝送距離は、抑圧信号の位相が抑圧対象信号の位相と略逆相となり、かつ抑圧信号の振幅が抑圧対象信号の位相と略同じになるように設定される。抑圧信号は、第３外部接続端子と第２外部接続端子とが接続されることにより、抑圧対象信号と合成される。すると、フィルタ回路は、通過帯域外の成分が合成により相殺されて、減衰特性が向上する。

Description

本発明は、複数のフィルタ素子を備えた高周波モジュールに関するものである。

無線通信機能を備える携帯機器等では、所望周波数の高周波信号のみを通過し、当該所望周波数以外の高周波信号を減衰させるために、フィルタ回路を備えている。

例えば、特許文献１には、共振子を複数備えたフィルタ回路が記載されている。具体的には、特許文献１のフィルタ回路は、入力端子と出力端子との間に、複数の共振子が直列接続されている。

特許文献１に記載の構成では、通過帯域外の減衰特性を改善するために、インダクタもしくはインダクタとキャパシタの経路（以下、補正回路と称する）を、フィルタ回路に対して並列接続している。この際、補正回路を伝搬する抑圧信号がフィルタ回路を伝搬する通過帯域外の高周波信号（抑圧対象信号）と、振幅が一致し、かつ位相が逆転するように、補正回路は調整される。これにより、抑圧対象信号は、フィルタ回路と補正回路との接続点で相殺され、出力端子からは出力されない。

特開２０１２−１０９８１８号公報

しかしながら、上述の構成では、高周波モジュールは、補正回路がフィルタ回路の外部に設けられることにより、モジュールサイズが大きくなる。

また、フィルタ回路の外部では外部環境の影響を受けやすい。具体的には、補正回路は、フィルタ回路の外部におけるノイズの影響を受けやすく、他の回路と結合しやすくなる。また、補正回路は、フィルタ回路の外部における実装素子間結合の影響を受けやすくなる。その結果、高周波モジュールは、特性がばらつきやすく、減衰特性を所望の特性にすることが困難となる。

そこで、本発明の目的は、通過帯域外の減衰特性が優れた小型のフィルタ回路を有する高周波モジュールを提供することにある。

この発明の高周波モジュールは、高周波信号が入力される第１外部接続端子と、高周波信号を出力する第２外部接続端子と、第１外部接続端子と第２外部接続端子との間に接続される高周波信号処理部と、を備える。

そして、高周波信号処理部は、第１外部接続端子と第２外部接続端子との間に直列接続された複数のフィルタ素子を有する第１のフィルタ回路と、一方端が前記第１のフィルタ回路のいずれかのフィルタ素子に接続される接続導体に直接又は電磁界結合で接続され、他方端が第３外部接続端子である取出用回路部と、を内部に備え、第３外部接続端子は、第２外部接続端子に接続される。

電磁界結合は、誘導性結合又は容量性結合により実現する。例えば、取出用回路部の一方端は、誘導性結合又は容量性結合により、フィルタ素子を互いに接続する接続導体に接続される。これにより、フィルタ素子間を流れる高周波信号は、分配されて第３外部接続端子に向けて伝送される。なお、取出用回路部の一方端は、フィルタ素子間の接続導体に直接接続（例えば、抵抗分配。）されてもかまわない。また、取出用回路部の一方端は、フィルタ素子間を互いに接続する接続導体に限らず、例えば、第１外部接続端子とフィルタ素子とを接続する接続導体に接続されてもよい。

分配された高周波信号は、取出用回路部で伝送されることにより、位相及び振幅が変化する。例えば伝送距離に応じて、位相は、周期的に変化し、振幅は、取出用回路部の損失により小さくなる。

第３外部接続端子における高周波信号を抑圧信号と称し、第１のフィルタ回路を通過する高周波信号を抑圧対象信号と称すると、取出用回路部は、抑圧信号の位相が抑圧対象信号の位相と略逆相となり、かつ抑圧信号の振幅が抑圧対象信号の振幅と略同じになるように、例えば伝送距離が設定される。

抑圧信号は、第３外部接続端子と第２外部接続端子とが接続されることにより、抑圧対象信号と合成される。すると、第３外部接続端子と第２外部接続端子との接続部において通過帯域外の成分が抑圧信号と抑圧対象信号との合成により相殺されて、減衰特性が向上する。

取出用回路部は、高周波信号処理部の内部に備えられるため、外部環境の影響を受けにくい。これにより、高周波モジュールは、特性がばらつきにくく、減衰特性の調整が容易になる。

また、第３外部接続端子は、前記第２外部接続端子に直接接続されても構わないし、誘導性結合又は容量性結合による接続を介して前記第２外部接続端子に接続される態様であっても構わない。

また、前記第２外部接続端子と前記第３外部接続端子との間に整合素子を備えてもよい。

整合素子は、抑圧信号の位相を最終調整するため、抑圧対象信号の通過帯域外の成分は、より相殺される。

また、前記整合素子は、キャパシタやインダクタであってもよく、線状導体であってもよい。

整合素子が線状導体である場合、抑圧信号の位相は、線状導体の長さにより、調整可能となる。この場合、抑圧信号の振幅も、線状導体の長さにより、調整可能となる。

また、前記整合素子は、前記第１のフィルタ回路の通過帯域以外の帯域で高周波信号を逆位相とするように設定されてもよい。

通過帯域外において、抑圧信号の位相が、抑圧対象信号の位相と逆位相（１８０°）となれば、通過帯域外の成分は、ほとんど相殺される。

また、高周波モジュールは、第２のフィルタ回路を備えるデュプレクサであって、前記第２のフィルタ回路の一方端は、前記第２外部接続端子に接続され、該第２のフィルタ回路の他方端は、第４外部接続端子に接続される。

例えば送信側の第１のフィルタ回路の減衰特性が向上すると、受信側の第２のフィルタ回路に漏洩してしまう成分は減少する。これにより、第１外部接続端子に接続される送信回路と、第４外部接続端子に接続される受信回路とのアイソレーションを高めることができる。

また、この発明の高周波モジュールは次の構成であってもよい。

前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、該フィルタ基板の前記第１主面に対して間隔を空けて対向する平板状のカバー層と、前記第１主面から突出し、前記カバー層を貫通する形状の複数の接続電極と、積層基板と、を備え、前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、前記フィルタ基板は、前記複数の接続電極を介して前記積層基板に接続されている。

この構成では、高周波信号処理部をＷＬＰ（；Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）構造で実現できる。これにより、高周波モジュールを小型化できる。

また、前記取出用回路部は、前記フィルタ基板の前記第１主面又は前記フィルタ基板の内部に形成され、前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子であってもよい。

また、前記取出用回路部は、前記カバー層の表面又は前記カバー層の内部に形成され、前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子であってもよい。

また、前記取出用回路部の一方端は、前記第１のフィルタ回路の接続導体と直接接続されてもよい。

ＷＬＰ構造では、高周波モジュールを平面視してフィルタ基板の領域に取出用回路部及び第３外部接続端子を設けることができるため、高周波モジュールを小型化できる。

前記取出用回路部の一方端は、前記第１主面の法線方向から視た平面視において、前記接続導体と重なるように配置されてもかまわない。

この構成では、取出用回路部の一方端は、フィルタ基板の第１主面に形成された複数のＩＤＴ電極間を接続する導体と誘導性結合又は容量性結合することにより、高周波信号を取り出す。

また、高周波モジュールは、次の構成であってもよい。

前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、積層基板と、前記第１主面から突出し、前記積層基板に接続される複数の接続電極と、を備え、前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、前記フィルタ基板は、樹脂フィルムで封入されている。

この構成では、高周波信号処理部を所謂ベアチップ構造で実現する。

前記取出用回路部は、前記フィルタ基板の前記第１主面又は前記フィルタ基板の内部に形成され、前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子であってもよい。

前記取出用回路部は、前記フィルタ基板の内部に形成され、前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子であり、前記取出用回路部の一方端は、前記第１主面の法線方向から視た平面視において、前記接続導体と重なるように配置されてもかまわない。

また、高周波モジュールは、次の構成であってもよい。高周波モジュールは、前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、該フィルタ基板の前記第１主面側に配置され、該フィルタ基板の前記第１主面側が実装された平板状のフィルタ実装用基板と、を備える。

この構成では、高周波信号処理部を所謂ＣＳＰ（；Ｃｈｉｐ Ｓｉｚｅｄ Ｐａｃｋａｇｅ）構造で実現する。また、ＣＳＰ構造では、整合素子をフィルタ実装用基板上に実装することも可能となる。

この発明によれば、優れた通過帯域外の減衰特性を備えた小型のフィルタ回路を有する高周波モジュールを実現することができる。

実施形態１に係る高周波モジュールの第１回路例を示す回路ブロック図である。 実施形態１に係る高周波モジュールの通過特性を示す模式図である。 実施形態１に係る高周波モジュールの第２回路例を示す回路ブロック図である。 実施形態１に係る高周波モジュールの第３回路例を示す回路ブロック図である。 実施形態１に係る高周波モジュールの第４回路例を示す回路ブロック図である。 実施形態２に係るデュプレクサ２の回路例を示す回路ブロック図である。 ＷＬＰ実装されたデュプレクサ２の側面断面図、及びフィルタ基板４０１の上面図である。 変形例１に係るデュプレクサ２Ａの側面断面図、デュプレクサ２Ａの上面図、及び変形例２に係るデュプレクサ２Ｂの側面断面図である。 ベアチップ構造で実装されたデュプレクサ２Ｃの側面断面図、及び上面図である。 ＣＳＰ構造で実装されたデュプレクサ２Ｄの側面断面図、及び上面図である。

本発明の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は実施形態１に係る高周波モジュール１の第１回路例を示す回路ブロック図である。

高周波モジュール１は、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、高周波信号処理部１０、及び外部回路３００を備える。

高周波信号処理部１０は、第１外部接続端子Ｐ１１と第２外部接続端子Ｐ２１との間に接続されている。

第１外部接続端子Ｐ１１には、例えば８００ＭＨｚ帯域の高周波信号が入力される。第２外部接続端子Ｐ２１は、高周波信号を出力する。

高周波信号処理部１０は、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３（本発明の「第３外部接続端子」に相当する）、フィルタ回路１００（本発明の第１のフィルタ回路に相当。）、及び取出用回路２００を備える。高周波信号処理部１０は、１つの基板で構成されている。すなわち、フィルタ回路１００と取出用回路２００とは、実施形態１においては、同一基板内に形成されている。

第１端子Ｐ１２は、第１外部接続端子Ｐ１１に接続されている。第２端子Ｐ２２は、第２外部接続端子Ｐ２１に接続されている。

フィルタ回路１００は、第１端子Ｐ１２と第２端子Ｐ２２との間に接続されている。

フィルタ回路１００は、複数のＳＡＷ（弾性表面波）共振子１０１，１０２，１０３，１０４（以下、複数のＳＡＷ共振子をまとめて説明する場合には単純に複数のＳＡＷ共振子１０１−１０４と称する。）を備える。これら複数のＳＡＷ共振子が、本発明の「複数のフィルタ素子」に相当する。フィルタ回路１００は、複数のＳＡＷ共振子１０５，１０６，１０７を備える。なお、ＳＡＷ共振子の数や配置は、通過させたい信号の周波数帯域及び通過帯域外における所望の減衰特性を得るために適宜変更しても構わない。

複数のＳＡＷ共振子１０１−１０４及び複数のＳＡＷ共振子１０５，１０６，１０７は、それぞれ個別に共振周波数を有し、それぞれ個別に帯域通過特性を有する帯域通過フィルタ（ＢＰＦ）として機能する。複数のＳＡＷ共振子１０１−１０４は、第１端子Ｐ１２と第２端子Ｐ２２との間に直列接続されている。複数のＳＡＷ共振子１０５，１０６，１０７は、複数のＳＡＷ共振子１０１−１０４における隣り合うＳＡＷ共振子を接続する各接続導体とグランドとの間に接続されている。

より具体的には、ＳＡＷ共振子１０１の一方端は、第１端子Ｐ１２に接続されている。ＳＡＷ共振子１０１の他方端は、接続導体１１１を介してＳＡＷ共振子１０２の一方端に接続されている。ＳＡＷ共振子１０５の一方端は、接続導体１１１に接続され、ＳＡＷ共振子１０５の他方端は、グランドに接続されている。

ＳＡＷ共振子１０２の他方端は、接続導体１１２を介してＳＡＷ共振子１０３の一方端に接続されている。ＳＡＷ共振子１０６の一方端は、接続導体１１２に接続され、ＳＡＷ共振子１０６の他方端は、グランドに接続されている。

ＳＡＷ共振子１０３の他方端は、接続導体１１３を介してＳＡＷ共振子１０４の一方端に接続されている。ＳＡＷ共振子１０７の一方端は、接続導体１１３に接続され、ＳＡＷ共振子１０７の他方端は、グランドに接続されている。

ＳＡＷ共振子１０４の他方端は、第２端子Ｐ２２に接続されている。

フィルタ回路１００は、複数のＳＡＷ共振子１０１−１０４及び複数のＳＡＷ共振子１０５，１０６，１０７の帯域通過特性及び通過帯域外の減衰特性を組み合わせることでフィルタ回路１００として所望の帯域通過特性を実現している。これにより、高周波モジュール１は、第１外部接続端子Ｐ１１に入力される高周波信号のうち、所望の通過帯域Ｂ（例えば中心周波数ｆ_０が８００ＭＨｚ）の高周波信号を第２外部接続端子Ｐ２１から出力する。

次に、取出用回路２００及び外部回路３００の構成について説明する。第１回路例では、高周波モジュール１は、所望の通過帯域Ｂ外の減衰特性を改善するために取出用回路２００及び外部回路３００を備えている。ただし、外部回路３００は、本発明の必須の構成ではない。

取出用回路２００は、分配器２０１、及び主線路２１０からなる。主線路２１０の一方端は、分配器２０１に接続されている。主線路２１０の他方端は、第３端子Ｐ３に接続されている。

分配器２０１は、接続導体１１１から高周波信号を分配して当該高周波信号を主線路２１０に出力する。分配器２０１内部の内部導体２０２と、接続導体１１１とは互いに絶縁された状態で容量性結合又は誘導性結合している。すなわち、分配器２０１内部の内部導体２０２と、接続導体１１１とは、電磁界結合で接続されている。ただし、高周波信号の分配は、他の回路例に示すように、高抵抗等を接続導体１１１に直接接続して実現される態様であっても構わない。

なお、上述の例では、接続導体１１１から高周波信号を取り出す例を示しているが、要求される特性に合わせて、図１に示す接続導体１１２、１１３等、他の接続導体から高周波信号を取り出す構造としてもよい。例えば、第１端子Ｐ１２とＳＡＷ共振子１０１とを接続する接続導体、ＳＡＷ共振子１０４と第２端子Ｐ２２とを接続する接続導体、接続導体１１１とＳＡＷ共振子１０５とを接続する接続導体、接続導体１１２とＳＡＷ共振子１０６とを接続する接続導体、接続導体１１３とＳＡＷ共振子１０７とを接続する接続導体等から、高周波信号を取り出してもよい。

分配器２０１によって取り出される高周波信号は、分配器２０１の内部導体２０２と接続導体１１１との接続態様及び結合度を調整することにより、周波数及び振幅が調整される。

主線路２１０は、例えば図１に示すように、所定長からなる線状導体である。主線路２１０は、分配器２０１が分配した高周波信号を伝送する。高周波信号は、主線路２１０によって伝送されると、位相及び振幅が変化する。主線路２１０は、第３端子Ｐ３から取り出される高周波信号の位相を所望の値にし、かつ、当該高周波信号の振幅を所望の値にするように長さが設定されている。

外部回路３００は、コネクタ３０１と位相整合器３０２とを備える。コネクタ３０１は、第３端子Ｐ３に接続されている。位相整合器３０２は、コネクタ３０１と第２外部接続端子Ｐ２１との間に接続されている。位相整合器３０２は、インダクタ若しくはキャパシタ又は線状導体を備え、これらインダクタ若しくはキャパシタ又は線状導体によって高周波信号の位相を調整する。

次に、取出用回路２００及び外部回路３００の作用について説明する。本実施形態の高周波モジュール１は、分配器２０１の接続態様及び結合度を調整することにより、取り出す高周波信号の周波数及び振幅を調整することと、主線路２１０が高周波信号の位相及び振幅の変化量を調整することを利用して、フィルタ回路１００の減衰特性を改善するものである。

より具体的には、フィルタ回路１００を通過して第２端子Ｐ２２から出力される高周波信号を抑圧対象信号ＨＳ_１とし、分配器２０１によって分配された高周波信号を取出信号ＨＳ_２として、主線路２１０の作用を説明する。

振幅Ａ_１を抑圧対象信号ＨＳ_１の周波数ｆ_１（ただし、周波数ｆ_１は、フィルタ回路１００の通過帯域Ｂ外の周波数である。）における振幅とする。位相ＰＨ_１を抑圧対象信号ＨＳ_１の周波数ｆ_１の第２端子Ｐ２２における位相とする。

分配器２０１は、接続導体１１１との接続態様及び結合度が調整されることにより、接続導体１１１から周波数ｆ_１の取出信号ＨＳ_２を取り出す。主線路２１０は、取出信号ＨＳ_２の周波数ｆ_１における振幅を振幅Ａ_２とし、かつ第３端子Ｐ３における位相を位相ＰＨ_２とするように、長さが設定されている。振幅Ａ_２は、振幅Ａ_１と略同じ大きさになるように設定される。位相ＰＨ_２は、位相ＰＨ_１の逆相に近づけるように設定される。以下、主線路２１０によって振幅及び位相の変化量が調整された高周波信号を抑圧信号ＨＳ_３とする。抑圧信号ＨＳ_３は、第３端子Ｐ３から外部回路３００に向けて出力される。

抑圧信号ＨＳ_３は、コネクタ３０１を介して位相整合器３０２に入力される。位相整合器３０２は、抑圧信号ＨＳ_３の位相を補正する。すなわち、位相整合器３０２は、主線路２１０によって調整しきれなかった抑圧信号ＨＳ_３の位相を、位相ＰＨ_１の逆相（１８０°）になるように最終調整する。位相整合器３０２により最終調整された高周波信号を抑圧信号ＨＳ_４とする。抑圧信号ＨＳ_４は、位相整合器３０２から第２外部接続端子Ｐ２１に向けて出力される。すると、第２外部接続端子Ｐ２１において抑圧対象信号ＨＳ_１と抑圧信号ＨＳ_４とは合成される。

なお、厳密には、第２端子Ｐ２２から第２外部接続端子Ｐ２１までの経路、及び位相整合器３０２から第２外部接続端子Ｐ２１までの経路によっても、高周波信号の位相及び振幅が変化する。しかし、本実施形態では、それら経路の長さが無視できるほど短く、それら経路によって位相及び振幅が変わらないものとして説明する。また、これら経路の長さを予め考慮して、分配器２０１や主線路２１０を設定してもよい。

抑圧対象信号ＨＳ_１と抑圧信号ＨＳ_４とは、周波数ｆ_１において同じ振幅Ａ_１であり、かつ互いに逆相であるため、合成されると周波数ｆ_１の成分が相殺される。すなわち、フィルタ回路１００の通過帯域Ｂ外の周波数ｆ_１において、抑圧対象信号ＨＳ_１の通過帯域外における成分が抑圧信号ＨＳ_４によって十分に減衰される。

主線路２１０は、高周波信号処理部１０を構成する基板にフィルタ回路１００と共に形成されているため、基板の外に形成される場合に比べて、ノイズの影響を受けにくく、かつ基板の外に形成される他の回路と結合しにくい。また、主線路２１０は、基板の外に形成される場合に比べて、基板外に配置される素子間の結合による影響を受けにくい。これにより、高周波信号の振幅及び位相の変化量調整のための主線路２１０の長さの設定は、外部環境からの影響によるばらつきが減るため、簡易化される。また、主線路２１０は、製造ばらつきが少ない半導体の微細加工により基板内に形成可能である。したがって、主線路２１０は、製造ばらつきも小さい。

また、取出信号ＨＳ_２は、分配器２０１によって誘導性結合又は容量性結合により取り出されるため、接続導体１１１を流れる高周波信号に比べて、レベルが小さい。したがって、取出信号ＨＳ_２は、線状導体である主線路２１０だけで所望の振幅Ａ_１にまで小さくすることができる。

また、外部回路３００は、主線路２１０により高周波信号の振幅及び位相の変化量が調整されるため、簡素な構成でも十分に抑圧信号ＨＳ_３の位相を最終調整できる。すなわち、高周波モジュール１に取出用回路２００が備えられることにより、外部回路３００は、小型化できる。さらに、高周波モジュール１は、ノイズの影響を受けやすい外部回路３００を小さくできるため、特性がばらつきにくい。

なお、主線路２１０だけでなく、主線路２１０にキャパシタ若しくはインダクタを備えて、位相を調整する態様であっても構わない。

また、第１回路例では、第３端子Ｐ３と第２外部接続端子Ｐ２１とが外部回路３００を介して接続されているが、直接接続されていてもよい。例えば、第３端子Ｐ３は、基板内配線により直接第２端子Ｐ２２に接続されていてもよい。この場合でも、主線路２１０により振幅及び位相が調整された抑圧信号ＨＳ_３が抑圧対象信号ＨＳ_１の周波数ｆ_１における成分を相殺できる。高周波モジュール１は、外部回路３００を備えない場合、さらに小型化できる。

また、本実施形態の取出用回路２００は、フィルタ回路１００が複数の縦結合型共振子から構成される場合でも適用できる。

また、フィルタ回路１００が主線路２１０による減衰特性の調整すら必要としない場合、第３端子Ｐ３をグランドに接続すればよい。

図２は第１回路例における通過特性を示す模式図である。図２の縦軸は、第１外部接続端子Ｐ１１から第２外部接続端子Ｐ２１へ伝搬する高周波信号の通過特性を示す。図２の横軸は、周波数である。図２の実線は、高周波モジュール１の通過特性を示す。図２の点線は、比較例の通過特性を示す。なお、第１回路例と比較例とは、同じ環境に置かれているものとする。

比較例は、第１外部接続端子Ｐ１１から直接高周波信号を取り出して外部回路に接続した例である。この場合、外部環境の影響を受けて、比較例では、図２に示すように、減衰特性が劣化する。また、比較例では、フィルタ回路１００の減衰特性を向上させるための抑圧信号は、外部回路だけで振幅及び位相を調整せざるを得ない。したがって、比較例の外部回路は、複雑な構成となり大型化する。その結果、外部回路の高周波信号は、ノイズの影響を受けやすくなり、減衰特性がばらつく。

しかしながら、高周波モジュール１は、上述のように、ノイズの影響を受けにくい基板内部で抑圧信号ＨＳ_３を生成する。その結果、高周波モジュール１は、所望の減衰特性を得るための調整が簡易となり、かつ特性がばらつきにくい。本実施形態では、図２に示すように、高周波モジュール１は、通過帯域Ｂ外の周波数のうち、中心周波数ｆ_０の二倍波の周波数２ｆ_０において比較例よりも減衰している。

なお、上述の通り、分配器２０１の内部導体２０２と接続導体１１１との接続態様及び結合度等を適宜調整することによって、周波数２ｆ_０以外の通過帯域Ｂ外の周波数帯域においても、比較例よりも減衰させることも可能である。

さらに、高周波モジュール１は、分配器２０１の内部導体２０２と接続導体１１１との接続態様及び結合度を変えることにより、減衰極の周波数、すなわち、二倍波の周波数２ｆ_０を調整できる。

次に、分配器の接続態様について第２回路例及び第３回路例を用いて説明する。図３は、実施形態１に係る高周波モジュール１の第２回路例を示す回路ブロック図である。図４は、実施形態１に係る高周波モジュール１の第３回路例を示す回路ブロック図である。

第２回路例及び第３回路例は、分配器の接続態様において、それぞれ第１回路例と異なる。第１回路例と重複する構成の説明は省略する。

第２回路例に示す高周波モジュール１は、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、高周波信号処理部１０Ａ、及び外部回路３００を備える。高周波信号処理部１０Ａは、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、フィルタ回路１００及び取出用回路２００Ａを備える。取出用回路２００Ａは、分配器２０１Ａ、及び主線路２１０からなる。

分配器２０１Ａは、キャパシタ２０３を備える。キャパシタ２０３の一方端は、接続導体１１１に直接接続されている。キャパシタ２０３の他方端は、主線路２１０に直接接続されている。

このような構成により、分配器２０１Ａは、接続導体１１１を流れる高周波信号を取り出すことができる。

また、第３回路例に示す高周波モジュール１は、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、高周波信号処理部１０Ｂ、及び外部回路３００を備える。高周波信号処理部１０Ｂは、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、フィルタ回路１００及び取出用回路２００Ｂを備える。取出用回路２００Ｂは、分配器２０１Ｂ、主線路２１０からなる。第１回路例と重複する構成の説明は省略する。

分配器２０１Ｂは、抵抗２０４を備える。抵抗２０４の一方端は、接続導体１１１に直接接続されている。抵抗２０４の他方端は、主線路２１０に直接接続されている。

このような構成により、分配器２０１Ｂは、接続導体１１１を流れる高周波信号を取り出すことができる。

次に、図５は、実施形態１に係る高周波モジュール１の第４回路例を示す回路ブロック図である。

第４回路例は、取出用回路と外部回路との接続態様が異なる点において第３回路例と異なる。第３回路例と重複する構成の説明は省略する。

第４回路例に示す高周波モジュール１は、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、高周波信号処理部１０Ｃ、及び外部回路３００Ｃを備える。高周波信号処理部１０Ｃは、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３Ｃ、フィルタ回路１００及び取出用回路２００Ｂを備える。

外部回路３００Ｃは、コネクタ３０１Ｃ及び位相整合器３０２を備える。

第３端子Ｐ３Ｃ及びコネクタ３０１Ｃは、それぞれ内部にキャパシタ若しくはインダクタを備える。第３端子Ｐ３Ｃとコネクタ３０１Ｃとは、互いに近接して配置される。すると、コネクタ３０１Ｃは、第３端子Ｐ３Ｃと容量性結合又は誘導性結合されることにより、第３端子Ｐ３Ｃから高周波信号が入力される。

次に、実施形態１に係る高周波モジュール１は、具体的な適用例として、図６に示すデュプレクサ構成に利用することができる。図６は、実施形態２に係るデュプレクサ２の回路例を示す回路ブロック図である。

デュプレクサ２は、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、第４外部接続端子Ｐ４１Ａ，Ｐ４１Ｂ、高周波信号処理部１０Ｄ、及び外部回路３００を備える。第１，第２，第３回路例と重複する構成の説明は省略する。

具体的な適用例として、第１外部接続端子Ｐ１１は、送信回路に接続される。第２外部接続端子Ｐ２１は、アンテナに接続される。

高周波信号処理部１０Ｄは、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、フィルタ回路１００、取出用回路２００、フィルタ回路１２０（第２のフィルタ回路に相当。）、及び２つの第４端子Ｐ４２Ａ，Ｐ４２Ｂを備える。高周波信号処理部１０Ｄは、フィルタ回路１００、取出用回路２００Ａ、及びフィルタ回路１２０を同一基板内に備える。

フィルタ回路１２０は、第２端子Ｐ２２と第４端子Ｐ４２Ａ，Ｐ４２Ｂとの間に接続されている。

フィルタ回路１２０は、ＳＡＷ共振子１２１と縦結合型共振子１２２，１２３とが直列接続されている。この構成により、フィルタ回路１２０は、第２端子Ｐ２２と第４端子Ｐ４２Ａ，Ｐ４２Ｂとの間に対して、これらＳＡＷ共振子１２１，１２２，１２３の帯域通過特性および減衰特性を組み合わせることで、所望の第２帯域通過特性および第２通過帯域外の第２減衰特性を実現している。第２通過帯域は、フィルタ回路１００の第１通過帯域Ｂとは異なる周波数帯域であり、かつ第１通過帯域Ｂ外の減衰帯域範囲内となるように設定されている。

第４端子Ｐ４２Ａ，Ｐ４２Ｂは、それぞれ第４外部接続端子Ｐ４１Ａ，Ｐ４１Ｂを介して受信回路に接続されている。

上述の構成により、フィルタ回路１００及びフィルタ回路１２０は、第２端子Ｐ２２を共通端子とし、第１端子Ｐ１２及び第４端子Ｐ４２Ａ，Ｐ４２Ｂをそれぞれ個別端子とするデュプレクサとして機能する。

上述のように、分配器２０１の接続態様及び結合度並びに主線路２１０の長さを変えることにより、減衰極の周波数は調整可能である。これを利用して、フィルタ回路１００は、第２通過帯域で減衰量が大きくなるように調整される。すると、第１端子Ｐ１２から第２外部接続端子Ｐ２１に向けて出力される送信用の高周波信号において、フィルタ回路１２０側へ漏洩する第２通過帯域の成分は少なくなる。したがって、デュプレクサ２は、送信回路と受信回路とのアイソレーションを向上することができる。

以上のような構成からなる高周波モジュール１及びデュプレクサ２は、それぞれ次に示すような構造によって実現することができる。なお、以下では、デュプレクサ２の構造を実現する例を示す。

図７（Ａ）は、デュプレクサ２の主要構造を示す側面概念図である。デュプレクサ２は、積層基板４２０、フィルタ基板４０１、カバー層４０２、複数の接続電極４０３、側面カバー層４０４、複数の実装用電極４０５、及び実装型回路素子３１０を備える。

積層基板４２０は、複数の誘電体層を積層してなる。積層基板４２０の天面４２１及び内層には、所定パターンの電極が形成されており、高周波モジュール１の高周波信号処理部１０Ｄを除く配線パターンが形成されている。積層基板４２０の底面４２２には、外部接続用電極（図示せず）が形成されており、これら外部接続用電極により、上述の第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、及び第４外部接続端子Ｐ４１Ａ，Ｐ４１Ｂが実現される。

高周波信号処理部１０Ｄは、フィルタ基板４０１、カバー層４０２、複数の接続電極４０３、側面カバー層４０４、及び複数の実装用電極４０５によって実現されている。

フィルタ基板４０１は、平板状の圧電基板からなる。フィルタ基板４０１の第１主面には、フィルタ電極が形成されている。フィルタ電極は、例えば、所謂ＩＤＴ電極からなる。このように、圧電基板（フィルタ基板４０１）の第１主面にＩＤＴ電極を形成することで、上述の各ＳＡＷ共振子を実現することができる。また、フィルタ基板４０１の第１主面には、取出用回路２００、及びフィルタ回路１００の接続導体１１１，１１２，１１３を実現する電極パターンが形成されている。フィルタ基板４０１の第１主面側には、平板状のカバー層４０２が配置されている。カバー層４０２は、平板状の絶縁性材料からなり、平面視してフィルタ基板４０１と同じ形状からなる。また、カバー層４０２は、平面視して、フィルタ基板４０１と重なるように配置されており、フィルタ基板４０１の第１主面から所定距離の間隔を空けて配置されている。

フィルタ基板４０１の第１主面とカバー層４０２との間には、側面カバー層４０４が配置されている。側面カバー層４０４も絶縁性材料からなり、平面視して、フィルタ基板４０１およびカバー層４０２の全周に亘って、外周端から内側へ所定幅の範囲にのみ形成されている。すなわち、カバー層４０２は、中央に開口を有する枠状の構造である。

このように、カバー層４０２と側面カバー層４０４が配置されることで、フィルタ基板４０１の第１主面のフィルタ電極が形成される領域は、フィルタ基板４０１、カバー層４０２、および側面カバー層４０４によって密閉空間４０６内に配置される。これにより、ＳＡＷ共振子の共振特性を向上させることができ、フィルタとしての所望の特性を精確に実現することができる。

複数の接続電極４０３は、それぞれフィルタ基板４０１の第１主面に一方端が接し、他方端がカバー層４０２におけるフィルタ基板４０１側と反対側の面に露出する形状からなる。この際、複数の接続電極４０３は、側面カバー層４０４およびカバー層４０２を貫通するようにそれぞれ形成されている。複数の接続電極４０３の一方端は、フィルタ基板４０１の第１主面に形成された電極パターンに接続されている。

複数の実装用電極４０５は、それぞれ接続電極４０３の他方端に接続し、カバー層４０２におけるフィルタ基板４０１側と反対側の面から突出する形状で形成されている。これら複数の接続電極４０３と複数の実装用電極４０５の組を複数設けることにより、上述の高周波信号処理部１０Ｄの第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、及び第４端子Ｐ４２Ａ，Ｐ４２Ｂが実現される。なお、接続電極４０３の他方端に半田やＡｕ等を用いてバンプを形成し、当該バンプを介して実装用電極４０５と接続してもよい。

以上のような構成とすることで、高周波信号処理部１０Ｄは、所謂ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）の構造となり、高周波信号処理部１０Ｄを小型に形成することができる。

そして、このＷＬＰ構造の高周波信号処理部１０Ｄは、積層基板４２０の天面（実装面）４２１に実装されている。これにより、高周波信号処理部１０Ｄは、第１外部接続端子Ｐ１１、第２外部接続端子Ｐ２１、及び第４外部接続端子Ｐ４１Ａ，Ｐ４１Ｂに接続される。

外部回路３００のコネクタ３０１は、積層基板４２０の天面４２１及び内層に電極が形成されることにより実現される。複数の接続電極４０３と複数の実装用電極４０５との組で実現された第３端子Ｐ３は、積層基板４２０の天面４２１又は内層に形成される接続ラインを介してコネクタ３０１を実現する電極に接続されている。

外部回路３００の位相整合器３０２は、実装型回路素子３１０によって実現される。具体的には、実装型回路素子３１０は、絶縁性材料からなる直方体形状の筐体を備え、当該筐体の内部に、インダクタもしくはキャパシタとなる電極が形成されている。

コネクタ３０１を実現する電極と、実装型回路素子３１０と、第２外部接続端子Ｐ２１を実現する実装用電極との接続は、積層基板４２０の天面４２１又は内層に形成される接続ラインによって実現される。

フィルタ回路１００及びフィルタ回路１２０を構成する電極パターンは、例えば図７（Ｂ）に示すような構造になっている。図７（Ｂ）は、フィルタ基板４０１を積層基板４２０側から見た平面図である。具体的には、フィルタ基板４０１の第１主面には、ＳＡＷ共振子１０１−１０４，１０５，１０６，１０７，１２１を実現するＩＤＴ電極、縦結合型ＳＡＷ共振子１２２，１２３を実現するＩＤＴ電極、および、接続導体１１１，１１２，１１３を実現する電極パターンが形成されている。また、第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、及び２つの第４端子Ｐ４１，Ｐ４２を構成するランド電極も形成されている。これらＩＤＴ電極、接続導体を構成する電極パターン、およびランド電極は、図６に示す回路構成を実現するように、所定のパターン構成で形成されている。

例えば、フィルタ基板４０１の第１主面には、図７（Ｂ）に示すように、２つのＩＤＴ電極４１０、配線４１１、及び線状電極４１２が形成されている。配線４１１は、２つのＩＤＴ電極４１０の間に接続されている。

取出用回路２００は、線状電極４１２により実現されている。線状電極４１２は、直線部４１２Ａと引回し部４１２Ｂとからなる。直線部４１２Ａは、配線４１１に平行かつ近接して配置されている。このような構成により、直線部４１２Ａは、配線４１１と誘導性結合又は容量性結合することにより、配線４１１から高周波信号を取り出す。

ここで、直線部４１２Ａの長さ及び配置を変えることにより、取り出される高周波信号の振幅及び周波数は変化する。例えば、直線部４１２Ａを配線４１１から遠ざけると、直線部４１２Ａと配線４１１との結合度は弱くなる。すると、取り出される高周波信号は、振幅が小さくなる。また、配線４１１と平行に配置される長さが長くなると、取り出される高周波の周波数は低くなる。この構成により、配線４１１から取り出す信号の周波数及び振幅を調整することができ、フィルタ回路１００の減衰特性を調整することができる。

そして、引回し部４１２Ｂは、長さが調整されることにより、伝送する高周波信号の位相及び振幅の変化量を調整する。具体的には、引回し部４１２が長くなれば、高周波信号の振幅は小さくなる。第３端子Ｐ３を実現する電極から出力される高周波信号の位相は、引回し部４１２の長さに依存して変化する。

このような構成により、デュプレクサ２は、フィルタ回路１００の減衰特性を調整することができる。

次に、デュプレクサ２の変形例１に係るデュプレクサ２Ａの構造について説明する。

図８（Ａ）は、デュプレクサ２Ａの主要構造を示す側面概念図である。図８（Ｂ）は、フィルタ基板４０１を積層基板４２０側から見た平面図である。

デュプレクサ２Ａの構造は、取出用回路２００を実現する線状電極４１２がフィルタ基板４０１内に形成されている点において、デュプレクサ２の構造と相違する。デュプレクサ２の構造と重複する構造の説明は省略する。

より具体的には、線状電極４１２は、図８（Ａ）に示すように、フィルタ基板４０１の内部に、かつフィルタ基板４０１の第１主面と平行になるように形成されている。直線部４１２Ａは、図８（Ｂ）に示すように、平面視して、一部が配線４１１と重複する。

このような構成でも、直線部４１２Ａは、配線４１１と容量性結合又は誘電性結合して、配線４１１から高周波信号を取り出すことができる。

また、取出用回路２００を実現する線状電極４１２をフィルタ基板４０１内に設けず、カバー層４０２内に設けることも可能である。図８（Ｃ）は、カバー層４０２に線状電極４１２を設けたデュプレクサ２Ｂの主要構造を示す側面概念図である。

線状電極４１２は、図８（Ｃ）に示すように、フィルタ基板４０１の内部に、かつフィルタ基板４０１の第１主面と平行になるように形成されている。直線部４１２Ａは、図８（Ｂ）に示すように、平面視して、一部が配線４１１と重なって配置されている。

ＷＬＰ構造では、線状電極４１２を含む電極及び配線がカバー層４０２の内部又は表面（フィルタ基板４０１側の面）に形成可能であるため、高周波信号処理部１０Ｄの実装面積を小さくすることができる。

次に、デュプレクサ２Ｃを実現する構造について図９を用いて説明する。デュプレクサ２Ｃは、所謂ベアチップ構造で実現される。

図９（Ａ）は、デュプレクサ２Ｃの主要構造を示す側面概念図である。図９（Ｂ）は、フィルタ基板４０１を積層基板４２０側から見た平面図である。

上述のＷＬＰ構造と同様に、フィルタ回路１００、フィルタ回路１２０、及び取出用回路２００は、フィルタ基板４０１によって実現されている。すなわち、ＩＤＴ電極又は電極パターンは、フィルタ基板４０１の第１主面又は内部に形成されている。

フィルタ基板４０１の第１主面と積層基板４２０の天面とは、所定距離の間隔を空けて配置されている。

複数のバンプ導体５０２は、それぞれフィルタ基板４０１の第１主面に接続されている。積層基板４２０の天面（実装面）４２１は、複数のバンプ導体５０２に接続されている。第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、及び第４端子Ｐ４２Ａ，Ｐ４２Ｂは、複数のバンプ導体５０２により実現されている。

フィルタ基板４０１の上面（第２主面）は、図９（Ｂ）に示すように、すべて絶縁性樹脂フィルム５２０で覆われている。フィルタ基板４０１は、図９（Ａ）に示すように、絶縁性樹脂フィルム５２０と積層基板４２０の天面４２１とで封入されている。これにより、密閉空間５０３が形成される。このような構造により、フィルタ基板４０１の第１主面に実現されたＳＡＷ共振子は、外部環境に曝されず、共振特性が向上し、フィルタとしての所望の特性を精確に実現することができる。

取出用回路２００を実現する線状電極４１２は、フィルタ基板４０１の第１主面又は内部に形成されており、例えば、図８（Ｂ）に示す実施形態と同様に、電磁界結合により、接続導体１１１を実現する配線４１１から高周波信号を取り出している。なお、図９（Ａ）においては、フィルタ基板４０１の第１主面に線状電極４１２が形成されている例を示している。

次に、デュプレクサ２Ｄについて図１０を用いて説明する。デュプレクサ２Ｄは、所謂ＣＳＰ（；Ｃｈｉｐ Ｓｉｚｅｄ Ｐａｃｋａｇｅ）構造で実現される。

図１０は、デュプレクサ２Ｄの主要構造を示す側面概念図である。

フィルタ基板４０１は、第１主面がフィルタ実装用基板６０１側になるように、複数のバンプ導体６０２によってフィルタ実装用基板６０１に実装されている。フィルタ実装用基板６０１におけるフィルタ基板４０１の実装面と反対側の面には、外部接続用バンプ導体６０４が複数形成されている。

フィルタ実装用基板６０１は、例えばアルミナ基板からなり、平面視した面積がフィルタ基板４０１よりも所定量大きい。

第１端子Ｐ１２、第２端子Ｐ２２、第３端子Ｐ３、及び第４端子Ｐ４２Ａ，Ｐ４２Ｂは、それぞれ複数のバンプ導体６０２及び複数の外部接続用バンプ導体６０４によって実現される。

フィルタ実装用基板６０１には、フィルタ回路１００、及びフィルタ回路１２０を除く回路パターンおよび実装型回路素子３１０が形成されている。

フィルタ実装用基板６０１におけるフィルタ基板４０１が実装された面には、モールド樹脂６０３が塗布されている。これにより、フィルタ電極および接続導体を構成する電極パターンが外部環境に曝されることを防止でき、ＳＡＷ共振子の共振特性を向上させることができ、フィルタとしての所望の特性を精確に実現することができる。

ここで、取出用回路２００を実現する線状電極４１２は、図１０に示すように、フィルタ基板４０１の第１主面に形成されてもよいし、フィルタ基板４０１の内部に形成されてもよい。また、線状電極４１２は、フィルタ実装用基板６０１のフィルタ基板４０１側の面に形成されてもよいし、フィルタ実装用基板６０１の内部に形成されてもよい。いずれの場合であっても、線状電極４１２の直線部４１２Ａは、接続導体１１１を実現する配線４１１から高周波信号を取り出すことができる。

また、デュプレクサ２Ｄは、ＣＳＰ構造であるので、フィルタ実装用基板６０１上でフィルタ基板４０１が実装されていない領域に実装型回路素子３１０を実装できる。したがって、デュプレクサ２Ｄは、小型且つ薄型で実現される。

１…高周波モジュール
２，２Ａ，２Ｂ，２Ｃ，２Ｄ…デュプレクサ
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…高周波信号処理部
１００…フィルタ回路
１０１，１０２，１０３，１０４…共振子
１０５，１０６，１０７…ＳＡＷ共振子
１１１，１１２，１１３…接続導体
１２０…フィルタ回路
１２１，１２２，１２３…ＳＡＷ共振子
１２２，１２３…縦結合型共振子
２００，２００Ａ，２００Ｂ…取出用回路
２０１，２０１Ａ，２０１Ｂ…分配器
２０２…内部導体
２０３…キャパシタ
２０４…抵抗
２１０…主線路
３００，３００Ｃ…外部回路
３０１，３０１Ｃ…コネクタ
３０２…位相整合器
３１０…実装型回路素子
４０１…フィルタ基板
４０２…カバー層
４０３…接続電極
４０４…側面カバー層
４０５…実装用電極
４０６，５０３…密閉空間
４１０…ＩＤＴ電極
４１１…配線
４１２…線状電極
４１２Ａ…直線部
４２０…積層基板
４２１…天面
４２２…底面
５０２，６０２…バンプ導体
５２０…絶縁性樹脂フィルム
６０１…フィルタ実装用基板
６０３…モールド樹脂
６０４…外部接続用バンプ導体

Claims (17)

1. 高周波信号が入力される第１外部接続端子と、
   高周波信号を出力する第２外部接続端子と、
   前記第１外部接続端子と前記第２外部接続端子との間に接続される高周波信号処理部と、
   を備えた高周波モジュールであって、
   前記高周波信号処理部は、
   前記第１外部接続端子と前記第２外部接続端子との間に直列接続された複数のフィルタ素子を有する第１のフィルタ回路と、
   一方端が前記第１のフィルタ回路のいずれかのフィルタ素子に接続される接続導体に直接又は電磁界結合で接続され、他方端が第３外部接続端子に接続されている取出用回路部と、
   を備え、
   前記第３外部接続端子は、前記第２外部接続端子に接続される、
   高周波モジュール。
2. 前記取出用回路部の一方端は、前記接続導体と誘導性結合又は容量性結合で接続される、
   請求項１に記載の高周波モジュール。
3. 前記第３外部接続端子は、誘導性結合又は容量性結合による接続を介して前記第２外部接続端子に接続される、
   請求項１又は請求項２に記載の高周波モジュール。
4. 前記第３外部接続端子は、前記第２外部接続端子に直接接続される、
   請求項１又は請求項２に記載の高周波モジュール。
5. 前記第２外部接続端子と前記第３外部接続端子との間に整合素子を備える、
   請求項１乃至請求項４のいずれかに記載の高周波モジュール。
6. 前記整合素子は、線状導体である、
   請求項５に記載の高周波モジュール。
7. 前記整合素子は、前記第１のフィルタ回路の通過帯域以外の帯域で高周波信号を逆位相とするように設定される、
   請求項５又は請求項６に記載の高周波モジュール。
8. 請求項１乃至請求項７のいずれかに記載の高周波モジュールと、第２のフィルタ回路とを備えるデュプレクサであって、
   前記第２のフィルタ回路の一方端は、前記第２外部接続端子に接続され、
   該第２のフィルタ回路の他方端は、第４外部接続端子に接続される、
   高周波モジュール。
9. 前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、
   該フィルタ基板の前記第１主面に対して間隔を空けて対向する平板状のカバー層と、
   前記第１主面から突出し、前記カバー層を貫通する形状の複数の接続電極と、
   積層基板と、を備え、
   前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、
   前記フィルタ基板は、前記複数の接続電極を介して前記積層基板に接続されている、
   請求項１乃至請求項８のいずれかに記載の高周波モジュール。
10. 前記取出用回路部は、前記フィルタ基板の前記第１主面又は前記フィルタ基板の内部に形成され、
    前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子である、
    請求項９に記載の高周波モジュール。
11. 前記取出用回路部は、前記カバー層の表面又は前記カバー層の内部に形成され、
    前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子である、
    請求項９に記載の高周波モジュール。
12. 前記取出用回路部の一方端は、前記第１のフィルタ回路の接続導体と直接接続される、
    請求項１０に記載の高周波モジュール。
13. 前記取出用回路部の一方端は、前記第１主面の法線方向から視た平面視において、前記接続導体と重なるように配置される、
    請求項１１に記載の高周波モジュール。
14. 前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、
    積層基板と、
    前記第１主面から突出し、前記積層基板に接続される複数の接続電極と、を備え、
    前記フィルタ基板は、前記第１主面側が前記積層基板の実装面に向くように配置され、
    前記フィルタ基板は、樹脂フィルムで封入されている、
    請求項１乃至請求項８のいずれかに記載の高周波モジュール。
15. 前記取出用回路部は、前記フィルタ基板の前記第１主面又は前記フィルタ基板の内部に形成され、
    前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子である、
    請求項１４に記載の高周波モジュール。
16. 前記取出用回路部は、前記フィルタ基板の内部に形成され、
    前記複数の接続電極のうち少なくとも１つの接続電極は、前記第３外部接続端子であり、
    前記取出用回路部の一方端は、前記第１主面の法線方向から視た平面視において、前記接続導体と重なるように配置される、
    請求項１４に記載の高周波モジュール。
17. 前記複数のフィルタ素子を構成する複数のＩＤＴ電極が第１主面に形成された平板状のフィルタ基板と、
    該フィルタ基板の前記第１主面側に配置され、該フィルタ基板の前記第１主面側が実装された平板状のフィルタ実装用基板と、を備える、
    請求項１乃至請求項８のいずれかに記載の高周波モジュール。

Images