JP2011187812A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2011187812A
JP2011187812A JP2010053164A JP2010053164A JP2011187812A JP 2011187812 A JP2011187812 A JP 2011187812A JP 2010053164 A JP2010053164 A JP 2010053164A JP 2010053164 A JP2010053164 A JP 2010053164A JP 2011187812 A JP2011187812 A JP 2011187812A
Authority
JP
Japan
Prior art keywords
multilayer
multilayer substrate
signal
grid array
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010053164A
Other languages
English (en)
Inventor
Mikio Hatamoto
幹夫 畑本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010053164A priority Critical patent/JP2011187812A/ja
Publication of JP2011187812A publication Critical patent/JP2011187812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 モジュール内の電磁波の空間漏洩を抑圧し、電磁シールド性を確保することを目的とする。
【解決手段】 半導体素子を収納する多層基板から構成される多層パッケージと、ボールグリッドアレイを介して、上記多層パッケージが接続される多層母基板とを備えて高周波モジュールが構成され、上記多層パッケージは上記半導体素子に接続される垂直給電ビアが設けられ、上記ボールグリッドアレイは接地されたバンプで周囲を囲まれる信号バンプを有し、上記多層母基板は上記ボールグリッドアレイの信号バンプに接続される垂直給電ビアと、当該垂直給電ビアに接続されるトリプレート線路が設けられる。
【選択図】 図１

Description

本発明は、マイクロ波やミリ波の高周波信号を処理する高周波モジュールに関する。
従来の高周波モジュールは、増幅器を収納した金属でカバーされた多層パッケージと、前後に配置される基板との間で、金ワイヤや金リボンなどによる接続が行われる。この接続部やマイクロストリップ線路から空間漏洩する電磁波が、自身や隣接して配置する回路に結合して誤動作や性能の劣化を起こさないように、モジュール内で十分に電磁シールド性を確保する必要がある。
このような電磁シールド性を確保する方法として、例えば、特許文献１に示すように、金属カバーを用いて閉空間内のカットオフ周波数を高くして、電磁シールド性を確保する技術が知られている。
特開２００９−１７０８４３号公報
しかしながら、特許文献１に示す従来の電磁シールド方法では、多層パッケージ数が多い場合に全体を覆うための金属カバーが大きくなるため、接地領域や固定ネジ数の増大に伴ってモジュール寸法が大きくなり、また多層パッケージのサイズが大きい場合、カットオフ周波数を高くすることができない問題があった。
この発明は、係る課題を解決するためになされたものであり、モジュール内の電磁波の空間漏洩を抑圧し、電磁シールド性を確保することを目的とする。
この発明による高周波モジュールは、半導体素子を収納する多層基板から構成される多層パッケージと、ボールグリッドアレイを介して、上記多層パッケージが接続される多層母基板とを備え、上記多層パッケージは、上記半導体素子に接続される垂直給電ビアが設けられ、上記ボールグリッドアレイは、接地されたバンプで周囲を囲まれる信号バンプを有し、上記多層母基板は、上記ボールグリッドアレイの信号バンプに接続される垂直給電ビアと、当該垂直給電ビアに接続されるトリプレート線路が設けられる。
この発明によれば、半導体素子を収納する多層パッケージと、多層母基板に内蔵するトリプレート線路を、ボールグリッドアレイを構成する信号バンプで接続することにより、電磁波の空間漏洩を抑圧することができるため、高周波信号特性を安定化することが可能となる。
この発明の実施の形態１に係わる高周波モジュールの構成を示す図である。 この発明の実施の形態１に係わる高周波モジュールのトリプレート線路の構成を示す図である。 この発明の実施の形態１に係わる高周波モジュールの垂直給電部の構成を示す図である。
実施の形態１．
図１はこの発明に係る実施の形態１による高周波モジュールの構成を示す図であり、図２はこの高周波モジュールのトリプレート線路の構成を示す部分上面視図であり、図３はこの高周波モジュールの垂直給電部の構成を示す部分上面視図である。以下、図について説明する。
図１において、実施の形態１の高周波モジュールは、母基板である多層基板（多層母基板）１０と、多層基板１０に接合される複数の多層パッケージ６を備えている。多層基板１０は、樹脂基板からなるプリント配線板を構成し、表面または裏面に多数の電気部品が実装されている。多層パッケージ６は多層基板１によって構成される。多層基板１は、多層基板１０に複数個実装されても良い。
多層基板１は、複数の絶縁体が積層された例えばセラミック積層体によって構成される。多層基板１は、上面に凹状のキャビティ（空洞）１００が設けられ、キャビティ底面には接地導体層１ａが形成されている。多層基板１は、最上面に接地導体層１ｃと信号導体層１ｂが形成されており、最上面の接地導体層にはシールリング５０が接合されている。シールリング５０の上面には、導体蓋（リッド）６０が接合されている。シールリング５０と導体蓋６０は金属カバー３を構成する。多層基板１の底面には接地導体層１ｄと信号導体層１ｆが形成されている。
多層基板１上面の接地導体層１ａには、キャビティ１００内に収容される、半導体素子を含む電子部品（半導体チップ）である増幅器２が載置されている。増幅器２の上面と多層基板１の信号導体層１ｂとは、金ワイヤや金リボンなどの導電性部材７０により接続されている。なお、増幅器２の上面と多層基板１の信号導体層１ｂとの高さは、同じになるように調整されている。
多層基板１底面の接地導体層１ｄには、複数のバンプ１１、１１ｂが接合されている。バンプ１１、１１ｂは、半田バンプや金バンプなどで構成され、多層基板１の底面に設けられたボールグリッドアレイを構成する。複数のバンプ１１、１１ｂはグランドに接続される。また、多層基板１底面の信号導体層１ｆには、信号バンプ１２が接合されている。信号バンプ１２は、半田バンプや金バンプなどで構成される。
多層基板１の内層には、接地導体ビア（ＶＩＡ）４と、導体からなる垂直給電ビア５が設けられている。接地導体ビア（ＶＩＡ）４は、多層基板１の外周を取り囲むように複数個配列されている。導体ビア４は、複数配列されることで擬似的な電磁シールド壁面を構成する。
また、垂直給電ビア５の周囲は、複数個の接地導体ビア（ＶＩＡ）４によって取り囲まれている。垂直給電ビア５は、多層基板１底面の信号導体層１ｆに接続される。また、接地導体ビア（ＶＩＡ）４は、多層基板１底面の接地導体層１ｄに接続される。さらに、多層基板１の外周に配列された接地導体ビア（ＶＩＡ）４は、多層基板１底面の多層基板１の外周側に設けられた接地導体層１ｄに接続される。接地導体層１ｄはグランドに接続される。
多層基板１０は、表面に導体層（２０ａ、２０ｂ、２０ｃ）が設けられ、裏面に接地導体層２１が形成されている。この表面の導体層は、信号導体層２０ａ、２０ｂと、接地導体層２０ｃから形成される。また、多層基板１０は、内層にトリプレート線路導体７と垂直給電ビア９と接地導体ビア８が設けられている。トリプレート線路導体７は、上下面が接地面を構成する導体層２０ｃと接地導体層２１の間に挟まれ、トリプレート線路を構成している。接地導体層２０ｃ、２１はグランドに接続される。
多層基板１０の信号導体層２０ａは、信号バンプ１２に接続されるとともに、導体からなる垂直給電ビア９を介して、トリプレート線路導体７に接続されている。
図２に示すように、トリプレート線路導体７に接続された垂直給電ビア９は、周囲を接地導体ビア８によって馬蹄形状に囲まれている。接地導体層２０ｃは、複数のバンプ１１に接合されている。信号導体層２０ｂは、垂直給電ビア９を介してトリプレート線路導体７に接続されており、外部回路または他の高周波モジュールに接続される外部信号端子を構成している。
図３に示すように、多層基板１および多層基板１０において、信号バンプ１２は、平面内で正方形状に配置されたバンプ１１ｂによって四方向が囲まれることで、擬似的に同軸線路を構成している。また、信号バンプ１２およびバンプ１１ｂによって構成される擬似的な同軸線路は、さらに複数のバンプ１１によって囲まれている。これによって、信号バンプ１２は、グランドに接続された８個のバンプによって周囲を囲まれることとなるので、擬似的な同軸線路からの電磁波の漏洩をより確実に抑えることができる。
実施の形態１による高周波モジュールは以上のように構成され、多層基板１上に増幅器２を搭載し、増幅器２は金属カバー３、接地導体１ａ、１ｄおよび導体ビア４から構成される擬似的な電磁壁で囲まれることによって電磁シールドされる。また、垂直給電ビア５、信号バンプ１２および垂直給電ビア９は垂直給電構造を構成し、導体ビア４、バンプ１１ｂおよび接地導体ビア８によって周囲を囲まれた擬似的な同軸線路を構成する。多層基板１０は、複数のバンプ１１、１１ｂが設けられ、増幅器２が収納され、金属カバー３が接合されて増幅器２を気密封止することで、多層パッケージ６を構成する。多層パッケージ６は、垂直給電ビア５を介して多層基板１の裏面の信号バンプ１２から信号を入力および出力し、内部の増幅器２により入力信号の信号増幅処理を行い、増幅された信号をパッケージ外部に出力する。バンプ１１、１１ｂおよび信号バンプ１２からなるボールグリッドアレイは垂直給電接続部を構成する。多層基板１と多層基板１０の間を接合するバンプ１１はグランドに接続されることで、多層基板１と多層基板１０の間の空隙を通過する高周波信号を抑制する。
また、多層基板１０は、トリプレート線路７を内蔵し、垂直給電ビア９で構成された垂直給電線路とトリプレート線路導体７を介して、基板表面の信号導体層２０ａ、２０ｂから信号を入力および出力する。多層パッケージ６は、その垂直給電接続部を介して多層基板１０に接続され、多層基板１０のトリプレート線路導体７を介して、信号導体層２０ｂとの間で信号の入力および出力を行う。
実施の形態１による高周波モジュールは以上のように構成されているので、多層基板１０内は垂直給電線路に接続されるトリプレート線路導体７が、グランドに囲まれた内層のトリプレート線路を構成しているため、多層基板１０の外部空間への電磁波の漏洩がない。また、ボールグリッドアレイを構成する多層パッケージ６の垂直給電接続部は、グランドに接続された導体ビア４で垂直給電ビア５が覆われているため、金属カバーで遮蔽することなく、外部空間への電磁波の漏洩を抑圧することができる。
また、金属カバーで封止された多層パッケージ６と、母基板の多層基板１０に内蔵するトリプレート線路を、ボールグリッドアレイを構成する垂直給電接続部で接続することにより、電磁波の空間漏洩を抑圧することができるため、ＲＦ（Radio Frequency）信号の通過損失を抑制することで、高周波信号の伝送特性を安定化することが可能となる。
１ 多層基板、１ａ 接地導体層、１ｂ 信号導体層、１ｃ 接地導体層、１ｄ 接地導体層、２ 増幅器、３ 金属カバー、４ 接地導体ビア、５ 垂直給電ビア、６ 多層パッケージ、７ トリプレート線路導体、８ 接地導体ビア、９ 垂直給電ビア、１０ 多層基板（多層母基板）、１１ バンプ、１１ｂ バンプ、１２ 信号バンプ、２０ａ 信号導体層、２０ｂ 信号導体層、２０ｃ 接地導体層。

Claims (1)

  1. 半導体素子を収納する多層基板から構成される多層パッケージと、
    ボールグリッドアレイを介して、上記多層パッケージが接続される多層母基板と、
    を備え、
    上記多層パッケージは、上記半導体素子に接続される垂直給電ビアが設けられ、
    上記ボールグリッドアレイは、接地されたバンプで周囲を囲まれる信号バンプを有し、
    上記多層母基板は、上記ボールグリッドアレイの信号バンプに接続される垂直給電ビアと、当該垂直給電ビアに接続されるトリプレート線路が設けられた高周波モジュール。
JP2010053164A 2010-03-10 2010-03-10 高周波モジュール Pending JP2011187812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010053164A JP2011187812A (ja) 2010-03-10 2010-03-10 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010053164A JP2011187812A (ja) 2010-03-10 2010-03-10 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2011187812A true JP2011187812A (ja) 2011-09-22

Family

ID=44793708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010053164A Pending JP2011187812A (ja) 2010-03-10 2010-03-10 高周波モジュール

Country Status (1)

Country Link
JP (1) JP2011187812A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368457B2 (en) 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
US9591756B2 (en) 2011-05-24 2017-03-07 Mitsubishi Electric Corporation High-frequency package
WO2017098741A1 (ja) * 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
CN111698824A (zh) * 2020-05-22 2020-09-22 中国电子科技集团公司第二十九研究所 一种自气密封装功能模块的一体化互联结构及实现方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9591756B2 (en) 2011-05-24 2017-03-07 Mitsubishi Electric Corporation High-frequency package
US9368457B2 (en) 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
WO2017098741A1 (ja) * 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール
WO2017099145A1 (ja) * 2015-12-07 2017-06-15 三菱電機株式会社 マイクロ波モジュール及び高周波モジュール
JPWO2017099145A1 (ja) * 2015-12-07 2018-04-19 三菱電機株式会社 マイクロ波モジュール及び高周波モジュール
US10707910B2 (en) 2015-12-07 2020-07-07 Mitsubishi Electric Corporation Microwave module
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US10512153B2 (en) 2016-04-27 2019-12-17 Mitsubishi Electric Corporation High frequency circuit
CN111698824A (zh) * 2020-05-22 2020-09-22 中国电子科技集团公司第二十九研究所 一种自气密封装功能模块的一体化互联结构及实现方法
CN111698824B (zh) * 2020-05-22 2022-03-08 中国电子科技集团公司第二十九研究所 一种自气密封装功能模块的一体化互联结构及实现方法

Similar Documents

Publication Publication Date Title
TWI493893B (zh) 高頻電路模組
KR101657622B1 (ko) 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법
US7514774B2 (en) Stacked multi-chip package with EMI shielding
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US10512153B2 (en) High frequency circuit
JP5851439B2 (ja) 高周波半導体用パッケージ
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
WO2011021328A1 (ja) シールド層と素子側電源端子が容量結合した半導体装置
US9406622B2 (en) Electronic circuit and semiconductor component
JP2011165931A (ja) 高周波回路モジュール
JP5750528B1 (ja) 部品内蔵回路基板
JP2008244289A (ja) 電磁シールド構造
JP2011187812A (ja) 高周波モジュール
US20100164076A1 (en) Stacked semiconductor package
JPWO2009139210A1 (ja) 高周波収納ケースおよび高周波モジュール
JP2005026263A (ja) 混成集積回路
KR20140017313A (ko) 인쇄회로기판
JP6244958B2 (ja) 半導体装置
US20150021748A1 (en) Semiconductor device
WO2013133122A1 (ja) 高周波パッケージ
JP2011029446A (ja) 高周波モジュール及び高周波モジュールの製造方法
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2015201538A (ja) 高周波モジュール
US10014264B2 (en) Hyperfrequency housing occupying a small surface area and mounting of such a housing on a circuit