JP2012178951A - スイッチング素子の駆動回路 - Google Patents

Abstract

【課題】ドライブＩＣ２０の駆動対象が１つである場合、端子Ｔ６，Ｔ７がショートする異常によって、過電流保護機能が働かなくなるおそれがあること。
【解決手段】ドライブＩＣ２０は、駆動対象を２つのスイッチング素子とすることが可能であるが、ここでは単一のスイッチング素子Ｓ＊＃を駆動する。この際、スイッチング素子Ｓ＊＃を流れる電流と相関を有する微小電流によって生じる抵抗体５０の電圧降下量（電圧Ｖｓｄ）は、端子Ｔ６，Ｔ７の双方に入力される。ドライブＩＣ２０では、これら端子Ｔ６，Ｔ７の電圧と基準電源５６の基準電圧との大小比較に基づき、スイッチング素子Ｓ＊＃に過電流が流れているか否かを判断する。
【選択図】 図２

Description

本発明は、駆動対象スイッチング素子の駆動制御を行うスイッチング素子の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のエミッタ及びゲート間に、ゲートの電圧を所定電圧にクランプするためのツェナーダイオードとトランジスタとを接続し、ＩＧＢＴのコレクタ電流の検出値（電圧信号）が閾値電圧よりも大きくなる場合にトランジスタをオン状態とするものも提案されている。これにより、ＩＧＢＴのコレクタ電流がその信頼性の低下を招きかねない値となると判断される場合に、ゲートの電圧を規定値にクランプすることができ、ひいてはコレクタ電流を制限することができる。

また、近年、車載インバータ等の電力変換回路にあっては、大電流を扱う関係上、複数のスイッチング素子を並列に設ける（パラ接続する）ことで、扱うことのできる電流量を倍増させることも提案され、実用化されている。このようにパラ接続を利用する場合、上記コレクタ電流の検出についても各スイッチング素子毎に行なわれることがある。

一方、上記スイッチング素子の駆動制御を行ったり、上記ゲート電圧をクランプする手段等を集積回路によって構成することが周知である。ここで、上記パラ接続を利用する場合、集積回路に、上記コレクタ電流の検出値のそれぞれを入力する複数の端子を設けることとなる。

ところで、上記集積回路を汎用性のあるものとするうえでは、上記パラ接続を想定して集積回路を構成しておき、パラ接続を利用しない場合にもこの集積回路を利用することが考えられる。この場合、上記コレクタ電流の検出値が入力される端子のなかに利用されないものが生じる。これに対しては、利用されない端子については、下記特許文献２に記載されているように、接地しておく（ＩＧＢＴのエミッタと同電位としておく）ことが考えられる。これにより、この端子の電圧が閾値電圧よりも大きくなることがないため、上記ゲート電圧をクランプする機能が働くこともない。

特許第３５５８３２４号公報 特開平１１−８７９０９号公報

ただし、上記態様にてパラ接続を利用しないにもかかわらずパラ接続を想定した集積回路が用いられる場合、上記コレクタ電流の検出値が入力される複数の端子間が何らかの理由でショートする異常時において、コレクタ電流の検出値が実際に入力される端子の電位も接地に固定されるおそれがある。そしてこの場合、コレクタ電流が過度に大きくなる異常時においてもゲート電圧をクランプさせることができない。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、汎用性のある集積回路を用いつつも、駆動対象スイッチング素子の駆動制御の信頼性を向上させることのできるスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、駆動対象スイッチング素子の駆動状態を検出して検出結果に応じた電圧信号を出力する検出手段と、該検出手段の出力する電圧信号を検出結果入力端子を介して取り込み、該電圧信号を参照しつつ前記駆動対象スイッチング素子の駆動制御を行う集積回路とを備え、前記集積回路は、前記検出結果入力端子を複数備えて且つ、前記検出結果入力端子のうち少なくとも２つに同一の電圧信号を入力すべくこれらが互いに接続されていることを特徴とする。

上記発明では、検出結果入力端子を冗長設計することで、１の集積回路が駆動することのできる駆動対象スイッチング素子の数を変更することができ、ひいては集積回路を汎用性のあるものとすることができる。しかも、１の集積回路が実際に駆動する駆動対象スイッチング素子の数が駆動可能な最大数よりも小さくなることであまった検出結果入力端子を利用される検出結果入力端子に接続することで、このあまった検出結果入力端子には利用されるものと同様の電圧信号が入力されることとなる。このため、これらがショートする異常事態が生じたとしても、駆動対象スイッチング素子の駆動制御に支障が生じることがない。

請求項２記載の発明は、請求項１記載の発明において、前記集積回路は、前記検出結果入力端子に入力される電圧信号に基づき、前記駆動対象スイッチング素子の駆動に異常が生じているか否かを判断する判断手段と、前記判断手段によって異常が生じていると判断される場合、前記駆動対象スイッチング素子の駆動を制限する制限手段とを備えることを特徴とする。

上記発明は、電圧信号に基づき駆動対象スイッチング素子の駆動に異常が生じているか否かを判断し、異常が生じている場合には駆動を制限するものである。このため、検出結果入力端子のなかに利用されないものがあって且つこれと利用されるものとがショートすることで、利用される端子から入力される電圧信号が不適切な値となる場合には、異常であるにもかかわらず駆動を制限することができなくなるおそれがある。このため、複数の検出結果入力端子を互いに接続する手法の利用価値が特に大きい。

請求項３記載の発明は、請求項２記載の発明において、前記検出手段の出力する電圧信号は、前記駆動対象スイッチング素子を流れる電流と正の相関を有するものであり、前記判断手段は、前記検出結果入力端子から入力される電圧信号が閾値電圧よりも大きい場合、前記駆動対象スイッチング素子に異常が生じていると判断することを特徴とする。

請求項４記載の発明は、請求項１または２記載の発明において、前記駆動対象スイッチング素子は、電圧制御形のスイッチング素子であり、前記検出手段の出力する電圧信号は、前記駆動対象スイッチング素子の電流の流通経路の一対の端部のいずれか一方および開閉制御端子間の電位差であることを特徴とする
請求項５記載の発明は、請求項２記載の発明において、前記検出手段は、前記集積回路の外部に設けられた定電流源と、前記駆動対象スイッチング素子の付近に配置された感温ダイオードとを備えて構成され、前記判断手段は、前記感温ダイオードのアノード電圧が閾値電圧以下である場合、前記駆動対象スイッチング素子に異常が生じていると判断することを特徴とする。

請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記集積回路は、前記検出結果入力端子が前記電圧信号の入力のための信号線に接続されないオープン状態においてその電位を固定する手段を内部に備えないことを特徴とする。

上記発明では、検出結果入力端子の電位を固定する手段を内部に備えないため、複数の検出結果入力端子同士を接続する場合としない場合とで、電圧信号の検出値の変化を抑制する設定が容易となる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 第２の実施形態にかかるドライブユニットの回路構成を示す回路図。 第３の実施形態にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動回路を車載主機に接続される電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧ＶＨを有する直流電圧源２２を備え、直流電圧源２２の端子は、端子Ｔ１、定電流用抵抗体２４、端子Ｔ２、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）、端子Ｔ３、およびゲート抵抗２８を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。

一方、端子Ｔ３は、ＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子３０）を介して端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

上記定電流用スイッチング素子２６および放電用スイッチング素子３０は、ドライブＩＣ２０内の駆動制御部３４によって操作される。すなわち、駆動制御部３４では、端子Ｔ５を介して入力される上記操作信号ｇ＊＃に基づき、定電流用スイッチング素子２６と放電用スイッチング素子３０とを交互にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。詳しくは、操作信号ｇ＊＃がオン操作指令となることで、放電用スイッチング素子３０をオフして且つ定電流用スイッチング素子２６をオンする。一方、操作信号ｇ＊＃がオフ操作指令となることで、定電流用スイッチング素子２６をオフして且つ放電用スイッチング素子３０をオンする。

ここで、定電流用スイッチング素子２６をオン操作する期間においては、その開閉制御端子（ゲート）への印加電圧を、定電流用抵抗体２４の電圧降下量（端子Ｔ２の電圧Ｖｍ）を規定値に制御するために操作する。これにより、定電流用抵抗体２４を流れる電流量を一定値とすることができ、ひいてはスイッチング素子Ｓ＊＃のゲート充電処理を定電流制御にて行うことができる。なお、定電流用スイッチング素子２６を用いた定電流制御によれば、スイッチング素子Ｓ＊＃のゲート電圧は、端子電圧ＶＨに収束する。ゲート電圧が収束値へと近づくと、定電流制御の制御性が低下する。これは、ゲート電圧Ｖｇｅが端子電圧ＶＨから定電流用抵抗体２４の電圧降下量と定電流用スイッチング素子２６の電圧降下量の最小値とを減算した値以上となると、定電流用スイッチング素子２６のゲート電圧の操作によっては、定電流用抵抗体２４の電圧降下量を規定値に制御することができなくなるためである。このため、端子電圧ＶＨは、スイッチング素子Ｓ＊＃の正常駆動時においてスイッチング素子Ｓ＊＃を流れる電流の最大値を飽和電流とするゲート電圧までは、定電流制御の制御性が低下しない値に設定されている。

上記端子Ｔ３は、また、ツェナーダイオード４０およびクランプ用スイッチング素子４２の直列接続体を介して端子Ｔ４に接続されている。ここで、ツェナーダイオード４０のブレークダウン電圧は、スイッチング素子Ｓ＊＃に過度の電流が流れない程度にスイッチング素子Ｓ＊＃のゲート電圧を制限するものである。

上記端子Ｔ３は、さらに、ソフト遮断用抵抗体４４およびソフト遮断用スイッチング素子４６を介して端子Ｔ４に接続されている。

一方、上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）および出力端子（エミッタ）間に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、抵抗体４８，５０の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体５０に電圧降下が生じるため、抵抗体５０による電圧降下量を、スイッチング素子Ｓ＊＃の入力端子および出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。

上記抵抗体５０による電圧降下量（抵抗体４８，５０の接続点の電圧Ｖｓｄ）は、端子Ｔ６を介して、コンパレータ５２の非反転入力端子に取り込まれるとともに、端子Ｔ７を介してコンパレータ５４の非反転入力端子に取り込まれる。一方、コンパレータ５２，５４の反転入力端子には、基準電源５６の基準電圧Ｖｒｅｆが印加されている。これにより、コレクタ電流が過電流閾値Ｉｔｈ以上となることで、コンパレータ５２，５４の出力信号が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ５２，５４の出力する論理「Ｈ」の信号は、ＯＲ回路５８を介してクランプ用スイッチング素子４２に印加されるとともに、ディレイ６０に取り込まれる。ディレイ６０は、入力信号が所定時間に渡って論理「Ｈ」となることで、フェール信号ＦＬを出力する。フェール信号ＦＬは、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべく、ソフト遮断用スイッチング素子４６をオン操作したり、定電流用スイッチング素子２６および放電用スイッチング素子３０の駆動を停止させるべく駆動制御部３４に指令するものである。

こうした構成によれば、スイッチング素子Ｓ＊＃に過電流が流れる場合には、まずクランプ用スイッチング素子４２のオン操作に伴ってツェナーダイオード４０がオン状態とされることで、スイッチング素子Ｓ＊＃のゲート電圧が低下する。これにより、スイッチング素子Ｓ＊＃を流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子４６がオン状態とされることから、スイッチング素子Ｓ＊＃が強制的にオフとされる。

これにより、コレクタ電流が過電流閾値Ｉｔｈ以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子４６がオンとされ、ソフト遮断用抵抗体４４およびゲート抵抗２８を介して、スイッチング素子Ｓ＊＃のゲートの電荷が放電される。ここで、ソフト遮断用抵抗体４４は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタおよびエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が過電流閾値Ｉｔｈ以上となると判断される状況下にあっては、ゲート抵抗２８および放電用スイッチング素子３０を備える放電経路よりも抵抗値の大きい経路によってスイッチング素子Ｓ＊＃のゲートを放電させる。

なお、上記クランプ用スイッチング素子４２およびツェナーダイオード４０を備えるクランプ回路によるクランプ電圧を、本実施形態では、スイッチング素子Ｓ＊＃を流れる電流を規定値（≧過電流閾値Ｉｔｈ）以下に制限する値に設定する。また、フェール信号ＦＬは、端子Ｔ８を介して低電圧システム（制御装置１８）に出力される。このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶや昇圧コンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。

本実施形態にかかるドライブＩＣ２０は、駆動対象とするスイッチング素子Ｓ＊＃を１つまたは２つとするものである。そして、駆動対象となるスイッチング素子Ｓ＊＃を単一とするか２つとするかに応じて、端子Ｔ３から出力される電流量（ゲート充電速度）を調節すべく、抵抗体２４がドライブＩＣ２０に対して外付けされ、その抵抗値が調節される。また、端子Ｔ３から入力される電流量（ゲート放電速度）を調節すべく、ゲート抵抗２８がドライブＩＣ２０に対して外付けされ、その抵抗値が調節される。また、端子Ｔ３に接続されるスイッチング素子Ｓ＊＃の数が２つである場合に対処すべく、電圧Ｖｓｄを取り込む一対の入力端子Ｔ６，Ｔ７を備える。そして、端子Ｔ６，Ｔ７の少なくとも一方で過電流閾値Ｉｔｈを上回ると判断される場合に、スイッチング素子Ｓ＊＃を流れる電流を制限する。

ただし、端子Ｔ３に接続されるスイッチング素子Ｓ＊＃のゲートが単一である場合、端子Ｔ６，Ｔ７のいずれか一方は本来使用されないものである。ここで、たとえば端子Ｔ７を接地（スイッチング素子Ｓ＊＃のエミッタ）に接続するなら、コンパレータ５４が論理「Ｈ」に反転することもない。ただしこの場合、端子Ｔ６，Ｔ７間がショートする異常が生じる場合には、抵抗体５０の電圧降下量（電圧Ｖｓｄ）が過電流閾値Ｉｔｈに対応するものであったとしても、コンパレータ５２が論理「Ｌ」を出力し続けることとなる。

これに対し、本実施形態では、端子Ｔ６，Ｔ７を同電位とすべくこれらをショートさせる（低インピーダンスで接続する）。これにより、端子Ｔ６，Ｔ７の双方に、単一のスイッチング素子Ｓ＊＃のコレクタ電流の検出電圧信号（電圧Ｖｓｄ）を印加することができるため、上述した事態を回避することができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）ドライブＩＣ２０についての同一の物理量の検出結果を入力する検出結果入力端子（端子Ｔ６，Ｔ７）を同電位とすべく、これらをショートさせた。これにより、これらの間でショートが生じる異常事態が生じたとしても、スイッチング素子Ｓ＊＃の駆動制御に支障が生じることがない。

（２）検出結果入力端子（Ｔ６，Ｔ７）が電圧信号の入力のための信号線に接続されないオープン状態においてその電位を固定する手段を内部に備えないようにした。この場合、たとえば端子Ｔ６，Ｔ７を抵抗体を介して端子Ｔ４にプルダウンするなどして電位固定手段を備える場合と比較して、端子Ｔ６，Ｔ７をショートさせる場合とさせない場合とで、電圧Ｖｓｄの検出値が変化しないため、電圧Ｖｓｄの検出精度が低下する事態を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図３に、上記ドライブユニットＤＵの構成を示す。なお、図３において、先の図２に示した部材に対応するものについては、便宜上同一のステップ番号を付している。

本実施形態では、直流電圧源２２の端子電圧ＶＬを、スイッチング素子Ｓ＊＃の信頼性を低下させるおそれのある電流の下限値を飽和電流とするゲート電圧よりも低く設定する。そして、これとは別に端子電圧ＶＬよりも大きい端子電圧ＶＨを有する直流電圧源３２を備え、直流電圧源３２を、定電圧用スイッチング素子３３、端子Ｔ９を介してゲート抵抗２８に接続する。これにより、スイッチング素子Ｓ＊＃をオン状態に切り替えるに際しては、そのゲートをまず定電流制御によって充電する。そして、ミラー期間を過ぎることと規定時間が経過することとの論理積が真となることを条件に、定電流用スイッチング素子２６をオフして且つ、定電圧用スイッチング素子３３をオンしてスイッチング素子Ｓ＊＃のゲートに端子電圧ＶＨを印加する。これは、スイッチング素子Ｓ＊＃のオン状態への切り替えに際してスイッチング素子Ｓ＊＃に過度に大きい電流が流れることを回避するためのものである。

すなわち、オン状態への切り替えに際して過度に大きい電流が流れる場合、上記クランプ用スイッチング素子４２の応答が間にあわない懸念がある。これに対し、本実施形態では、定電圧用スイッチング素子３３をオン操作するまでは直流電圧源２２の端子電圧ＶＬによってスイッチング素子Ｓ＊＃に流れる電流を制限することができる。なお、上記規定時間は、クランプ用スイッチング素子４２の反応に要する時間以上に設定されている。

上記ミラー期間が過ぎるか否かは、端子Ｔ１０，Ｔ１１を介して取り込まれるスイッチング素子Ｓ＊＃のゲートおよびエミッタ間電圧（ゲート電圧）に基づき判断される。ここで、一対の端子Ｔ１０，Ｔ１１を備えたのは、ドライブＩＣ２０が駆動可能なスイッチング素子を２つまでとすることと対応している。また、一対の端子Ｔ１０，Ｔ１１をショートさせたのは、本実施形態では、実際の駆動対象を単一のスイッチング素子Ｓ＊＃としたためである。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、上記ドライブユニットＤＵの構成を示す。なお、図４において、先の図２に示した部材に対応するものについては、便宜上同一のステップ番号を付している。

図示されるように、本実施形態では、スイッチング素子Ｓ＊＃の温度を検出する感温ダイオードＳＤを備える。感温ダイオードＳＤは、ドライブＩＣ２０に対して外付けされた直流電圧源７０からの電荷が定電流源７２を介して供給されるものである。感温ダイオードＳＤのカソードは端子Ｔ４に接続されており、アノードは、端子Ｔ１２，Ｔ１３に接続されている。これにより、感温ダイオードＳＤによる温度検出結果である電圧信号が端子Ｔ１２，Ｔ１３に印加されることとなる。

端子Ｔ１２，Ｔ１３の電圧は、最小値算出回路７４を介して異常判断部７６に取り込まれる。すなわち、端子Ｔ１２，Ｔ１３の電圧のうち小さい方が異常判断部７６に取り込まれる。異常判断部７６では、感温ダイオードＳＤによって検出される温度がスイッチング素子Ｓ＊＃の信頼性の低下を招くほど過度に高い値であるか否かを判断し、過度に高いと判断される場合、フェール信号ＦＬを出力する。ここで、最小値算出回路７４を用いたのは、感温ダイオードＳＤのアノード電圧が温度と負の相関を有することに鑑み、ドライブＩＣ２０の駆動対象が２つである場合に、温度の高い方を用いて異常の有無を判断するためである。

ここで、本実施形態では、駆動対象を２つとすることができるドライブＩＣ２０を用いて単一のスイッチング素子Ｓ＊＃が駆動されるため、端子Ｔ１２，Ｔ１３を同電位とすべくこれらをショートさせた。なお、本実施形態において、定電流源７２をドライブＩＣ２０に対して外付けしたのは、端子Ｔ１２，Ｔ１３をショートさせることで、感温ダイオードＳＤのアノード電圧と温度との対応関係が変化することを回避するためである。すなわち、定電流源７２をドライブＩＣ２０内において、端子Ｔ１２，Ｔ１３のそれぞれに設ける場合には、端子Ｔ１２，Ｔ１３をショートさせて１つの感温ダイオードＳＤに接続する場合と、端子Ｔ１２，Ｔ１３のそれぞれを各別の感温ダイオードＳＤに接続する場合とで、感温ダイオードＳＤのアノード電圧と温度との関係が相違することとなる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「制限手段について」
上記第１の実施形態において、ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えるクランプ回路と、ソフト遮断用スイッチング素子４６と、駆動制御部３４にオフ操作指令を出力する手段との全てを備える代わりに少なくとも１つを備えるものであってもよい。またこれに代えて、たとえば放電用スイッチング素子３０を強制的にオン操作する手段としてもよい。

「判断手段について」
上記第２の実施形態において、定電流制御時における端子Ｔ３および端子Ｔ１０間の電位差や端子Ｔ３および端子Ｔ１１間の電位差に基づき、定電流制御の異常の有無を判断するものであってもよい。これは、ゲート抵抗２８に定電流が流れる場合、そのゲート抵抗２８における電圧降下量は、一定値となることに鑑みたものである。

また、「ゲート電圧の利用手法について」の欄も参照のこと。

「検出手段について」
上記実施形態において例示したものに限らないことについては、「判断手段について」の欄に記載したとおりである。

「集積回路内において端子の電位を固定する手段について」
上記各実施形態ではこれを備えないことを前提としたがこれに限らない。たとえば上記第３の実施形態において、直流電圧源７０および定電流源７２をドライブＩＣ２０内に備える場合には、端子Ｔ１３に感温ダイオードＳＤを接続しないオープン状態において、端子Ｔ１３の電位は直流電圧源７０によって固定されるものと考えられる。ただし、この場合であっても、端子Ｔ１２，Ｔ１３がショートする場合には、感温ダイオードＳＤに流れる電流量が倍増することから感温ダイオードＳＤの出力電圧と温度との対応関係が想定外のものとなる。このため、上記第３の実施形態（図４）に例示したように端子Ｔ１２および端子Ｔ１３を接続することが有効である。ただし、この場合、感温ダイオードＳＤに流れる電流がパラ接続の有無で変化しないように、集積回路内の定電流源の電流を外部から操作可能とする。

またたとえば、上記第１の実施形態において、ドライブＩＣ２０内において端子Ｔ６，Ｔ７を抵抗体を介して端子Ｔ４に接続する場合であっても、その抵抗値によっては、端子Ｔ６，Ｔ７をショートさせることによる電圧Ｖｓｄの検出値の変化を無視しうると考えられる。また、この場合、端子Ｔ６，Ｔ７と抵抗体４８，５０の接続点との間にそれぞれ抵抗体を設けることで上記検出値の変化を抑制してもよい。

「検出結果入力端子同士の接続」
これらの接続手法としては、これらをショートするものに限らず、たとえば同一の抵抗値を有する抵抗体を介してそれぞれを検出手段（たとえば図３の抵抗体４８，５０の接続点）に接続するものであってもよい。

「感温ダイオードＳＤのアノード電圧の利用手法について」
異常判断に利用されるものに限らず、たとえば制御装置１８に出力される温度情報の取得手段として利用されるものであってもよい。

「ゲート電圧の利用手法について」
上記第２の実施形態において利用したものに限らず、たとえばオン操作処理から規定時間経過時のゲート電圧が低いことに基づき、ゲートの駆動に異常が生じていることを判断するために利用してもよい。

「１の集積回路によって駆動対象とされる駆動対象スイッチング素子の数について」
１つまたは２つに限らず、３つ以上の場合にも対処可能なものであってもよい。この場合、実際に駆動対象とされるスイッチング素子の数が１つであるなら、残りのそれぞれに対応する検出結果入力端子の全てを駆動対象とされるスイッチング素子に対応する検出結果入力端子に接続する。またたとえば、３つ以上に対処可能であって且つ実際に駆動対象とされるスイッチング素子の数が対処可能数よりも１つ少ない場合、残りの１つに対応する検出結果入力端子を駆動対象とされるスイッチング素子に対応する検出結果入力端子のいずれかに接続する。

「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、ＩＧＢＴに限らず、たとえばパワーＭＯＳ電界効果トランジスタ等であってもよい。この際、Ｎチャネルにも限らず、Ｐチャネルであってもよい。ただしこの場合、電流の流通経路の一対の端部のうちのいずれか一方の電位（ソース電位）に対して開閉制御端子の電位（ゲート電位）を低下させることでオン状態となるため、ゲートに「負」の電荷を充電することで駆動対象スイッチング素子がオン状態となる。

「駆動対象スイッチング素子によって構成される電力変換回路について」
電力変換回路としては、回転機の端子を直流電源の正極および負極のそれぞれに選択的に接続する高電位側のスイッチング素子および低電位側のスイッチング素子を備える直流交流変換回路（インバータＩＮＶ）や、高電位側のスイッチング素子および低電位側のスイッチング素子を備えるコンバータＣＮＶに限らない。たとえば、高電圧バッテリ１２の電圧を降圧して低電圧バッテリ１６に印加する降圧コンバータであってもよい。ちなみに、この場合であっても、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備える場合には、過電流保護機能の利用価値が大きくなる。

「そのほか」
・スイッチング素子Ｓ＊＃をオン状態とするための電荷の充電処理としては、定電流制御を行なうものに限らず、たとえばスイッチング素子Ｓ＊＃の開閉制御端子と直流電圧源とを備えるループ経路に流れる充電電流を線形素子としての抵抗体によって制限することで充電処理を行なってもよい。

・スイッチング素子Ｓ＊＃をオン状態とするための電荷の放電処理を、定電流制御によって行なってもよい。

・上記第１の実施形態において、端子Ｔ４およびＴ６間の電圧や端子Ｔ４および端子Ｔ７間の電圧を差動増幅回路によって変換したものをコンパレータ５２，５４に入力するようにしてもよい。

・モータジェネレータ１０としては、車載主機に限らず、たとえばシリーズハイブリッド車に搭載される発電機であってもよい。

２０…ドライブＩＣ（集積回路の一実施形態）、Ｓ＊＃…スイッチング素子（駆動対象スイッチング素子の一実施形態）、Ｔ６，Ｔ７…端子（検出結果入力端子の一実施形態）。

Claims (6)

1. 駆動対象スイッチング素子の駆動状態を検出して検出結果に応じた電圧信号を出力する検出手段と、
   該検出手段の出力する電圧信号を検出結果入力端子を介して取り込み、該電圧信号を参照しつつ前記駆動対象スイッチング素子の駆動制御を行う集積回路とを備え、
   前記集積回路は、前記検出結果入力端子を複数備えて且つ、
   前記検出結果入力端子のうち少なくとも２つに同一の電圧信号を入力すべくこれらが互いに接続されていることを特徴とするスイッチング素子の駆動回路。
2. 前記集積回路は、前記検出結果入力端子に入力される電圧信号に基づき、前記駆動対象スイッチング素子の駆動に異常が生じているか否かを判断する判断手段と、
   前記判断手段によって異常が生じていると判断される場合、前記駆動対象スイッチング素子の駆動を制限する制限手段とを備えることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記検出手段の出力する電圧信号は、前記駆動対象スイッチング素子を流れる電流と正の相関を有するものであり、
   前記判断手段は、前記検出結果入力端子から入力される電圧信号が閾値電圧よりも大きい場合、前記駆動対象スイッチング素子に異常が生じていると判断することを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記駆動対象スイッチング素子は、電圧制御形のスイッチング素子であり、
   前記検出手段の出力する電圧信号は、前記駆動対象スイッチング素子の電流の流通経路の一対の端部のいずれか一方および開閉制御端子間の電位差であることを特徴とする請求項１または２記載のスイッチング素子の駆動回路。
5. 前記検出手段は、前記集積回路の外部に設けられた定電流源と、前記駆動対象スイッチング素子の付近に配置された感温ダイオードとを備えて構成され、
   前記判断手段は、前記感温ダイオードのアノード電圧が閾値電圧以下である場合、前記駆動対象スイッチング素子に異常が生じていると判断することを特徴とする請求項２記載のスイッチング素子の駆動回路。
6. 前記集積回路は、前記検出結果入力端子が前記電圧信号の入力のための信号線に接続されないオープン状態においてその電位を固定する手段を内部に備えないことを特徴とする請求項１〜５のいずれか１項に記載のスイッチング素子の駆動回路。

Images