JP2012114203A - 絶縁基板とその製造方法および電力半導体装置 - Google Patents

Abstract

【課題】本発明は、ヒートサイクル試験の温度変化条件がより厳しい条件に移行しても、ヒートサイクルの信頼性寿命を維持可能な絶縁基板を用いた電力半導体装置を提供することを目的とする。
【解決手段】本発明にかかる絶縁基板は、セラミック基材２０２と、セラミック基材２０２の裏面に形成された裏面パターン２０３ａと、裏面パターン２０３ａと、接合部材としてのはんだ５を介して接合されたヒートシンク３とを備え、裏面パターン２０３ａは、はんだ５と接する面において、ディンプル２０４を有する。
【選択図】図１

Description

本発明は絶縁基板とその製造方法および電力半導体装置に関する。

従来の一般産業用の、絶縁基板を用いた電力半導体装置における、熱ストレスに対する信頼性評価として、例えば、電力半導体素子には通電せず周囲環境温度を変化させ、絶縁基板下のはんだの耐疲労特性などを確認するヒートサイクル試験がある。

このヒートサイクル試験では従来、温度変化条件が−４０℃〜１２５℃に設定されていたが、近年の電力半導体装置の小型化や高耐熱素子採用に対応すべく、温度変化条件が−４０℃〜１２５℃であったものから−４０℃〜１５０℃へ移行しつつある。高温環境下に於いて使用される電力半導体装置では、電力半導体素子や絶縁基板のはんだ接合部に早期にクラックが発生し、要求される信頼性寿命を得ることを妨げてしまうという課題が生じていた。

従来、絶縁基板下のはんだ材の耐ヒートサイクル性の向上策としては、高温での強度維持に優れるはんだ合金組成の検討や、はんだに生じる歪量を低減してはんだクラックを抑制するためのはんだ厚の圧肉化、あるいは特許文献１に示されるような“セットパターン化”などの手法が採用されていた。しかしながら、高温環境下の使用に於いては、更なる耐ヒートサイクル性の向上が要求されていた。

特許第３９５３４４２号公報

従来の電力半導体装置は、例えば厚み０．３〜０．６３５ｍｍのＡｌＮからなるセラミック基材と、セラミック基材表面に形成された、例えば厚み０．２〜０．６ｍｍのＣｕからなる表面パターンと、表面パターン上にはんだを介して配置された電力半導体素子とを備え、さらに、セラミック基材裏面に形成された、例えば厚み０．２〜０．６ｍｍのＣｕからなる裏面パターンと、裏面パターンとはんだを介して接続された、例えば厚み４ｍｍのＣｕからなるヒートシンクと、ヒートシンクと接着剤を介して接続された樹脂ケースと、樹脂ケース内に充填されたシリコーンゲル（エポキシ樹脂でもよい）とを備える。

ここで、セラミック基材、その表面に形成された表面パターン、その裏面に形成された裏面パターンを含めて、絶縁基板とする。

なお、セラミック基材と、表面パターンおよび裏面パターンとは、予めＡｇ、Ｃｕ、Ｔｉ系の活性金属ろう材等で接合されている。

従来の電力半導体装置は以上のように構成されているので、電力半導体装置がヒートサイクル負荷を受けると、例えば絶縁基板の見かけの線膨張係数α＝７ｐｐｍと、Ｃｕ材からなるヒートシンクの線膨張係数α＝１７ｐｐｍとのミスマッチにより、基板下のはんだに歪が生じる。繰り返しのヒートサイクル負荷の経過に伴い、基板下のはんだには微小クラックが発生する。このクラックの進展に伴い電力半導体素子の熱放散が阻害され、遂には素子破壊に至る。

また、絶縁基板についても、上述した高温の負荷条件の場合、たとえば、セラミック基材が窒化アルミ（ＡｌＮ）の線膨張係数α＝４．５ｐｐｍと、裏面パターンがＣｕ材の線膨張係数α＝１７ｐｐｍとのアンマッチにより、接合端部に集中する応力がさらに増大し、接合端部のセラミック基材にクラックが生じ易くなる。

従来の電力半導体装置では、ヒートサイクル試験の温度変化条件設定を−４０〜１２５℃とした信頼性保証寿命サイクルを満足するように、構造設計がなされていた。しかしながら上述のように、電力半導体装置の小型化や高耐熱素子採用に対応すべく、ヒートサイクル試験の温度変化条件が−４０℃〜１５０℃と設定変更されてきた。

解析によると、従来の電力半導体装置では、この条件下での基板下のはんだ歪は約４５％増大し、この歪の増大に伴い信頼性寿命が実評価に於いても約１／１０以下に低下することが判明した。

以上のように、従来の絶縁基板を用いた電力半導体装置では、より高温の負荷条件で使用される場合は、装置の信頼性寿命が大幅に低下するという問題があった。

本発明は、上記のような問題を解消するためになされたものであり、ヒートサイクル試験の温度変化条件がより厳しい条件に移行しても、ヒートサイクルの信頼性寿命を維持可能な絶縁基板を用いた電力半導体装置を提供することを目的とする。

本発明にかかる絶縁基板は、セラミック基材と、前記セラミック基材の裏面に形成された裏面パターンと、前記裏面パターンと、接合部材を介して接合されたヒートシンクとを備え、前記裏面パターンは、前記接合部材と接する面において、ディンプルを有する。

また、本発明にかかる電力半導体装置は、上記の絶縁基板を備え、前記セラミック基材は、前記裏面パターンと対向する表面パターンをさらに備え、前記表面パターン上に搭載された、電力半導体素子をさらに備える。

また、本発明にかかる絶縁基板の第１の製造方法は、（ａ）セラミック基材の裏面に裏面パターンを形成する工程と、（ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面において、加圧プレス方式でディンプルを形成する工程を含む。

また、本発明にかかる絶縁基板の第２の製造方法は、（ａ）セラミック基材の裏面に裏面パターンを形成する工程と、（ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面においてレジストを形成し、エッチング後前記レジストを除去し、再度エッチングを行い面取りをすることでディンプルを形成する工程を含む。

本発明にかかる絶縁基板によれば、セラミック基材と、前記セラミック基材の裏面に形成された裏面パターンと、前記裏面パターンと、接合部材を介して接合されたヒートシンクとを備え、前記裏面パターンは、前記接合部材と接する面において、ディンプルを有することにより、ヒートサイクル等の熱履歴を受ける場合、基板下の接合部材におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより信頼性、寿命の向上を実現することができる。

また、本発明にかかる電力半導体装置によれば、上記の絶縁基板を備え、前記セラミック基材は、前記裏面パターンと対向する表面パターンをさらに備え、前記表面パターン上に搭載された、電力半導体素子をさらに備えることにより、ヒートサイクル等の熱履歴を受ける場合、基板下の接合部材におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより電力半導体装置の信頼性、寿命の向上を実現することができる。

また、本発明にかかる絶縁基板の第１の製造方法によれば、（ａ）セラミック基材の裏面に裏面パターンを形成する工程と、（ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面において、加圧プレス方式でディンプルを形成する工程を含むことにより、ディンプルの形成がパターン打ち抜きと同時に可能となり、量産性が極めて高い絶縁基板が提供できる。

また、本発明にかかる絶縁基板の第２の製造方法によれば、（ａ）セラミック基材の裏面に裏面パターンを形成する工程と、（ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面においてレジストを形成し、エッチング後前記レジストを除去し、再度エッチングを行い面取りをすることでディンプルを形成する工程を含むことにより、エッチング工程は通常フローであることから、エッチング装置の追加を必要とせず、厳しい温度変化条件に耐え得る絶縁基板を得ることができる。

実施の形態１にかかる絶縁基板の一部切欠き断面図である。 実施の形態１にかかる絶縁基板の平面図である。 実施の形態１にかかる絶縁基板の断面図および平面図である。 実施の形態１にかかる絶縁基板の断面図および平面図である。 実施の形態１にかかる絶縁基板の平面図である。 実施の形態１にかかる絶縁基板の断面図および平面図である。 実施の形態１にかかる絶縁基板の断面図および平面図である。 実施の形態１にかかるディンプルの数値限定を行う根拠となる関係を示す図である。 実施の形態１にかかる前提技術との比較図、比較グラフを示す図である。 実施の形態１にかかる絶縁基板を用いて構成された電力半導体装置の断面図である。 実施の形態１にかかる絶縁基板の平面図及び断面図である。 実施の形態１にかかる絶縁基板の化学エッチングに於ける製造フローチャートである。 実施の形態１にかかる絶縁基板の裏面パターンの加圧プレスによる製造を示す断面図である。 前提技術としての絶縁基板を用いて構成された電力半導体装置の断面図である。 前提技術としての絶縁基板の平面図及び断面図である。

＜Ａ．実施の形態１＞
図１４に示すように前提技術としての電力半導体装置は、例えば厚み０．３〜０．６３５ｍｍのＡｌＮからなるセラミック基材２０２と、セラミック基材２０２表面に形成された表面パターン２０１ａ、表面パターン２０１ｂ、表面パターン２０１ｃと、表面パターン２０１ａ上にはんだ４ａを介して配置された電力半導体素子１ａと、表面パターン２０１ａ上にはんだ４ｂを介して配置され、電力半導体素子１ａとアルミワイヤ１１ｂを介して接続された電力半導体素子１ｂと、表面パターン２０１ｂ上にはんだ１０を介して配置された電極端子７と、表面パターン２０１ｃ上とアルミワイヤ１１ｃを介して接続された信号端子８ｂと、電力半導体素子１ａとアルミワイヤ１１ａを介して接続された信号端子８ａとを備える。

さらに、セラミック基材２０２裏面に形成された、例えば厚み０．２〜０．６ｍｍのＣｕからなる裏面パターン２０３と、裏面パターン２０３とはんだ５を介して接続された、例えば厚み４ｍｍのＣｕからなるヒートシンク３と、ヒートシンク３と接着剤９を介して接続された樹脂ケース６と、樹脂ケース６内に充填されたシリコーンゲル１２（エポキシ樹脂でもよい）とを備える。

ここで、セラミック基材２０２、その表面に形成された表面パターン２０１ａ、表面パターン２０１ｂ、表面パターン２０１ｃ、その裏面に形成された裏面パターン２０３を含めて、絶縁基板２とする。

なお、セラミック基材２０２と、表面パターン２０１ａ、表面パターン２０１ｂ、表面パターン２０１ｃおよび裏面パターン２０３とは、予めＡｇ、Ｃｕ、Ｔｉ系の活性金属ろう材等で接合されている。

また、本発明にかかる電力半導体装置を電気的に制御する電子部品を搭載した制御基板は、図１４には図示していない。

図１５は、前提技術としての絶縁基板の表面図（図１５（ａ））、裏面図（図１５（ｂ））、断面図（図１５（ｃ））をそれぞれ示したものである。

セラミック基材２０２上に、表面パターン２０１ａ、表面パターン２０１ｂが図１５（ａ）のように配置され、セラミック基材２０２下に、裏面パターン２０３が図１５（ｂ）のように配置されている。断面を見ると、図１５（ｃ）のような位置関係となり、全体として絶縁基板２が形成される。

前提技術としての電力半導体装置は以上のように構成されているので、電力半導体装置がヒートサイクル負荷を受けると、例えば絶縁基板２の見かけの線膨張係数α＝７ｐｐｍと、Ｃｕ材からなるヒートシンク３の線膨張係数α＝１７ｐｐｍとのミスマッチにより、基板下のはんだ５に歪が生じる。繰り返しのヒートサイクル負荷の経過に伴い、基板下のはんだ５には微小クラックが発生する。このクラックの進展に伴い電力半導体素子１ａ、電力半導体素子１ｂの熱放散が阻害され、遂には素子破壊に至る。

また、絶縁基板２についても、上述した高温の負荷条件の場合、たとえば、セラミック基材２０２が窒化アルミ（ＡｌＮ）の線膨張係数α＝４．５ｐｐｍと、裏面パターン２０３がＣｕ材の線膨張係数α＝１７ｐｐｍとのアンマッチにより、接合端部２０２ａに集中する応力がさらに増大し、接合端部のセラミック基材２０２にクラックが生じ易くなる。

なお、パターン材質がＡｌの場合、絶縁基板２の下のはんだ５に発生するはんだ歪は、パターン材質がＣｕの場合と大差ないが、接合端部２０２ａに集中する応力は、パターン材質がＣｕの場合に比べて半減し、セラミック基材２０２のクラック発生の心配は無い。

前提技術としての電力半導体装置では、ヒートサイクル試験の温度変化条件設定を−４０〜１２５℃とした信頼性保証寿命サイクルを満足するように、構造設計がなされていた。しかしながら、電力半導体装置の小型化や高耐熱素子採用に対応すべく、ヒートサイクル試験の温度変化条件が−４０℃〜１５０℃と設定変更されてきた。

解析によると、前提技術としての電力半導体装置では、この条件下での基板下のはんだ歪は約４５％増大し、この歪の増大に伴い信頼性寿命が実評価に於いても約１／１０以下に低下することが判明した。

以上のように、前提技術としての絶縁基板を用いた電力半導体装置では、より高温の負荷条件で使用される場合は、装置の信頼性寿命が大幅に低下するという問題があった。

以下に示す実施の形態１では、上記のような問題を解消する絶縁基板および電力半導体装置を示し、ヒートサイクル試験の温度変化条件がより厳しい条件に移行しても、ヒートサイクルの信頼性寿命を維持可能な絶縁基板および電力半導体装置を提供することを目的とする。

＜Ａ−１．構成＞
図１に示すように、本発明にかかる絶縁基板を用いた電力半導体装置は、例えばＡｌＮ、またはＡｌ₂Ｏ₃、またはＳｉ₃Ｎ₄からなるセラミック基材２０２と、セラミック基材２０２表面に形成された、例えばＣｕ、Ａｌからなる表面パターン２０１とを備える。パターンの表面処理については、図１においては省略する。ここで、セラミック基材２０２の厚みは、例えば０．２５〜１．０ｍｍが望ましい。

さらに、セラミック基材２０２裏面に形成された、例えばＣｕまたはＡｌからなる裏面パターン２０３ａと、裏面パターン２０３ａと接合部材としてのはんだ５を介して接続されたヒートシンク３とを備える。はんだ５は、鉛フリーあるいは鉛入りのはんだを用いることができる。

ここで、セラミック基材２０２、その表面に形成された表面パターン２０１、その裏面に形成された裏面パターン２０３ａを含めて、絶縁基板２ａとする。

なお、セラミック基材２０２と、表面パターン２０１および裏面パターン２０３ａとは、予めＡｇ、Ｃｕ、Ｔｉ系の活性金属ろう材等で接合されている。

裏面パターン２０３ａのはんだ５との接する面には、半径ｒの曲面２０４ｄを呈するディンプル２０４が形成されている。ここで、ディンプル２０４は、裏面パターン厚をｔ （ｍｍ）とするとき、例えば、
直径φＤ＝（３／５）ｔ〜（４／５）ｔ （ｍｍ）、
半径ｒ≧（３／１０）ｔ〜（４／１０）ｔ （ｍｍ）、
であり、
深さｈ＝（３／５）ｔ〜（４／５）ｔ （ｍｍ）、
を理想とする。これは、図８に示す解析結果、「ディンプルのｈ／ｒとクラック進展難易度」に示すはんだクラックの進展し難さからの規制と、ディンプル２０４の谷間がセラミック基材２０２まで達しないようにする規制とによる。

図８に示すように、ディンプルのｈ／ｒ（横軸）が大きくなるほど、クラック進展難易度（縦軸）が難化し、クラックの発生を抑制できることが分かる。ただし、ディンプル２０４の谷間がセラミック基材２０２まで達すれば、その谷間にははんだ５が接合されず、密着不良となり信頼性が低下する要因となる。

図２（ａ）（ｂ）は、ディンプル２０４が裏面パターン２０３ａの４つのコーナ部に集中的に配設された場合のセラミック基材２０２を裏面側から示すものである。図２（ｂ）における、１つのコーナ部を拡大した図が図２（ａ）である。

図３、４は、図２において示したディンプル２０４が裏面パターン２０３ａの４つのコーナ部に集中的に配設された場合の、ディンプル２０４の形成態様について示した図である。図３（ａ）、図４（ａ）はその場合の断面図、図３（ｂ）、図４（ｂ）はその場合の平面図である。図３に示すように、各コーナ部におけるディンプル２０４は、裏面パターン２０３ａ外周に沿って１列となって形成されていてもよいし、図４に示すように、各コーナ部におけるディンプル２０４は、裏面パターン２０３ａ外周に沿って複数列となって形成されていてもよい。

図５（ａ）（ｂ）は、ディンプル２０４が裏面パターン２０３ａの４つのコーナ部に集中的に配設され、さらに、裏面パターン２０３ａの外周部全体にもディンプル２０４が配設された場合のセラミック基材２０２を裏面側から示すものである。図５（ｂ）における、１つのコーナ部を拡大した図が図５（ａ）である。

図６、７は、図５において示したディンプル２０４が裏面パターン２０３ａの４つのコーナ部に集中的に配設され、さらに、裏面パターン２０３ａの外周部全体にもディンプル２０４が配設された場合の、ディンプル２０４の形成態様について示した図である。図６（ａ）、図７（ａ）はその場合の断面図、図６（ｂ）、図７（ｂ）はその場合の平面図である。図６に示すように、ディンプル２０４は裏面パターン２０３ａ外周に沿って１列となって形成されていてもよいし、図７に示すようにディンプル２０４は、裏面パターン２０３ａ外周に沿って複数列となって形成されていてもよい。

＜Ａ−２．動作＞
図９は、前提技術としての電力半導体装置と本発明にかかる電力半導体装置との、基板下のはんだ歪とクラック伝播経路の比較（解析結果）を示す図である。

図９（ａ）において、セラミック基材２０２の表面に形成された表面パターン２０１と、裏面に形成された裏面パターン２０３と、裏面パターン２０３とはんだ５を介して接続されたヒートシンク３とが示されている。

図９（ａ）に示すように、前提技術としての絶縁基板を用いた電力半導体装置の場合は、ヒートサイクルの熱履歴が作用すれば、裏面パターン２０３のパターンエッジ部２０２ｂ近傍のはんだ５に、はんだ歪が集中的に発生する。よって、ヒートサイクルの繰り返しにより当該箇所にはんだクラックが発生し、裏面パターン２０３近傍に沿って、はんだクラックがほぼ直線的に進展し易くなる。なお、点線で示すのがクラックの伝播経路である。

一方、図９（ｂ）に示す本発明の絶縁基板を用いた電力半導体装置の場合は、ディンプル２０４による裏面パターン２０３ａにおける曲面と、端部におけるマス量の低減と、はんだ厚の部分的増大とから、裏面パターン２０３ａ近傍のはんだ５に発生するはんだ歪が緩和される。なお、点線で示すのがクラックの伝播経路である。図９（ｂ）においては、クラックの伝播経路が形成される領域にディンプル２０４が形成されている。

よって図９（ｃ）において、前提技術の場合を実線で、本発明の場合を２点鎖線で示すように、はんだ歪のピークが半減し、はんだ寿命が約４倍に長寿命化する。

また、はんだクラックはディンプル２０４の凹凸に沿って伝播することから、クラックの伝播速度が遅延化し、例えば、裏面パターン２０３ａのコーナ部から電力半導体素子の投影部に至るまでの寿命が延びることになる。

絶縁基板２がヒートシンク３に対して１枚使いの場合は、絶縁基板２の裏面パターン２０３のコーナ部のはんだ５に、はんだ歪が集中的に発生し易いが、絶縁基板２がヒートシンク３に対して複数枚使いの場合には、ヒートサイクルの繰り返しによるヒートシンク３の反りの影響から、絶縁基板２が隣り合う辺の基板下のはんだ５のはんだ歪が集中的に増大することがある。この場合は、図５に示すように、ディンプル２０４が裏面パターン２０３ａの４つのコーナ部に集中的に配設され、さらに、裏面パターン２０３ａの外周部全体にもディンプル２０４が配設されるのが望ましい。

図１０は、本発明にかかる絶縁基板を用いた電力半導体装置の全体図である。図１０においては、裏面パターン２０３ａの４つのコーナ部に形成した場合を示しているが、外周全体に渡って形成される場合であってもよい。

図１０に示す電力半導体装置は、絶縁基板２ａが、ディンプル２０４が形成された裏面パターン２０３ａを有すること以外は、上述した図１４の電力半導体装置と同一構造、同一構成であることから、詳細な説明を省略する。なお、表面パターン２０１ａ、表面パターン２０１ｂ、表面パターン２０１ｃ、ディンプル２０４が形成された裏面パターン２０３ａの材質は、Ｃｕ材でもＡｌ材でも同様に構成され、基板下のはんだ５のクラック抑制、クラックの伝播速度の遅延化の効果は同様に得られる。

図１１は、本発明にかかる絶縁基板を用いた電力半導体装置の表面図（図１１（ａ））、裏面図（図１１（ｂ））、断面図（図１１（ｃ））をそれぞれ示したものである。

セラミック基材２０２上に、表面パターン２０１ａ、表面パターン２０１ｂが図１１（ａ）のように配置され、セラミック基材２０２下に、裏面パターン２０３ａが図１１（ｂ）のように配置されている。断面を見ると、図１１（ｃ）のような位置関係となり、全体として絶縁基板２ａが形成される。図１５に示す場合と異なるのは、裏面パターン２０３ａにディンプル２０４が形成されていることである。

＜Ａ−３．製造方法＞
図１２は、本発明にかかる電力半導体装置における、ディンプル２０４を絶縁基板の裏面パターンに形成する、化学エッチング方式を説明するフローチャートである。

図１２（ａ）では、まず、セラミック基材２０２の表面に表面パターン２０１、裏面に裏面パターン２０３をそれぞれ形成する。

図１２（ｂ）では、表面パターン２０１、裏面パターン２０３それぞれの所定範囲に、レジスト１３を形成する。レジスト１３のうち、ディンプル２０４を形成する部分には予めレジスト開口孔１３ａを付与しておく。

図１２（ｃ）では、前述のレジスト１３で覆った状態で、エッチング処理を行う。

図１２（ｄ）では、前述のレジスト１３を除去し曲面２０４ｃを露出させ、化学研磨を行う。

図１２（ｅ）では、裏面パターンが形成された側を選択し、ソフトエッチングを行うことにより、面取り（全周縁取り）を行う。曲面２０４ｄが形成される。

図１に示したディンプル２０４の直径φＤは、製造時のレジスト開口孔１３ａでほぼ決まるが、曲面２０４ｄの半径ｒ及び深さｈは、化学エッチングの条件により調整される。

エッジ部の面取り後、表面処理として２〜４μｍの無電解Ｎｉ−Ｐめっきが施工される（図示せず）。なお、表面パターン２０１、裏面パターン２０３ａの材質がＣｕの場合には、はんだ接合雰囲気を不活性化し、且つ、減圧化することにより、Ｃｕ材とはんだ材との接合性が保たれることから、敢えて無電解Ｎｉ−Ｐめっき施工は必要としない。

図１３は、裏面パターン２０３ａに形成するディンプル２０４を、プレス加工にて形成する１例を示している。図１３においては、ディンプル２０４の曲面２０４ｄの形状を有するパンチ１４、ダイ１５、裏面パターン２０３ａが示されている。

セラミック基材２０２の裏面に裏面パターンを形成し、パンチ１４、ダイ１５を用いてプレス加工を行う。この加工によりディンプル２０４を形成し、はんだ５を介して、さらに裏面パターンとヒートシンク３とを接合する（図示せず）。

＜Ａ−４．効果＞
本発明にかかる実施の形態１によれば、絶縁基板において、セラミック基材２０２と、セラミック基材２０２の裏面に形成された裏面パターン２０３ａと、裏面パターン２０３ａと、接合部材としてのはんだ５を介して接合されたヒートシンク３とを備え、裏面パターン２０３ａは、はんだ５と接する面において、ディンプル２０４を有することで、ヒートサイクル等の熱履歴を受ける場合、基板下のはんだ５におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより信頼性、寿命の向上を実現することができる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、裏面パターン２０３ａは、厚みがｔ＝０．２〜０．６ｍｍであり、ディンプル２０４は、直径がφＤ＝（３／５）ｔ〜（４／５）ｔｍｍ、深さがｈ＝（３／５）ｔ〜（４／５）ｔｍｍであり、かつ、エッジ部にｒ≧（３／１０）ｔ〜（４／１０）ｔの曲面を有することで、基板下のはんだ５におけるクラックの発生をより抑制できる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、ディンプル２０４は、裏面パターン２０３ａの各コーナ部に形成されることで、特に基板のコーナ部下のはんだ５に集中的に発生する歪を低減し、はんだクラック発生の抑制を図ることができる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、ディンプル２０４は、裏面パターン２０３ａの外周部に形成されることで、基板のコーナ部下のはんだ５に発生する歪に加え、基板の外周部下のはんだ５に発生する歪も低減し、外周部からのはんだクラック発生の抑制を図ることができる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、裏面パターン２０３ａは、ＣｕまたはＡｌからなることで、ディンプル２０４の形成により、セラミック基材２０２に発生する応力が低減可能となり、セラミック基材２０２のクラック抑制効果が生じる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、裏面パターン２０３ａは、接合部材としてのはんだ５と接する面がめっき加工されることで、はんだ５との接合性を高め、はんだクラックの発生を抑制させ、クラックの伝播速度を遅延させることができる。また、裏面パターン２０３ａの材質がＣｕの場合は、はんだ接合雰囲気を不活性化し、且つ減圧化することにより、無電解Ｎｉ−Ｐ等のめっき施工は必ずしも必要ではない。

また、本発明にかかる実施の形態１によれば、絶縁基板において、セラミック基材２０２は、ＡｌＮ、またはＡｌ₂Ｏ₃、またはＳｉ₃Ｎ₄からなることで、ヒートサイクル等の熱履歴を受ける場合、基板下のはんだ５におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより信頼性、寿命の向上を実現することができる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、セラミック基材２０２は、厚みが０．２５〜１．０ｍｍであることで、ヒートサイクル等の熱履歴を受ける場合、基板下のはんだ５におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより信頼性、寿命の向上を実現することができる。

また、本発明にかかる実施の形態１によれば、絶縁基板において、接合部材としてのはんだ５は、鉛フリーあるいは鉛入りのはんだ材であることで、基板下のはんだ５のクラック抑制、クラック伝播速度の遅延化により長寿命化が実現できる。

また、本発明にかかる実施の形態１によれば、電力半導体装置において、上記の絶縁基板を備え、セラミック基材２０２は、裏面パターン２０３ａと対向する表面パターン２０１をさらに備え、表面パターン２０１上に搭載された、電力半導体素子１ａ、電力半導体素子１ｂをさらに備えることで、ヒートサイクル等の熱履歴を受ける場合、基板下のはんだ５におけるクラックの発生を抑制でき、また、クラックの伝播速度を遅延化させることにより電力半導体装置の信頼性、寿命の向上を実現することができる。

また、本発明にかかる実施の形態１によれば、絶縁基板の製造方法において、（ａ）セラミック基材２０２の裏面に裏面パターン２０３ａを形成する工程と、（ｂ）接合部材としてのはんだ５を介して、裏面パターン２０３ａとヒートシンク３とを接合する工程とを備え、工程（ａ）は、裏面パターン２０３ａのはんだ５と接する面において、加圧プレス方式でディンプル２０４を形成する工程を含むことで、ディンプル２０４の形成がパターン打ち抜きと同時に可能となり、量産性が極めて高い絶縁基板が提供できる。

また、本発明にかかる実施の形態１によれば、絶縁基板の製造方法において、（ａ）セラミック基材２０２の裏面に裏面パターン２０３ａを形成する工程と、（ｂ）接合部材としてのはんだ５を介して、裏面パターン２０３ａとヒートシンク３とを接合する工程とを備え、工程（ａ）は、裏面パターン２０３ａのはんだ５と接する面においてレジストを形成し、エッチング後レジストを除去し、再度エッチングを行い面取りをすることでディンプル２０４を形成する工程を含むことで、エッチング工程は通常フローであることから、エッチング装置の追加を必要とせず、厳しい温度変化条件に耐え得る絶縁基板を得ることができる。

本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。

１ａ，１ｂ 電力半導体素子、２，２ａ 絶縁基板、３ ヒートシンク、５ はんだ、６ 樹脂ケース、７ 電極端子、８ａ，８ｂ 信号端子、９ 接着剤、１１ａ〜１１ｃ アルミワイヤ、１２ シリコーンゲル、１３ レジスト、１３ａ レジスト開口孔、１４ パンチ、１５ ダイ、２０１，２０１ａ〜２０１ｃ 表面パターン、２０２ セラミック基材、２０２ａ 接合端部、２０２ｂ パターンエッジ部、２０３，２０３ａ 裏面パターン、２０４ ディンプル、２０４ｃ，２０４ｄ 曲面。

Claims (12)

1. セラミック基材と、
   前記セラミック基材の裏面に形成された裏面パターンと、
   前記裏面パターンと、接合部材を介して接合されたヒートシンクとを備え、
   前記裏面パターンは、前記接合部材と接する面において、ディンプルを有する、
   絶縁基板。
2. 前記裏面パターンは、厚みがｔ＝０．２〜０．６ｍｍであり、
   前記ディンプルは、直径がφＤ＝（３／５）ｔ〜（４／５）ｔｍｍ、深さがｈ＝（３／５）ｔ〜（４／５）ｔｍｍであり、かつ、エッジ部にｒ≧（３／１０）ｔ〜（４／１０）ｔの曲面を有する、
   請求項１に記載の絶縁基板。
3. 前記ディンプルは、前記裏面パターンの各コーナ部に形成される、
   請求項１または２に記載の絶縁基板。
4. 前記ディンプルは、前記裏面パターンの外周部に形成される、
   請求項１〜３のいずれかに記載の絶縁基板。
5. 前記裏面パターンは、ＣｕまたはＡｌからなる、
   請求項１〜４のいずれかに記載の絶縁基板。
6. 前記裏面パターンは、前記接合部材と接する面がめっき加工される、
   請求項１〜５のいずれかに記載の絶縁基板。
7. 前記セラミック基材は、ＡｌＮ、またはＡｌ₂Ｏ₃、またはＳｉ₃Ｎ₄からなる、
   請求項１〜６のいずれかに記載の絶縁基板。
8. 前記セラミック基材は、厚みが０．２５〜１．０ｍｍである、
   請求項１〜７のいずれかに記載の絶縁基板。
9. 前記接合部材は、鉛フリーあるいは鉛入りのはんだ材である、
   請求項１〜８のいずれかに記載の絶縁基板。
10. 請求項１〜９のいずれかに記載の絶縁基板を備え、
    前記セラミック基材は、前記裏面パターンと対向する表面パターンをさらに備え、
    前記表面パターン上に搭載された、電力半導体素子をさらに備える、
    電力半導体装置。
11. （ａ）セラミック基材の裏面に裏面パターンを形成する工程と、
    （ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、
    前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面において、加圧プレス方式でディンプルを形成する工程を含む、
    絶縁基板の製造方法。
12. （ａ）セラミック基材の裏面に裏面パターンを形成する工程と、
    （ｂ）接合部材を介して、前記裏面パターンとヒートシンクとを接合する工程とを備え、
    前記工程（ａ）は、前記裏面パターンの前記接合部材と接する面においてレジストを形成し、エッチング後前記レジストを除去し、再度エッチングを行い面取りをすることでディンプルを形成する工程を含む、
    絶縁基板の製造方法。

Images