JP2012084838A - チップスタック構造 - Google Patents

チップスタック構造 Download PDF

Info

Publication number
JP2012084838A
JP2012084838A JP2011098165A JP2011098165A JP2012084838A JP 2012084838 A JP2012084838 A JP 2012084838A JP 2011098165 A JP2011098165 A JP 2011098165A JP 2011098165 A JP2011098165 A JP 2011098165A JP 2012084838 A JP2012084838 A JP 2012084838A
Authority
JP
Japan
Prior art keywords
chip
connection
hole
stack structure
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011098165A
Other languages
English (en)
Inventor
Mingzhe Wu
明哲 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Global Scientific Industrial Co Ltd filed Critical Universal Global Scientific Industrial Co Ltd
Publication of JP2012084838A publication Critical patent/JP2012084838A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップスタック構造を提供する。
【解決手段】第１のチップ及び第２のチップを含み、第２のチップが第１のチップにスタックされる。第１のチップは、複数の接続構造を有し、それらの接続構造は、貫通孔１１１、接続パッド１１２及び半田バンプを有し、接続パッド１１２の一端が貫通孔１２１に接続され、半田バンプ１１３が接続パッド１１２上に貫通孔１２１の周囲に位置するように設けられる。第２のチップは、複数の貫通孔を有し、それぞれ第１のチップ上の半田バンプ１１３に位置合わせ接合される。このチップスタック構造により、製造工程の簡素化及び製造工程の歩留まりの向上を図ることができる。
【選択図】図１

Description

本発明は、チップ構造に関し、特に、スタック型チップ構造に関するものである。
集積回路産業は、主に集積回路設計、集積回路製造及びチップテストに分類される。また、チップの構造が集積回路自身の電気性能、機械性能、熱性能及び光性能に直接影響を与え、集積回路の安定性にとっては極めて重要である。チップ構造は、電子製品に密接に係っており、電子工業のコア技術となっている。
従来、チップは、リードフレーム（ｌｅａｄ−ｆｒａｍｅ ｂａｓｅｄ）を主な伝送構造とするが、技術の発展に伴い、チップの伝送スピードの向上、寸法のさらなる軽薄短小が要求されているため、チップピンの数が多くなり、チップセット基板（ｓｕｂｓｔｒａｔｅ ｂａｓｅｄ）が市場の主流となっている。しかしながら、チップ製造工程がナノレベル世代になると、そのピン数がより多く、体積がより小さくなっている。
スタック型チップ構造は、主にチップを層毎にスタックさせ、上下層のチップを電気的に接続させるものである。この技術により、チップの密度は大幅に向上し、単位面積当たりに２倍以上の集積回路を設置することができる。しかしながら、この技術は、歩留まりが低く、製造工程が複雑で、量産が容易ではない。
本発明は、スルーシリコンビア及び半田バンプ（Ｓｏｌｄｅｒ Ｂｕｍｐ）に複数のチップをスタックすることで、マルチチップのスタック構造の安定性及びチップ製造工程の簡素化を向上させるためのチップスタック構造を提供することを課題とする。
本発明は、複数の第１の接続構造を有し、それらの第１の接続構造がそれぞれ第１の貫通孔、第１の接続パッド及び第１の半田バンプ（ｓｏｌｄｅｒ ｂｕｍｐ）を有し、前記第１の接続パッドが前記第１の貫通孔に接続され、前記第１の半田バンプが前記第１の接続パッド上に設けられ、且つ前記第１の貫通孔の周囲に位置する第１のチップと、前記第１のチップ上にスタックされ、複数の第２の接続構造を有し、前記複数の第２の接続構造が第２の貫通孔を有する第２のチップとを備え、前記第２のチップにおける前記複数の第２の貫通孔が、前記第１のチップ上における前記複数の第１の半田バンプにそれぞれ位置合わせ接合されることを特徴とするチップスタック構造を提供する。
本発明の一つの実施態様において、前記複数の第２の接続構造は、第２の接続パッド及び第２の半田バンプをさらに有し、前記第２の接続パッドが前記第２の貫通孔に接続され、前記第２の半田バンプが前記第２の接続パッド上に設けられ、且つ前記第２の貫通孔の周囲に位置する。
本発明の一つの実施態様において、前記第１のチップの上表面が前記第２のチップの下表面に対向し、前記第１の接続パッドと前記第１の半田バンプとが前記第１のチップの前記上表面上に位置し、前記第２の接続パッドと前記第２の半田バンプとが前記第２のチップの前記上表面上に位置する。
本発明の一つの実施態様において、前記複数の第１の接続構造と前記複数の第２の接続構造は、その構造が同一であるとともにその位置が相互に交錯している。
本発明の一つの実施態様において、前記第１の貫通孔及び第２の貫通孔には導電材料が充填され、前記第２の貫通孔と前記第１の半田バンプとは、加熱により相互に接合される。
本発明の一つの実施態様において、前記複数の第１の接続構造は、前記第１のチップの周縁に位置し、前記複数の第２の接続構造は、前記第２のチップの周縁に位置し、且つ前記複数の第１の接続構造は、前記複数の第２の接続構造にそれぞれ対応している。
本発明の一つの実施態様において、前記複数の第１の接続構造は、第３の接続パッドをさらに有し、前記第１の接続パッドが前記第１のチップの上表面に設けられ、前記第３の接続パッドが前記第１のチップの下表面に設けられ、且つ前記第３の接続パッドが前記第１の貫通孔に接続される。
本発明の一つの実施態様において、前記第１の接続パッドにはソルダーマスク層が被覆され、前記ソルダーマスク層には前記半田バンプが設けられる開口を有する。
本発明に係るチップスタック構造によれば、接続パッド及び半田バンプにより位置合わせ接合の面積を高めるとともに、スタックされた複数のチップを一次的に接合することができるため、スタック製造工程の簡素化及び製造工程の歩留まりの向上を図ることができる。
本発明に係る第１の実施例のチップスタック構造の模式図である。 本発明に係る第１の実施例の接続構造の模式図である。 本発明に係る第１の実施例のチップ１１０の一部構造の模式図である。 本発明に係る第２の実施例の接続構造の模式図である。
（第１の実施例）
図１は、本発明に係る第１の実施例のチップスタック構造の模式図であり、図２は、本発明に係る第１の実施例の接続構造の模式図である。図１及び図２を参照して、チップ１１０〜１４０は、スタックにより設けられ、それらのチップは上層のチップと接続するための複数の接続構造を有する。チップ１１０及び１２０を例にして説明すると、チップ１１０は、複数の接続構造を有し、それらの接続構造は、貫通孔１１１、接続パッド１１２及び半田バンプ１１３（半田ボールとも称する）を含む。貫通孔１１１は、スルーシリコンビア（Ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）によりチップ１１０又は周辺に形成され、貫通孔１１１には、チップ１１０の上表面と下表面とを接続するための導電材料が充填されている。接続パッド１１２は、図２に示すように、チップ１１０の上表面に形成されるとともに貫通孔１１１と電気的に接続される。接続パッド１１２の面積は貫通孔１１１よりも大きく、且つ半田バンプ１１３を設けるだけの領域を有している。半田バンプ１１３は、接続パッド１１２上に設けられるとともに貫通孔１１１の周囲に位置し、接続パッド１１２を介して貫通孔１１１に電気的に接続される。また、接続パッド１１２にはソルダーマスク（ｓｏｌｄｅｒ ｍａｓｋ）２１０が被覆され、ソルダーマスク２１０は半田バンプ１１３が設けられる開口２１２を有している。半田バンプ１１３は、熱により軟化され、軟化された半田バンプ１１３が開口２１２の周縁の厚さによって制限されるため、半田バンプ１１３の過度の平坦化を回避することができる。表面張力のため、軟化された半田バンプ１１３は、水滴状になり、対応する貫通孔１２１に接合される。
チップ１２０も同様に複数の接続構造を有し、それらの接続構造は、貫通孔１２１、接続パッド１２２及び半田バンプ１２３を有する。なお、チップ１２０の構造はチップ１１０における接続構造と類似しているため、ここでは詳しい説明を省略する。チップ１２０における貫通孔１２１は、チップ１１０上における半田バンプ１１３に位置合わせ接合されることにより、チップ１２０がチップ１１０に電気的に接続される。チップ１２０とチップ１１０とが接続された場合、チップ１２０は、チップ１１０上に設けられるとともに貫通孔１２１をチップ１１０上における半田バンプ１１３に位置合わせ接合させ、半田バンプ１１３を加熱することにより、半田バンプ１１３と貫通孔１２１とを接合することができ、これにより貫通孔１２１と接続パッド１１２とが接続される。
複数のチップをスタックする場合は、上層のチップ（例えば１２０）の下表面を下層のチップ（例えば１１０）の下表面に対向させ、上層のチップ１２０の複数の貫通孔１２１を下層のチップ１１０上の複数の半田バンプ１１３に位置合わせすることにより、一次のリフロー（ｒｅｆｌｏｗ）製造工程において複数の貫通孔１２１と半田バンプ１１３とを接続することができる。接続パッド１１２の面積が貫通孔１１１よりも大きいため、位置合わせが容易であり、チップ１１０〜１４０の間に位置合わせにおいてずれが多少生じた場合でも、スムーズに接合することができる。この製造工程により、スタックチップの製造工程の簡素化が図れるとともに製造工程の安定性を向上することが可能となる。
本実施例においては、接続パッド１１２の面積が貫通孔１１１の面積よりも大きく、半田バンプ１１３が接続パッド１１２上に設けられ、且つ貫通孔１１１の周囲に位置している。従って、チップをスタックする場合、上層のチップにおける貫通孔と下層のチップにおける貫通孔とを位置合わせする必要がなく、上層のチップにおける貫通孔（例えば１２１）を下層のチップにおける半田バンプ（例えば１１３）に位置合わせすると、加熱接合の製造工程を行うことができる。従って、スタックされた後、図１に示すように、チップ１２０における貫通孔１２１とチップ１１０における貫通孔１１１とは、その相互の位置が平面視において交錯して設けられるようになる。チップ１１０及び１２０の接続構造も、その相互の位置が平面視において交錯して設けられるようになる。
ここで注意すべき点は、再配置層（（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、ＲＤＬ）は、チップ１１０の上表面又は下表面に形成されてもよいが、本実施例はこれに限定されない。チップ１１０上における接続パッド１１２は、再配置層により互いに電気的に接続される、又はチップ１１０の内部の回路素子に接続される。チップ１３０、１４０は、同様にスタックされるが、スタックされるチップ数は限定されない。チップ１１０〜１４０のスタック方向は上下が逆になってもよく、本発明はこれに限定されるものではない。貫通孔１１１、１１２は、スルーシリコンビアによりチップ又はウエハに直接形成される。また、本実施例の技術手段は、チップと印刷回路板との間のスタック構造に直接応用することができる。チップ１１０は、印刷回路板１０１（基板とも称し、例えばセラミックス基板、ガラス基板又はプラスチック基板である）上に設けられ、チップ１１０における貫通孔１１１は、半田バンプにより印刷回路板１０１に接続されてもよい。上述の実施例の説明によって、この技術分野において通常知識を有する者は、その実施方法を推知することができるため、ここでは詳しい説明を省略する。
次に、図３は、本発明に係る第１の実施例のチップ１１０の一部構造の模式図である。チップ１１０の上表面は、回路素子又は金属リードを有し、接続パッド１１２及び半田バンプ１１３も、チップ１１０の上表面に設けられている。接続パッド１１２は、貫通孔１１１（点線で示す）に接続され、半田バンプ１１３は、接続パッド１１２上に設けられ、且つ貫通孔１１１の周囲に位置する。チップ１１０上において、信号又はピン数に応じて接続構造（接続パッド１１２、貫通孔１２１及び半田バンプ１１３を含む）の数量を決定することができる。ここで注意すべき点は、図３は、本発明に係る一つの実施例にすぎず、チップ１１０〜１４０の構造は図３に限定されるものではない点である。
（第２の実施例）
図４は、本発明に係る第２の実施例の接続構造の模式図である。図４において、チップの上下表面には、接続パッド４１２及び４２２がそれぞれ設けられており、接続パッド４１２は、貫通孔４１１に接続され、且つその上に半田バンプ４１３が設けられる。接続パッド４２２は、貫通孔４１１の他端に接続される。接続パッド４２２の面積が大きいため、下方にあるチップの半田バンプ４３３に容易に位置合わせすることができる。上述の説明のとおり、製造工程の歩留まり及び位置合わせの精度が向上する。また、図４における接続構造は、図１におけるチップ１１０〜１４０に直接応用することができる。これにより、製造工程の簡素化及び製造工程の歩留まりの向上を図ることができる。上述の実施例の説明によってこの技術分野において通常知識を有する者は、その実施方法を推知することができるため、ここでは詳しい説明を省略する。
本発明はスルーシリコンビアないし接続パッド及び半田バンプ構造の設計によりスタック型チップの製造工程の歩留まりの改善及びその製造工程の簡素化を図ることができる。
上述した説明は、本発明の好ましい具体的実施例の詳細説明やその図面に過ぎず、所属する技術分野において通常知識を有する者により本発明の主旨を逸脱しない範囲で種々に修正や変更されることが可能である。また、そうした修正や変更は、本発明の特許請求の範囲に属するものである。
１０１ 印刷回路板
１１０、１２０、１３０、１４０ チップ
１１１、１２１、４１１ 貫通孔
１１２、１２２、４１２、４２２ 接続パッド
１１３、１２３、４１３、４３３ 半田バンプ
２１０ ソルダーマスク
２１２ 開口

Claims (10)

  1. 複数の第１の接続構造を有し、前記複数の第１の接続構造は、第１の貫通孔、第１の接続パッド及び第１の半田バンプを有し、前記第１の接続パッドは、前記第１の貫通孔に接続され、前記第１の半田バンプは、前記第１の接続パッド上に前記第１の貫通孔の周囲に位置するように設けられる第１のチップと、
    前記第１のチップ上にスタックされ、複数の第２の接続構造を有し、前記複数の第２の接続構造が第２の貫通孔を有する第２のチップと、
    を備え、
    前記第２のチップの前記複数の第２の貫通孔が、前記第１のチップ上の前記複数の第１の半田バンプにそれぞれ位置合わせ接合されることを特徴とするチップスタック構造。
  2. 前記複数の第２の接続構造は、第２の接続パッド及び第２の半田バンプをさらに有し、前記第２の接続パッドは、前記第２の貫通孔に接続され、前記第２の半田バンプは、前記第２の接続パッド上に前記第２の貫通孔の周囲に位置するように設けられることを特徴とする請求項１に記載のチップスタック構造。
  3. 前記第１のチップの上表面が前記第２のチップの下表面と対向し、前記第１の接続パッドと前記第１の半田バンプとが前記第１のチップの前記上表面上に位置し、前記第２の接続パッドと前記第２の半田バンプとが前記第２のチップの前記上表面上に位置することを特徴とする請求項２に記載のチップスタック構造。
  4. 前記複数の第１の接続構造と前記複数の第２の接続構造とは、その位置が相互に交錯していることを特徴とする請求項１に記載のチップスタック構造。
  5. 前記複数の第１の接続構造と前記複数の第２の接続構造は、その構造が同一であることを特徴とする請求項１に記載のチップスタック構造。
  6. 前記第１の貫通孔及び前記第２の貫通孔には導電材料が充填されていることを特徴とする請求項１に記載のチップスタック構造。
  7. 前記第２の貫通孔と前記第１の半田バンプとは、加熱により相互に接合されることを特徴とする請求項１に記載のチップスタック構造。
  8. 前記複数の第１の接続構造は、前記第１のチップの周縁に位置し、前記複数の第２の接続構造は、前記第２のチップの周縁に位置し、且つ前記複数の第１の接続構造と、前記複数の第２の接続構造とがそれぞれ対応していることを特徴とする請求項１に記載のチップスタック構造。
  9. 前記複数の第１の接続構造は、第３の接続パッドをさらに有し、前記第１の接続パッドが前記第１のチップの上表面に設けられ、前記第３の接続パッドが前記第１のチップの下表面に設けられ、且つ前記第３の接続パッドが前記第１の貫通孔に接続されることを特徴とする請求項１に記載のチップスタック構造。
  10. 前記第１の接続パッドにはソルダーマスク層が被覆され、前記ソルダーマスク層には前記半田バンプが設けられる開口を有することを特徴とする請求項１に記載のチップスタック構造。
JP2011098165A 2010-10-08 2011-04-26 チップスタック構造 Pending JP2012084838A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099134476 2010-10-08
TW099134476A TW201216439A (en) 2010-10-08 2010-10-08 Chip stacked structure

Publications (1)

Publication Number Publication Date
JP2012084838A true JP2012084838A (ja) 2012-04-26

Family

ID=45924495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011098165A Pending JP2012084838A (ja) 2010-10-08 2011-04-26 チップスタック構造

Country Status (3)

Country Link
US (1) US20120086119A1 (ja)
JP (1) JP2012084838A (ja)
TW (1) TW201216439A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014033977A1 (ja) * 2012-08-29 2014-03-06 パナソニック株式会社 半導体装置
JP2021141238A (ja) * 2020-03-06 2021-09-16 本田技研工業株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102314B1 (ko) * 2013-12-16 2020-04-20 엘지디스플레이 주식회사 휘어진 커버 플레이트 및 그를 이용한 휘어진 디스플레이 장치와 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050738A (ja) * 2000-08-04 2002-02-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路
JP2007251145A (ja) * 2006-03-17 2007-09-27 Hynix Semiconductor Inc 積層パッケージ
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050738A (ja) * 2000-08-04 2002-02-15 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路
JP2007251145A (ja) * 2006-03-17 2007-09-27 Hynix Semiconductor Inc 積層パッケージ
JP2009239256A (ja) * 2008-03-03 2009-10-15 Panasonic Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014033977A1 (ja) * 2012-08-29 2014-03-06 パナソニック株式会社 半導体装置
JP2021141238A (ja) * 2020-03-06 2021-09-16 本田技研工業株式会社 半導体装置および半導体装置の製造方法
JP7411959B2 (ja) 2020-03-06 2024-01-12 本田技研工業株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201216439A (en) 2012-04-16
US20120086119A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
TWI758320B (zh) 半導體封裝
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US7989959B1 (en) Method of forming stacked-die integrated circuit
TWI544599B (zh) 封裝結構之製法
TWI496270B (zh) 半導體封裝件及其製法
TWI574355B (zh) 半導體封裝件及其製法
JP2009260255A5 (ja)
JP2010212683A (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP2008294367A (ja) 半導体装置およびその製造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
JP2012074672A (ja) チップスタック構造及びチップスタック方法
TW202042351A (zh) 電子封裝件及其製法
JP2011097019A (ja) 電子素子内蔵型印刷回路基板
TWI620296B (zh) 電子封裝件及其製法
JP2010245509A (ja) 半導体装置
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TW201820579A (zh) 電子裝置及其製法與基板結構
CN107403785A (zh) 电子封装件及其制法
JP2012084838A (ja) チップスタック構造
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP5509724B2 (ja) マルチチップモジュールの製造方法
TW201739024A (zh) 基板結構
TWI638411B (zh) 電子封裝件之製法
TWI529825B (zh) 半導體結構之製法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305