JP2012074125A5 - 半導体装置の駆動方法、及び半導体装置 - Google Patents

Claims (5)

1. 第１のトランジスタと、
   第２のトランジスタと、
   容量素子とを有し、
   前記第１のトランジスタのチャネル形成領域は、半導体材料を有し、
   前記第２のトランジスタのチャネル形成領域は、酸化物半導体材料を有し、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、第１のビット線と電気的に接続され、
   前記第２のトランジスタのゲートは、第１のワード線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第２のビット線と電気的に接続され、
   前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
   前記容量素子の他方の電極は、第２のワード線と電気的に接続されている半導体装置の駆動方法であって、
   書き込み期間では、
   前記第２のトランジスタをオンとして、前記第２のビット線に段階的な電位を与え、
   前記第１のトランジスタのソース又はドレインの他方の電位を用いて、前記第１のトランジスタに流れる電流を読み取り、
   前記第１のトランジスタに流れる電流が設定値を満たすまで、前記第２のビット線に段階的な電位を与え続けることを特徴とする半導体装置の駆動方法。
2. 第１のトランジスタと、
   第２のトランジスタと、
   容量素子とを有し、
   前記第１のトランジスタのチャネル形成領域は、半導体材料を有し、
   前記第２のトランジスタのチャネル形成領域は、酸化物半導体材料を有し、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、第１のビット線と電気的に接続され、
   前記第２のトランジスタのゲートは、第１のワード線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第２のビット線と電気的に接続され、
   前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
   前記容量素子の他方の電極は、第２のワード線と電気的に接続されている半導体装置の駆動方法であって、
   書き込み期間では、
   前記第２のトランジスタをオンとして、前記第２のビット線に段階的な電位を与え、
   前記第１のトランジスタのソース又はドレインの他方の電位を用いて、前記第１のトランジスタに流れる電流を読み取り、
   前記第１のトランジスタに流れる電流が設定値を満たすまで、前記第２のビット線に段階的な電位を与え続け、
   保持期間では、
   前記第１のワード線への電位の供給を停止して、前記第１のトランジスタのゲートの電位を保持することを特徴とする半導体装置の駆動方法。
3. 請求項１又は請求項２において、
   前記段階的な電位は、第１の電位と、前記第１の電位より高い第２の電位とを有することを特徴とする半導体装置の駆動方法。
4. 第１のトランジスタと、
   第２のトランジスタと、
   容量素子とを有し、
   前記第１のトランジスタのチャネル形成領域は、半導体材料を有し、
   前記第２のトランジスタのチャネル形成領域は、酸化物半導体材料を有し、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、第１のビット線と電気的に接続され、
   前記第２のトランジスタのゲートは、第１のワード線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第２のビット線と電気的に接続され、
   前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
   前記容量素子の他方の電極は、第２のワード線と電気的に接続され、
   前記第２のビット線は、段階的な電位が与えられる機能を有することを特徴とする半導体装置。
5. 第１のトランジスタと、
   第２のトランジスタと、
   容量素子とを有し、
   前記第１のトランジスタのチャネル形成領域は、半導体材料を有し、
   前記第２のトランジスタのチャネル形成領域は、酸化物半導体材料を有し、
   前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第１のトランジスタのソース又はドレインの一方は、第１のビット線と電気的に接続され、
   前記第２のトランジスタのゲートは、第１のワード線と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの一方は、第２のビット線と電気的に接続され、
   前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
   前記容量素子の他方の電極は、第２のワード線と電気的に接続され、
   前記第２のビット線は、段階的な電位が与えられる機能を有し、
   前記第２のトランジスタがオンとなっているとき、前記第２のビット線の電位に基づき、前記第１のトランジスタに流れる電流を読み取る手段を有することを特徴とする半導体装置。