JP2011243897A - 多層プリント基板及びその製造方法 - Google Patents

多層プリント基板及びその製造方法 Download PDF

Info

Publication number
JP2011243897A
JP2011243897A JP2010117011A JP2010117011A JP2011243897A JP 2011243897 A JP2011243897 A JP 2011243897A JP 2010117011 A JP2010117011 A JP 2010117011A JP 2010117011 A JP2010117011 A JP 2010117011A JP 2011243897 A JP2011243897 A JP 2011243897A
Authority
JP
Japan
Prior art keywords
wiring layer
flexible wiring
printed circuit
circuit board
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010117011A
Other languages
English (en)
Inventor
Akira Kanai
亮 金井
Shunichi Kikuchi
俊一 菊池
Naoki Nakamura
直樹 中村
Shigeru Sugino
成 杉野
Kiyoyuki Hatanaka
清之 畑中
Nobuo Taketomi
信雄 武富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010117011A priority Critical patent/JP2011243897A/ja
Priority to TW100108533A priority patent/TW201206267A/zh
Priority to EP11158346A priority patent/EP2389049B1/en
Priority to US13/048,056 priority patent/US20110286188A1/en
Priority to KR1020110028869A priority patent/KR101139084B1/ko
Priority to CN2011100804004A priority patent/CN102256435A/zh
Publication of JP2011243897A publication Critical patent/JP2011243897A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層プリント基板の配線パターンを半導体装置の端子の位置によって制限されることなく高密度に設計することができる多層プリント基板及びその製造方法を提供する。
【解決手段】端部が自由端であるフレキシブル配線層１４ｂを含む半導体パッケージ１が内蔵され、フレキシブル配線層１４ｂがプリント基板の内層配線層２４ｃと電気的に接続される多層プリント基板２を提供する。
【選択図】図２

Description

この出願に開示される技術は、多層プリント基板及びその製造方法に関する。
近年、電子機器の小型化の流れに伴い、それを実現するために電子機器の構成要素の省スペース化が要求されている。関連する技術として、半導体内蔵モジュールを内蔵し、半導体チップから直接突起状電極を介して導通をとる構造が知られている（特許文献１）。また、半導体パッケージを介して上下に配置されている回路基板間を接続した構造が知られている（特許文献２）。
特開２００５−３９２２７号公報 特開２００４−３６３５６６号公報
なお、半導体チップについても、更なる小型化と入出力信号の増加に対応するため、電極の微細化および狭ピッチ化が要求されている。これに影響を受け、実装基板側の電極も微細化・狭ピッチ化することになる。このため、実装基板の配線密度が高くなり、製造面で難易度が高くなる結果、歩留まりが低下する場合もある。しかしながら、上述した従来技術の場合、実装基板の配線における構造的要因から高密度化に制限がある。
この明細書に開示される技術は、上述した問題点を解決するためになされたものである。実装基板の端子部を含む配線を従来技術の、特に端子配置位置についての構造的要因から制限を受けることなく半導体パッケージの配線領域を拡大して設計することができる多層プリント基板及びその製造方法を提供することを目的とする。
上述した問題を解決するため、本発明の一態様である、内層配線層を備える多層プリントは、端部が自由端であるフレキシブル配線層を含む半導体パッケージが内蔵され、前記フレキシブル配線層が前記内層配線層と電気的に接続される。
実装基板の配線パターン仕様（ライン幅、ライン間隙、パッドの大きさ、パッド間距離等）を再配線構造のリジッド部の面積によって制限されることなく設計することができる。
第１の実施の形態に係る半導体パッケージの断面図である。 第２の実施の形態に係るプリント基板の断面図である。 第３の実施の形態に係るプリント基板の断面図である。 第４の実施の形態に係るプリント基板の断面図である。 第５の実施の形態に係るプリント基板の製造方法における工程図である。 第５の実施の形態に係るプリント基板の製造方法における工程図である。 第５の実施の形態に係るプリント基板の製造方法における工程図である。 第５の実施の形態に係るプリント基板の製造方法におけるフレキシブル配線層を絶縁層に配置したときの上面斜視図である。 第６の実施の形態に係るプリント基板の製造方法における工程図である。 第６の実施の形態に係るプリント基板の製造方法における工程図である。 第６の実施の形態に係るプリント基板の製造方法における工程図である。 第６の実施の形態に係るプリント基板の製造方法における工程図である。
以下、本発明の実施形態について図面を参照しつつ説明する。
（半導体装置）
図１は、第１の実施の形態に係る半導体装置（半導体パッケージ）１の断面図である。図１に示すように、半導体パッケージ１は、半導体チップ１１、リジッド配線層１２、端子１３及びフレキシブル配線層１４を有する。本実施の形態において、リジッド配線層１２およびフレキシブル配線層１４は、後述するリジッド・フレックス基板を構成する。なお、本実施の形態において、半導体チップ１１はリジッド配線層１２上に接続される。必要に応じて半導体チップは半導体チップ単体でも、半導体チップを封止樹脂で封止した構造を採用してもよい。パッケージングの形態としては、例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等が挙げられる。ここで、リジッド配線層１２を構成する絶縁層および／または導体層とフレキシブル配線層１４を構成する絶縁層および導体層が互いに積層され、リジッド・フレックス基板を成す。以下に、各構成について説明する。
リジッド配線層１２は、半導体チップ１１と接続され、後述する半導体内蔵プリント基板と接続するためのパッケージ基板である。図１に示すように、リジッド配線層１２の絶縁層と平行する一面に半導体チップ１１を有し、他面に複数の端子１３を有する。リジッド配線層１２は、導体層（不図示）と絶縁層（不図示）で構成されており、フレキシブル配線層１４の導体層または絶縁層と交互に積層されることで、リジッド・フレックス基板を構成する。リジッド配線層１２の絶縁層は樹脂から形成され、例えばガラスエポキシ等の硬い材質から形成される。リジッド配線層１２に複数の導体層が形成される場合は、リジッド配線層１２内部に異なる導体層間の電気的導通をとる構造（不図示）をもっている。また、リジッド配線層１２は、導体層の単層構造又は複数の導体層が積層された多層構造を有する。
端子１３は、リジッド配線層１２の表面に形成され、リジッド・フレックス基板の電極として機能する。端子１３は、後述する実装基板と接続するための端子である。また端子１３は、リジッド配線層の電極パッドに、はんだボール、または金を一例とする金属バンプ等の導電構造を付加したものでもよい。
フレキシブル配線層１４も、導体層と絶縁層から構成されている。フレキシブル配線層１４に形成される電極は、リジッド配線層１２の端子１３と同様に、リジッド・フレックス基板の電極として機能する。フレキシブル配線層１４は、図１に示すように、リジッド配線層１２中に積層されることで、リジッド・フレックス基板の一部を構成する。フレキシブル配線層１４は、リジッド配線層１２の側面（側部）より、外側に延設され（延ばした状態で設けられ）、端部が開放状態（自由端）とされている。また、リジッド配線層１２が絶縁層だけで形成されるとともに、フレキシブル配線層１４が導体層の単層構造の場合、リジッド配線層１２の絶縁層の間にフレキシブル配線層１４が挟まれ、リジッド・フレックス基板は全体として単層構造を構成する。また、半導体チップ１１が搭載される一面と直交する面をリジッド配線層１２の側面として表す。このため、フレキシブル配線層１４は、図１で示すように、半導体チップ１１よりも外側に広がって延設される。
また、フレキシブル配線層１４は、導体層を、単層、または複数層で実現されている構成でもよい。フレキシブル配線層１４は、リジッド配線層１２が多層構造の場合、リジッド配線層１２の多層間に挟まれた状態で積層されている。例えば、図１に示す二つのフレキシブル配線層１４が一体的に形成される場合は、フレキシブル配線層１４の略中央部でリジッド配線層１２の絶縁層の間に挟まれて積層される構造でもよい。さらに、図１の二つのフレキシブル配線層１４が、互いに独立する場合は、リジッド配線層１２の中で、同一層または異なる層に離隔して積層される構造でもよい。即ち、このフレキシブル配線層１４は、互いに接触はせず上下に重なる状態で存在してもよい。これらの態様であっても、フレキシブル配線層の一部は、リジッド配線層１２の側面から露出し、その端部が開放状態とされるように、延設されている。また、「端部が開放状態とされている」とは、フレキシブル配線層１４の端部が自由端となり、屈曲自在な状態にあることを表す。一方、他のフレキシブル配線層１４は、半導体チップ１１を搭載する態様で配置されていてもよい。また、図１に示す状況を例として、複数のフレキシブル配線層１４のいずれもがリジッド配線層１２の外側に延設され、その端部が開放状態であってもよい。フレキシブル配線層１４とリジッド配線層１２との積層部分には層間ビアが形成され、両者を導通する構造を採用している。
フレキシブル配線層１４は、膜厚１２〜５０μｍ程度のフィルム状の絶縁体と膜厚１２〜５０μｍ程度の導体箔とを順次積層した構造であってもよい。フィルム状の絶縁体としては、例えば、ポリイミドフィルム、ポリエチレンフィルム等が挙げられる。これらの材質を用いたフレキシブル配線層１４は、繰り返し変形することができるため、フレキシブル配線層１４の配置を何度も検討することができる。また、フレキシブル配線層１４は、その面積が大きい程自由に配置を選択することができるが、半導体装置１自体の大きさを考慮し、適宜調整する必要がある。
以上のように、リジッド・フレックス基板は、フレキシブル配線層１４の端部が開放されているため、フレキシブル配線層１４の可動範囲内であれば、半導体装置１の配線領域を広げることができる。半導体装置１の端子数が多くなる場合でも、この半導体装置１は、フレキシブル配線層１４が外部と接続する端子の機能を有するため、実装要因や製造要因など様々な制約がある中でその限界まで半導体装置１の端子数を自由に選択することができる。また、半導体装置１の端子数が多くなる場合でも、フレキシブル配線層１４が外部と接続する端子の機能を有するため、リジッド配線層１２の端子１３の大きさやピッチと言った配線仕様についても余裕を持たせることができる。従って、半導体装置１は、端子の多ピン化や配線の微細化・狭ピッチ化での形成時の困難性、すなわち製造面での困難性を回避し、容易に半導体内蔵の多層プリント基板を製造することができる。
次に、前述の半導体パッケージ１が内蔵された多層プリント基板（以下、便宜上「プリント基板」と称する）を図２〜４を参照して説明する。図２は、第２の実施の形態に係るプリント基板２の断面図を示す。また、図３は、第３の実施の形態に係るプリント基板３の断面図を示す。また、図４は、第４の実施の形態に係るプリント基板４の断面図を示す。図２〜４に示すように、プリント基板２〜４は、各々半導体パッケージ１、端子パッド２１、３１、４１ａ及び４１ｂ、封止材２２、３２及び４２、ビア２４ａ、２４ｂ、２４ｃ、２４ｄ、３４ｃ及び４４ｃを有する。以下に、各構成について説明する。
端子バッド２１、及び３１は、図２〜３に示すように、各々、半導体パッケージ１の内蔵領域２９、３９に配置され、リジッド配線層１２の端子１３と例えばはんだ付けで接合されている。また端子４１ｂは、図４に示すように、半導体パッケージ１の内蔵領域５２に配置され、リジッド配線層１２から延設されたフレキシブル配線層１４ｂと例えば、異方性導電性接着剤で接合されている。端子４１ａは、図４に示すように、半導体パッケージ１の内蔵領域５２外の領域５１に配置され、半導体パッケージ１のフレキシブル配線層１４ａと例えば、異方性導電性接着剤で接合されている。封止材２２、３２及び４２は、各々、半導体パッケージ１を封止し、絶縁層２３、３３及び４３に囲まれている。封止材２２、３２及び４２としては、例えば、エポキシ樹脂材料、熱硬化性樹脂材料、熱可塑性樹脂材料等が挙げられる。また、絶縁層２３、３３及び４３としては、例えば樹脂やプリプレグ等が挙げられる。内蔵領域２９、３９、５２の上方に配置される絶縁層２８、３８及び４８は、例えば樹脂やプリプレグ、樹脂付き銅箔（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ ｆｏｉｌ）を用いることができる。また、この絶縁層２３、３３、４３、２８、３８及び４８を形成する材料をそのまま、または樹脂部分の流れ込みを利用して、封止材２２、３２および４２として用いてもよい。ビア２４ａ等については、後述する。以下に、各々の半導体内蔵プリント基板２〜４について説明する。
第２の実施の形態に係るプリント基板２は、フレキシブル配線層１４の一方（以下、適宜、「第１フレキ配線層１４ａ」と称する）が絶縁層２３上に配置され、他方（以下、適宜、「第２フレキ配線層１４ｂ」と称する）が半導体チップ１１上に配置されている。第１フレキ配線層１４ａは、ビア２４ａ及び２４ｂを介して各々内層配線層２５及び表層配線層２６と接続されている。第２フレキ配線層１４ｂは、半導体チップ１１上に配置されていることから、封止材２２で封入されてしまう。このため、第２フレキ配線層１４ｂは、封止材２２を貫通するビア２４ｃを介して内層配線層２５と接続され、ビア２４ｄを介して表層配線層２６と接続されている。なお、内層配線層２５は、内蔵領域２９の下方に配置される絶縁層２７に設けられている半導体パッケージ１以外の素子等（不図示）とも接続されている。プリント基板２は、ビア２４ｃと半導体チップ１１との距離が近く、半導体チップ１１からの熱をビア２４ｃ及び２４ｄ等から外部に放出させることができるため、半導体チップ１１の放熱性にも優れている。
第３の実施の形態に係るプリント基板３は、第１フレキ配線層１４ａが絶縁層３３上に配置する。そして、第２フレキ配線層１４ｂの一部を封止材から露出した状態で、半導体パッケージ１を封止材３２で封止する。そして、第２フレキ配線層１４ｂを封止材３２上に配置する。絶縁層３８を配置した後、ビア３４ｃ、内層配線層３５及び３６を形成するとともに、第１フレキ配線層１４ａ及び第２フレキ配線層１４ｂと内層配線層３５及び３６とを各々接続する。第２フレキ配線層１４ｂ以外の配置は、第２の実施の形態のプリント基板２と同様の構成である。このように、プリント基板３は、半導体チップ１１とビア３４ｃとの距離が近く、半導体チップ１１からの熱が封止材３２を介してビア３４ｃから外部に放熱されることもできるため、半導体チップ１１の放熱性にも優れている。また、第１フレキ配線層１４ａ及び第２フレキ配線層１４ｂの配置に応じてビア２４ａ等の配置を決定することができる。このため、絶縁層３７の配線仕様に拘束されることなく容易に半導体パッケージ１を実装することができる。
第４の実施の形態に係るプリント基板４は、半導体パッケージ１の半導体チップ１１が内蔵領域５２の下方に配置される絶縁層４７と対向するように配置されている。このため、第２フレキ配線層１４ｂは、内蔵領域５２に設けられた端子４１ｂと導電材４９を介して接合されている。また、第１フレキ配線層１４ａは、絶縁層４７上の一部領域５１に設けられた端子４１ａと導電材４９を介して接合されている。ここで導電材４９は、異方性導電性ペースト、異方性導電性接着剤、異方性導電フィルム、金属バンプ、はんだ、などにより電気的に接続を実施することができる。また、リジッド配線層１２は、ビア４４ｃを介して内層配線層４５等と接続されている。
以上のように、第２〜第４の実施の形態に係るプリント基板２〜４は、半導体パッケージ１がフレキシブル配線層１４を有するため、端子の位置によりプリント基板の配線パターンの設計が制限されない。また、フレキシブル配線層１４は、絶縁開口部（不図示）があり、そこが端子として機能するため、端子１３の機能を代替する働きをもっているため端子の狭ピッチ化を回避することができる。
次に、第５の実施の形態に係るプリント基板の製造方法について説明する。図５〜７は、本実施の形態に係るプリント基板の製造工程を示す断面図である。
まず、図５に示すように、半導体パッケージ１と接続する端子パッド２１など、配線パターンを絶縁層２７上に形成する。端子２１は、半導体パッケージ１の内蔵領域２９に配置されている。
次に、図６に示すように、半導体パッケージ１の端子１３を端子パッド２１に位置合わせを行い、半導体パッケージ１を絶縁層２７上に搭載する。次いで、半導体パッケージ１をはんだ付けなどで実装する。そして、半導体パッケージ１の周囲に絶縁層２３を設け、第１フレキ配線層１４ａを絶縁層２３上に配置し、第２フレキ配線層１４ｂを半導体チップ１１上に配置する。図８は、本実施の形態に係る半導体パッケージ１の第１フレキ配線層１４ａを絶縁層２３上に配置したときの上面斜視図である。なお、図８のＡ−Ａ断面図が、図６となる。図６に示すように、第１フレキ配線層１４ａを絶縁層２３上に配置し、第２フレキ配線層１４ｂを半導体チップ１１上に配置する。このように、第１フレキ配線層１４ａは、可動範囲内であれば配置場所に限定されないため、内蔵領域２９の配線パターンの設計を制限することがない。
最後に、図７に示すように、内蔵領域２９の半導体パッケージ１を封止材２２で封止する。なお、封止材２２の代わりに、上述したように絶縁層２８の積層工程時の樹脂の流れ込みを利用して、流れ込み樹脂を封止材２２とする方法もある。そして、封止材２２、絶縁層２３、第１フレキ配線層１４ａ上面に絶縁層２８を積層し、絶縁層上には銅膜（不図示）を形成する。この、銅膜（不図示）にマスク（不図示）を設け、パターニング処理により内層配線層２５を形成する。その後、第１フレキ配線層１４ａの端子（不図示）上の絶縁層２８及び内層配線層２５にレーザで孔を設け、銅メッキ処理によりビア２４ａ及び２４ｂを形成する。これと同時に、レーザで第２フレキ配線層１４ｂの端子（不図示）上の封止材２２、絶縁層２８及び内層配線層２５に孔を設け、銅メッキ処理によりレーザビア２４ｃおよび２４ｄを形成する。最後に、前述の内層配線層２５と同様の工程を経て、表層配線層２６を形成する。なお、前述のレーザ穴あけ部に銅メッキを施し、導通を確保する方法に代えて、例えばレーザ穴あけ部に導電性ペーストを埋めることで導通を確保する方法や、また銅膜上に金属バンプを形成した後そのバンプで絶縁層２８を貫通させることで第１フレキ配線層１４ａおよび１４ｂと内層配線層２５の導通を確保する方法もあり、製造状況に応じて最適な方法を選択することができる。
次に、第６の実施の形態に係るプリント基板の製造方法について説明する。図９〜１２は、本実施の形態に係るプリント基板の製造方法を示す工程図である。なお、第５の実施の形態と同様の工程については説明を省略する。
まず、図９に示すように、第１フレキ配線層１４ａと接続する端子パッド４１ａ、および第２フレキ配線層１４ｂと接続する端子４１ｂなど、配線パターンが絶縁層４７上に形成される。なお、選択した実装方法の必要性に応じて第１領域５１及び第２領域（内蔵領域）５２を異方性導電性ペースト、導電性接着剤、異方性導電フィルム、はんだペースト等で予め配置しておく。
次に、図１０に示すように、本実施の形態では、半導体パッケージ１のリジッド配線層を上向きにして、即ちリジッド配線層の電極４００を上向きにして搭載する。この際、半導体パッケージ１の第２フレキ配線層１４ｂを半導体チップ１１上に巻き付けて配置する。そして、第２フレキ配線層１４ｂの導体部（不図示）と端子パッド４１ｂとを接続して導通する。また、第１フレキ基板１４ａを第１領域５１に配置し、第１フレキ配線層１４ａの導体部（不図示）と端子４１ａとを電気的に接続して導通する。このように配置した半導体パッケージ１は、図１０に示すように、半導体チップ１１が下方に向いて絶縁層４７と対向して配置されることになる。また、第１フレキ配線層１４ａ及び第２フレキ配線層１４ｂの各々を異方性導電性接着剤などで端子パッド４１ａ及び４１ｂに実装する。なお、導電材４９の電気的接続を意図しない部分は、絶縁性を保持してもよい。
次に、図１１に示すように、半導体パッケージ１が露出するように、半導体パッケージ１の周囲に絶縁層４３を設ける。最後に、図１２に示すように、半導体パッケージ１を封止材４２で封止し、第５の実施の形態と同様の工程で絶縁層４８、ビア、内層配線層４５及び４６を順次形成する。
以上のように、本実施の形態に係るプリント基板の製造方法は、第１領域５１に端子パッド４１ａが予め設けられている場合でも、第１フレキ配線層１４ａの可動範囲内であれば、容易に半導体パッケージ１を実装することができる。また第１領域５１に第１フレキ配線層１４ａを配置せず、絶縁層４３、４８の間に第１フレキ配線層１４ａを配置する場合は、第５の実施の形態と同様に製造する。その場合も第１フレキ基板１４ａと内層配線層４５との間に必要に応じてビアを形成することができる。
本実施の形態に係る半導体パッケージ１では、リジッド配線層１２の二つの側面に第１フレキ配線層１４ａ及び第２フレキ配線層１４ｂを接続しているが、電極４００が多数必要な場合には、リジッド配線層１２のどの側面からでもフレキシブル配線層１４を延設してもよい。このような態様では、他ピン化する状況でも電極４００の狭ピッチ化を抑制することができる。また、リジッド配線層１２の一つの側面に複数のフレキシブル配線層１４を配置してもよい。このように、フレキシブル配線層１４を配置する場所や数は、第１領域５１の配線パターンを考慮し、適宜選択することができる。
ここで説明したプリント基板１〜３（図２〜４）は一例であり、それらの構造を組み合わせた状態で実施するなどの選択は、設計仕様に応じて適宜、取捨選択が可能である。
本実施の形態に係るプリント基板１〜３（図２〜４）は、表層に電子部品、コネクタ、ソケット、冷却構造、など必要な機能を搭載し、それら一体として電気的に機能させることもできる（不図示）。
本実施の形態に係るプリント基板は、パソコン、携帯電話やデジタルカメラ等の電子機器に適用することができる。
以上、実施の形態によれば、以下の付記で示す技術的思想が開示されている。
（付記１）
内層配線層を備える多層プリント基板であって、端部が自由端であるフレキシブル配線層を含む半導体パッケージが内蔵され、前記フレキシブル配線層が前記内層配線層と電気的に接続される多層プリント基板。
（付記２）
前記フレキシブル配線層は、前記半導体パッケージの内蔵領域よりも外側に延在された状態で前記内層配線層と電気的に接続される付記１に記載のプリント基板。
（付記３）
前記フレキシブル配線層の一部は、前記半導体パッケージの表面に密着されており、貫通ビアを介して前記内層配線層と接続される付記１に記載のプリント基板。
（付記４）
前記フレキシブル配線層の一部は、封止材を介して前記半導体パッケージの表面に配置されており、前記内層配線層と直接接続される付記１に記載のプリント基板。
（付記５）
前記フレキシブル配線層の一部は、前記半導体パッケージの内蔵領域よりも外側に設けられる端子パッドに導電材にて接続される付記１に記載のプリント基板。
（付記６）
内層配線層を有する多層プリント基板の製造方法であって、
表面に導電パッドが形成される内層基板上に、端部が自由端であるフレキシブル配線層を含む半導体パッケージを前記導電パッドに位置合わせして搭載する工程と、
前記半導体パッケージの周囲に絶縁層を設ける工程と、
前記フレキシブル配線層を前記絶縁層上に形成される内層配線層と電気的に接続する工程と、を備えることを特徴とする多層プリント基板の製造方法。
（付記７）
前記フレキシブル配線層の一部を、前記半導体パッケージの表面に密着して配置し、
貫通ビアを介して前記内層配線層と接続する、付記６に記載の多層プリント基板の製造方法。
（付記８）
前記フレキシブル配線層の一部を、封止材を介して前記半導体パッケージの表面に配置する、付記６に記載の多層プリント基板の製造方法。
（付記９）
前記フレキシブル配線層の一部を、前記半導体パッケージの内蔵領域よりも外側に設けられる端子パッドに導電材にて接続する、付記６に記載の多層プリント基板の製造方法。
１ 半導体装置（半導体パッケージ）、２〜４ プリント基板、１１ 半導体チップ、１２ リジッド配線層、１３、２１、３１、４１ａ及び４１ｂ 端子、１４（１４ａ及び１４ｂ） フレキシブル配線層（フレキ配線層）、２２、３２及び４２ 封止材、２３、３３及び４３ 絶縁層、２４ａ〜２４ｄ、３４ｃ及び４４ｃ ビア、２５、３５及び４５ 第１配線層、２６、３６及び４６ 第２配線層、２７、３７及び４７ 絶縁層、２８、３８及び４８ 絶縁層、２９、３９および５２ 半導体パッケージが実装される内蔵領域、４９ 導電材、５１ 第１領域。

Claims (6)

  1. 内層配線層を備える多層プリント基板であって、
    端部が自由端であるフレキシブル配線層を含む半導体パッケージが内蔵され、
    前記フレキシブル配線層が前記内層配線層と電気的に接続されることを特徴とする多層プリント基板。
  2. 前記フレキシブル配線層は、前記半導体パッケージの内蔵領域よりも外側に延在された状態で前記内層配線層と電気的に接続されることを特徴とする請求項１に記載のプリント基板。
  3. 前記フレキシブル配線層の一部は、前記半導体パッケージの表面に密着されており、貫通ビアを介して前記内層配線層と接続されることを特徴とする請求項１に記載のプリント基板。
  4. 前記フレキシブル配線層の一部は、封止材を介して前記半導体パッケージの表面に配置されており、前記内層配線層と直接接続されることを特徴とする請求項１に記載のプリント基板。
  5. 前記フレキシブル配線層の一部は、前記半導体パッケージの内蔵領域よりも外側に設けられる端子パッドに導電材にて接続されることを特徴とする請求項１に記載のプリント基板。
  6. 内層配線層を有する多層プリント基板の製造方法であって、
    表面に導電パッドが形成される内層基板上に、端部が自由端であるフレキシブル配線層を含む半導体パッケージを前記導電パッドに位置合わせして搭載する工程と、
    前記半導体パッケージの周囲に絶縁層を設ける工程と、
    前記フレキシブル配線層を前記絶縁層上に形成される内層配線層と電気的に接続する工程と、を備えることを特徴とする多層プリント基板の製造方法。
JP2010117011A 2010-05-21 2010-05-21 多層プリント基板及びその製造方法 Ceased JP2011243897A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010117011A JP2011243897A (ja) 2010-05-21 2010-05-21 多層プリント基板及びその製造方法
TW100108533A TW201206267A (en) 2010-05-21 2011-03-14 Multilayer printed circuit board using flexible interconnect structure, and method of making same
EP11158346A EP2389049B1 (en) 2010-05-21 2011-03-15 Multilayer printed circuit board using flexible interconnect structure, and method of making same
US13/048,056 US20110286188A1 (en) 2010-05-21 2011-03-15 Multilayer printed circuit board using flexible interconnect structure, and method of making same
KR1020110028869A KR101139084B1 (ko) 2010-05-21 2011-03-30 다층 프린트 기판 및 그 제조 방법
CN2011100804004A CN102256435A (zh) 2010-05-21 2011-03-31 使用柔性互连结构的多层印制电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117011A JP2011243897A (ja) 2010-05-21 2010-05-21 多層プリント基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011243897A true JP2011243897A (ja) 2011-12-01

Family

ID=44309434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010117011A Ceased JP2011243897A (ja) 2010-05-21 2010-05-21 多層プリント基板及びその製造方法

Country Status (6)

Country Link
US (1) US20110286188A1 (ja)
EP (1) EP2389049B1 (ja)
JP (1) JP2011243897A (ja)
KR (1) KR101139084B1 (ja)
CN (1) CN102256435A (ja)
TW (1) TW201206267A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
CN104640350B (zh) * 2013-11-11 2018-04-20 日月光半导体制造股份有限公司 电路板模块
KR20170026676A (ko) 2015-08-26 2017-03-09 에스케이하이닉스 주식회사 슬라이딩 상호 연결 배선 구조를 포함하는 플렉서블 소자
JP2018098487A (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 半導体モジュール
US10410963B1 (en) 2018-06-07 2019-09-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Deformed layer for short electric connection between structures of electric device
JP7211267B2 (ja) 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697225A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 半導体装置
JPH0969588A (ja) * 1995-06-20 1997-03-11 Shinko Electric Ind Co Ltd 半導体装置
JP2008147228A (ja) * 2006-12-06 2008-06-26 Toppan Printing Co Ltd 配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7141874B2 (en) * 2003-05-14 2006-11-28 Matsushita Electric Industrial Co., Ltd. Electronic component packaging structure and method for producing the same
JP4503349B2 (ja) 2003-05-14 2010-07-14 パナソニック株式会社 電子部品実装体及びその製造方法
JP2005039227A (ja) 2003-07-03 2005-02-10 Matsushita Electric Ind Co Ltd 半導体内蔵モジュールとその製造方法
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
WO2006043388A1 (ja) * 2004-10-21 2006-04-27 Matsushita Electric Industrial Co., Ltd. 半導体内蔵モジュール及びその製造方法
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US20100155109A1 (en) * 2008-12-24 2010-06-24 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697225A (ja) * 1992-09-11 1994-04-08 Toshiba Corp 半導体装置
JPH0969588A (ja) * 1995-06-20 1997-03-11 Shinko Electric Ind Co Ltd 半導体装置
JP2008147228A (ja) * 2006-12-06 2008-06-26 Toppan Printing Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20110128227A (ko) 2011-11-29
EP2389049A1 (en) 2011-11-23
CN102256435A (zh) 2011-11-23
KR101139084B1 (ko) 2012-06-01
US20110286188A1 (en) 2011-11-24
TW201206267A (en) 2012-02-01
EP2389049B1 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
JP6325605B2 (ja) 電子部品内蔵基板
JP4592751B2 (ja) プリント配線基板の製造方法
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
WO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP6745770B2 (ja) 回路基板
JP2009206506A (ja) 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP2008226945A (ja) 半導体装置およびその製造方法
JP2010262992A (ja) 半導体モジュールおよび携帯機器
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
JP2009141169A (ja) 半導体装置
JP2011243897A (ja) 多層プリント基板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017152536A (ja) プリント配線板及びその製造方法
JP2019040902A (ja) 回路基板
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
JPWO2006028098A1 (ja) 配線基板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2016054222A (ja) 多層配線基板
JP2009135391A (ja) 電子装置およびその製造方法
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2017092291A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20141028